FR3044824A1 - Transistor sbfet ameliore et procede de fabrication correspondant - Google Patents

Transistor sbfet ameliore et procede de fabrication correspondant Download PDF

Info

Publication number
FR3044824A1
FR3044824A1 FR1561963A FR1561963A FR3044824A1 FR 3044824 A1 FR3044824 A1 FR 3044824A1 FR 1561963 A FR1561963 A FR 1561963A FR 1561963 A FR1561963 A FR 1561963A FR 3044824 A1 FR3044824 A1 FR 3044824A1
Authority
FR
France
Prior art keywords
semiconductor
metal
insulator
field effect
schottky barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1561963A
Other languages
English (en)
Other versions
FR3044824B1 (fr
Inventor
Louis Hutin
Julien Borrel
Yves Morand
Fabrice Nemouchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics SA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics SA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1561963A priority Critical patent/FR3044824B1/fr
Priority to US15/372,930 priority patent/US9911827B2/en
Publication of FR3044824A1 publication Critical patent/FR3044824A1/fr
Application granted granted Critical
Publication of FR3044824B1 publication Critical patent/FR3044824B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

L'invention concerne un transistor à effet de champ à barrière Schottky (1), comportant : -des première et deuxième électrodes de conduction (161,162), la première électrode de conduction (161) étant en métal ; -une grille de commande (12); -un canal semi-conducteur (134) positionné sous la grille; -un contact de type métal/isolant/semi-conducteur est formé entre la première électrode de conduction (161) et une face latérale (135) du canal semi-conducteur (134).

Description

TRANSISTOR SBFET AMELIORE ET PROCEDE DE FABRICATION
CORRESPONDANT L’invention concerne les transistors à effet de champ, et en particulier les transistors à effet de champ à source et drain métalliques, aussi désignés par le terme de transistors FET à barrière Schottky.
Les transistors à effet de champ à barrière Schottky ont été développés car ils présentent un certain nombre d’avantages tels qu’une fabrication à basse température et des résistances d’accès réduites. Le mode de fonctionnement d’un tel transistor repose sur la modulation du profil de la barrière de potentiel Schottky entre la source et le canal par l’intermédiaire de la tension de grille. Le courant à l’état passant et la pente sous le seuil sont d’autant plus favorables que la distance latérale entre la jonction Schottky source/canal et le bord de grille est faible.
Le procédé de fabrication d'un transistor à effet de champ à barrière Schottky suppose la formation d'un contact entre une électrode métallique de drain ou de source, et une face latérale d'un canal en silicium. Les performances du transistor sont particulièrement sensibles à la position de l'interface entre la source métallique et la face latérale du canal.
Lorsque la source forme un débordement sous la grille, le contrôle électrostatique du canal n'est pas favorisé et cela induit l'apparition de capacités parasites. De telles capacités parasites altèrent fortement le fonctionnement à haute fréquence du transistor.
Lorsque la source est en retrait par rapport aux bords de la grille, les propriétés à l'état ouvert du transistor sont fortement altérées, notamment du fait de la dégradation de l'efficacité de la modulation en largeur de la barrière Schottky par le potentiel de grille.
Lorsque le procédé de fabrication met en oeuvre une étape de chauffage après la métallisation de la source ou du drain, la position de l'interface entre cette source et le canal est particulièrement difficile à contrôler. En effet, toute étape de chauffage induit une réaction de siliciuration intervenant entre le métal de la source et le silicium du canal, avec formation d'un composé intermétallique, ce qui déplace de fait l'interface entre la source et le canal sous la grille.
De telles étapes de chauffage sont notamment mises en oeuvre lors de recuits ou lors de la formation d'interconnexions. Dans un transistor à effet de champ à barrière Schottky, les performances en densité de courant à l'état passant et l'amplitude du courant de fuite à l'état ouvert sont d'autant meilleures que la résistance à l'injection de porteurs est faible. L'optimisation du fonctionnement des transistors nFET et pFET d'un même circuit intégré est donc difficile. L’invention vise à résoudre un ou plusieurs de ces inconvénients. L’invention porte ainsi sur un transistor à effet de champ à barrière Schottky, comportant : -des première et deuxième électrodes de conduction, la première électrode de conduction étant en métal ; -une grille de commande ; -un canal semi-conducteur positionné sous la grille; -un contact de type métal/isolant/semi-conducteur est formé entre la première électrode de conduction et une face latérale du canal semi-conducteur. L’invention porte également sur les variantes suivantes. L’homme du métier comprendra que chacune des caractéristiques des variantes suivantes peut être combinée indépendamment aux caractéristiques ci-dessus, sans pour autant constituer une généralisation intermédiaire.
Selon une variante, un isolant de la connexion métal-isolant-semiconducteur est en contact avec ladite face latérale du canal semi-conducteur, et est positionné à l'aplomb d'un bord de la grille de commande.
Selon une autre variante, les première et deuxième électrodes de conduction, ledit isolant et le canal semi-conducteur sont traversés par un même plan géométrique passant sous la grille de commande.
Selon une autre variante, ledit isolant présente une épaisseur comprise entre 0,5 et 3 nm séparant ladite première électrode de conduction dudit canal semi-conducteur.
Selon encore une autre variante, ledit isolant inclut un matériau choisi dans le groupe comprenant le Ti02, le ZnO, le ITO, le BaTi03, le SÎ3N4, ou le AI203.
Selon une variante, la deuxième électrode de conduction est en métal, et une connexion de type métal-isolant-semi-conducteur est formée entre la deuxième électrode de conduction et une autre face latérale du canal semi-conducteur.
Selon une autre variante, le métal de ladite première électrode de conduction inclut un métal choisi dans le groupe comprenant le Ti, le TiN, le Zr, le Hf, le Pt, ou le Au.
Selon une autre variante, ladite grille de commande comprend un métal de grille, et un isolant de grille positionné sous et sur des côtés dudit métal de grille.
Selon encore une autre variante, ladite face latérale dudit canal semi-conducteur est formée dans une zone semi conductrice présentant une implantation de dopants, ladite zone semi conductrice présentant une implantation de dopants s'étendant jusqu'en dessous de ladite première électrode de conduction.
Selon une autre variante, ladite zone semi conductrice présente une concentration en dopants au moins égale à 1019cnr3.
Selon encore une variante, le transistor comprend un espaceur isolant, ledit espaceur isolant étant positionné contre la grille de commande et à l'aplomb d'une partie de ladite première électrode de conduction.
Selon encore une autre variante, ledit contact métal/isolant/semi-conducteur présente une hauteur au moins égale à 6nm sur ladite face latérale du canal semi-conducteur.
Selon une variante, lesdites première et deuxième électrodes de conduction sont disposées de part et d’autre de ladite grille de commande. L’invention porte également sur un procédé de fabrication d'un transistor à effet de champ à barrière Schottky, comprenant les étapes de : -fourniture d’une structure comportant une grille de commande et une couche semi-conductrice positionnée sous la grille et présentant des saillies latéralement par rapport à la grille, au moins une desdites saillies présentant un renfoncement définissant une face latérale de ladite couche semi-conductrice ; -dépôt d’une couche d’isolant sur ladite face latérale de ladite couche semi-conductrice ; -dépôt d’un métal dans le renfoncement sur ladite couche d’isolant de façon à former un contact de type métal/isolant/semi-conducteur entre dépôt de métal et ladite face latérale de ladite couche semi-conductrice.
Selon une variante, ledit contact métal/isolant/semi-conducteur formé présente une hauteur au moins égale à 6nm sur ladite face latérale du canal semi-conducteur. D'autres caractéristiques et avantages de l'invention ressortiront clairement de la description qui en est faite ci-après, à titre indicatif et nullement limitatif, en référence aux dessins annexés, dans lesquels : -les figures 1 à 18 sont des vues en coupe transversale schématiques d’un transistor selon un premier mode de réalisation, à différentes étapes d'un exemple de procédé de fabrication ; -la figure 19 est une vue agrandie au niveau des interfaces entre le canal et la source et le drain du transistor du premier mode de réalisation ; -la figure 20 est une vue en coupe transversale schématique d’un transistor selon un deuxième mode de réalisation.
Il est proposé un transistor à effet de champ à barrière Schottky, comportant un contact de type métal/isolant/semi-conducteur dit MIS, entre une électrode de conduction (la source et/ou le drain), i.e. le métal du contact MIS et une face latérale de sa région de canal semi-conducteur, i.e. la partie semiconducteur du contact MIS. La partie isolante du contact MIS est une insertion en matériau isolant.
Un tel transistor permet d'éviter la diffusion du métal de l'électrode de conduction vers le canal semi-conducteur, du fait de la présence de l'isolant les séparant. La position du contact par rapport à la grille de commande est ainsi parfaitement contrôlée, même lorsque le procédé de fabrication comprend des étapes de chauffage postérieures à la formation de ce contact MIS. Par ailleurs, la résistance électrique d'un tel contact MIS favorise une résistance à l'état passant particulièrement réduite. Un tel transistor selon l’invention permet notamment une injection directe des porteurs de l’électrode de conduction dans le canal du transistor.
La figure 18 est une vue en coupe d'un exemple de transistor 1 selon un exemple d'un premier mode de réalisation, ici de type FDSOI. Le transistor 1 comporte de façon connue en soi un substrat semi-conducteur 100 surmonté par une couche d'isolant enterrée 102.
La couche d'isolant enterrée 102 est surmontée par une couche semi-conductrice 130 à base de silicium. La couche semi-conductrice 130 est typiquement désignée par le terme de couche active. La couche semi-conductrice 130 comporte une zone faiblement dopée 133 et deux zones fortement dopées 131 et 132. Les zones fortement dopées 131 et 132 seront désignées par la suite sous le terme d’extensions 131 et 132. Un canal 134 (détaillé plus précisément sur l’agrandissement de la figure 19) inclut ici la zone faiblement dopée 133 et des zones 137 et 138 appartenant respectivement aux extensions 131 et 132. Les zones 137 et 138 sont disposées à l’aplomb d’une grille de commande 12. Le canal 134 est ici inclus dans le rectangle en pointillés illustré à la figure 19.
Le transistor 1 comporte un empilement de grille disposé au-dessus du canal 134. La grille de commande 12 comporte ici une couche d’isolant de grille 121 et une électrode de grille 122. L’oxyde de grille 121 s’étend sous l’électrode de grille 122 (entre l’électrode de grille 122 et le canal 124) et peut comporter par exemple des parois s’étendant sur les faces latérales de l’électrode de grille 122, entre l’électrode de grille 122 et des espaceurs 125. Un isolant électrique 123 de protection de l'électrode de grille 122 recouvre cette électrode de grille 122.
Des espaceurs 125 sont avantageusement disposés de part et d'autre latéralement par rapport à l'isolant électrique de grille 121, par rapport à l'électrode de grille 122 et par rapport à l'isolant de protection 123. Les espaceurs 125 sont typiquement formés en S1O2.
Les extensions 131 et 132 comportent des renfoncements. Les faces latérales des renfoncements des extensions 131 et 132 sont dans le prolongement de faces latérales de l’isolant de grille 121 d’une part, et dans le prolongement de faces latérales d’une couche d’encapsulation 115 d’autre part. Une couche d’isolant électrique 150 recouvre les faces latérales de la couche d’encapsulation 115, les faces latérales de l’isolant de grille 121, les faces latérales des renfoncements des extensions 131 et 132, ainsi que le fond des renfoncements. En particulier, la couche d'isolant électrique 150 recouvre la face latérale 135 de l'extension 131 et la face latérale 136 de l'extension 132. Cette portion 159 de la couche d’isolant électrique forme une insertion isolante en bordure de la grille. Les faces latérales 135 et 136 sont formées dans le prolongement de l'isolant de grille 121.
Une électrode de source métallique 161 est formée dans le renfoncement de l'extension 131. La source 161 est formée sur l'isolant 150. La source 161, l'isolant 150 et l'extension 131 forment un contact de type MIS, permettant de réduire de façon optimale la résistance de contact entre la source 161 et le canal 134, en particulier au niveau de la face latérale 135 de l'extension 131.
La présence de l’isolant 150 permet également d’empêcher la diffusion du métal de la source 161 vers le canal 134, lors de différentes étapes éventuelles de chauffage du procédé de fabrication. Ainsi, la position exacte du contact électrique entre la source 161 et le canal 134 est parfaitement contrôlée.
Une électrode de drain métallique 162 est formée dans le renfoncement de l'extension 132. Le drain 162 est formé sur l'isolant 150. Le drain 162, l'isolant 150 et l'extension 132 forment un contact de type MIS, permettant de réduire de façon optimale la résistance de contact entre le drain 162 et le canal 134, en particulier au niveau de la face latérale 136 de l'extension 132.
Les contacts MIS sont connus en soi et forment une connexion électrique par effet tunnel. L’homme du métier saura déterminer l’épaisseur de la couche d’isolant 150 à utiliser pour former un contact MIS.
On pourra notamment utiliser les propriétés suivantes pour la couche d’isolant 150 :
Pour les transistors à canal de type n, on pourra par exemple réaliser l’isolant électrique 150 en T1O2, en ZnO, en ITO, ou en BaTi03. Le dépôt de l’isolant électrique 150 pourra typiquement présenter une épaisseur de 1 nm, par exemple une épaisseur comprise entre 0,5nm et 1,5nm.
Pour les transistors à canal de type p, on pourra par exemple réaliser l’isolant électrique 150 en S13N4 ou en AI2O3. Le dépôt de l’isolant électrique 150 pourra typiquement présenter une épaisseur de 0,5nm, par exemple une épaisseur comprise entre 0,4nm et 1,5nm.
La présence de l’isolant 150 permet également d’empêcher la diffusion du métal du drain 162 vers le canal 134, lors de différentes étapes éventuelles de chauffage du procédé de fabrication. Ainsi, la position exacte du contact électrique entre le drain 162 et le canal 134 est parfaitement contrôlée.
Comme illustré à la figure 19, un plan P disposé sous la grille de commande 12 peut être tracé en passant par la source 161, par le drain 162, par le canal 134 et par l’isolant 150. On peut ainsi considérer que des contacts MIS coplanaires avec la source 161, le drain 162 et le canal 134 sont formés.
Dans l’exemple illustré ici, avantageusement, la source 161 et le drain 162 s’étendent sensiblement jusqu’à la face supérieure du canal 134, définie par l’interface entre ce canal 134 et l’isolant de grille 121. Ainsi, on maximise la dimension du contact MIS formé avec la face latérale 135 de l’extension 131 d’une part, et la dimension du contact MIS formé avec la face latérale 136 de l’extension 132 d’autre part.
Dans l’exemple illustré ici, avantageusement, la source 161 et le drain 162 ne s’étendent pas au-delà de la face supérieure du canal 134. Ainsi, on limite les capacités parasites formées entre la grille de commande 12 et la source 161 et le drain 162 respectivement.
Avantageusement, la somme de l’épaisseur de la couche 150 et de l’épaisseur de la source 161 est égale à la profondeur du renfoncement de l’extension 131. Avantageusement, la somme de l’épaisseur de la couche 150 et de l’épaisseur du drain 162 est égale à la profondeur du renfoncement de l’extension 132. Les profondeurs des renfoncements des extensions 131 et 132 seront désignées par Toe.
Avantageusement, les extensions 131 et 132 présentent un dopage au moins 10 fois supérieur au dopage de la zone 133. De préférence, le dopage des extensions 131 et 132 présente une concentration au moins égale à 1019cnr3, avantageusement au moins égale à 102°cnr3. Un tel dopage des extensions 131 et 132 permet d’améliorer la qualité des contacts MIS obtenu.
Avantageusement, les extensions 131 et 132 s’étendent sous la source 161 et sous le drain 162 respectivement. Ainsi, on obtient en outre des contacts MIS sous la source 161 et sous le drain 162, ce qui permet d’augmenter leurs surfaces de contact électrique respectives avec le canal 134, pour réduire la résistance à l’état passant du transistor 1. Avantageusement, on conserver une épaisseur d’au moins 1 nm, voire au moins 2nm, sous la source 161 et/ou le drain 162 afin de favoriser une baisse de la résistance de conduction.
Avantageusement, le contact MIS formé avec la source 161 est positionné à l’aplomb d’un bord de la grille de commande 12, afin de réduire au maximum la résistance de conduction du transistor 1 à l’état passant. Le contact MIS formé avec la source 161 est ici positionné à l’aplomb du bord de l’isolant de grille 121. On peut également envisager que le contact MIS formé avec la source 161 soit positionné à l’aplomb du bord de l’électrode de grille 122.
Le canal 134 s'étend entre la source 161 et le drain 162. Pour un transistor 1 de type FDSOI, la partie 133 du canal 134 présente un dopage typiquement inférieur à 5*1015cnr3, et typiquement de l'ordre de 1015cnr3. Le canal 134 présente par exemple une épaisseur comprise entre 5 et 15 nm.
Des contacts métalliques 171 et 172 sont disposés respectivement à l'aplomb de la source 161 et du drain 162. L’isolant de protection 123 permet d'éviter un court-circuit entre l'électrode de grille 122 et le contact 171 ou le contact 172, et ce même si ces contacts 171 et 172 s'étendent à l'aplomb de l'empilement de grille. Ainsi, le fonctionnement du transistor 1 n'est pas altéré par d'éventuelles dispersions de positionnement des contacts 171 et 172 par rapport à l'empilement de grille. Le positionnement des contacts 171 et 172 garantit des distances minimales entre le canal 134 d’une part et la source 161 et le drain 162 d'autre part, ce qui permet de réduire la résistance de conduction et donc la résistance d’accès du transistor 1. L’empilement de grille présente par exemple une hauteur comprise entre 10 et 100nm, par exemple de 30nm. L’isolant de grille 121 présente typiquement une épaisseur comprise entre 0,5 et 4nm, de préférence entre 1 et 3nm, par exemple 2nm. L’isolant de grille 121 est par exemple réalisé en oxyde de silicium, en oxyde de Hf, ou en oxyde de Zr. Dans la configuration illustrée, plus l’isolant de grille 121 est fin, plus le contact MIS formé avec la source 161 ou le drain 162 est proche de l’aplomb avec le bord de l’électrode de grille 122. L’électrode de grille 122 présente par exemple une superposition d’une couche de polysilicium (par exemple du polysilicium GF choisi dans le groupe comprenant le NiSi, le NiPtSi, le NiCoSi, le TiSi2 et le WSi) et d’une couche métallique (par exemple du TiN) pour une intégration de type grille en premier (désigné par le terme gâte first en langue anglaise), ou par exemple une couche métallique pour une intégration de type grille en dernier (désigné par le terme gâte last en langue anglaise). Le métal de l’électrode 122 peut par exemple être choisi dans le groupe incluant le TiN, le TiAIN ou le TaN.
Avantageusement, l’épaisseur de l’isolant de protection 123 est au moins égale à la moitié de la longueur de grille Lg. L’isolant de protection 123 peut par exemple être choisi dans le groupe comprenant le SiN, le BN, le SiBCN ou le SiBN.
Le transistor 1 peut être entouré de tranchées d'isolation 101 disposées de part et d'autre de l'ensemble comprenant la source 161, le drain 162 et l'empilement de grille. Les tranchées d'isolation 101 sont utilisées pour isoler le transistor 1 de circuits environnants. Les tranchées d'isolation 101, fréquemment désignées par l'acronyme STI, traversent ici la couche isolante enterrée 102 et s'étendent jusque dans le substrat 100. Les tranchées d'isolation 101 sont par exemple réalisées en oxyde de silicium.
Une couche d'arrêt de gravure 110 recouvre ici les bords de la couche semi-conductrice 130. La couche d'arrêt de gravure 110 s'étend ici sur les tranchées d'isolation 101, et jusqu'à la partie supérieure de la couche semi-conductrice 130. La couche d'arrêt de gravure 110 présente une composition connue en soi. La couche d’arrêt de gravure 110 peut par exemple être réalisée en SiN. Cette couche 110 peut par exemple présenter une épaisseur comprise entre 5nm et 10Onm, typiquement de 20nm.
La couche d'encapsulation 115 recouvre la couche d'arrêt de gravure 110. La couche d’encapsulation 115 est typiquement réalisée par un oxyde du S1O2. La couche d’encapsulation 115 est ici planarisée au même niveau que l’isolant électrique 123. Le transistor 1 comporte ici en outre une couche d'arrêt de gravure 112 disposée sur l'empilement de grille et la couche d'encapsulation 115. La couche d’arrêt de gravure 112 peut par exemple être réalisée en SiN. Cette couche 112 peut par exemple présenter une épaisseur comprise entre 5nm et 100nm, typiquement de 20nm.
Une couche d'encapsulation 111 est disposée sur la couche d'arrêt de gravure 112. La couche d’encapsulation 111 peut par exemple être réalisée en oxyde de silicium ou dans un dérivé carboné à faible permittivité. La couche d’encapsulation 111 peut par exemple présenter une épaisseur comprise entre 50nm et 500nm, typiquement de 100nm.
Les figures 1 à 18 illustrent différentes étapes d’un exemple de procédé de fabrication d’un transistor 1 selon le premier mode de réalisation de l’invention.
Dans une configuration initiale illustrée à la figure 1, on dispose d’un composant précurseur du transistor 1, comprenant : un substrat 100 tel que décrit précédemment, une couche isolante enterrée 102 telle que décrite précédemment, des tranchées d’isolation 101 telles que décrites précédemment, un couche semi-conductrice 130 telle que décrite précédemment, un empilement de grille comportant des espaceurs 120, un conducteur de grille 126 et un isolant de grille 121 tel que décrit précédemment. L’oxyde de grille 121 s’étend sous le conducteur de grille 126 et sur les faces latérales du conducteur de grille 126, entre le conducteur de grille 126 et les espaceurs 120. L’extrémité supérieure du conducteur de grille 126 est affleurante. Une couche d’arrêt de gravure 110 s’étend jusqu’à l’extrémité supérieure des espaceurs 120. La couche d’arrêt de gravure 110 est recouverte par une couche d’encapsulation 115.
Les espaceurs 120 peuvent être en Si02. Les espaceurs 120 présentent avantageusement une largeur au plus égale à 7nm. Les espaceurs 120 servent notamment à protéger latéralement le conducteur de grille 126 et l’oxyde de grille 121. Les espaceurs 120 de l’empilement de grille peuvent également être utilisés pour localiser la jonction, pour une étape d’implantation préalable en vue de former les zones fortement dopées 131 et 132, selon la variante illustrée.
Dans la configuration de la figure 2, on a effectué un retrait sélectif partiel d’une partie supérieure du conducteur de grille 126 et de l’isolant de grille 121, pour former l’électrode de grille 122 et délimiter la hauteur des parois latérales de l’isolant de grille 121. Les extrémités supérieures de l’électrode de grille 122 et de l’isolant de grille 121 sont ici affleurantes.
On peut par exemple envisager de retirer entre 20 et 80% de la hauteur initiale du conducteur de grille 126, par exemple 50% de cette hauteur initiale, lors de la formation de l’électrode de grille 122.
Le retrait sélectif peut être effectué par une étape de gravure partielle humide (par exemple avec du TMAH pour du PolySilicium) ou une étape de gravure partielle sèche (par exemple par plasma). Une telle gravure est sélective par rapport au matériau des espaceurs 120 ou de la couche d’encapsulation 115 par exemple.
Optionnellement et dans le cas particulier d’un conducteur de grille 126 réalisé en polysilicium GF, l’électrode de grille 122 peut être soumise à une étape de siliciuration, afin de former par exemple un siliciure choisi dans le groupe comprenant le NiSi, le NiPtSi, le NiCoSi, le TiSÎ2 et le WSi.
Dans la configuration de la figure 3, on a formé une couche 103 d’isolant. La couche 103 vient notamment remplir le volume retiré du conducteur de grille 126 durant l’étape de retrait sélectif. La couche 103 peut être formée par différents procédés tels que le PECVD, le LPCVD ou l’ALD. La couche d’isolant 103 peut par exemple être réalisée dans un matériau choisi dans le groupe comprenant le SiN, le BN, le SiBCN ou le SiBN. Pour garantir le comblement du volume du conducteur de grille 126 retiré, la couche 103 est déposée de façon à recouvrir également la couche d'encapsulation 115. L’épaisseur de la couche 103 déposée est avantageusement au moins égale à la longueur de grille.
Dans la configuration de la figure 4, on a procédé au retrait de l’excès de la couche 103 jusqu’à découvrir la couche d’encapsulation 115. Ce retrait est typiquement réalisé par un polissage mécano chimique (désigné par l’acronyme CMP dans la littérature). Un tel polissage peut avantageusement être mis en œuvre avec une sélectivité par rapport aux matériaux autres que celui de la couche 103. A l’issue du retrait, la couche 103 n’est conservée que dans l’empilement de grille, un isolant de protection 123 étant alors formé.
Dans la configuration de la figure 5, on a formé un masque 104 sur la couche d’encapsulation 115, par photolithographie d’une résine par exemple. Le masque 104 est ouvert pour découvrir l’empilement de grille et des zones de la couche d’encapsulation 115 à l’aplomb des extensions 131 et 132. L’ouverture ménagée par photolithographie dans le masque 104 présente ainsi une dimension relativement importante par rapport à l’échelle du transistor 1 à former.
Dans la configuration de la figure 6, on a retiré la couche d’encapsulation 115 et la couche d’arrêt de gravure 110 à l’aplomb des extensions 131 et 132, et à l’aplomb de l’empilement de grille. Ce retrait est ici effectué selon le motif défini par l’ouverture du masque 104. Le retrait inclut avantageusement : -une première étape de gravure, par gravure sélective de la couche d’encapsulation 115 par rapport aux autres matériaux (en particulier de l’isolant de protection 123). Cette gravure est par exemple de type anisotrope, et ses propriétés sont connues en soi de l’homme du métier. Cette gravure est interrompue après avoir retiré la couche d’encapsulation 115 à l’aplomb de la couche d’arrêt de gravure 110 ; -une deuxième étape de gravure, par gravure sélective de la couche d’arrêt de gravure 110 par rapport aux autres matériaux. Cette gravure est par exemple de type anisotrope, et ses propriétés sont connues en soi de l’homme du métier. Des gorges sont ainsi formées à l’aplomb des extensions 131 et 132, entre la couche d’encapsulation 115 et les espaceurs 120. Lesdites gorges ont une profondeur typique de 20nm. Cette gravure se poursuit après avoir retiré la couche d’arrêt de gravure 110 des extensions 131 et 132 et des espaceurs 120 de façon à creuser des renfoncements 141 et 142 dans l’épaisseur des extensions 131 et 132 respectivement. La position des espaceurs 120 en contact avec les faces latérales de l’isolant de grille 121 permettra de définir l’emplacement ultérieur de contacts MIS à former. On désignera par Toe la profondeur des renfoncements 141 et 142, qui correspond à la différence d’épaisseur entre le canal 134 et les extensions 131 et 132 au niveau des renfoncements 141 et 142. La profondeur Toe peut par exemple être comprise entre 7 et 11 nm. La gravure est ici interrompue avant de traverser les extensions 131 et 132 et d’atteindre la couche d’isolant 102.
Comme illustré, on peut avantageusement procéder au retrait total des espaceurs 120. On peut aussi n’effectuer qu’un retrait partiel des espaceurs 120, pour définir une longueur de non recouvrement entre la source (ou le drain) et la grille du transistor 1.
Dans la configuration de la figure 7, on a retiré le masque 104 par un procédé connu en soi. Le retrait du masque 104 découvre la face supérieure de la couche d’encapsulation 115.
Le procédé décrit en référence aux figures 1 à 5 est facultatif pour la mise en oeuvre du mode de réalisation de l’invention. Des étapes caractéristiques d’un exemple de procédé de fabrication d’un transistor 1 selon le premier mode de réalisation de l’invention sont décrites en référence aux figures 6 à 18.
Dans la configuration de la figure 8, on a formé l’isolant électrique 150 pleine plaque. Le dépôt de l’isolant électrique 150 est effectué de façon conforme. L’isolant électrique 150 recouvre ainsi la face supérieure et les faces latérales de l’empilement de grille, les extensions 131 et 132 jusque dans leurs renfoncements 141 et 142, et les faces latérales et supérieures de la couche d’encapsulation 115. L’isolant électrique 150 peut être obtenu soit par formation d’une couche isolante simple, soit par formation d’une superposition de couches isolantes. Le dépôt de l’isolant électrique 150 est par exemple réalisé par un procédé ALD.
Pour les transistors à canal de type n, on pourra par exemple réaliser l’isolant électrique 150 en "ΠΟ2, en ZnO, en ITO, ou en BaTi03. Le dépôt de l’isolant électrique 150 pourra typiquement présenter une épaisseur de 1nm, par exemple une épaisseur comprise entre 0,5nm et 1,5nm.
Pour les transistors à canal de type p, on pourra par exemple réaliser l’isolant électrique 150 en S13N4 ou en AI2O3. Le dépôt de l’isolant électrique 150 pourra typiquement présenter une épaisseur de 0,5nm, par exemple une épaisseur comprise entre 0,4nm et 1,5nm.
Dans la configuration de la figure 9, une couche métallique 160 est formée de façon non conforme. Le dépôt non conforme peut notamment être de type PVD. Le dépôt non conforme peut par exemple être réalisé avec un rapport entre l’épaisseur de dépôt sur les surfaces horizontales et l’épaisseur de dépôt sur les surfaces verticales, au moins égal à 3. Du fait d’un dépôt non conforme, la couche métallique ne recouvre pas ou très peu les faces latérales de l’isolant électrique 150. La couche métallique 160 recouvre l’isolant 150 notamment dans les renfoncements 141 et 142, de façon à former une source 161 et un drain 162. La couche 160 peut être formée avec une épaisseur sensiblement égale à Toe, de sorte que la source 161 et le drain 162 remplissent leurs renfoncements respectifs, et de sorte que la source 161 et le drain 162 soient sensiblement affleurants avec la face supérieure de la couche 130. La couche 160 peut par exemple être déposée sur une épaisseur comprise entre 6 et 10 nm.
Pour les transistors à canal de type n, on pourra par exemple réaliser la couche métallique 160 en Ti/TiN, en Zr, ou en Hf, matériaux considérés comme présentant un faible travail de sortie.
Pour les transistors à canal de type p, on pourra par exemple réaliser la couche métallique 160 en Pt ou en Au, matériaux considérés comme présentant un travail de sortie élevé.
Le dépôt de la couche 160 peut éventuellement être suivi d’une gravure isotrope destinée à retirer un éventuel résidu de la couche 160 des faces latérales de la couche d’isolant 150.
On peut éventuellement déposer la couche 160 de sorte que celle-ci dépasse des renfoncements des extensions 131 et 132, puis procéder à un retrait partiel de la couche 160, jusqu’à ce que la source 161 et le drain 162 soient affleurants avec la face supérieure de la couche 130.
Du fait de la formation de la source 161 et du drain 162 à partir du dépôt d’une couche métallique 160, la source 161 et le drain 162 peuvent être déposés sans mettre en œuvre une croissance par épitaxie, ce qui permet d’éviter une étape de chauffage durant le procédé de fabrication.
Dans la configuration de la figure 10, on a procédé à la formation d’espaceurs 125 dans les cavités à l’aplomb de la source 161 et du drain 162. Les espaceurs 125 peuvent par exemple être formés dans des matériaux à faible coefficient de permittivité, par exemple un matériau choisi dans le groupe comprenant le SiBCN, le BN ou le SiOC. Des espaceurs 125 sont notamment formés contre les faces latérales de l’isolant de grille 121 et sur les faces latérales de la couche d’encapsulation 115. Les espaceurs 125 formés sont destinés à réduire les capacités parasites entre la grille 12 et les contacts de source et de drain à former. Les espaceurs 125 servent également à accroître la résistance au claquage entre source et grille ou entre drain et grille. Des espaceurs 125 s’avèrent particulièrement avantageux pour une variante du procédé de fabrication du type grille en premier, dans lequel la grille ne comporte pas de parois d’isolant de grille 121 sur les côtés de l’électrode de grille 122. Les espaceurs 125 présentent avantageusement une épaisseur au plus égale à la moitié de l’épaisseur de la paroi latérale de l’oxyde de grille 121.
Dans la configuration de la figure 11, une couche métallique 170 est formée pleine plaque pour recouvrir la couche 160 et remplir les gorges ménagées à l’aplomb de la source 161 et du drain 162. Des contacts métalliques 171 et 172 sont ainsi formés respectivement sur la source 161 et le drain 162.
La couche métallique 170 peut inclure une couche, ou plusieurs couches de métaux différents superposées. Le ou les métaux de ces couches peuvent par exemple être choisis dans le groupe comprenant le TiN, le TaN, le TiAIN, le W ou le Cu. L’épaisseur totale de la couche métallique 170 peut par exemple être comprise entre 20 et 500nm, typiquement de 10Onm.
Dans la configuration de la figure 12, on a procédé au retrait de l’excès de la couche 170, d’une partie de la couche 160 et d’une partie de la couche isolante 150, jusqu’à découvrir la face supérieure de la couche d’encapsulation 115 et jusqu’à découvrir l’isolant de protection 123. On évite ainsi un court-circuit entre les contacts métalliques 171 et 172 au-dessus de l’empilement de grille.
Ce retrait est typiquement réalisé par un polissage mécano chimique (désigné par l’acronyme CMP dans la littérature). On conserve également une épaisseur de l’isolant de protection 123 suffisante pour garantir une absence de court-circuit entre l’électrode de grille 122 et les contacts 171 et 172 de source et de drain.
Dans la configuration de la figure 13, on a procédé à la formation : -d’une couche d’arrêt de gravure 112 pleine plaque. La couche d’arrêt de gravure 112 est typiquement en SiN, avec une épaisseur comprise entre 5 et 10Onm, typiquement de 20nm ; et -d’une couche d’encapsulation 111 pleine plaque sur la couche d’arrêt de gravure 112. La couche d’encapsulation 111 est par exemple en S1O2 de type PMD, ou un matériau dérivé carboné à faible permittivité. La couche d’encapsulation 111 présente typiquement une épaisseur comprise entre 50 et 500nm, typiquement de 100nm.
Dans la configuration de la figure 14, on a formé un masque 106 sur la couche d’encapsulation 111, par photolithographie d’une résine par exemple. Le masque 106 est ouvert pour découvrir la couche d’encapsulation 111 à l’aplomb de la source 161 et du drain 162. Les ouvertures sont plus larges que la source et le drain, de façon à faciliter leur positionnement à l’aplomb de la source et du drain même avec des tolérances de photolithographie réduites. Les dispersions de positionnement des ouvertures du masque 106 par rapport à la source 161 et au drain 162 peuvent être relativement élevées (par exemple de l’ordre de 0,5*Lg) sans altérer le fonctionnement du transistor 1, du fait de la possibilité de pouvoir déposer ensuite du métal d’un contact jusque sur l’isolant de protection 123, sans risquer de générer un court-circuit.
Dans la configuration de la figure 15, on a retiré la couche d’encapsulation 111 et la couche d’arrêt de gravure 112 à l’aplomb de la source 161 et du drain 162. Ce retrait est ici effectué selon le motif défini par les ouvertures du masque 106. Du fait des ouvertures du masque 106 plus larges que la source 161 et que le drain 162, le retrait découvre ici notamment une partie de la surface supérieure de la couche d’encapsulation 115 et/ou une partie de l’isolant de protection 123.
Le retrait inclut avantageusement : -une première étape de gravure, par gravure sélective de la couche d’encapsulation 111 par rapport aux autres matériaux (en particulier le matériau de la couche d’arrêt de gravure 112. Cette gravure est par exemple de type anisotrope, et ses propriétés sont connues en soi de l’homme du métier. Cette gravure est interrompue après avoir retiré la couche d’encapsulation 111 à l’aplomb de la couche d’arrêt de gravure 112 ; -une deuxième étape de gravure, par gravure sélective de la couche d’arrêt de gravure 112 par rapport aux autres matériaux. Cette gravure est par exemple de type anisotrope, et ses propriétés sont connues en soi de l’homme du métier. Cette gravure est interrompue après avoir retiré la couche d’arrêt de gravure 112 jusqu’aux contacts 171 et 172. Des gorges sont ainsi formées à l’aplomb des contacts 171 et 172, et ici à l’aplomb d’une partie de la couche d’encapsulation 115, des espaceurs 125 et éventuellement d’une partie de l’isolant de protection 123.
Dans la configuration de la figure 16, on a retiré le masque 106 par un procédé connu en soi. Le retrait du masque 106 découvre la face supérieure de la couche d’encapsulation 111.
Dans la configuration de la figure 17, une couche métallique 107 est formée pleine plaque pour recouvrir les différentes zones et remplir les gorges ménagées à l’aplomb des contacts 171 et 172 au-dessus du métal déjà présent. La couche métallique 107 formée est ainsi en contact avec les contacts 171 et 172 et permet une conduction électrique avec ces contacts. Bien que non illustré, la couche métallique est également avantageusement formée en contact avec l’électrode de grille.
La couche métallique 107 peut inclure une couche, ou plusieurs couches de métaux différents superposées. Le ou les métaux de ces couches peuvent par exemple être choisis dans le groupe comprenant le TiN, le TaN, le TiAIN, le W ou le Cu. Dans la variante illustrée à la figure 17, le matériau de la couche métallique 107 est différent du métal déjà présent.
Par une étape de retrait de l’excès de la couche métallique 107 jusqu’à découvrir la face supérieure de la couche d’encapsulation 111, on obtient la structure illustrée à la figure 18. Ce retrait est typiquement réalisé par un polissage mécano chimique (désigné par l’acronyme CMP dans la littérature). Les contacts 171 et 172 sont ainsi complétés.
Les contacts 171 et 172 obtenus à l’issue de cette étape de retrait peuvent typiquement présenter une épaisseur comprise entre 20 et 500nm, par exemple de 100nm.
Des étapes d’interconnexion connues en soi peuvent ensuite être mises en œuvre pour raccorder les contacts 171 et 172 du transistor 1 à d’autres circuits.
En particulier en l’absence d’implantation dans le canal 134 (c’est-à-dire lorsque les extensions 131 et 132 présentent le même dopage que la zone 133), on peut ne pas former d’espaceurs 125 de part et d’autre de l’empilement de grille ou contre les faces latérales de la couche d’encapsulation 115.
Dans l’exemple illustré, les extensions 131 et 132 sont avantageusement formées au préalable par implantation ionique. On peut également envisager de procéder à la formation de gorges jusqu’au contact de la couche isolante 102 ou jusque dans une couche 130 à dopage homogène incluant les extensions 131 et 132, puis procéder à un dépôt d’une couche fortement dopée par épitaxie, à l’intérieur des gorges formées. Les renfoncements des extensions 131 et 132 peuvent être formés ultérieurement par une gravure.
Dans l’exemple illustré, on a avantageusement retiré les espaceurs 120 avant de procéder à la formation de renfoncements dans les extensions 131 et 132. En particulier lorsque les espaceurs 120 présentent une largeur au plus égale à 7nm, on peut également envisager de conserver ces espaceurs 120, quitte à rallonger légèrement la distance entre la grille 12 et la source 161 ou le drain 162.
La figure 20 est une vue en coupe d'un exemple de transistor 1 selon un exemple d'un deuxième mode de réalisation de l'invention, ici de type Bulk ou à substrat massif. Le transistor 1 se distingue de celui illustré à la figure 18 uniquement par l’absence de la couche d’isolant enterrée 102. L’invention peut également s’appliquer à des FINFET.

Claims (15)

  1. REVENDICATIONS
    1. Transistor à effet de champ à barrière Schottky (1 ), comportant : -des première et deuxième électrodes de conduction (161,162), la première électrode de conduction (161) étant en métal ; -une grille de commande (12); -un canal semi-conducteur (134) positionné sous la grille (12) ; Caractérisé en ce que : -un contact de type métal/isolant/semi-conducteur est formé entre la première électrode de conduction (161 ) et une face latérale (135) du canal semi-conducteur (134).
  2. 2. Transistor à effet de champ à barrière Schottky (1) selon la revendication 1, dans lequel un isolant (150) de la connexion métal-isolant-semi-conducteur est en contact avec ladite face latérale (135) du canal semi-conducteur (134), et est positionné à l'aplomb d'un bord de la grille de commande (12).
  3. 3. Transistor à effet de champ à barrière Schottky (1) selon la revendication 2, dans lequel les première et deuxième électrodes de conduction (161,162), ledit isolant (150) et le canal semi-conducteur (134) sont traversés par un même plan géométrique passant sous la grille de commande (12).
  4. 4. Transistor à effet de champ à barrière Schottky (1) selon la revendication 2 ou 3, dans lequel ledit isolant (150) présente une épaisseur comprise entre 0,5 et 3 nm séparant ladite première électrode de conduction (161) dudit canal semi-conducteur (134).
  5. 5. T ransistor à effet de champ à barrière Schottky (1 ) selon l'une quelconque des revendications 2 à 4, dans lequel ledit isolant (150) inclut un matériau choisi dans le groupe comprenant le T1O2, le ZnO, le ITO, le BaTiC>3, le S13N4, ou le AI2O3.
  6. 6. T ransistor à effet de champ à barrière Schottky (1 ) selon l'une quelconque des revendications précédentes, dans lequel la deuxième électrode de conduction (162) est en métal, et dans lequel une connexion de type métal-isolant-semiconducteur est formée entre la deuxième électrode de conduction et une autre face latérale (136) du canal semi-conducteur (134).
  7. 7. T ransistor à effet de champ à barrière Schottky (1 ) selon l'une quelconque des revendications précédentes, dans lequel le métal de ladite première électrode de conduction (161) inclut un métal choisi dans le groupe comprenant le Ti, le TiN, le Zr, le Hf, le Pt, ou le Au.
  8. 8. Transistor à effet de champ à barrière Schottky (1 ) selon l'une quelconque des revendications précédentes, dans lequel ladite grille de commande (12) comprend un métal de grille (122), et un isolant de grille (121) positionné sous et sur des côtés dudit métal de grille.
  9. 9. T ransistor à effet de champ à barrière Schottky (1 ) selon l'une quelconque des revendications précédentes, dans lequel ladite face latérale (135) dudit canal semi-conducteur (134) est formée dans une zone semi conductrice (131) présentant une implantation de dopants, ladite zone semi conductrice (131) présentant une implantation de dopants s'étendant jusqu'en dessous de ladite première électrode de conduction (161).
  10. 10. Transistor à effet de champ à barrière Schottky (1) selon la revendication 9, dans lequel ladite zone semi conductrice (131) présente une concentration en dopants au moins égale à 1019cnr3.
  11. 11 .Transistor à effet de champ à barrière Schottky (1) selon l'une quelconque des revendications précédentes, comprenant un espaceur isolant (125), ledit espaceur isolant (125) étant positionné contre la grille de commande (12) et à l'aplomb d'une partie de ladite première électrode de conduction (161).
  12. 12. Transistor à effet de champ à barrière Schottky (1) selon l'une quelconque des revendications précédentes, dans lequel ledit contact métal/isolant/semi-conducteur présente une hauteur au moins égale à 6nm sur ladite face latérale (135) du canal semi-conducteur.
  13. 13. T ransistor à effet de champ à barrière Schottky (1 ) selon l'une quelconque des revendications précédentes, dans lequel lesdites première et deuxième électrodes de conduction (161,162) sont disposées de part et d’autre de ladite grille de commande (12).
  14. 14. Procédé de fabrication d'un transistor à effet de champ à barrière Schottky (1 ), comprenant les étapes de : -fourniture d’une structure comportant une grille de commande (12) et une couche semi-conductrice (130) positionnée sous la grille et présentant des saillies (131, 132) latéralement par rapport à la grille, au moins une desdites saillies présentant un renfoncement (141) définissant une face latérale (135) de ladite couche semi-conductrice (130) ; -dépôt d’une couche d’isolant (150) sur ladite face latérale (135) de ladite couche semi-conductrice ; -dépôt d’un métal (160) dans le renfoncement sur ladite couche d’isolant (150) de façon à former un contact de type métal/isolant/semi-conducteur entre dépôt de métal et ladite face latérale (135) de ladite couche semi-conductrice.
  15. 15. Procédé de fabrication d'un transistor à effet de champ à barrière Schottky (1) selon la revendication 14, dans lequel ledit contact métal/isolant/semi-conducteur formé présente une hauteur au moins égale à 6nm sur ladite face latérale (135) du canal semi-conducteur.
FR1561963A 2015-12-08 2015-12-08 Transistor sbfet ameliore et procede de fabrication correspondant Active FR3044824B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1561963A FR3044824B1 (fr) 2015-12-08 2015-12-08 Transistor sbfet ameliore et procede de fabrication correspondant
US15/372,930 US9911827B2 (en) 2015-12-08 2016-12-08 SBFET transistor and corresponding fabrication process

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1561963 2015-12-08
FR1561963A FR3044824B1 (fr) 2015-12-08 2015-12-08 Transistor sbfet ameliore et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
FR3044824A1 true FR3044824A1 (fr) 2017-06-09
FR3044824B1 FR3044824B1 (fr) 2018-05-04

Family

ID=55182449

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1561963A Active FR3044824B1 (fr) 2015-12-08 2015-12-08 Transistor sbfet ameliore et procede de fabrication correspondant

Country Status (2)

Country Link
US (1) US9911827B2 (fr)
FR (1) FR3044824B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200046837A (ko) * 2018-10-25 2020-05-07 엘지디스플레이 주식회사 트랜지스터 및 전자장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091076A (en) * 1996-06-14 2000-07-18 Commissariat A L'energie Atomique Quantum WELL MOS transistor and methods for making same
US20020011613A1 (en) * 2000-07-11 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
WO2007109658A2 (fr) * 2006-03-20 2007-09-27 Rochester Institute Of Technology Circuits cmos avec source/drain partages et procedes associes
US20120056250A1 (en) * 2003-10-22 2012-03-08 Avolare 2, Llc Dynamic schottky barrier mosfet device and method of manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178939B2 (en) * 2009-06-21 2012-05-15 Sematech, Inc. Interfacial barrier for work function modification of high performance CMOS devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091076A (en) * 1996-06-14 2000-07-18 Commissariat A L'energie Atomique Quantum WELL MOS transistor and methods for making same
US20020011613A1 (en) * 2000-07-11 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20120056250A1 (en) * 2003-10-22 2012-03-08 Avolare 2, Llc Dynamic schottky barrier mosfet device and method of manufacture
WO2007109658A2 (fr) * 2006-03-20 2007-09-27 Rochester Institute Of Technology Circuits cmos avec source/drain partages et procedes associes

Also Published As

Publication number Publication date
US9911827B2 (en) 2018-03-06
FR3044824B1 (fr) 2018-05-04
US20170162672A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
JP2018113484A (ja) ホウ素ドープゲルマニウムの濃度が高いトランジスタ
CN102468226B (zh) 一种半导体结构及其制造方法
US9985135B2 (en) Replacement low-k spacer
FR3060841A1 (fr) Procede de realisation d'un dispositif semi-conducteur a espaceurs internes auto-alignes
FR2990295A1 (fr) Procede de formation de contacts de grille, de source et de drain sur un transistor mos
EP2763177A1 (fr) Procédé de fabrication d'un transistor MOS à espaceurs d'air
FR2985089A1 (fr) Transistor et procede de fabrication d'un transistor
US9059253B2 (en) Self-aligned contacts for replacement metal gate transistors
EP2680311A1 (fr) Transistor à effet tunnel
FR3011119A1 (fr) Procede de realisation d'un transistor
US7834389B2 (en) Triangular space element for semiconductor device
EP2120258B1 (fr) Procédé de réalisation d'un transistor à source et drain métalliques
FR3036530A1 (fr) Procede de realisation de cellules memoires du type a programmation unique comportant des condensateurs mos et circuit integre correspondant
US20240021691A1 (en) Semiconductor device and method for manufacturing the same
FR3049110A1 (fr) Procede de fabrication d'un transistor a effet de champ a capacite parasite reduite
EP3079178B1 (fr) Procede de fabrication d'un circuit integre cointegrant un transistor fet et un point memoire oxram
FR3044824A1 (fr) Transistor sbfet ameliore et procede de fabrication correspondant
US20240014278A1 (en) Semiconductor device having buried gate structure
US20230411475A1 (en) Semiconductor device and method for manufacturing the same
CN108231665B (zh) 半导体装置及半导体装置的制作方法
US11398407B2 (en) Semiconductor device and fabrication method thereof
CN113451395B (zh) 半导体结构及其形成方法
EP3065180B1 (fr) Transistor à connexions mis et procédé de fabrication
FR3035265A1 (fr) Procede de fabrication de transistors soi pour une densite d'integration accrue
FR3037714A1 (fr) Procede de realisation d'un contact sur une zone active d'un circuit integre, par exemple realise sur un substrat du type soi, en particulier fdsoi, et circuit integre correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170609

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9