FR3042876A1 - Detection de perturbations d'une alimentation - Google Patents

Abstract

L'invention concerne un circuit comprenant, en série entre une première borne (508) et une deuxième borne (509) d'application d'une tension d'alimentation (VCC) : une première branche comprenant un premier transistor (501) et une première source de courant (506) ; une deuxième branche comprenant un élément résistif (503), un deuxième transistor (502) monté en miroir du premier transistor et une deuxième source de courant (507), ledit élément résistif conditionnant un seuil de détection d'une variation de la tension d'alimentation.

Description

DÉTECTION DE PERTURBATIONS D'UNE ALIMENTATION

Domaine

La présente demande concerne de façon générale les circuits électroniques et plus particulièrement la détection de perturbations volontaires ou accidentelles du fonctionnement normal d'un circuit.

Une application particulière est la détection d'une tentative de piratage d'un système électronique sécurisé comme par exemple les moyens de paiement communément appelés cartes à puce.

Exposé de 1'art antérieur

Les cartes à puce sécurisées, du fait des informations qu'elles contiennent, suscitent la convoitise des pirates qui ont développé en conséquence de nombreux moyens pour accéder au contenu des cartes. L'une des méthodes connues est l'injection de fautes.

Il existe donc un besoin d'amélioration de la robustesse des systèmes contre des tentatives de perturbation de leur fonctionnement. Résumé

Un mode de réalisation propose d'améliorer les circuits existants détectant des perturbations volontaires d'une tension d'alimentation.

Un mode de réalisation propose de réduire le seuil de détection des perturbations d'alimentation.

Un mode de réalisation propose de rendre le seuil de détection indépendant des variations technologiques de fabrication.

Un mode de réalisation propose de s'affranchir des variations de température.

Un mode de réalisation propose de rendre programmable le seuil de détection durant la fabrication du circuit ou en cours d'utilisation.

Ainsi, un mode de réalisation prévoit un circuit comprenant, en série entre une première borne et une deuxième borne d'application d'une tension d'alimentation : une première branche comprenant un premier transistor et une première source de courant ; une deuxième branche comprenant un élément résistif, un deuxième transistor monté en miroir du premier transistor et une deuxième source de courant, ledit élément résistif conditionnant un seuil de détection d'une variation de la tension d'alimentation.

Selon un mode de réalisation, le circuit comporte un filtre passe-bas connecté aux grilles des transistors montés en miroir de courant.

Selon un mode de réalisation, un filtre passe-bas couple la première borne d'alimentation et l'élément résistif.

Selon un mode de réalisation, lesdits transistors sont des transistors MOS.

Selon un mode de réalisation, lesdits transistors sont des transistors bipolaires.

Selon un mode de réalisation, lesdites sources de courant sont réalisées avec des transistors.

Selon un mode de réalisation, le ratio des dimensions des transistors constituant le miroir de courant et le ratio des transistors constituant les sources de courant sont différents de 1.

Selon un mode de réalisation, la résistance de l'élément résistif est programmable.

Selon un mode de réalisation, les sources de courant sont obtenues à partir d'une référence de tension indépendante de la température et d'une résistance du même type que l'élément résistif conditionnant le seuil de détection.

Un mode de réalisation prévoit un dispositif comprenant : un régulateur d'alimentation ; une fonction alimentée par ledit régulateur ; et un circuit tel que ci-dessus.

Selon un mode de réalisation, ledit circuit est alimenté par ledit régulateur.

Selon un mode de réalisation, ledit circuit est alimenté en amont dudit régulateur.

Brève description des dessins

Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente une vue schématique et simplifiée d'une carte à puce et d'un lecteur ; la figure 2 représente une vue schématique de différents états possibles d'une carte à puce ; la figure 3 représente un exemple d'allure de la tension d'alimentation d'un circuit et illustre une attaque par injection d'une perturbation d'alimentation ; la figure 4 représente un exemple de circuit détectant une perturbation de la tension d'alimentation ; la figure 5 représente un mode de réalisation d'un circuit de détection de perturbations positives ; les figures 6A et 6B sont des chronogrammes illustrant une attaque par perturbation d'alimentation ; la figure 7 représente un mode de réalisation d'un circuit de détection de perturbations négatives ; la figure 8 représente un mode de réalisation d'un dispositif intégrant un détecteur de perturbations d'alimentation ; et la figure 9 représente un autre mode de réalisation d'un dispositif intégrant un détecteur de perturbations d'alimentation.

Description détaillée

De mêmes éléments ont été désignés par de mêmes références aux différentes figures. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les fonctions applicatives du circuit protégé n'ont pas été détaillées, les modes de réalisation décrits étant compatibles avec les applications usuelles.

Sauf précision contraire, les expressions "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.

La figure 1 représente, de façon schématique et simplifiée, une carte à puce 101 (IC CARD) et un lecteur 102 (READER).

Une carte à puce comprend généralement au moins un élément mémoire 103 (MEMORY) dans lequel est stockée l'information, un élément remplissant une fonction d'interface avec le monde extérieur 104, appelée contrôleur d'accès (ACCESS CONTROL), et un élément alimentant la carte 105 (POWER) . La carte à puce peut comprendre des éléments supplémentaires.

La figure 2 représente une vue schématique de différents états possibles d'une carte à puce. Afin d'accéder aux informations contenues dans la carte 101 (figure 1), cette dernière doit être présentée à un lecteur de carte 102. La carte à puce passe alors dans un processus d'authentification 201 (AUTHENTIFICATION CHECK) durant lequel le contrôleur d'accès 104 vérifie qu'une clef fournie par le lecteur durant le protocole de communication est conforme à la clef autorisant l'accès à la mémoire. Si la condition est remplie, alors l'accès aux informations sécurisées de la carte est autorisé et la carte passe dans un état 202 d'autorisation d'accès (SYSTEM ALLOWS TO SHARE / CHANGE SECURE INFORMATION). Si la condition n'est pas remplie, l'accès aux informations sécurisées n'est pas permis. On notera que le processus décrit est simplifié et, que de même d'autres processus de contrôle d'accès peuvent exister.

En mode de fonctionnement normal, une carte à puce est conçue pour passer par des états déterminés afin de donner ou non l'autorisation d'accéder aux données stockées dans sa mémoire 103. Une méthode d'injection de fautes connue consiste à provoquer la mise en état indéterminé 203 de la carte à puce (UNDEFINED STATE), permettant à un pirate d'accéder aux informations sécurisées sans passer par la phase d'authentification.

La figure 3 représente un exemple d'allure de la tension d'alimentation VCC d'un circuit et illustre une attaque par injection d'une perturbation de l'alimentation. Pour mettre un circuit dans l'état indéterminé 203 (figure 2), on impose une perturbation en dehors de la plage de tension d'alimentation (UPPER ACCEPTABLE VCC / LOWER ACCEPTABLE VCC) pour laquelle est conçu le circuit.

Pour que l'attaque soit efficace, la perturbation doit être suffisamment longue pour avoir un effet et suffisamment courte pour ne pas éteindre le circuit ou l'endommager. De même, l'amplitude de la perturbation est choisie de façon à perturber le circuit sans l'éteindre ou l'endommager.

Il existe donc un besoin de parer aux tentatives de perturbations des tensions d'alimentation des dispositifs contenant des informations sécurisées.

Selon un mode réalisation, on détecte une tentative de perturbation de l'alimentation électrique du circuit contenu dans la carte à puce. L'information est ensuite fournie à un système qui applique des contre-mesures, par exemple mise hors fonctionnement de la carte, destruction des données...

La figure 4 représente un exemple de circuit détectant une perturbation de la tension d'alimentation. Le circuit comprend une résistance 402 et une capacité 403, en série entre une borne 405 d'application d'un potentiel d'alimentation (VCC) et une borne 406 de connexion à la masse (GND), et un transistor 401 PMOS. La grille du transistor 401 est couplée au nœud commun à la résistance 402 et à la capacité 403, sa source est couplée à la borne 405 d'alimentation et son le drain est couplé à une source de courant 404 dont l'autre extrémité est reliée à la masse. La sortie 407 (OUT) du circuit est prélevée au niveau du drain du transistor. La circuiterie de conversion du niveau de courant traversant le transistor en un équivalent logique de valeur 0 ou 1 selon que le courant est nul ou non nul n'est pas représenté.

Lorsqu'il n'y a pas de perturbation d'alimentation, le transistor PMOS 401 est bloqué, le courant le traversant est nul, la sortie OUT est donc à un niveau logique 0.

Lorsqu'une perturbation d'alimentation survient, le potentiel VCC (405) augmente, ce qui fait augmenter la tension grille-source VGS du transistor. Si cette tension VGS est supérieure à la tension de seuil VT du transistor, alors ce dernier bascule en conduction et est traversé par un courant. Il s'ensuit que la sortie OUT change d'état. On a donc ainsi détecté une perturbation d'alimentation.

Un inconvénient de ce circuit est que l'amplitude de la perturbation doit être supérieure à la tension VT du transistor pour être détectée. Autrement dit, le seuil de détection de la perturbation d'alimentation est supérieur à la tension VT.

Pour minimiser les consommations électriques et gagner en intégration, la tendance est d'aller vers des technologies supportant des tensions d'alimentation de plus en plus faibles.

On est ainsi passé de tensions d'alimentation de l'ordre de 5V à des tensions d'environ 1,5 V, tandis que dans un même temps les valeurs de tension de seuil VT ont faiblement diminué et sont toujours de l'ordre de 600-700 mV. Il s'ensuit donc des variations d'alimentation beaucoup plus faibles, inférieures aux niveaux des tensions de seuil VT ce qui rend ce type de système de détection inopérant. En effet si l'on conçoit des circuits autorisant une variation de la tension d'alimentation de 10% autour d'une valeur nominale, en passant de 5V à 1,5 V, la tension d'alimentation varie de 500 mV à 150 mV. On voit donc qu'il est difficile de détecter une tentative de perturbation d'alimentation en se basant sur un système de détection s'appuyant sur des tensions de seuil VT de l'ordre de 700mV. Des technologies avancées proposent des transistors à faible tension de seuil VT, mais elles sont onéreuses et non compatibles avec les critères économiques du marché des cartes à puces.

Un autre inconvénient est que les tensions de seuil des transistors varient avec les dispersions technologiques de fabrication. Ainsi, le seuil de détection de perturbation dépend aussi des dispersions, ce qui induit qu'à l'intérieur d'une population de circuits fabriqués on a de fortes variations de seuil de détection.

Un autre inconvénient est que ce type de circuit ne permet pas de rendre ajustable le seuil de détection des perturbations d'alimentation.

Un autre inconvénient est que ce circuit ne détecte pas les perturbations d'alimentation en dessous du niveau minimum de tension d'alimentation.

Un autre inconvénient est que le seuil de détection varie avec la température.

Il existe donc un besoin d'un circuit détectant une perturbation d'alimentation positive ou négative (au-dessus de la tension maximale tolérée ou en dessous de la tension minimale tolérée), indépendamment des seuils de transistors MOS, dont le seuil de détection est indépendant des variations de fabrication et des variations de température, et dont le seuil est ajustable durant la production du circuit ou dans l'application finale.

La figure 5 représente un mode de réalisation d'un circuit de détection de perturbations positives.

Le circuit comprend un transistor MOS 502 monté en miroir d'un transistor MOS 501, les deux transistors ayant leurs drains couplés respectivement à deux sources de courant 506 et 507. Les autres bornes des sources de courant sont couplées à une borne 509 de connexion de la masse (GND). Le circuit comprend en outre une capacité 505 dont l'une des extrémités est couplée à la grille des transistors 501 et 502 et dont l'autre extrémité est reliée à la borne 509 ainsi qu'une résistance variable 503 dont une borne est reliée à la source du transistor 502 et dont l'autre extrémité est couplée à la borne 508 d'application d'un potentiel d'alimentation (VCC). La source du transistor 501 est couplée à la borne 508. La sortie OUT du circuit est prélevée au niveau du drain du transistor 502.

Les figures 6A et 6B sont des chronogrammes illustrant respectivement un exemple d'allure de la tension d'alimentation V508 du circuit et le courant Iout correspondant traversant le transistor 502 du circuit de la figure 5. La figure 6A illustre un exemple dans lequel une perturbation est appliquée entre deux instants tA et tB. La figure 6B illustre le courant Iout dont une partie provient d'un courant de polarisation noté 10 et dont une autre partie provient du courant induit par la perturbation.

Le montage électrique de la figure 5 impose : VGS2=VGS1-R2xl (eql), avec : VGS1 représentant la tension entre grille G1 et source SI du transistor 501 ; VGS2 représentant la tension entre grille G2 et source S2 source du transistor 502 ; R2 : représentant la valeur de la résistance 503.

On peut également écrire : I = 10 + iac ; iac représentant le courant de perturbation.

Lorsqu'il n'y a pas de perturbation d'alimentation (iac=0) , le transistor 502 est polarisé par le courant 10 (fig 6B) non nul grâce au transistor 501 monté en diode, il est donc en mode repos. Il s'ensuit que toute variation de potentiel du nœud 508 sera instantanément vue par le transistor puisque le transistor est déjà polarisé pour être passant contrairement à ce qui se produit dans le cas de la figure 4.

En effet, de par l'équation 1, si le potentiel du nœud VCC monte, la source du transistor 502 suit la tension du nœud 508.

Dans le cas où la résistance 503 est nulle, comme le transistor est déjà passant à l'état de repos, on a immédiatement un courant se superposant au courant de repos, et l'état de la sortie OUT change, ce qui pourra être interprété comme un passage d'un niveau logique 0 à un niveau logique 1.

On a donc maintenant une détection indépendante de la tension VT du transistor MOS 502 et le seuil de détection est de l'ordre de quelques millivolts au lieu d'être de l'ordre du seuil VT du transistor MOS.

Dans le cas où la résistance 503 est non nulle, si le potentiel VCC augmente, la tension VGS1 augmente en valeur absolue du fait que le potentiel de la source du transistor 501 monte avec la tension VCC. Dans le même temps, le potentiel de la source du transistor 502 monte, et la tension VGS2 en valeur absolue également.

Tant que l'amplitude de la perturbation est strictement inferieure à R2 x I, le niveau de la tension VGS2 n'est pas suffisant pour que le transistor 502 induise un courant supplémentaire au courant de polarisation. La sortie OUT reste dans son état de repos.

Quand l'amplitude de la perturbation est supérieure ou égale à R2 x I, le transistor 502 génère un courant supplémentaire se superposant au courant de polarisation, et la sortie OUT change de valeur ce qui peut être interprété comme un changement d'état logique.

On a donc réalisé un détecteur de perturbations d'alimentation positives, dont le seuil de détection est indépendant du seuil VT des transistors et dont la valeur est ajustable au moyen de la résistance 503 et du courant de repos traversant le transistor 502.

Le transistor 501 est équivalent, en première approximation en modèle petit signal, à l'inverse de sa conductance gm soit à une résistance de valeur RI. Ainsi, la résistance et la capacité 505 de valeur Cl, forment un filtre passe-bas. En ajustant la valeur de ce filtre passe-bas on peut donc définir la fréquence maximale des perturbations d'alimentation détectables par le circuit.

Lorsque le potentiel du nœud 508 monte, les potentiels de la source SI et de la grille G1 montent également.

Si la fréquence de la perturbation est inférieure à l/(2nRlCl), du fait de l'action du filtre passe-bas, le potentiel de la grille G2 monte en même temps que celui de la grille G1. Comme le potentiel de la source S2 suit le potentiel du nœud 508, la tension VGS2 ne change pas car ses potentiels varient approximativement de la même amplitude.

Par contre, si la fréquence de la perturbation est supérieure à l/(2nRlCl), alors la variation du potentiel de la grille G2 est atténuée du fait du filtre par rapport à la variation du potentiel de la grille G1. Ainsi, le potentiel de la grille G2 ne monte pas aussi rapidement que celui de la source S2 qui elle suit le potentiel du nœud 508, ce qui induit un changement de la tension VGS2.

La capacité 505, entre la grille des transistors 501 et 502 et la masse 509, permet de régler la fréquence des perturbations détectées.

Un autre mode de réalisation combinable, ou non avec le précèdent, consiste à rendre la valeur du seuil de détection programmable au moyen d'une résistance variable, via un réseau de résistances commutées ou tout autre moyen équivalent.

Dans le mode de réalisation décrit, les transistors 501 et 502 sont de ratio de dimension W/L (W et L étant respectivement la largeur et la longueur de la grille des transistors) égaux et les valeurs des courants traversant les sources de courant 506 et 507 sont égales.

Un mode réalisation consiste à concevoir les sources de courant au moyen de transistors MOS, et à configurer le circuit de manière à avoir un rapport de dimension W/L pour le transistor 502 et k x W/L pour le transistor 501 avec k différent de 1. On prévoit alors de même, un rapport W/L pour la source de courant 506 et k x W/L pour la source de courant 507. Cette configuration a l'avantage de minimiser la consommation dans la branche du transistor 501 et de la source 506. D'autres configurations de rapport peuvent exister.

Un autre mode de réalisation consiste à utiliser des transistors bipolaires à la place des transistors MOS. On pourra de même jouer sur les rapports de courants en ayant des rapports de surface d'émetteur différents entre les deux branches.

Un autre mode de réalisation est concevoir les sources de courant 506 et 507 de telle sorte que le courant de référence duquel elles sont dérivées, soit obtenu par le rapport entre une tension indépendante de la température (band gap) et une résistance de même type que la résistance 503. On obtient alors un mode de réalisation dans lequel le seuil de détection des perturbations d'alimentation est indépendant des variations de température.

La figure 7 représente un mode de réalisation de circuit de détection des perturbations négatives.

Le circuit comprend une résistance 704 et une capacité 705 en série entre une borne 708 d'application d'un potentiel d'alimentation (VCC) et une borne 709 de connexion à la masse (GND). Le circuit comprend en outre un transistor MOS 702 monté en miroir d'un transistor MOS 701, les deux transistors ayant leurs drains couplés respectivement à deux sources de courant 706 et 707. Les autres bornes des sources de courant sont couplées à la masse 709. La source du transistor 701 est couplée à la borne 708 d'application d'un potentiel d'alimentation, la source du transistor 702 est couplée à une borne d'une résistance 703, l'autre borne de cette résistance étant couplée au nœud commun à la résistance 704 et à la capacité 705. La sortie OUT du circuit est prélevée au niveau du drain du transistor 702.

Le fonctionnement de ce mode de réalisation est similaire à celui de la figure 5.

On réalise une détection de perturbations d'alimentation dont le seuil est défini par la valeur R4 de la résistance 703 et par le courant de repos traversant le transistor 702.

Le filtre passe-bas est réalisé par la résistance 704 de valeur R3 et par la capacité 705 de valeur C3.

On appelle : VGS3, la tension entre la grille G3 et la source S3 du transistor 701 VGS4, la tension entre la grille G4 et la source S4 du transistor 702.

La différence par rapport au mode de réalisation de la figure 5 réside dans le fait que lorsqu'une perturbation négative apparaît c'est désormais la grille du miroir de courant qui suit la perturbation et non la source alors commune.

En effet, lorsque le potentiel du nœud 708 diminue, cette diminution est propagée sur la grille du transistor 701 et donc sur celle du transistor 702.

Du côté de la source du transistor 701, si la fréquence de la perturbation est inférieure à l/(2nR3C3), la diminution du potentiel du nœud 708 est propagée sur la source du transistor 702, mais cela n'induit pas de changement de la tension VGS4 car les potentiels de la grille G4 et de la source S4 du transistor 702 ont varié du même ordre de grandeur.

Par contre, si la fréquence de la perturbation est supérieure à l/(2nR3C3), alors la diminution du potentiel du nœud 708 est propagée sur la source du transistor 702 mais avec un décalage de niveau du fait de l'action du filtre passe-bas. A partir du moment où l'amplitude de la perturbation dépasse le produit de la valeur de la résistance 703 et du courant de repos traversant le transistor 702, la tension VGS4 augmente en valeur absolue. Un courant supplémentaire apparaît alors dans le transistor 702, ce qui induit le changement de l'état de la sortie OUT, qui peut être interprété comme un changement d'état logique.

On a donc réalisé un circuit détectant les perturbations d'alimentation dites négatives.

Les variantes décrites pour le mode de réalisation de la figure 5 sont déclinables au mode de réalisation de la figure 7.

Un autre mode de réalisation consiste à combiner les circuits de détection de perturbations d'alimentation positives et négatives dans un même circuit.

La figure 8 représente un mode de réalisation d'un dispositif intégrant un détecteur de perturbations d'alimentation, positives et/ou négatives.

Le dispositif 801 comprend un régulateur de tension 803 (REG) couplé entre une borne d'application d'un potentiel d'alimentation 807 et une borne de masse 806 (GND). Le régulateur 803 génère une tension d'alimentation 805 (VCC) à partir d'une tension appliquée sur la borne d'application d'alimentation 807 (VBATT). Le dispositif comprend en outre un circuit principal (MAIN FUNCTION) 804 et un détecteur de perturbation d'alimentation 802 (DET), couplés entre la tension d'alimentation 805 et la masse 806. Le détecteur de perturbation 802 et le circuit 804 sont reliés ensemble.

Lorsqu'une attaque par perturbation d'alimentation est effectuée sur la borne d'application d'alimentation 807, si cette perturbation est suffisamment importante pour être propagée à travers le régulateur 803, elle se retrouve sur la tension d'alimentation 805. Si l'amplitude de la perturbation est au-dessus du seuil de détection et au-dessus de la fréquence de perturbation tels que définis dans les modes de réalisations des figures 5 et 7, alors le détecteur 802 détecte une perturbation. Grâce au lien entre le détecteur 802 et le circuit principal 804, s'ensuit alors un enchaînement de taches, pouvant être l'envoi d'un signal indiquant au circuit principal qu'une attaque est en cours, la mise en veille du circuit principal, ou tout autre action.

La figure 9 représente un autre mode de réalisation d'un dispositif intégrant un détecteur de perturbation d'alimentation.

Le dispositif 901 comprend un régulateur de tension 903 (REG) couplé entre une borne d'application d'un potentiel d'alimentation 907 et une borne de masse 906. Le régulateur 903 génère une tension d'alimentation 905 (VCC) à partir d'une tension appliquée sur la borne d'application du potentiel d'alimentation 907 (VBATT). Le dispositif comprend en outre un circuit principal (MAIN FUNCTION) 904 couplé entre la tension d'alimentation 905 et la masse 906, ainsi qu'un détecteur de perturbation (DET) couplé entre la borne d'application d'un potentiel d'alimentation et la borne de masse. Le détecteur de perturbation 902 et le circuit 904 sont reliés ensemble.

La différence par rapport au mode de réalisation décrit en figure 8, est que la détection de perturbation d'alimentation est faite directement au niveau de la borne d'application du potentiel d'alimentation. D'autres modes de réalisation de dispositifs peuvent combiner l'intégration de différents détecteurs de perturbations d'alimentation, couplés à différentes tensions d'alimentation internes et/ou différentes bornes d'application de potentiel d'alimentation desdits dispositifs. D'autres variantes des modes de réalisation décrits précédemment sont possibles pour détecter des perturbations d'alimentation positives et/ou négatives sur des dispositifs couplés entre une borne d'application d'un potentiel d'alimentation négative et une borne de masse, ou entre une borne d'application d'un potentiel d'alimentation positive et une borne d'application d'un potentiel d'alimentation négative.

Claims (12)

1. REVENDICATIONS

   1. Circuit comprenant, en série entre une première borne (508, 708) et une deuxième borne (509, 709) d'application d'une tension d'alimentation (VCC) : une première branche comprenant un premier transistor (501, 701) et une première source de courant (506, 706) ; une deuxième branche comprenant un élément résistif (503, 703), un deuxième transistor (502, 702) monté en miroir du premier transistor et une deuxième source de courant (507, 707) , ledit élément résistif conditionnant un seuil de détection d'une variation de la tension d'alimentation.
2. 2. Circuit selon la revendication 1, comportant un filtre passe-bas connecté aux grilles des transistors (501, 701, 502, 702) montés en miroir de courant.
3. 3. Circuit selon la revendication 1, dans lequel un filtre passe-bas (704, 705) couple la première borne d'alimentation (708) et l'élément résistif (703).
4. 4. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel lesdits transistors (501, 701, 502, 702) sont des transistors MOS.
5. 5. Circuit selon l'une quelconque des revendications 1 à 3, dans lequel lesdits transistors (501, 701, 502, 702) sont des transistors bipolaires.
6. 6. Circuit selon l'une quelconque des revendications précédentes, dans lequel lesdites sources de courant (506, 507, 706, 707) sont réalisées avec des transistors.
7. 7. Circuit selon la revendication 6, dans lequel le ratio des dimensions des transistors constituant le miroir de courant (501, 701, 502, 702) et le ratio des transistors constituant les sources de courant (506, 507, 706, 707) sont différents de 1.
8. 8. Circuit selon l'une quelconque des revendications précédentes, dans lequel la résistance de l'élément résistif (503, 703) est programmable.
9. 9. Circuit selon l'une quelconque des revendications précédentes, dans lequel les sources de courant (506, 507, 706, 707) sont obtenues à partir d'une référence de tension indépendante de la température et d'une résistance du même type que l'élément résistif (503, 703) conditionnant le seuil de détection.
10. 10. Dispositif comprenant : un régulateur d'alimentation (803, 903) ; une fonction (804, 904) alimentée par ledit régulateur (804, 904) ; et un circuit (802, 902) selon l'une quelconque des revendications précédentes.
11. 11. Dispositif selon la revendication 10, dans lequel ledit circuit (802) est alimenté par ledit régulateur (803).
12. 12. Dispositif selon la revendication 10, dans lequel ledit circuit (902) est alimenté en amont dudit régulateur (903).