FR3000815B1 - Regulateur d'alimentation d'un circuit integre - Google Patents
Regulateur d'alimentation d'un circuit integre Download PDFInfo
- Publication number
- FR3000815B1 FR3000815B1 FR1350104A FR1350104A FR3000815B1 FR 3000815 B1 FR3000815 B1 FR 3000815B1 FR 1350104 A FR1350104 A FR 1350104A FR 1350104 A FR1350104 A FR 1350104A FR 3000815 B1 FR3000815 B1 FR 3000815B1
- Authority
- FR
- France
- Prior art keywords
- current
- function
- source
- circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
L'invention concerne un procédé et un circuit de masquage de la signature en courant d'une fonction électronique (16), dans lequel une première source de courant (3) d'alimentation de cette fonction est commandée pour fournir un courant variant dynamiquement.
Description
RÉGULATEUR D'ALIMENTATION D'UN CIRCUIT INTÉGRÉ
Domaine
La présente description concerne, de façon générale, les circuits électroniques et, plus particulièrement, l'alimentation de tels circuits. Elle s'applique plus particulièrement à un régulateur, intégré avec le bloc fonctionnel qu'il alimente. Exposé de l'art antérieur
Certains circuits intégrés ou blocs fonctionnels de circuits intégrés manipulent des quantités (généralement des données numériques) que l'on souhaite rendre inaccessibles de l'extérieur du circuit, ou dont on souhaite contrôler l'accès. C'est par exemple le cas de clés secrètes dans des applications cryptographiques. La signature en courant de ces circuits est cependant susceptible de renseigner un observateur extérieur (un pirate) mettant en oeuvre des attaques dites par canaux cachés. Résumé
Un mode de réalisation vise à proposer une solution masquant la signature en courant d'un circuit intégré ou d'une partie d'un tel circuit.
Un autre mode de réalisation vise à contrôler la consommation d'un circuit intégré ou d'une partie d'un tel circuit.
Pour atteindre tout ou partie de ces objets ainsi que d'autres, on prévoit un procédé de masquage de la signature en courant d'une fonction électronique, dans lequel une première source de courant d'alimentation de cette fonction est commandée pour fournir un courant variant dynamiquement.
Selon un mode de réalisation, la variation de ladite première source de courant s'effectue à une fréquence du même ordre de grandeur que la fréquence de fonctionnement de ladite fonction.
Selon un mode de réalisation, la première source de courant est dimensionnée pour fournir un courant moyen constant, un excès éventuel de courant par rapport aux besoins de ladite fonction étant consommé par une deuxième source de courant.
Selon un mode de réalisation, une horloge de ladite fonction est interrompue si le courant consommé par cette fonction excède un seuil.
On prévoit également un circuit électronique comportant une fonction en série avec au moins une première source de courant entre deux bornes d'application d'une tension d'alimentation, ladite première source de courant étant commandable pour fournir un courant variant dynamiquement.
Selon un mode de réalisation du circuit, une deuxième source de courant est en parallèle sur ladite fonction.
Selon un mode de réalisation, la première source de courant est dimensionnée pour fournir un courant moyen constant, un excès éventuel de courant par rapport aux besoins de ladite fonction étant consommé par une deuxième source de courant.
Selon un mode de réalisation, le courant dans la deuxième source est comparé à un seuil et, dans le cas où ce seuil est atteint, un signal d'interruption d'un signal d'horloge de la fonction électronique est activé.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 représente un mode de réalisation d'un circuit électronique ; la figure 2 est un schéma plus détaillé du circuit de la figure 1 ; la figure 3 représente un autre mode de réalisation du circuit de la figure 1 ; la figure 4 représente un schéma plus détaillé d'un mode de réalisation d'un régulateur d'alimentation, intégré avec un bloc fonctionnel dans un circuit électronique ; la figure 5 est un chronogramme illustrant le fonctionnement du régulateur de la figure 4 ; la figure 6 est schéma électrique détaillé d'un mode de réalisation de régulateur ; les figures 7A, 7B, 7C, 7D et 7E sont des chrono grammes illustrant le fonctionnement d'un mode de réalisation du régulateur ; et les figures 8A, 8B, 8C, 8D et 8E sont des chrono grammes illustrant un autre mode de fonctionnement du régulateur .
Description détaillée
De mêmes éléments ont été désignés par de mêmes références. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation qui vont être décrits ont été détaillés. En particulier, la fonction réalisée par le ou les circuits intégrés ou portions de circuits alimentés au moyen du régulateur qui vont être décrits n'a pas été détaillée, les modes de réalisation décrits étant compatibles avec les fonctions usuelles de tels blocs fonctionnels.
La figure 1 représente, de façon très schématique, un circuit électronique intégré 1 (IC) du type auquel s'applique la présente invention.
Un tel circuit est destiné à être alimenté par une tension continue Vpg appliquée entre deux bornes 12 (potentiel Vpg) et 14 (masse GND).
Les modes de réalisation seront décrits par la suite en relation avec cet exemple d'alimentation par une tension continue positive. Ces modes de réalisation se transposent toutefois à d'autres formes d'alimentation continue, par exemple une alimentation négative ou une alimentation entre des potentiels positifs et négatifs.
Dans des applications où tout ou partie du circuit 1 manipule des informations dont on souhaite contrôler l'accès depuis l'extérieur (quantités secrètes, algorithme de cryptographie, etc.), il est souhaitable d'éviter que la signature en courant du circuit 1, c'est-à-dire la variation du courant prélevé par ce circuit sur la source d'alimentation, ne permette de détecter les informations protégées. En effet, la consommation du circuit intégré, donc la quantité de courant prélevée sur l'alimentation, dépend de la tâche exécutée par le circuit et des états des données manipulées. Ce type d'attaques par canaux cachés est connu sous les désignations d'analyses statique (SPA) ou différentielle (DPA) de consommation.
La figure 2 est une représentation schématique d'un mode de réalisation d'un circuit 1 équipé d'un régulateur 2. Ce régulateur est destiné à alimenter les fonctions opérationnelles du circuit 1, symbolisées en figure 2 par un bloc 16 (FCT).
Dans la description qui va suivre, on suppose que le régulateur 2 alimente l'intégralité du circuit 1, c'est-à-dire que le circuit 1 n'intègre que la fonction 16 et le régulateur 2. Toutefois, les modes de réalisation qui vont être décrits s'appliquent plus généralement à l'alimentation, par un régulateur 2, de tout ou partie d'un circuit intégré, la ou les parties concernées correspondant, de préférence, aux parties dont on souhaite masquer ou contrôler la consommation.
Selon le mode de réalisation de la figure 2, on prévoit de fixer, à une valeur moyenne constante I^c, le courant prélevé sur l'alimentation. On prévoit donc une source de courant constant 22 entre la borne 12 et une borne 162 d'alimentation du bloc 16. Pour que le courant I^c soit constant indépendamment du courant Ir réellement consommé par le bloc 16, on prévoit une source de courant variable 24 en parallèle sur le bloc 16. Le rôle de cette source de courant variable 24 est de consommer un courant Iv tel que la somme des courant Ir et Iv soit en moyenne constante.
Dans un mode de réalisation simplifié, la source de courant 22 est dimensionnée en fonction de la consommation maximum possible du bloc 16 de sorte que, quelle que soit cette consommation, le courant I^c prélevé sur l'alimentation soit en moyenne constant.
Les inventeurs ont toutefois constaté qu'en fonction de la fréquence de fonctionnement du bloc 16, qui est le plus souvent un circuit logique, des perturbations sont susceptibles d'être visibles sur la signature en courant du circuit 1.
Pour masquer ces variations dynamiques de la consommation du bloc 16, on prévoit fonctionnellement, entre les bornes 12 et 162, une source de courant 2 6, de valeur Iac variable à une fréquence f, de préférence du même ordre de grandeur que la fréquence de fonctionnement du bloc 16. Les variations de courant imposées par la source 26 masquent alors les variations dynamiques de consommation du bloc 16. De préférence, la fréquence f est elle-même variable de même que la valeur du courant Iac.
Dans la présente description, on considère que les variations sont dynamiques si elles sont du même ordre de grandeur que la fréquence d'horloge de fonctionnement du bloc 16. Par du même ordre de grandeur, on entend dans une plage de plus ou moins 30% de la fréquence de fonctionnement du bloc 16.
La figure 3 est un schéma bloc fonctionnel d'un mode de réalisation d'un circuit 1 équipé d'un régulateur 2. On a symbolisé les sources de courant constant 22 et dynamique 26 par un bloc 3 entre les bornes 12 et 162. Cela illustre le fait qu'il peut s'agir d'une seule source de courant dont la valeur varie à la fréquence f autour d'une valeur moyenne ou nominale choisie en fonction de la consommation que l'on affecte au bloc 16.
Dans le mode de réalisation de la figure 3, on prévoit en outre de contrôler la fréquence d'horloge CLK du circuit 16 de façon à garantir que le courant qu'est susceptible de fournir la source de courant 3 ne soit pas dépassé. En effet, cela provoquerait autrement un effondrement de la tension d'alimentation du bloc 16 que l'on souhaite réguler à une valeur constante Vdd.
De préférence, on mesure donc (signal MES) le courant absorbé par la source de courant de dérivation 24 et on compare (comparateur 42) cette mesure à un seuil (TH) . Si la valeur absorbée par la source 24 devient trop faible (valeur MES inférieure au seuil TH) , le comparateur 42 provoque un ralentissement du fonctionnement du circuit 16 (signal CTRL). Il en découle une diminution du courant Ir dans le circuit 16, d'où une augmentation du courant Iv dévié par la source 24 et une commutation inverse du comparateur 42. On assiste en quelque sorte à une succession d'allumages et d'extinctions de l'horloge CLK du bloc fonctionnel 16. Cela provoque un ralentissement de son fonctionnement, mais garantit que la consommation globale du bloc 16 et de la source de courant 24 n'excède pas le courant 1^ de la source 3.
La figure 4 représente un schéma électrique d'un mode de réalisation d'un circuit 1 reprenant les fonctionnalités des modes de réalisation exposés en relation avec les figures 2 et 3.
On retrouve les deux sources de courant 22 et 2 6 fixant le courant prélevé sur la tension d'alimentation Vpg et fournissant, ensemble, le courant Ι·ρ.
Pour assurer le fonctionnement du bloc 16 à une tension d'alimentation constante V^, un régulateur de tension 4 utilise une tension de référence BG (par exemple une tension dite de bandgap) associée à un amplificateur différentiel 44. Une première entrée (par exemple inverseuse -) de l'amplificateur 44 reçoit la tension BG et une deuxième entrée (par exemple non inverseuse +) reçoit une information V relative à la valeur de la tension V]_gg au noeud 162 (typiquement par l'intermédiaire d'un pont diviseur résistif formé de deux résistances RI et R2 en série entre la borne 162 et la masse 14). L'amplificateur 44 commande la source de courant 24 (ici un transistor MOS à canal N connecté entre la borne 162 et la masse 14) . La variation du courant Iy sert à réguler la valeur de la tension V]_gg d'alimentation du bloc 16 au niveau en absorbant le courant supplémentaire fourni par la source 3 par rapport aux besoins du bloc 16.
Le comparateur 42 de la figure 3 est réalisé sous la forme d'un transistor MOS 422, à canal N, commandé par l'amplificateur 44 (sa grille est, comme la grille du transistor 24, reliée à la sortie de l'amplificateur 44). Le rapport de surface (1/n) entre les transistors 422 et 24 permet de ne prélever qu'une faible partie (typiquement moins d'1/10) du courant dans la source 24. Le transistor 422 est en série avec une source de courant constant 424 (typiquement un transistor MOS à canal P) entre la borne 162 et la masse 14. Le rôle du transistor 422 est de tirer, dans la branche formée de la source 424 et du transistor 422, un courant IjqES représentatif du courant Iy dans la source de courant 24. Tant que le courant Imes reste supérieur au courant maximum 1^ susceptible d'être fourni par la source 424, le signal de commande reste à un niveau bas (état logique 0) . Quand le courant Imes devient inférieur au courant ItH' 1θ signal de commande CTRL bascule à l'état haut (état logique 1), ce qui interrompt le fonctionnement de l'horloge du bloc 16. Ce fonctionnement au niveau du bloc 16 est symbolisé en figure 4 par une porte logique 164 de type ET dont une première entrée reçoit le signal d'horloge à destination du bloc 16 et dont une seconde entrée 0 . (inversée) reçoit le signal CTRL. Le reste du circuit 16 n'a pas été détaillé.
La figure 5 est un chronogramme illustrant le fonctionnement du circuit de la figure 4. Le système est dimensionné pour un courant Ιψ correspondant à la consommation maximum de 1'ensemble du circuit 1. Cette consommation maximum est soit fixée au pire cas de fonctionnement du bloc fonctionnel 16 du circuit 1, soit fixée en fonction d'une consommation souhaitée pour l'ensemble du circuit 1.
Tant que le courant Ir réel dont a besoin le circuit 16 reste inférieur au seuil I-j- (n+1) ITH, la source de courant 24 prélève un courant Iy permettant de garantir que la somme des courant Ir et Iy soit égale à Dès que le seuil Ιτ-(η+1)Ι-τΗ est atteint par le courant Ir, le système d'extinction de l'horloge du circuit 16 entre en action (période 51 en figure 5) et le courant devient en quelque sorte haché tant que le fonctionnement du bloc 16 requiert un courant supérieur au seuil 1^-(n+1) 1^.
La figure 6 est un schéma électrique détaillé d'un mode de réalisation du régulateur 2 de la figure 3. Les sources de courant 22 et 26 (la source de courant 3) sont réalisées par un transistor MOS 32, à canal P, monté en miroir de courant sur un transistor MOS 34, à canal P, dont le drain reçoit un courant de polarisation. Les transistors 32 et 34 ont leurs sources connectées à la borne 12 et le transistor 34 est monté en diode.
Pour obtenir une variation dynamique du courant Ιψ fourni par le transistor 32,. dont le drain est relié au noeud 162, on prévoit un élément capacitif C dont une première électrode est connectée aux grilles communes des transistors 32 et 34 et dont une seconde électrode reçoit un signal à la fréquence f. L'étage de régulation de tension 44 est une structure en elle-même usuelle, basée sur un amplificateur différentiel dont deux transistors MOS d'entrée 442 et 444, à canal P, ont leurs sources communes couplées au noeud 162. La grille du transistor 442 reçoit le niveau de référence BG (bandgap). La grille du transistor 444 est reliée au point milieu du pont diviseur formé des résistances RI et R2. Les drains respectifs des transistors 442 et 444 sont connectés aux points milieux de deux branches de transistors MOS en série entre la borne 162 et la masse 14. Une première branche comporte, en série, un transistor MOS 443, à canal P, et deux transistors MOS 445 et 446, à canal N. Une deuxième branche comporte, en série, un transistor 447, à canal P, et deux transistors MOS 448 et 449, à canal N. Les grilles des transistors 443 et 447 sont interconnectées et le transistor 443 est monté en diode.
La polarisation de l'étage d'entrée de l'amplificateur 44 est assurée par un transistor MOS 441, à canal P, intercalé entre la borne 162 et les sources des transistors 444 et 442, ce transistor 441 étant monté en miroir de courant avec un étage de polarisation BP (non détaillé) des transistors MOS à canal P du montage. La polarisation de l'étage de sortie de l'amplificateur est assurée par les transistors 446 et 449 dont les grilles sont interconnectées à un étage de polarisation BN1 (non détaillé). Les grilles des transistors 445 et 448 sont interconnectées à un étage de polarisation BN2 (non détaillé) . Les drains respectifs des transistors 442 et 444 sont connectés aux drains respectifs des transistors 445 et 449. La polarisation d'un tel montage n'a pas besoin d'être détaillée plus avant. On pourra prévoir une compensation en fréquence du système bouclé qui n'a pas besoin d'être détaillée. Côté étage de commande de l'horloge du circuit 16, la source de courant 424 est formée d'un transistor MOS à canal P dont la grille est connectée à l'étage de polarisation BP des transistors MOS à canal P du montage. Le transistor 422 est un transistor MOS à canal N en série avec le transistor 424.
Bien que ces connexions soient à la portée de l'homme du métier, un exemple de connexion des caissons des différents transistors a été représenté en figure 6. Tous les transistors ont leur caisson connecté à leur source, à l'exception des transistors 445 et 448 dont les caissons sont connectés directement à la masse.
Le fonctionnement du circuit de la figure 6 se déduit des explications données précédemment.
Les figures 7A, 7B, 7C, 7D et 7E sont des chronogrammes illustrant le fonctionnement du régulateur de la figure 4, en considérant que la source de courant 26 est absente, c'est-à-dire que le courant continu I^c n'est pas bruité par un signal à la fréquence f.
La figure 7A illustre un exemple d'allure du courant Ir. La figure 7B illustre l'allure correspondante de la tension Vi62 au noeud 162. La figure 7C illustre l'allure du signal de commande CTRL d'extinction de l'horloge du circuit 16. La figure 7D illustre l'allure du courant total 1^ fourni par la source de courant 22. La figure 7E illustre l'allure du courant dissipé dans la source de courant 24.
On suppose trois phases de fonctionnement. Dans une première phase 61, le circuit 16 ne consomme rien (par exemple est désactivé). Dans ce cas, l'ensemble du courant 1^ est prélevé par la source de courant 24. A un instant tl, on suppose que le circuit 16 est mis en fonctionnement avec un premier niveau de consommation de courant moyen Irj_ (figure 7A) . Il en découle, côté courant Iy, une diminution d'une amplitude correspondante à la valeur du courant Ir]_. A la fin de cette deuxième phase 62 (instant t2), on suppose une augmentation de la consommation du circuit 16 à un niveau qui excède le seuil Ir2 = It_(n+l)ÏTH- Le circuit 42 entre alors en fonction (phase 63) et se met à successivement allumer et éteindre l'horloge du circuit 16. Il en découle que le courant moyen Ir reste au niveau acceptable maximum prévu, tandis que le courant Iy absorbé par la source de courant 24 reste à un niveau suffisant pour ne pas s'annuler.
Les chronogrammes des figures 7A à 7E font ressortir que, tout en maintenant un niveau moyen du courant dans la source 22 approximativement constant, le fonctionnement du circuit 16 et, plus particulièrement de son horloge, engendre des variations dynamiques qui se répercutent sur le courant total It et seraient donc susceptibles d'être exploitées pour en déduire des informations sur les données manipulées par le bloc 16.
Les figures 8A, 8B, 8C, 8D et 8E sont des chronogrammes, à rapprocher des chronogrammes des figures 7A à 7E, illustrant l'influence de la source de courant 26 sur le fonctionnement.
Cela ressort en particulier de la figure 8D où l'on voit que le courant total est en permanence perturbé dynamiquement par le signal de fréquence f, c'est-à-dire que les variations imposées par la fréquence d'horloge du circuit 16 ont été masquées. De plus, il ressort de la figure 8D que l'activation du bloc 16 n'est plus détectable. La consommation moyenne reste au même niveau fixé par la source de courant 22. De même, les chronogrammes des figures 8A, 8B, 8C, 8E restent similaires aux chronogrammes des figures 7A, 7B, 7C, 7E.
Un avantage des modes de réalisation qui ont été décrits est qu'il est désormais possible de masquer la consommation d'un circuit intégré et de protéger en conséquence les manipulations d'information qu'il contient.
Un autre avantage est que la technique décrite peut être utilisée pour fixer une valeur de consommation à un circuit intégré et adapter son fonctionnement, afin qu'il respecte cet objectif de consommation.
Divers modes de réalisation ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, la mise en oeuvre pratique des modes de réalisation décrits est à la portée de l'homme du métier à partir des indications fonctionnelles données ci-dessus.
Claims (2)
- REVENDICATIONS1. Procédé de masquage dé la signature en courant d'une fonction électronique (16), comportant une étape de commande d'une première source de courant (26, 3) d’alimentation de cette fonction pour fournir un courant variant dynamiquement, la première source de courant étant, dimensionnée pour fournir un courant moyen constant et un excès éventuel de courant par rapport au besoin de ladite fonction (16) étant consommé par une deuxième source de courant ayant également pour rôle de réguler la tension d'alimentation de ladite fonction. 2. Procédé selon la revendication 1, dans lequel la variation de ladite première source de courant (26) s'effectue à une fréquence du même ordre de grandeur que la fréquence de fonctionnement de ladite fonction (16). 3. Procédé selon 1'une quelconque des revendications 1 ou 2, dans lequel une horloge de ladite fonction (16) est interrompue si le courant consommé par cette fonction excède un seuil. 4. Circuit électronique (1) comportant : une fonction (16) en série avec au moins une première source de courant (26, 3) entre deux bornes (12, 14) d’application d’une tension d'alimentation, ladite première source de courant étant commandable pour fournir un courant variant dynamiquement ; et une deuxième source de courant (24) en parallèle sur ladite fonction (16) et régulant la. tension d'alimentation de cette fonction,
- 5. Circuit selon la revendication 4, comportant une deuxième source de courant (24) en parallèle sur ladite fonction (.16) . 6. .Circuit selon la revendication 5, dans lequel la première source de courant (3) est dimensionnée pour fournir un courant moyen constant, un excès éventuel de courant par rapport aux besoins de ladite fonction (16) étant consommé par une deuxième source de courant ('24) . A Ί. Circuit selon l'une quelconque des revendications 5 ou 6f dans lequel le courant dans la deuxième source (24) est comparé à un seuil et, dans le cas où ce seuil est atteint, un signal (CTRL) d'interruption d'un signal d'horloge de la fonction électronique (16) est activé.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1350104A FR3000815B1 (fr) | 2013-01-07 | 2013-01-07 | Regulateur d'alimentation d'un circuit integre |
US14/147,814 US9891639B2 (en) | 2013-01-07 | 2014-01-06 | Integrated circuit power supply regulator |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1350104 | 2013-01-07 | ||
FR1350104A FR3000815B1 (fr) | 2013-01-07 | 2013-01-07 | Regulateur d'alimentation d'un circuit integre |
Publications (2)
Publication Number | Publication Date |
---|---|
FR3000815A1 FR3000815A1 (fr) | 2014-07-11 |
FR3000815B1 true FR3000815B1 (fr) | 2019-10-11 |
Family
ID=49231576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1350104A Expired - Fee Related FR3000815B1 (fr) | 2013-01-07 | 2013-01-07 | Regulateur d'alimentation d'un circuit integre |
Country Status (2)
Country | Link |
---|---|
US (1) | US9891639B2 (fr) |
FR (1) | FR3000815B1 (fr) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10585440B1 (en) | 2017-01-23 | 2020-03-10 | Clearpath Robotics Inc. | Systems and methods for using human-operated material-transport vehicles with fleet-management systems |
US11651194B2 (en) | 2019-11-27 | 2023-05-16 | Nvidia Corp. | Layout parasitics and device parameter prediction using graph neural networks |
FR3104751B1 (fr) | 2019-12-12 | 2021-11-26 | St Microelectronics Rousset | Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant |
US11507704B2 (en) * | 2020-04-23 | 2022-11-22 | Nvidia Corp. | Current flattening circuit for protection against power side channel attacks |
US11283349B2 (en) | 2020-04-23 | 2022-03-22 | Nvidia Corp. | Techniques to improve current regulator capability to protect the secured circuit from power side channel attack |
FR3113777A1 (fr) * | 2020-08-25 | 2022-03-04 | Stmicroelectronics (Rousset) Sas | Alimentation de circuit électronique |
FR3113776A1 (fr) | 2020-08-25 | 2022-03-04 | Stmicroelectronics (Rousset) Sas | Alimentation de circuit électronique |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0221240D0 (en) * | 2002-09-13 | 2002-10-23 | Koninkl Philips Electronics Nv | Current source for cryptographic processor |
US7904775B2 (en) * | 2004-04-21 | 2011-03-08 | Stmicroelectronics Sa | Microprocessor comprising signature means for detecting an attack by error injection |
FR2881852B1 (fr) * | 2005-02-08 | 2007-04-13 | St Microelectronics Sa | Brouillage de la signature en courant d'un circuit integre |
JP4936315B2 (ja) * | 2005-11-08 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | スイッチング電源装置と半導体集積回路装置 |
US8493051B2 (en) * | 2011-10-03 | 2013-07-23 | Texas Instruments Incorporated | Fast-settling precision voltage follower circuit and method |
US8334705B1 (en) * | 2011-10-27 | 2012-12-18 | Certicom Corp. | Analog circuitry to conceal activity of logic circuitry |
-
2013
- 2013-01-07 FR FR1350104A patent/FR3000815B1/fr not_active Expired - Fee Related
-
2014
- 2014-01-06 US US14/147,814 patent/US9891639B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140191578A1 (en) | 2014-07-10 |
US9891639B2 (en) | 2018-02-13 |
FR3000815A1 (fr) | 2014-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR3000815B1 (fr) | Regulateur d'alimentation d'un circuit integre | |
FR3007857A1 (fr) | Regulateur pour circuit integre | |
EP0731562B1 (fr) | Circuit logique à étage différentiel | |
EP1916762B1 (fr) | Oscillateur à quartz asservi en amplitude avec domaine étendu de tension et de température | |
FR2667409A1 (fr) | Circuit de commande de tension de source. | |
EP1380913B1 (fr) | Régulateur de tension linéaire | |
FR3102581A1 (fr) | Régulateur de tension | |
FR2897993A1 (fr) | Dispositif electronique de pilotage d'une charge externe dont la pente du signal de sortie est independante de la capacite de la charge externe et composant integre correspondant | |
FR2853471A1 (fr) | Circuit amplificateur audio | |
EP1712973A2 (fr) | Circuit de génération d'un courant de référence | |
FR2690796A1 (fr) | Circuit de détection de seuils de tension. | |
EP3267583A1 (fr) | Circuit de sélection d'une tension d'alimentation à transition contrôlée | |
FR3042876A1 (fr) | Detection de perturbations d'une alimentation | |
EP2722727A1 (fr) | Alimentation d'une charge à potentiel flottant | |
EP0613241A1 (fr) | Dispositif de régulation de la tension de mode commun en sortie d'un amplificateur équilibré | |
EP1071213A1 (fr) | Commande d'un transistor MOS de puissance | |
FR3102580A1 (fr) | Régulateur de tension | |
FR2986390A1 (fr) | Amplificateur operationnel a suppression de tension de decalage | |
FR2802315A1 (fr) | Regulateur de tension a transistor ballast et a limiteur de courant | |
EP1835373B1 (fr) | Génération d'une tension de référence | |
EP0829796B1 (fr) | Contrôleur de tension à sensibilité aux variations de température atténuée | |
FR2642240A1 (fr) | Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques | |
FR3134487A1 (fr) | Dispositif de copie d'un courant | |
EP0915562A2 (fr) | Amplificateur différentiel à transistor MOS | |
EP2518896B1 (fr) | Amplificateur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 4 |
|
PLFP | Fee payment |
Year of fee payment: 5 |
|
PLFP | Fee payment |
Year of fee payment: 6 |
|
PLFP | Fee payment |
Year of fee payment: 7 |
|
PLFP | Fee payment |
Year of fee payment: 8 |
|
PLFP | Fee payment |
Year of fee payment: 9 |
|
ST | Notification of lapse |
Effective date: 20220905 |