FR3039925A1 - Procede d'aplanissement d'une plaquette - Google Patents

Procede d'aplanissement d'une plaquette Download PDF

Info

Publication number
FR3039925A1
FR3039925A1 FR1557609A FR1557609A FR3039925A1 FR 3039925 A1 FR3039925 A1 FR 3039925A1 FR 1557609 A FR1557609 A FR 1557609A FR 1557609 A FR1557609 A FR 1557609A FR 3039925 A1 FR3039925 A1 FR 3039925A1
Authority
FR
France
Prior art keywords
layer
wafer
polishing
irregularities
handle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1557609A
Other languages
English (en)
Other versions
FR3039925B1 (fr
Inventor
Francois Guyader
Emmanuel Gourvest
D'aillon Patrick Gros
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
Commissariat a lEnergie Atomique CEA
STMicroelectronics Crolles 2 SAS
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, STMicroelectronics Crolles 2 SAS, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR1557609A priority Critical patent/FR3039925B1/fr
Priority to US15/225,164 priority patent/US20170040285A1/en
Publication of FR3039925A1 publication Critical patent/FR3039925A1/fr
Application granted granted Critical
Publication of FR3039925B1 publication Critical patent/FR3039925B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8303—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector
    • H01L2224/83031—Reshaping the layer connector in the bonding apparatus, e.g. flattening the layer connector by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

L'invention concerne un procédé de formation d'une couche plane (40a) d'un matériau choisi sur une face (3) d'une plaquette (1) présentant des creux (5), le procédé comprenant les étapes suivantes : a) déposer une première couche (30a) du matériau choisi sur la face ; b) procéder à un polissage mécano-chimique de la première couche ; c) déposer une deuxième couche (40a) du matériau choisi sur la première couche ; et d) procéder à un polissage mécano-chimique de la deuxième couche.

Description

PROCÉDÉ D'APLANISSEMENT D’UNE PLAQUETTE
Domaine
La présente demande concerne la réalisation de composants électroniques dans et sur une plaquette de semiconducteur, et plus particulièrement un procédé d'aplanissement d'une plaquette.
Exposé de 1'art antérieur
Lors de la fabrication de certains composants électroniques comme des capteurs d'images CMOS éclairés par la face arrière, à une étape où les composants d'une même plaquette n'ont pas encore été séparés en puces individuelles, on souhaite enlever la partie de la plaquette qui se situe à l'arrière des composants. Pour cela, afin de pouvoir manipuler la plaquette pendant des étapes de meulage et/ou de dissolution chimique de la face arrière, une poignée est collée sur la face avant de la plaquette. Cette poignée est par exemple une tranche de silicium de même diamètre que la plaquette, la face à coller étant recouverte d'oxyde. Lors de la séparation en puces, la poignée est découpée en même temps que la plaquette. On souhaite réaliser un collage moléculaire de la poignée sur la plaquette et pour cela les irrégularités, creux ou reliefs, de la surface de la plaquette ne doivent pas dépasser une hauteur de 10 nm.
La figure 1 est une vue schématique partielle et en coupe de la face supérieure d'une plaquette 1 de silicium à une étape précédant le collage d'une poignée. A la surface 3 de la plaquette existent des creux 5 résultant de la réalisation de structures non représentées présentes sous la surface, par exemple des couches successives de métallisation séparées par des isolants. Ces creux ont des dimensions variables qui peuvent être supérieures à 100 nm et même aller jusqu'à 100 pm. Leur profondeur peut être de l'ordre de 10 à 200 nm. Ainsi, un aplanissement de la plaquette est nécessaire avant de réaliser le collage moléculaire.
Les figures 2A et 2B sont des vues schématiques et en coupe illustrant la plaquette de la figure 1 après des étapes successives d'un procédé d'aplanissement classique.
En figure 2A, une couche 7 d'oxyde de silicium, dont l'épaisseur est comprise entre 0,5 et 5 pm, a été déposée. La couche 7 épouse les irrégularités de la surface de la plaquette et ainsi les creux 5 sont reproduits sous la forme de creux 9 à la surface 11 de la couche 7.
En figure 2B, une étape de polissage mécano-chimique (couramment appelée CMP dans la technique) de la couche 7 a été réalisée, laissant en place une couche résiduelle 7a d'oxyde de silicium. La surface 13 de la couche 7a ne reproduit pas les creux 5. Mais il arrive que certains creux 15 de profondeur atténuée mais encore supérieure à 10 nm subsistent dans la surface 13 de la couche 7a.
Il existe donc un besoin pour améliorer les procédés d' aplanissement. Résumé
Ainsi, un mode de réalisation prévoit un procédé de formation d'une couche plane d'un matériau choisi sur une face d'une plaquette présentant des creux, le procédé comprenant les étapes suivantes : a) déposer une première couche du matériau choisi sur la face ; b) procéder à un polissage mécano-chimique de la première couche ; c) déposer une deuxième couche du matériau choisi sur la première couche ; et d) procéder à un polissage mécano-chimique de la deuxième couche.
Selon un mode de réalisation, la profondeur desdits creux est de l'ordre de 10 à 200 nm, les épaisseurs des première et deuxième couches étant comprises entre 1 et 3 pm, et chaque étape de polissage retirant une épaisseur comprise entre 0,7 et 1,2 pm, d'où il résulte que la couche plane a une rugosité de surface inférieure à 10 nm.
Selon un mode de réalisation, le procédé comprend en outre après 1'étape d) une étape de collage moléculaire entre la plaquette et une poignée.
Selon un mode de réalisation, le procédé comprend en outre une étape de découpe de la plaquette en puces, des parties de la surface de la plaquette situées entre les puces étant en creux.
Selon un mode de réalisation, la plaquette est en silicium et le matériau choisi est de l'oxyde de silicium.
Selon un mode de réalisation, les puces sont des capteurs d'images CMOS éclairés par la face arrière.
Un mode de réalisation prévoit une puce électronique dans laquelle des structures comportant des couches de métallisation séparées par des isolants sont recouvertes par une première couche d'un matériau, une deuxième couche du matériau recouvrant la première couche, une poignée étant liée par collage moléculaire sur la deuxième couche, des irrégularités étant présentes à la surface desdites structures, et la deuxième couche ayant une rugosité inférieure à 10 nm.
Selon un mode de réalisation, la profondeur desdites irrégularités est de l'ordre de 10 à 200 nm.
Selon un mode de réalisation, la puce est un capteur d'images CMOS éclairé par la face arrière.
Brève description des dessins
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, déjà décrite, est une vue schématique partielle et en coupe de la face supérieure d'une plaquette ; les figures 2A et 2B, déjà décrites, sont des vues schématiques et en coupe illustrant un procédé d'aplanissement ; la figure 3 est une photographie d'une partie de la surface d'une plaquette après application du procédé illustré en figures 2A et 2B ; les figures 4A, 4B, 4C, 4D, sont des vues schématiques partielles et en coupe illustrant des étapes successives d'un exemple de procédé d'aplanissement ; et
Les figures 5A et 5B présentent des nombres de défauts par plaquette, pour des plaquettes fabriquées par le procédé illustré en figures 2A et 2B, et pour des plaquettes fabriquées par le procédé illustré en figures 4A à 4D.
Description détaillée
De mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, les diverses figures ne sont pas tracées à l'échelle. Par souci de clarté, seuls les éléments qui sont utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, des structures telles que des couches de métallisation formées sous la surface de la plaquette ne sont pas représentées.
Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position relative, tels que le terme "supérieur", il est fait référence à la position des éléments concernés dans les figures. Sauf précision contraire, l'expression "de l'ordre de" signifie à 10 % près, de préférence à 5 % près.
La figure 3 est une photographie d'une partie de la surface d'une plaquette après application du procédé illustré en figures 2A et 2B consistant à déposer une couche d'oxyde de silicium, puis à la polir par CMP.
Le polissage par CMP consiste à mettre la surface de la plaquette en contact avec la surface d'un tampon de polissage en présence d'une solution aqueuse comportant des composés chimiques et des particules abrasives, par exemple en oxyde de silicium. Un mouvement est assuré entre la plaquette et le tampon. A titre d'exemple, le diamètre du tampon est supérieur au diamètre de la plaquette, et la plaquette est déplacée selon un mouvement orbital contre le tampon.
La partie photographiée est située en périphérie de la plaquette. Une poignée a été fixée sur la surface, et la photographie, obtenue par microscopie acoustique à balayage, fait apparaître en noir les endroits où la liaison entre la plaquette et la poignée présente un défaut. Les parties dans lesquelles le collage moléculaire est de bonne qualité apparaissent en clair, ainsi que les parties situées à l'extérieur de la plaquette.
Le bord de la plaquette est visible sous la fome d'une bande noire 20. On constate la présence de défauts 24, plus nombreux près de la périphérie de la plaquette. Ces défauts correspondent à des irrégularités de hauteurs supérieures à 10 nm dans la surface obtenue après l'étape de polissage.
Il apparaît ainsi que le procédé classique consistant à déposer puis polir par CMP une couche d'oxyde est insuffisant pour réduire les hauteurs des irrégularités de la surface d'une plaquette de silicium sur laquelle on souhaite coller une poignée par collage moléculaire. Afin d'abaisser la rugosité de la surface en dessous du seuil de 10 nm préférable pour le collage moléculaire, on peut tenter d'optimiser ce procédé classique. Par exemple, on peut augmenter l'épaisseur de la couche déposée. Cependant, cette épaisseur est limitée en pratique à environ 5 pm. On peut aussi chercher à augmenter l'épaisseur enlevée lors de l'étape de polissage. Cependant, dans ce cas, surviennent des modifications de l'état de surface de la couche qui empêchent de prolonger l'opération de polissage au-delà d'une épaisseur enlevée de l'ordre de 2 à 3 pm.
Ainsi, quelle que soit la manière de mettre en oeuvre un procédé d'aplanissement classique par CMP sur la surface inégale d'une plaquette, des irrégularités dont la hauteur dépasse 10 nm peuvent subsister à la surface de la couche d'oxyde. Au niveau de ces irrégularités, des défauts sont susceptibles d'apparaître dans le collage moléculaire de la poignée sur la couche d'oxyde. Il se trouve que ces défauts sont localisés majoritairement à la périphérie de la plaquette.
Au moment du collage de la poignée, la plaquette, qui contient des composants électroniques, n'a pas encore été découpée en puces individuelles. Il se trouve que, à la surface de la plaquette, les parties situées entre les composants, dans lesquelles les découpes seront effectuées, sont en creux. Ces creux sont dus au procédé de fabrication des composants. Ils ont une profondeur de l'ordre de 100 à 200 nm, une largeur de l'ordre de 10 à 100 pm, et une longueur qui peut aller jusqu'à la valeur du diamètre de la plaquette. Ces creux peuvent subsister à la surface de la couche d'oxyde après l'étape de polissage de cette couche, et risquent d'être à l'origine de défauts dans le collage moléculaire de la poignée. Les inventeurs ont constaté que le passage d'un outil de découpe dans ces défauts est susceptible de créer des fissures endommageant les puces environnantes. C'est pourquoi on souhaite disposer d'un autre procédé permettant d'abaisser la rugosité de la surface d'une plaquette à moins de 10 nm, ce procédé étant efficace tant dans les parties centrales que dans les parties périphériques de la plaquette. On entend par rugosité les creux d'une surface mesurés par rapport à la surface moyenne assimilée localement à un plan : on parlera ici de profondeur.
Les figures 4A à 4D sont des vues schématiques et en coupe illustrant des étapes successives d'un procédé d'aplanissement appliqué à une plaquette ayant une surface supérieure irrégulière.
En figure 4A, une plaquette 1 de silicium a une surface supérieure 3 dans laquelle existent des creux ou irrégularités 5 de largeurs variables comprises entre une centaine de nanomètres et quelques centaines de micromètres, et des profondeurs de l'ordre de 10 à 200 nm. Une première couche 30 d'oxyde de silicium est déposée sur la face supérieure de la plaquette. L'épaisseur de la couche d'oxyde 30 est comprise par exemple entre 1 et 3 pm. La couche 30 épouse les irrégularités de la surface 3 de la plaquette 1, et sa surface 32 présente des creux ou irrégularités 34.
En figure 4B, une première étape de polissage mécano-chimique de la face supérieure de la plaquette 1 est réalisée. Cette étape est effectuée de façon à retirer la partie supérieure de la couche 30 sur une épaisseur comprise par exemple entre 0,7 et 1,2 pm et à laisser en place une couche résiduelle 30a sur la face supérieure. Aux endroits où des creux 5 de la surface de la plaquette ont des largeurs et des profondeurs importantes, il demeure sur la surface 36 de la couche 30a des creux ou irrégularités 38 dont la profondeur est atténuée par rapport à celle des creux 5. Ces défauts apparaissent notamment à la périphérie de la plaquette.
En figure 4C, une deuxième couche 40, de préférence à nouveau d'oxyde de silicium, est déposée sur la surface 36 de la couche 30a. L'épaisseur de la couche 40 est comprise par exemple entre 1 et 3 pm. La surface de la couche 40 épouse les irrégularités de la surface 36 de la couche 30a et en particulier les creux 38.
En figure 4D, une deuxième étape de polissage mécano-chimique de la face supérieure de la plaquette est réalisée. Cette étape est effectuée de manière à retirer la partie supérieure de la couche 40 sur une épaisseur comprise par exemple entre 0,7 et 1,2 pm et à laisser en place une couche 40a sur la couche 30a.
Des mesures effectuées par les inventeurs montrent que la deuxième étape de polissage abaisse la rugosité de la surface 46 de la couche 40a à moins de 10 nm.
Les figures 5A et 5B sont des graphiques présentant des nombres de défauts par plaquette pour diverses plaquettes. La figure 5A présente les nombres de défauts de vingt plaquettes PI à P20 fabriquées par le procédé mettant en oeuvre un seul dépôt de couche et un seul polissage. La figure 5B présente des nombres de défauts de sept plaquettes P21 à P27 fabriquées par le procédé comprenant le dépôt et le polissage d'une première couche puis le dépôt et le polissage d'une deuxième couche. Les défauts sont comptés après collage d'une poignée sur chaque plaquette. Des lignes ont été tracées entre les points correspondant à chaque plaquette, afin de faciliter la visualisation.
En figure 5A, le nombre de défauts observés après le procédé d'aplanissement mettant en oeuvre une couche unique et un seul polissage peut atteindre plus de 3000, et est en moyenne supérieur à 1000. En figure 5B, le nombre de défauts est au maximum de l'ordre de 200, et est en moyenne inférieur à 100. Ainsi, par rapport au procédé classique, le procédé comprenant le dépôt et le polissage d'une première couche puis le dépôt et le polissage d'une deuxième couche permet une réduction d'un facteur environ dix du nombre de défauts observés sur les plaquettes. Selon un avantage supplémentaire, on a observé que ce sont essentiellement les défauts situés vers l'intérieur de la plaquette qui sont supprimés, ce qui augmente la surface de la partie de la plaquette exempte de défauts.
On notera que ce résultat est obtenu alors même que la somme des épaisseurs des deux couches déposées successivement peut être de l'ordre de l'épaisseur de la couche unique déposée dans le procédé classique, et que la somme des épaisseurs retirées par polissage des deux couches peut être de l'ordre de l'épaisseur enlevée sur la couche unique.
Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, dans les étapes décrites en relation avec les figures 3A et 3D, bien que les couches 30 et 40 déposées soient des couches d'oxyde de silicium, d'autres matériaux peuvent être utilisés.
Bien que des épaisseurs particulières de couches déposées et des épaisseurs particulières enlevées par polissage aient été détaillées dans le mode de réalisation décrit, d'autres variantes sont possibles utilisant d'autres épaisseurs, par exemple adaptées à d'autres dimensions d'irrégularités de la surface de la plaquette.
En outre, bien que le procédé décrit ci-dessus soit appliqué à une plaquette de silicium, il apparaîtra qu'un procédé similaire peut être utilisé pour aplanir la surface de plaquettes d'autres types de matériaux.

Claims (9)

  1. REVENDICATIONS
    1. Procédé de formation d'une couche plane (40a) d'un matériau choisi sur une face d'une plaquette (1) présentant des creux (5), le procédé comprenant les étapes suivantes : a) déposer une première couche (30) du matériau choisi sur la face ; b) procéder à un polissage mécano-chimique de la première couche ; c) déposer une deuxième couche (40) du matériau choisi sur la première couche ; et d) procéder à un polissage mécano-chimique de la deuxième couche.
  2. 2. Procédé selon la revendication 1, dans lequel la profondeur desdits creux (5) est de l'ordre de 100 à 200 nm, les épaisseurs des première et deuxième couches (30, 40) étant comprises entre 1 et 3 pin, et chaque étape de polissage retirant une épaisseur comprise entre 0,7 et 1,2 pm, d'où il résulte que la couche plane (40a) a une rugosité de surface inférieure à 10 nm.
  3. 3. Procédé selon la revendication 1 ou 2, comprenant en outre après l'étape d) une étape de collage moléculaire entre la plaquette (1) et une poignée.
  4. 4. Procédé selon la revendication 3, comprenant en outre une étape de découpe de la plaquette (1) en puces, des parties de la surface (3) de la plaquette situées entre les puces étant en creux.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, dans lequel la plaquette (1) est en silicium et le matériau choisi est de l'oxyde de silicium.
  6. 6. Procédé selon la revendication 4 ou 5, dans lequel les puces sont des capteurs d'images CMOS éclairés par la face arrière.
  7. 7. Puce électronique dans laquelle la surface supérieure (3) de structures comportant des couches de métallisation séparées par des isolants est recouverte d'une première couche (30a) d'un matériau, une deuxième couche (40a) du matériau recouvrant la première couche, une poignée étant liée par collage moléculaire sur la deuxième couche, ladite surface supérieure présentant des irrégularités (5), et la deuxième couche ayant une rugosité inférieure à 10 nm.
  8. 8. Puce selon la revendication 7, dans laquelle la profondeur desdites irrégularités (5) est de l'ordre de 100 à 200 nm.
  9. 9. Puce électronique selon la revendication 7 ou 8, dans laquelle la puce est un capteur d'images CMOS éclairé par la face arrière.
FR1557609A 2015-08-07 2015-08-07 Procede d'aplanissement d'une plaquette Active FR3039925B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1557609A FR3039925B1 (fr) 2015-08-07 2015-08-07 Procede d'aplanissement d'une plaquette
US15/225,164 US20170040285A1 (en) 2015-08-07 2016-08-01 Wafer planarization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1557609A FR3039925B1 (fr) 2015-08-07 2015-08-07 Procede d'aplanissement d'une plaquette

Publications (2)

Publication Number Publication Date
FR3039925A1 true FR3039925A1 (fr) 2017-02-10
FR3039925B1 FR3039925B1 (fr) 2018-03-02

Family

ID=54291493

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1557609A Active FR3039925B1 (fr) 2015-08-07 2015-08-07 Procede d'aplanissement d'une plaquette

Country Status (2)

Country Link
US (1) US20170040285A1 (fr)
FR (1) FR3039925B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107644877A (zh) * 2017-08-31 2018-01-30 长江存储科技有限责任公司 一种三维存储器台阶部位填充方法及三维存储器
CN112071802B (zh) * 2020-08-31 2023-08-11 上海华力集成电路制造有限公司 晶圆键合工艺中预防空洞缺陷的方法及其装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297972A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd 半導体装置の製造方法
US20130062737A1 (en) * 2011-09-13 2013-03-14 Satoshi Hongo Semiconductor device and manufacturing method of the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
JPH10135425A (ja) * 1996-11-05 1998-05-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100268419B1 (ko) * 1998-08-14 2000-10-16 윤종용 고집적 반도체 메모리 장치 및 그의 제조 방법
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100806034B1 (ko) * 2006-12-05 2008-02-26 동부일렉트로닉스 주식회사 Ｍｉｍ 캐패시터를 가지는 반도체 소자 및 그 제조방법
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297972A (ja) * 1998-04-10 1999-10-29 Fujitsu Ltd 半導体装置の製造方法
US20130062737A1 (en) * 2011-09-13 2013-03-14 Satoshi Hongo Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
FR3039925B1 (fr) 2018-03-02
US20170040285A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
FR2932108B1 (fr) Polissage de couches de germanium
EP2363879A2 (fr) Procédé de réalisation d'une structure multicouche avec détourage par effets thermomécaniques
FR2935536A1 (fr) Procede de detourage progressif
FR2957189A1 (fr) Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2926671A1 (fr) Procede de traitement de defauts lors de collage de plaques
FR2892228A1 (fr) Procede de recyclage d'une plaquette donneuse epitaxiee
FR2858462A1 (fr) Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR3039925A1 (fr) Procede d'aplanissement d'une plaquette
FR2912841A1 (fr) Procede de polissage d'heterostructures
FR2842651A1 (fr) Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
WO2018047501A1 (fr) Procédé d'évaluation de défauts de surface de substrat de soudage
EP4002441A2 (fr) Circuit electronique pour un collage moleculaire hybride
FR2847382A1 (fr) Realisation de tranchees fines et rapprochees
TWI642099B (zh) 半導體晶圓的粗磨方法及半導體晶圓
EP1883953B1 (fr) Traitement de surface apres gravure selective
FR2941302A1 (fr) Procede de test sur le substrat support d'un substrat de type "semi-conducteur sur isolant".
FR2901635A1 (fr) Dispositif de connexion tridimensionnel dans un substrat
EP2676288B1 (fr) Procede de realisation d'un support de substrat
FR2959596A1 (fr) Amincissement detourant
WO2023151852A1 (fr) Procede de transfert d'une couche mince sur un substrat support
FR2912550A1 (fr) Procede de fabrication d'une structure ssoi.
EP3159916B1 (fr) Procédé d amincissement d échantillons
EP1644969B1 (fr) Procede d'implantation au travers d'une surface irreguliere
EP3864687B1 (fr) Procédé de transfert de film mince

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20170210

PLFP Fee payment

Year of fee payment: 3

TP Transmission of property

Owner name: STMICROELECTRONICS CROLLES 2 SAS, FR

Effective date: 20170728

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10