FR3007199A1 - Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche - Google Patents

Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche Download PDF

Info

Publication number
FR3007199A1
FR3007199A1 FR1355542A FR1355542A FR3007199A1 FR 3007199 A1 FR3007199 A1 FR 3007199A1 FR 1355542 A FR1355542 A FR 1355542A FR 1355542 A FR1355542 A FR 1355542A FR 3007199 A1 FR3007199 A1 FR 3007199A1
Authority
FR
France
Prior art keywords
bga
balls
metal
pcb
housings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1355542A
Other languages
English (en)
Other versions
FR3007199B1 (fr
Inventor
Alexandre Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Priority to FR1355542A priority Critical patent/FR3007199B1/fr
Publication of FR3007199A1 publication Critical patent/FR3007199A1/fr
Application granted granted Critical
Publication of FR3007199B1 publication Critical patent/FR3007199B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

L'invention concerne un procédé de fabrication collective de boîtiers BGA destinés à être reportés sur un panneau de PCB d'au moins 4 couches. A partir d'un panneau PCB à une couche dit panneau PCB fin, comportant sur une face verso des billes de connexion sans plomb qui ont une température de fusion Tl, et des plots d'interconnexion sans plomb sur une face recto, le procédé comporte les étapes de : - apport de métal sur chaque plot du panneau PCB fin, ce métal ayant une température de fusion supérieure à Tl d'au moins 200°C, - report de boîtiers BGA munis de billes de connexion sans plomb sur la face recto du panneau PCB fin, pour que les billes des boîtiers coïncident avec les plots munis de leur apport de métal et fusion des billes au métal pour dissoudre le métal dans les billes, la température de fusion de ces nouvelles billes étant supérieure à Tl d'au moins 30°C, - dépôt d'une résine d'enrobage des boîtiers BGA, la résine remplissant le volume compris entre le boîtier et le PCB fin, et réticulation de la résine.

Description

PROCEDE DE FABRICATION DE BOITIERS ROBUSTES DESTINES A ETRE REPORTES SUR UN CIRCUIT IMPRIME MULTICOUCHE Le domaine de l'invention est celui de la fabrication de boîtiers à billes de brasure aussi désignés boîtiers BGA acronyme de l'expression anglo-saxonne « Ball Grid Array », comportant chacun une ou plusieurs puces fragiles, ces boitiers étant destinés à être montés sur un circuit imprimé multicouches aussi désigné panneau PCB acronyme de l'expression anglo-saxonne « Printed Circuit Board » multicouches. La figure 1 présente une conception classique de boîtier plastique BGA 40 monté sur un panneau PCB multicouches 200 avec typiquement de 4 à 20 couches (12 couches sur l'exemple de la figure), donc épais (2 mm ou plus) avec de nombreux plans de masse et d'alimentation en cuivre et muni de plots de connexion 201. Le panneau PCB comporte des vias 42 d'interconnexion électrique d'une couche à l'autre. Le boîtier 40 comporte au moins une puce à base de silicium obtenue en utilisant des technologies de semi-conducteur très évoluées permettant d'atteindre de très faibles dimensions (typiquement une épaisseur de puce comprise entre 100 um et 600 um), d'utiliser un matériau diélectrique à faible coefficient (typiquement compris entre 1 et 2) pour des fréquences élevées de l'ordre du GHz. Il s'agit donc d'une puce très fragile en elle-même. Elle est électriquement connectée aux plots de connexion du boîtier 43 et est enrobée d'une résine d'encapsulation. Ce boîtier a typiquement une dimension surfacique variant de 5 mm x 5 mm à 35 mm x 35 mm. L'évolution des fonctions de ces boîtiers amène à considérer des boîtiers multipuce, les puces étant éventuellement sur le même plan mais plus généralement empilées. Lorsqu'empilées, chaque puce est amincie et son épaisseur est typiquement comprise entre 80 um et 150 um. Le boîtier 40 est muni de billes de connexion 41 positionnées sur les plots de connexion 43, pour connecter électriquement la puce 42 à un composant électronique externe, au panneau PCB épais 200 en l'occurrence ou plus précisément aux plots de connexion 201 du panneau. Il était d'usage d'utiliser des alliages de plomb pour ces billes de connexion du boîtier, les plots étant usuellement constitués de cuivre parfois recouverts d'un flash d'or pour éviter l'oxydation. Mais depuis juillet 2000, la norme RoHS qui concerne l'interdiction de 6 éléments chimiques dont le plomb et ses alliages, s'applique. Certains secteurs industriels ont obtenu des exemptions avec renouvellement. Depuis peu, la norme « REACH » qui signifie "Registration, Evaluation and Authorisation of CHemicals" (cf CE n° 1907/2006 du 18/03/2006, modifié en 2007) vient renforcer les interdictions sur l'utilisation des certains éléments chimiques. Les nouveaux alliages sans plomb donc, ont accru les températures de refusion TI ; celles-ci sont à présent typiquement comprises entre 220°C et 225°C au lieu de 179°C à 183°C pour les alliages de plomb de type Sn63Pb37, et nécessitent donc que ces alliages soient soumis à une température d'air chaud compris entre 235°C à 260°C pour que les états de liquidus soient atteints. On rappelle que le liquidus d'un diagramme de phase sépare le domaine où l'alliage est totalement fondu du domaine où coexistent un liquide et du solide. À température croissante, croiser le liquidus revient à fondre totalement ; à température décroissante, cela revient à débuter une cristallisation partielle. La refusion intervient lors du report des boîtiers sur le panneau de PCB épais et consiste à faire fondre les billes des boîtiers pour les fusionner aux plots de connexion correspondants du panneau de PCB épais. Cela a conduit les fabricants de boîtiers à utiliser des résines d'encapsulation résistant à ces nouvelles températures de refusion, et ayant des propriétés mécaniques les plus proches possibles du silicium des puces. Le coefficient de dilatation de ces résines est passé de 15 ppm/°C pour les anciennes résines à 7 ppm/°C pour ces nouvelles résines. Ceci est obtenu par accroissement de la charge en silice placée dans la résine : accroissement de 75% à 91% en poids. Mais cet accroissement de charges conduit à des propriétés mécaniques complètement différentes de celles des anciennes résines : elles se dilatent moins et sont beaucoup moins déformables. Par ailleurs, la formulation chimique des résines a notamment été modifiée afin d'augmenter l'adhésion sur les différentes surfaces.
Finalement ces boîtiers sont devenus plus fragiles du fait d'une part des puces elles-mêmes et d'autre part de ces nouvelles résines. Mais les panneaux PCB épais sur lesquels ces boîtiers sont reportés, n'ont pas évolué.
Avant d'être utilisé, le panneau PCB épais 200 équipé d'un ou de plusieurs boîtiers 40 est soumis à des tests thermomécaniques (cycles thermiques, vibrations, chocs, test de chute « Drop test », etc). Pour certaines applications à environnement sévère, du domaine de la défense, de l'informatique professionnelle appliquée par exemple à l'automobile, ou l'aéronautique, le panneau ainsi équipé doit résister à au moins 500 cycles thermiques de -55°C à + 125°C, voire même dans certains cas à plusieurs milliers de cycles. Ces performances ne sont pas atteintes pour ces nouveaux boîtiers « fragiles » reportés sur des panneaux PCB épais qui eux n'ont pas évolué. Cela se traduit par des problèmes thermomécaniques ; ils ne passent en effet qu'une centaine de cycles thermiques sans détérioration des billes d'interconnexion. Une première solution consiste à mouler le boîtier après qu'il ait été reporté sur le PCB épais : cela conduit à solidariser le boîtier au panneau PCB épais de façon à rigidifier l'ensemble boîtier/substrat. Cela présente des inconvénients en termes de facultés de réparation : en effet, on ne peut plus atteindre le boîtier, le démonter du panneau PCB épais pour le réparer. Une autre solution consiste à dessouder les billes sans plomb (à haute température de fusion) des boîtiers plastiques BGA, pour les retirer et les remplacer par des billes avec plomb (à basse température de fusion) de façon à revenir aux conditions antérieures de montage en surface moins contraignantes thermo mécaniquement. Pour certaines applications, il est toléré par le règlement REACH d'utiliser des billes avec plomb, mais le but est cependant de l'éviter. On pourrait envisager de dessouder les billes sans plomb pour les retirer des boîtiers BGA et les remplacer par des colonnes de brasure sans plomb, de 2 à 3 mm de haut afin de permettre une déformation possible au niveau de ces joints de brasure et relaxer les contraintes au niveau du boîtier. Cela a été fait avec succès sur des boîtiers en alumine (coefficient de dilatation identique à celui des BGA actuels) car les colonnes étaient reportées directement sur les plots du boîtier céramique. Dans le cas des boîtiers plastiques BGA, ceux-ci sont fabriqués pour les applications à grand volume avec des billes ; les applications de « niche » telles celles de la défense, de l'informatique professionnelle, automobile ou aéronautique, ne peuvent demander de boîtiers particuliers sous peine de les payer très chers en s'adressant à de petits fabricants qui devront être requalifiés etc... Dans ces deux cas, il y a un grand risque d'abîmer l'un des plots du panneau PCB épais lors de l'enlèvement des billes (refusion des billes à l'air chaud aux alentours de 260 °C) et donc de le rendre inutilisable. En conséquence, il demeure à ce jour un besoin pour des boîtiers BGA montés sur un panneau PCB épais, donnant simultanément satisfaction à l'ensemble des exigences précitées, en termes d'alliage sans plomb pour les billes, de résistance thermomécanique et de fiabilité électronique pour ces boîtiers BGA. Plus précisément l'invention a pour objet un procédé de fabrication collective de boîtiers BGA destinés à être reportés sur un panneau de PCB d'au moins 4 couches, dit panneau PCB épais. Il est principalement caractérisé en ce qu'un panneau PCB à une couche dit panneau PCB fin, comportant : - des billes de connexion sans plomb sur une face dite face verso, ces billes ayant une température de fusion TI et un volume prédéterminés, - des plots d'interconnexion sur une face opposée à la face verso, dite face recto, et - des vias d'interconnexion électrique des billes aux plots à travers ladite couche, le procédé comporte les étapes de : - apport de métal sur chaque plot de la face recto du panneau PCB fin, cet apport représentant un volume compris entre 5% et 25% du volume de chaque bille, ce métal ayant une température de fusion supérieure à TI d'au moins 200°C, - report de boîtiers BGA munis de billes de connexion sans plomb sur la face recto du panneau PCB fin, de manière à ce que les billes des boîtiers coïncident avec les plots munis de leur apport de métal du panneau PCB fin et fusion des billes au métal de manière à dissoudre le métal dans les billes, pour ainsi obtenir après refroidissement, de nouvelles billes sans plomb incluant ledit métal, la température de fusion de ces nouvelles billes étant supérieure à TI d'au moins 15°C, - dépôt d'une résine d'enrobage des boîtiers BGA, la résine remplissant le volume compris entre le boîtier et le PCB fin, et réticulation de la résine. Il comporte généralement une étape de découpe des boîtiers enrobés pour obtenir des boîtiers BGA robustes. L'invention est ainsi basée sur l'utilisation d'un double niveau de billes et d'un niveau d'interconnexion supplémentaire, jouant le rôle d'amortisseur de contraintes, combinée à une modification de l'alliage des billes des boîtiers. Ce procédé permet : - d'utiliser les boîtiers BGA actuels avec leurs billes sans plomb haute température, - de relaxer les contraintes grâce à un niveau supplémentaire de billes sans utilisation de colonne de brasure, - de passer plus de 1000 cycles thermiques de -55°C à +125°C, - de passer les tests de vibrations en environnement sévère. Le métal est par exemple du cuivre (Cu) ou de l'argent (Ag).
L'apport de métal sur chaque plot est réalisé par dépôt électrolytique ou par câblage filaire ou par dépôt d'une pate à braser comportant plus de 15% d'Ag. La résine d'enrobage a un coefficient de dilatation supérieur à celui de la résine du boîtier BGA.
L'invention a aussi pour objet un procédé de report sur un panneau PCB épais d'au moins un boîtier BGA robuste obtenu comme décrit ci-dessus. D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit, faite à titre d'exemple non limitatif et en référence aux dessins annexés dans lesquels : la figure 1 représente schématiquement un exemple de boîtier BGA monté sur un panneau PCB épais, selon l'état de la technique, la figure 2 représente un exemple d'organigramme des différentes étapes de fabrication de boîtiers BGA robustes selon l'invention, destinés à être montés sur un panneau PCB épais, avec l'état correspondant d'un futur boîtier BGA robuste. D'une figure à l'autre, les mêmes éléments sont repérés par les mêmes références.
Dans la suite de la description, les expressions « haut », « bas », « côté », sont utilisées en référence à l'orientation des figures décrites. Dans la mesure où le dispositif peut être positionné selon d'autres orientations, la terminologie directionnelle est indiquée à titre d'illustration et n'est pas limitative.
On décrit en relation avec la figure 2 un exemple de procédé de fabrication collective de boîtiers BGA selon l'invention. Ces boîtiers sont destinés à être reportés sur un panneau de PCB d'au moins 6 couches, dit panneau PCB épais. Préalablement à ce report sur le panneau PCB épais, on augmente la robustesse du boîtier BGA d'origine en lui adjoignant un niveau d'interconnexion supplémentaire jouant le rôle d'amortisseur de contraintes grâce à un double niveau de billes. Ce niveau d'interconnexion supplémentaire est un panneau PCB double face à une seule couche dit panneau PCB fin, d'environ 200 pm d'épaisseur.
On désigne par boîtier BGA1 le boîtier BGA d'origine, et par BGA2 le boîtier BGA robuste obtenu par le procédé selon l'invention. Plus précisément, les boîtiers BGA robustes sont fabriqués selon les étapes suivantes.
Le panneau PCB fin 10 est double face c'est-à-dire qu'il comporte des plots de connexion électrique sans plomb 11 sur chacune de ses deux faces, recto 12 et verso 13. Ces plots de connexion 11 généralement en cuivre, et éventuellement recouverts d'un flash d'or pour éviter l'oxydation, sont reliés entre eux d'une face à l'autre par des vias métallisés 14 qui traversent la couche du panneau PCB fin, qui est une couche diélectrique ; il y a donc autant de plots sur la face recto que sur la face verso. Les plots de connexion de la face recto sont destinés à accueillir les billes de connexion des boîtiers BGA1 lorsqu'ils seront reportés sur le panneau PCB fin ; il y a donc autant de plots sur la face recto que de billes de connexion du boîtier BGA1.
Des billes de connexion électrique sans plomb 20 sont reportées sur la face verso 13 du panneau PCB fin 10 (étape A). Elles sont par exemple reportées par sérigraphie de flux pour désoxyder la surface (ou bien de la pâte à braser sans pose de bille), puis pose des billes 20 sur les plots de connexion 11 et fusion des billes aux plots, à l'air chaud par passage au four du panneau 10 à une température de fusion TI° prédéterminée et pendant une durée prédéterminée généralement comprise entre 50s et 60s. Ces billes sans plomb 20 sont par exemple constituées d'un alliage SAC 105 1 0 signifiant SnAgCu avec 1% Ag et 0,5% de Cu, dont la température de fusion TI est de 228°C ou d'un alliage SAC 305, signifiant SnAgCu avec 3% Ag et 0,5% de Cu dont la température de fusion TI° est de 218°C. Les boîtiers BGA1 40 sont alors reportés sur le panneau PCB fin 10, avec leurs billes de connexion également sans plomb 41 faisant face aux 15 plots 11 de la face recto 12 du panneau PCB fin (étape C). Ces billes 41 sont fusionnées aux plots 11 à l'air chaud. Il s'agit d'une deuxième fusion des billes 41 du boîtier BGA1, la première ayant eu lieu lors de la fabrication des boîtiers. Ces boîtiers 40 sont moulés dans de la résine d'enrobage 50 20 (étape D), de type résine époxy chargée de silice, qui les entoure de façon à assurer : - « l'underfilling » c'est-à-dire le remplissage du volume compris entre le boîtier 40 et le PCB fin 10, sur une hauteur d'environ 150 pm à 350 pm, 25 - la rigidité mécanique de l'ensemble boîtier-billes-PCB fin, qui permet de découper les boîtiers aux dimensions requises par l'équipementier qui les reportera sur un PCB épais et de passer avec succès les tests mécaniques (chocs, vibrations). Cette résine d'enrobage 50 (de ces boîtiers 40) a un coefficient de 30 dilatation supérieur à celui de la résine d'enrobage des puces incluses dans les boîtiers BGA d'origine. De préférence, les billes de connexion 20 du PCB fin côté verso 13 sont désoxydées (étape Dbis).
Ces boîtiers moulés sont découpés aux dimensions requises (étape E), par exemple au ras des bords du boîtier BGA1 d'origine de façon à avoir les mêmes dimensions surfaciques. On a alors obtenu des boîtiers robustes BGA2 100. Ils ont typiquement une hauteur totale inférieure à 1,7 mm, ce qui est plus avantageux que les boîtiers BGA munis de colonnes de brasure, cités en préambule. Cette étape de découpe est généralement réalisée par le fabricant qui a réalisé les étapes précédentes, mais pas nécessairement. Ces boîtiers robustes BGA2 sont de préférence testés électriquement avant d'être livrés aux équipementiers. Ces boîtiers BGA2 100 de préférence testés, sont reportés sur un panneau PCB épais 200 par l'équipementier ; une à plusieurs centaines de boîtiers peuvent être reportés sur un seul panneau PCB épais. Comme déjà indiqué en préambule, le panneau PCB épais est lui-même muni de plots de connexion électrique 201 sur sa face destinée à recevoir les boîtiers robustes 100. Ce report consiste à fusionner les billes 20 de la face verso du panneau PCB fin 10 aux plots de connexion 201 du panneau PCB épais (étape F), par passage au four de l'ensemble à une température de fusion. Il s'agit donc d'une deuxième refusion pour ces billes 20 de la face verso du panneau PCB fin et d'une troisième refusion pour tout ou partie des billes 41 du boîtier d'origine. Cela conduit à un problème d'expansion du volume de la bille en fusion d'environ 3/1000. Il s'agit du principe physique bien connu du passage d'un état organisé (l'alliage avant fusion) à un état désorganisé (l'alliage liquide) qui accroît le volume de la bille. Or cet accroissement de volume conduit à des forces atomiques très importantes qui peuvent être relaxées par : - des déformations locales de la résine pour les billes qui sont enrobées de résine du fait de « l'underfilling », lorsque la résine est déformable ce qui n'est pas le cas avec la résine utilisée très chargée en silice, dont le coefficient de dilatation est d'environ 7 ppm/°C ; - ou bien par des fuites d'alliage liquide dans les zones de moindre adhérence. On peut constater que pour les billes qui sont enrobées de résine du fait de « l'underfilling », les fuites se font majoritairement aux interfaces boîtier/résine ou résine/PCB fin, provoquant alors des courts-circuits entre billes. Une amélioration a été faite afin d'éviter ce problème d'expansion des billes. Préalablement à l'étape de report des boîtiers BGA1 sur le panneau PCB fin (étape C), un apport de métal (étape B) est effectué sur chacun des plots 11 de la face recto 12 du panneau PCB fin 10, de manière à représenter 5 à 25 % du volume de chaque bille du boîtier, une bille ayant 1 0 typiquement un diamètre d'environ 400 pm, soit un volume d'environ 4. Tr. 2003/3 pm3. Ce métal est tel que sa température de fusion est très supérieure à celle de l'alliage des billes du boîtier qui est TI. Elle est typiquement supérieure à TI d'environ 200°C. Ainsi, l'étape ultérieure de report du boîtier robuste sur un PCB épais par l'équipementier pourra 15 s'effectuer sans atteindre une autre refusion de la bille du BGA1. Il existe plusieurs modes de réalisation de cet apport de métal : a) On peut utiliser une pâte à braser ayant une température de liquidus plus élevée que celle de la bille du BGA. Cela va modifier la composition de l'alliage de cette bille lors de sa fusion, l'alliage de celle-ci 20 étant modifié par l'apport de métaux contenus dans la pâte à braser et étant connus pour accroître la température de fusion des alliages SAC (Sn, Ag, Cu). On utilise par exemple une pâte à braser riche en argent c'est-à-dire comportant plus de 15% d'Ag en masse, telle que déjà utilisée pour le 25 report haute température de certains composants, du type : Sn65, Ag 25, Sb 10. Cette composition riche en argent a une température de liquidus de 247 °C, et ceci va accroître la température de refusion de l'alliage constituant la bille de 15 à 20 °C. 30 b) une autre approche fondée sur le même principe d'ajout d'un métal ou de plusieurs métaux afin d'accroître la température du liquidus, consiste en un ajout direct d'un métal par exemple par dépôt électrochimique sur les plots 11, de cuivre ou d'argent ou de l'argent allié. Ce dépôt métallique est en excroissance sur le plot et ne dépasse pas de préférence une hauteur de 75pm. Le cuivre a une température de fusion d'environ 1000°C, et l'argent pur a une température de fusion d'environ 650°C. c) Cet apport de métal peut aussi être réalisé sous forme d'un ou plusieurs fils 30 câblés sur chacun des plots 11 de la face recto du panneau PCB fin (étape B, avec 2 fils par plot sur la figure). Chaque fil 30 a un diamètre compris entre 18 pm et 50 pm et une longueur comprise entre 50 et 200pm. Ce métal est typiquement du cuivre ou de l'argent pur ou de l'argent allié.
Ce fil en cuivre ou en argent est lié au plot 11par soudure ultra son ou thermocompression, technologie largement utilisée en microélectronique. Après l'ajout de métal sur les plotsl 1, le report en surface des boîtiers BGA peut être effectué.
Si de la pâte à braser haute température est utilisée comme dans le cas (a) elle sera sérigraphiée sur les plots 11 ; si un métal d'apport est utilisé comme avec les cas (b) et (c), une sérigraphie de flux ou de pâte à braser sera utilisée. Un flux peut être appliqué sur les plots 11 ayant reçu les fils en cuivre 30 pour désoxyder la surface ; de la pate à braser sans plomb est éventuellement déposée sur les plots ayant reçu les fils en cuivre et désoxydés, par sérigraphie par exemple (étape Bbis). Lors de cette étape de sérigraphie, chaque fil de cuivre a diffusé dans l'alliage de brasure en fusion, à une vitesse de diffusion de plusieurs microns par seconde à 250 °C.
Lorsque les boîtiers BGA1 sont reportés sur la face recto 12 du panneau PCB fin (étape C), les billes de connexion 41 des boîtiers sont fusionnées aux plots 11 munis de leur(s) fil(s) 30 ou aux alliages de brasure incluant le cuivre du panneau PCB fin. Dans la suite, on prend comme exemple d'apport de métal, l'apport sous forme de fils de cuivre. A l'issue de cette étape, lorsque l'alliage incluant le cuivre a refroidi, on a obtenu de nouvelles billes 42 ayant une nouvelle température de fusion supérieure de 15°C à 50°C à celle (TI) de l'alliage initial des billes 41, du fait de l'ajout de fil de cuivre 30.
Lors du report des boîtiers robustes 100 sur le panneau PCB épais 200 et de la fusion de leurs billes 20 avec les plots de connexion 201 (étape F), le problème de court-circuit entre billes 42 est ainsi supprimé. En effet, l'accroissement de la quantité de cuivre en solution dans l'alliage des billes d'origine a accru la température de liquidus. La température de fusion du nouvel alliage se situant entre 15°C et 50 °C au-dessus de celle de l'alliage initial, la présence de phase liquide dans la zone de température au-dessus de 230°C-240°C est considérablement réduite. Il n'y a donc plus de troisième refusion des billes du boîtier BGA1.
Eventuellement suite à l'étape F, le panneau PCB épais équipé du ou des boîtiers robustes, est vernis. Ceci ne serait pas envisageable si les boîtiers robustes n'étaient pas enrobés de résine, le non moulage du type PoP acronyme de l'expression anglo-saxonne « Package on Package », laisserait des volumes non remplis de vernis ce qui est en général interdit. Ce procédé permet : - d'utiliser les boîtiers BGA actuels avec leurs billes sans plomb à haute température de fusion, - de relaxer les contraintes grâce à un niveau supplémentaire de billes sans utilisation de colonne de brasure, - d'utiliser un autre type de billes sans plomb pour la face verso du panneau PCB fin (SAC 105 par exemple) si nécessaire pour l'application du client ; il faut savoir que la quasi-totalité des boîtiers sont conçus pour les applications télécommunication et que les alliages utilisés pour les billes doivent répondre et sont donc optimisés pour passer les tests dits de chute « Drop test » totalement inutiles aux applications de défense par exemple, - d'accroître l'épaisseur du boîtier BGA de seulement 500 pm à 600 pm, et ainsi passer de 1,2mm en moyenne pour un boîtier BGA classique à 1,7mm pour un boîtier BGA robuste, - de passer plus de 1000 cycles thermiques de -55°C à +125°C, - de passer les tests de vibrations en environnement sévère ce que ne permettrait pas un assemblage non moulé de type PoP.

Claims (8)

  1. REVENDICATIONS1. Procédé de fabrication collective de boîtiers BGA destinés à être reportés sur un panneau de PCB d'au moins 4 couches, dit panneau PCB épais (200), caractérisé en ce qu'un panneau PCB à une couche dit panneau PCB fin (10), comportant des billes de connexion sans plomb (20) sur une face dite face verso (13) (étape A), ces billes ayant une température de fusion TI et un volume prédéterminés, des plots d'interconnexion sans plomb (11) sur une face opposée à la face verso, dite face recto (12), et des vias d'interconnexion électrique (14) des billes (20) aux plots (11) à travers ladite couche, le procédé comporte les étapes de : - apport de métal sur chaque plot (11) de la face recto (12) du panneau PCB fin, cet apport représentant un volume compris entre 5% et 25% du volume de chaque bille (étape B), ce métal ayant une température de fusion supérieure à TI d'au moins 2001, - report de boîtiers BGA (40) munis de billes de connexion sans plomb (41) sur la face recto (12) du panneau PCB fin (étape C), de manière à ce que les billes (41) des boîtiers (40) coïncident avec les plots (11) munis de leur apport de métal et fusion des billes au métal de manière à dissoudre le métal dans les billes, pour ainsi obtenir après refroidissement, de nouvelles billes sans plomb (42) incluant ledit métal, la température de fusion de ces nouvelles billes étant supérieure à TI d'au moins 15cC, - dépôt d'une résine d'enrobage (50) des boîtiers BGA (étape D), la résine remplissant le volume compris entre le boîtier et le PCB fin, et réticulation de la résine.
  2. 2. Procédé de fabrication collective de boîtiers BGA selon la revendication précédente, caractérisé en ce qu'il comporte une étape de découpe des boîtiers enrobés pour obtenir des boîtiers BGA robustes (100) (étape E).
  3. 3. Procédé de fabrication collective de boîtiers BGA selon l'une des revendications précédentes, caractérisé en ce que le métal est du cuivre ou de l'argent.
  4. 4. Procédé de fabrication collective de boîtiers BGA selon l'une des revendications précédentes, caractérisé en ce que l'apport de métal sur chaque plot est réalisé sous la forme d'au moins un fil (30), ou sous la forme d'une excroissance. 10
  5. 5. Procédé de fabrication collective de boîtiers BGA selon la revendication précédente, caractérisé en ce qu'il comporte en outre une étape de dépôt de flux sur chaque plot muni de l'apport de métal (étape B bis), avant l'étape de report des boîtiers (étape C). 15
  6. 6. Procédé de fabrication collective de boîtiers BGA selon l'une des revendications 1 à 2, caractérisé en ce que l'apport de métal sur chaque plot est réalisé par dépôt de pate à braser comportant plus de 15% d'Ag. 20
  7. 7. Procédé de fabrication collective de boîtiers BGA selon l'une des revendications précédentes, caractérisé en ce que la résine d'enrobage (50) a un coefficient de dilatation supérieur à celui de la résine du boîtier BGA (40). 25
  8. 8. Procédé de report sur un panneau PCB épais (200) d'au moins un boîtier BGA robuste (100) obtenu selon l'une des revendications précédentes prise en combinaison avec la revendication 2, caractérisé en ce qu'il comporte les étapes suivantes de : - report de chaque boîtier BGA robuste (100) sur le panneau PCB 30 épais (200) muni sur une face de plots de connexion (201) (étape F), avec les billes (20) de la face verso (20) des boîtiers robustes positionnés sur des plots de connexion (201) du panneau PCB épais, - fusion des billes de connexion (20) aux plots (201) du panneau PCB épais (étape F). 35
FR1355542A 2013-06-14 2013-06-14 Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche Active FR3007199B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1355542A FR3007199B1 (fr) 2013-06-14 2013-06-14 Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1355542A FR3007199B1 (fr) 2013-06-14 2013-06-14 Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche

Publications (2)

Publication Number Publication Date
FR3007199A1 true FR3007199A1 (fr) 2014-12-19
FR3007199B1 FR3007199B1 (fr) 2016-10-14

Family

ID=49713124

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1355542A Active FR3007199B1 (fr) 2013-06-14 2013-06-14 Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche

Country Status (1)

Country Link
FR (1) FR3007199B1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796497A1 (fr) * 1999-07-13 2001-01-19 Thomson Csf Detexis Interconnexion perfectionnee entre un composant electronique et une carte
US20020149113A1 (en) * 2001-02-08 2002-10-17 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US20040212094A1 (en) * 2003-04-24 2004-10-28 Farooq Mukta G. Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2796497A1 (fr) * 1999-07-13 2001-01-19 Thomson Csf Detexis Interconnexion perfectionnee entre un composant electronique et une carte
US20020149113A1 (en) * 2001-02-08 2002-10-17 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US20040212094A1 (en) * 2003-04-24 2004-10-28 Farooq Mukta G. Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly

Also Published As

Publication number Publication date
FR3007199B1 (fr) 2016-10-14

Similar Documents

Publication Publication Date Title
JP3127151B2 (ja) 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法
JP5672324B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
US20160141260A1 (en) Pre-package and methods of manufacturing semiconductor package and electronic device using the same
US20070235500A1 (en) Room temperature joining process with piezoelectric ceramic-activated reactive multilayer foil
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
EP2860755A2 (fr) Jonction, conducteur traversant et métallisation de câblage comprenant une région métallique nanocomposite de diffusion
JP2009238969A (ja) 電子部品の実装構造および電子部品実装体の製造方法
US6259155B1 (en) Polymer enhanced column grid array
JP2011077398A (ja) 半導体装置の製造方法
JP2008543049A (ja) 半導体パッケージ及び同パッケージを形成する方法
JP2016512929A (ja) 相互接続部材をプレコーティングすることを含むフリップチップ組立方法
KR20080068334A (ko) 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법
US20150179597A1 (en) Semiconductor package and fabrication method thereof
EP2368262B1 (fr) Procede de fabrication collective de modules electroniques pour montage en surface
EP1864326B1 (fr) Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
JP5904257B2 (ja) パワーモジュール用基板の製造方法
FR3007199A1 (fr) Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche
US10167537B2 (en) Electronic apparatus and method for manufacturing the same
JP2007194630A (ja) はんだ接合層
FR3034253A1 (fr) Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe
JP2006041363A (ja) 樹脂封止型半導体装置
US9515044B1 (en) Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
JP2016051743A (ja) 金属層間のはんだ接合の形成方法
JP5822977B2 (ja) 電子デバイス、その製造方法、金属粒子及び導電性ペースト
US8970041B2 (en) Co-axial restraint for connectors within flip-chip packages

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12