FR2925180A1 - Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active. - Google Patents

Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active. Download PDF

Info

Publication number
FR2925180A1
FR2925180A1 FR0852175A FR0852175A FR2925180A1 FR 2925180 A1 FR2925180 A1 FR 2925180A1 FR 0852175 A FR0852175 A FR 0852175A FR 0852175 A FR0852175 A FR 0852175A FR 2925180 A1 FR2925180 A1 FR 2925180A1
Authority
FR
France
Prior art keywords
layer
transistor
oxide
dielectric layer
light shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0852175A
Other languages
English (en)
Inventor
Herve Boutry
Francois Templier
Laurent Clavelier
Jacques Margail
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0852175A priority Critical patent/FR2925180A1/fr
Publication of FR2925180A1 publication Critical patent/FR2925180A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

Matrice active (1000) d'un dispositif d'affichage électronique à cristaux liquides transmissif, comportant, pour un pixel :- un transistor MOS (100) disposé contre une première face d'une première couche (104) à base d'un matériau diélectrique,- une seconde couche (130, 131, 133) à base d'un oxyde recouvrant le transistor et la première face de la première couche diélectrique,- un écran de protection lumineuse (139) à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 et disposé dans la seconde couche d'oxyde, en regard du transistor et tel que le transistor soit disposé entre la première couche diélectrique et l'écran de protection lumineuse,- un substrat (146) au moins partiellement transparent collé moléculairement contre la première couche diélectrique ou la seconde couche d'oxyde.

Description

MATRICE ACTIVE D'UN DISPOSITIF D'AFFICHAGE A CRISTAUX LIQUIDES TRANSMISSIF ET PROCEDE DE REALISATION D'UNE TELLE MATRICE ACTIVE DESCRIPTION DOMAINE TECHNIQUE L'invention concerne une matrice active utilisée dans un dispositif d'affichage LCD (à cristaux liquides) transmissif pour commander l'affichage des pixels de l'écran. L'invention concerne également un dispositif d'affichage comportant une telle matrice. ÉTAT DE LA TECHNIQUE ANTÉRIEURE La technologie des matrices actives à cristaux liquide (AMLCD) pour écrans plats s'est imposée dans plusieurs domaines d'applications, par exemple la télévision Haute Définition de grande taille (diagonale de 40 pouces et au-delà) et de résolution comprise entre environ 50 et 100 ppp (points par pouce). Ces matrices actives sont notamment réalisées à partir de silicium amorphe. Pour les produits nomades grand public à vision directe (téléphones portables, appareils photo numériques, assistants personnels, lecteurs numériques portables), les écrans ont généralement une résolution comprise entre environ 100 et 300 ppp, et une diagonale comprise entre environ 2 et 8 pouces. Les matrices actives de ces écrans sont généralement réalisées à partir de silicium amorphe.
Cette technologie en silicium amorphe a notamment pour avantage un coût et un rendement de fabrication de ces matrices actives très intéressants, mais pour inconvénient d'aboutir à des transistors MOS aux performances électriques limitées rendant impossible l'intégration de l'électronique de pilotage, comportant notamment des transistors MOS ainsi que des lignes et colonnes d'adressage de ces transistors, directement sur la matrice active. Il se pose alors le problème de la connexion de cette électronique de pilotage consommatrice de place sur le substrat. Pour palier à cet inconvénient, l'utilisation de silicium polycristallin pour la réalisation de matrices actives permet d'intégrer partiellement l'électronique de pilotage à la matrice active. Il existe également des écrans à très haute résolution (supérieure à 1000 ppp) et de diagonale inférieure à 1 pouce, appelés micro-afficheurs, et utilisés par exemple pour la fabrication de viseurs d'appareils photo numériques, de produits near to eye (comportant des écrans montés sur des casques ou des lunettes), ou encore pour la rétroprojection ou la vidéoprojection. Pour ces écrans, l'intégration de l'électronique de pilotage sur la matrice est très importante afin de limiter le plus possible l'encombrement de l'écran. Ces écrans peuvent fonctionner en transmission de lumière (écrans LCD transmissifs).
De façon générale, les écrans LCD transmissifs à matrice active comportent des cristaux liquides insérés entre la matrice active comportant des premières électrodes et disposée sur un premier substrat au moins partiellement transparent, et un deuxième substrat, généralement en verre, comportant des secondes électrodes. Des espaceurs sont en général prévus pour assurer un espacement uniforme et constant entre les deux substrats. L'application d'une différence de potentiel entre les deux électrodes d'un pixel entraîne une variation du plan de polarisation des cristaux liquides et donc une variation de la transparence de l'ensemble du dispositif. Une source de lumière est disposée en amont du premier substrat. En fonction de la différence de potentiel appliquée à chaque pixel, la lumière transmise est modulée pour former l'image à afficher. Le document US 5 757 445 décrit une matrice active LCD réalisée sur un substrat SOI (silicium sur isolant). Dans cette matrice active, pour chaque pixel, un transistor de commande est disposé entre deux masques, ou écrans de protection lumineuse, destinés à protéger le transistor de la lumière émise soit directement par le projecteur utilisé dans le dispositif d'affichage, soit indirectement par réflexion de cette lumière à l'intérieure de la structure. Les transistors sont solidarisés avec le substrat support par de la colle epoxy. La colle epoxy, qui est ici nécessaire pour combler la topologie des transistors MOS, ne permet pas de travailler sur la matrice active par des procédés standards de réalisation de circuits intégrés à cause notamment de la mauvaise tenue en température de cette colle. L'utilisation de colle époxy nécessite également une ligne de fabrication dédiée à cause des problèmes potentiels de contamination. Dans ce document, deux procédés sont décrits pour la réalisation de la matrice active : soit par simple transfert du transistor, soit par double transfert du transistor. Dans le cas du simple transfert, l'écran de protection lumineuse situé sous le transistor se trouve à une distance importante du transistor. Ainsi, afin de remplir sa fonction d'écran de protection lumineuse, celui-ci doit être suffisamment large, ce qui réduit le coefficient d'ouverture du pixel. De plus, cet écran de protection lumineuse n'est pas plan et peut donc induire des réflexions parasites complexes dans la structure. Dans le cas du double transfert, la surface de la matrice active en contact avec les cristaux liquides n'est pas plane, ce qui peut engendrer l'apparition de défauts électro-optiques tels que des lignes de disclinaison dues à la baisse du contraste en fonction de l'angle de vue. Par ailleurs, le procédé engendre la réalisation d'espaceurs assez larges, réduisant le coefficient d'ouverture du pixel.
EXPOSÉ DE L'INVENTION Un but de la présente invention est de proposer une matrice active compatible avec un dispositif d'affichage à cristaux liquides de type transmissif, pouvant être utilisée pour réaliser des écrans à très haute résolution ou des résolutions inférieures, intégrant l'électronique de commande et dont le coût de réalisation soit le plus faible possible. Pour cela, la présente invention propose un une matrice active d'un dispositif d'affichage électronique à cristaux liquides transmissif, comportant, pour un pixel : - au moins un transistor MOS disposé contre une première face d'une première couche à base d'au moins un matériau diélectrique, - au moins une seconde couche à base d'au moins un oxyde recouvrant le transistor et la première face de la première couche diélectrique, - au moins un écran de protection lumineuse à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 et disposé dans la seconde couche d'oxyde, en regard du transistor et tel que le transistor soit disposé entre la première couche diélectrique et l'écran de protection lumineuse, - un substrat au moins partiellement transparent collé moléculairement contre la première couche diélectrique ou la seconde couche d'oxyde. L'électronique de commande est donc ici disposée entre une couche diélectrique et une couche d'oxyde, permettant de réaliser un collage moléculaire du substrat transparent avec cette électronique de commande. Cette matrice ne comporte pas de colle, ce qui relâche les contraintes concernant la tenue en température. Ainsi, les étapes ultérieures pour la réalisation de l'écran peuvent être des étapes standards de réalisation de circuits intégrés.
De plus, en disposant l'écran de protection lumineuse dans la seconde couche d'oxyde, il est possible de le positionner très proche du transistor (par exemple à moins de 200nm), ce qui permet de réduire les dimensions latérales d'un tel écran par rapport aux écrans de protection lumineuse de l'art antérieur sans limiter le coefficient d'ouverture comme dans l'art antérieur. Une seconde face, opposée à la première face, de la première couche diélectrique et/ou une face, opposée à la face recouvrant le transistor, de la seconde couche peuvent être sensiblement planes. Grâce à ces surfaces planes, on supprime ainsi le relief formé par la matrice active, existant dans les matrices actives de l'art antérieur et affectant la qualité d'image en technologie LCD comme décrit ci-dessus. Cet avantage est encore plus marqué dans le cas de pixels de faibles dimensions (par exemple des pixels séparés d'un pas égal à environ 5 pm) que l'on trouve dans des écrans de petites dimensions à très haute résolution. Ces surfaces planes permettent également d'obtenir un meilleur ancrage des autres éléments de la matrice active destinés à être assemblés contre ces faces. La première couche diélectrique et/ou la seconde couche d'oxyde peuvent être à base de SiO2. L'écran de protection lumineuse peut comporter au moins une portion métallique d'un niveau de métallisation du transistor. La matrice active peut comporter en outre au moins deux niveaux de métallisation du transistor, un premier niveau de métallisation pouvant comprendre une pluralité de portions métalliques reliées électriquement à au moins une grille, une source et un drain du transistor, un second niveau de métallisation pouvant comprendre au moins une première portion métallique reliée électriquement à au moins l'une des portions métalliques du premier niveau de métallisation et une seconde portion métallique pouvant former au moins en partie l'écran de protection lumineuse, les deux niveaux de métallisation pouvant être disposés dans la seconde couche d'oxyde. L'écran de protection lumineuse peut comporter une partie d'une ligne et d'une colonne d'adressage du transistor formées par au moins deux niveaux de métallisation du transistor disposés dans la seconde couche d'oxyde. Ainsi, en assurant aux lignes et colonnes d'adressage des fonctions de cache optique pour former l'écran de protection lumineuse, il est possible de positionner partiellement ou totalement le transistor sous ces niveaux de métallisation. Une telle configuration permet d'optimiser le coefficient d'ouverture (OAR) du pixel qui, dans le cas contraire, est directement affecté par les faibles dimensions du pixel qui sont requises pour obtenir une très haute résolution.
La matrice active peut comporter en outre, pour un pixel, au moins un second écran de protection lumineuse à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 et disposé dans la première couche diélectrique, en regard du transistor tel que le transistor soit disposé entre le premier et le second écrans de protection lumineuse.
Dans ce cas, le second écran de protection lumineuse peut comporter au moins une portion métallique, et/ou être à base de titane et/ou de tungstène et/ou de silicium polycristallin.
L'épaisseur du second écran de protection lumineuse peut être comprise entre environ 100 nm et 400 nm. La matrice active peut comporter, pour un pixel, au moins une électrode de pixel, à base d'au moins un matériau électriquement conducteur et transparent, tel que de l'ITO, disposée contre la seconde couche d'oxyde lorsque le substrat au moins partiellement transparent est collé moléculairement à la première couche diélectrique, tel que la seconde couche d'oxyde soit disposée entre la première couche diélectrique et l'électrode de pixel, ou contre une seconde face, opposée à la première face, de la première couche diélectrique lorsque le substrat au moins partiellement transparent est collé moléculairement à la seconde couche d'oxyde. Ainsi, le relief résiduel de la matrice active peut être formé uniquement par les électrodes de pixels, qui peuvent avoir une épaisseur comprise entre environ 50 nm et 200 nm. Etant donné que ces électrodes de pixels sont formées sur la première couche diélectrique ou sur la seconde couche d'oxyde, ces électrodes sont elles-mêmes sans relief sous-jacent, ce qui représente un avantage important pour l'écran à cristaux liquides comportant la matrice active car l'ancrage du cristal liquide est ainsi bien meilleur sur une telle surface. On supprime ainsi le relief formé sous le cristal liquide, existant dans les matrices actives de l'art antérieur, affectant la qualité d'image. Cet avantage procuré par l'invention est encore plus marqué dans le cas de pixels de faibles dimensions que l'on trouve dans des écrans de petites dimensions et à très haute résolution. Dans ce cas, l'électrode de pixel peut être reliée électriquement au transistor par l'intermédiaire d'au moins une portion métallique d'un niveau de métallisation du transistor disposée dans la seconde couche d'oxyde. La matrice active peut comporter en outre au moins un espaceur disposé contre la seconde couche d'oxyde lorsque le substrat au moins partiellement transparent est collé moléculairement à la première couche diélectrique, tel que la seconde couche d'oxyde soit disposée entre la première couche diélectrique et l'espaceur, ou contre une seconde face, opposée à la première face, de la première couche diélectrique lorsque le substrat au moins partiellement transparent est collé moléculairement à la seconde couche d'oxyde, au niveau d'un croisement d'une ligne et d'une colonne d'adressage du transistor formées par au moins deux niveaux de métallisation du transistor disposés dans la seconde couche d'oxyde. L'espaceur peut être à base de SiO2 et/ou de Si3N4. Le substrat au moins partiellement transparent peut être à base de silice fondue.
L'invention concerne également un dispositif d'affichage électronique transmissif de type LCD, comportant une matrice active telle que décrite ci-dessus. Un autre but de l'invention est de pouvoir réaliser une matrice active sur une ligne de production standard et de façon collective avec plusieurs matrices actives à l'échelle du substrat. L'invention concerne également un procédé de réalisation d'une matrice active d'un dispositif d'affichage électronique à cristaux liquides transmissif, comportant au moins les étapes de, pour un pixel : a) réalisation d'au moins un transistor MOS sur un substrat de type semi-conducteur sur isolant comportant une couche de semi-conducteur disposée contre une première couche à base d'au moins un matériau diélectrique, b) dépôt d'au moins un oxyde sur le transistor et sur la couche de semi-conducteur, c) réalisation d'au moins un écran de protection lumineuse à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 sur l'oxyde déposé au cours de l'étape b) tel que l'écran de protection lumineuse soit disposé en regard du transistor, d) dépôt d'au moins un oxyde sur l'écran de protection lumineuse et sur l'oxyde déposé au cours de l'étape b), les oxydes déposés aux étapes b) et d) formant une seconde couche d'oxyde dans laquelle est disposé l'écran de protection lumineuse, e) collage moléculaire entre un substrat au moins partiellement transparent et la première couche diélectrique ou la seconde couche d'oxyde. L'étape c) de réalisation de l'écran de protection lumineuse peut être obtenue par la mise en oeuvre d'étapes de réalisation d'au moins un premier et d'un second niveaux de métallisation du transistor, au moins une portion métallique du second niveau de métallisation pouvant former au moins en partie l'écran de protection lumineuse, le procédé pouvant comporter en outre, avant la réalisation du second niveau de métallisation, une étape de dépôt d'un oxyde sur le premier niveau de métallisation, et l'étape d) pouvant réaliser également un dépôt d'oxyde sur le second niveau de métallisation, les premier et second niveaux de métallisation pouvant être disposés dans la seconde couche d'oxyde formée en outre par l'oxyde déposé sur le premier niveau de métallisation. Le procédé peut comporter en outre, entre l'étape b) et l'étape c), et/ou entre l'étape d) et l'étape e), une étape planarisation mécano-chimique de l'oxyde déposé. Le procédé peut comporter en outre, après l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent et la seconde couche d'oxyde, les étapes de : - dépôt d'une couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 sur la première couche de diélectrique, - gravure de la couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2, pouvant former au moins un second écran de protection lumineuse disposé en regard du transistor et tel que le transistor puisse être disposé entre le premier et le second écrans de protection lumineuse, - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse et sur des portions de la première couche diélectrique non recouvertes par le second écran de protection lumineuse. La première couche diélectrique peut comporter en outre ledit matériau diélectrique déposé sur le second écran de protection lumineuse, tel que le second écran de protection lumineuse soit disposé dans la première couche diélectrique. 15 Dans une variante, le procédé peut comporter en outre, entre l'étape d) de dépôt d'oxyde et l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent et la première couche diélectrique, les étapes de : 20 - collage d'un second substrat semi- conducteur sur l'oxyde déposé au cours de l'étape d), - dépôt d'une couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 sur la première couche de diélectrique, 25 - gravure de la couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 pouvant former au moins un second écran de protection lumineuse disposé en regard du transistor et tel que le transistor puisse être disposé entre le 30 premier et le second écrans de protection lumineuse, 10 - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse et sur des portions de la première couche diélectrique non recouvertes par le second écran de protection lumineuse, et après l'étape e), une étape de retrait du second substrat semi-conducteur. Dans une autre variante, le procédé peut comporter en outre, lorsque le substrat de type semi- conducteur sur isolant comporte en outre une couche massive de semi-conducteur et une couche à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 disposée entre la couche massive de semi- conducteur et la première couche diélectrique, après l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent et la seconde couche d'oxyde, les étapes de : - retrait de la couche massive de semi-conducteur, - gravure de la couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2, pouvant former au moins un second écran de protection lumineuse disposé en regard du transistor et tel que le transistor puisse être disposé entre le premier et le second écrans de protection lumineuse, - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse et sur des portions de la première couche diélectrique non recouvertes par le second écran de protection lumineuse.
Dans une autre variante, lorsque le substrat de type semi-conducteur sur isolant comporte en outre une couche massive de semi-conducteur et une couche à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 disposée entre la couche massive de semi-conducteur et la première couche diélectrique, le procédé peut comporter en outre, entre l'étape d) de dépôt d'oxyde et l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent et la première couche diélectrique, les étapes de : - collage d'un second substrat semi- conducteur sur l'oxyde déposé au cours de l'étape d), -retrait de la couche massive de semi- conducteur, - gravure de la couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 pouvant former au moins un second écran de protection lumineuse disposé en regard du transistor et tel que le transistor puisse être disposé entre le premier et le second écrans de protection lumineuse, - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse et sur des portions de la première couche diélectrique non recouvertes par le second écran de protection lumineuse, et après l'étape e), une étape de retrait du second substrat semi-conducteur. Le procédé peut comporter en outre, après l'étape e) de collage moléculaire, une étape de dépôt d'au moins une couche de matériau électriquement conducteur et transparent contre la seconde couche d'oxyde lorsque le substrat au moins partiellement transparent est collé moléculairement à la première couche diélectrique, ou contre la première couche diélectrique lorsque le substrat au moins partiellement transparent est collé moléculairement à la seconde couche d'oxyde, et une étape de gravure de ladite couche de matériau électriquement conducteur et transparent formant ainsi une électrode de pixel.
Etant donné que ce procédé est totalement compatible avec les procédés standards de réalisation de circuits intégrés, il est possible de réaliser l'électrode de pixel après l'étape de collage du substrat transparent et éventuellement après une étape de recuit à haute température (par exemple supérieure à environ 250 °C) afin d'assurer de meilleures propriétés électro-optiques à l'électrode de pixel. L'invention concerne aussi un procédé de réalisation d'un dispositif d'affichage électronique transmissif de type LCD, comportant au moins la mise en oeuvre d'un procédé de réalisation d'une matrice active tel que décrit précédemment. BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels : - les figures 1A à 1K représentent les étapes d'un procédé de réalisation d'une matrice active, objet de la présente invention, selon un premier mode de réalisation ; - la figure 1L est une vue de dessus partielle d'une matrice active, objet de la présente invention, selon le premier mode de réalisation ; - les figures 2A à 2D représentent des étapes d'un procédé de réalisation d'une matrice active, objet de la présente invention, selon un second mode de réalisation ; -les figures 3A à 3F représentent des étapes d'un procédé de réalisation d'une matrice active, objet de la présente invention, selon un troisième mode de réalisation. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles. Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS On se réfère tout d'abord aux figures 1A à 1K qui représentent les étapes d'un procédé de réalisation d'une matrice active 1000 selon un premier mode de réalisation. Ici, bien que la matrice active 1000 comporte une pluralité de pixels, seule la mise en oeuvre du procédé pour un seul pixel est représentée. Sur la figure 1A, le procédé est réalisé à partir d'un substrat de type semi-conducteur sur isolant, tel qu'un substrat SOI comportant un substrat massif 102, ici à base de silicium, sur lequel est disposée une couche diélectrique 104 et une couche semi-conductrice 106. Dans ce premier mode de réalisation, la couche diélectrique 104 est à base de SiO2 et forme la couche d'oxyde enterré (BOX) du substrat SOI. La couche diélectrique 104 a par exemple une épaisseur comprise entre environ 205 nm et 400 nm. La couche semi-conductrice 106, ici à base de silicium, forme la couche superficielle du substrat SOI, et a une épaisseur comprise entre environ 10 nm et 400 nm. Dans le premier mode de réalisation décrit ici, la couche diélectrique 104 a une épaisseur égale à environ 400 nm, la couche semi-conductrice 106 ayant une épaisseur égale à environ 205 nm.
La couche semi-conductrice 106 est tout d'abord amincie en réalisant une oxydation thermique de la surface libre de cette couche 106 puis une gravure humide de l'oxyde formé en surface de la couche 106. Dans l'exemple décrit ici, l'épaisseur de la couche semi-conductrice 106 après amincissement est égale à environ 150 nm. Cette étape d'amincissement est optionnelle, notamment si la couche de silicium 106 du substrat SOI a, dès l'origine, l'épaisseur souhaitée. Comme représenté sur la figure 1B, on réalise ensuite des isolations latérales afin de délimiter une zone active d'un transistor de commande 100 (de type MOSFET), représenté sur la figure 1C, du pixel. Cette isolation peut être obtenue par un procédé de type LOCOS (oxydation localisée de silicium) ou STI (isolement par tranchées peu profondes). Dans l'exemple décrit ici, un procédé LOCOS est mis en oeuvre. Pour cela, une couche diélectrique 108, par exemple à base de SiO2 et d'épaisseur égale à environ 25 nm, est déposée sur la couche semi-conductrice 106. Un masque 110 à base de Si3N4 est ensuite déposé sur la couche diélectrique 108, au niveau de la zone active du transistor 100 destinée à être formée par la couche semi-conductrice 106. Puis, par photolithographie et oxydation localisée, on forme des portions diélectriques d'isolation 112 s'étendant au-dessus de la couche diélectrique 108 et dans les parties de la couche semi-conductrice 106 non recouvertes par le masque 110. Dans l'exemple décrit ici, les portions d'isolation diélectriques 112 ont une épaisseur égale à environ 325 nm. Ainsi, la portion restante de la couche semi-conductrice 106 correspond à la zone active qui va ensuite être utilisée. Le masque 110 peut alors être éliminé. On réalise ensuite une implantation de type N ou P (en fonction du type du transistor 100) dans la couche semi-conductrice 106 pour former un caisson dans lequel va être réalisé le transistor 100. Dans l'exemple décrit ici, le dopage réalisé dans la couche semi-conductrice 106 est de type P. La portion de la couche diélectrique 108 se trouvant auparavant sous le masque 110 est ensuite retirée.
En variante, la couche 108 aurait pu être retirée avant l'étape d'implantation et remplacée par une nouvelle couche diélectrique d'épaisseur requise pour l'implantation, réalisée par exemple par oxydation. Dans cette variante, la nouvelle couche diélectrique est alors retirée après l'étape d'implantation. On réalise alors une nouvelle oxydation thermique sur une épaisseur égale à environ 25 nm destinée à former un oxyde de grille 108' du transistor 100. Une grille 114 du transistor 100 est ensuite réalisée par un dépôt d'une couche de polysilicium d'épaisseur égale à environ 160 nm et une implantation de dopants dans la couche de polysilicium. La couche de polysilicium est ensuite gravée afin de ne conserver qu'une portion destinée à former la grille 114. On réalise alors une implantation de zones de dopage faible N (LDD et LDS) 116 dans des portions de la couche semi-conductrice 116 non recouvertes par la grille 114. Les dopants (zones LDD et LDS, ainsi que les dopants implantés dans la grille 114) sont alors activés par recuit RTA (recuit thermique rapide) à une température par exemple comprise entre environ 900 °C et 1050 °C, pendant une durée comprise entre environ 10 secondes et 30 secondes. On réalise ensuite des espaceurs 118, autour de la grille 114, par exemple à base de SiO2 obtenu par un dépôt haute température (HTO) et de Si3N4 obtenu par exemple par dépôt PECVD (dépôt chimique en phase vapeur assisté par plasma). Les zones de source 120 et de drain 122 N+ sont alors réalisées par implantation de dopants dans des zones se trouvant autour d'un canal 124 situé sous la grille 114 (figure 1C). Dans une variante, il est possible d'augmenter la distance entre les bords de la grille 114 et les zones de source 120 et drain 122 en utilisant un niveau de lithographie supplémentaire. Cet espacement supplémentaire permet notamment d'augmenter la tenue en tension du transistor 100.
Comme représenté sur la figure 1D, un oxyde 126 est ensuite déposé puis planarisé de manière mécano-chimique sur l'ensemble du transistor 100. Des ouvertures 128 sont alors réalisées dans l'oxyde 126 au niveau de la grille 114, de la source 120 et du drain 122. La couche diélectrique 108, les portions d'isolation diélectriques 112 et l'oxyde 126 forment un diélectrique PMD 130 (diélectrique polysilicium - métal 1) . Sur la figure 1E, on forme ensuite des contacts métalliques de la grille 114, de la source 120 et du drain 122. Pour cela, une couche de Ti/TiN 132 est déposée dans les ouvertures 128. Une couche métallique 134 à base de tungstène, d'épaisseur par exemple égale à 500 nm est alors déposée dans les ouvertures 128, sur la couche Ti/TiN 132. Une planarisation mécano-chimique avec arrêt sur le PMD 130 permet de supprimer le métal se trouvant en dehors des ouvertures 128. Une première couche conductrice 136, par exemple à base d'aluminium et de cuivre, est ensuite disposée sur les contacts précédemment réalisés, par exemple par la mise en oeuvre d'un dépôt de métal et d'une gravure, formant ainsi un premier niveau de métallisation 136. Sur la figure 1E, le premier niveau de métallisation 136 comporte trois portions métalliques, l'une étant reliée électriquement à la grille 114, une seconde étant reliée électriquement à la source 120 et une troisième étant reliée électriquement au drain 122. Le premier niveau de métallisation 136 peut également comporter une portion métallique formant un contact relié électriquement au substrat 102. Un oxyde 131 est déposé sur le diélectrique PMD 130 et sur le premier niveau de métallisation 136 puis planarisé (figure 1F). Comme représenté sur la figure 1G, des nias, ou contacts, 140 sont alors réalisés dans l'oxyde 131 précédemment déposé afin de contacter le premier niveau de métallisation 136 en formant des ouvertures dans l'oxyde 131 puis en les remplissant par du métal et en planarisant le métal déposé. Sur la figure 1G, un seul via 140 est représenté. Un second niveau de métallisation 138 est ensuite réalisé, par exemple de manière similaire au premier niveau de métallisation 136. Dans l'exemple décrit ici, une première portion métallique du second niveau de métallisation 138 est reliée électriquement au drain 122 du transistor 100 par l'intermédiaire d'une portion métallique du premier niveau de métallisation 136. Une seconde portion métallique 139 du second niveau de métallisation forme un premier écran de protection lumineuse 139. Cet écran de protection lumineuse 139 est disposé en regard du transistor 100 et est destiné à protéger le transistor 100 de la lumière parasite provenant de réflexions de la source de lumière du projecteur qui sera utilisé dans le dispositif comportant la matrice 1000. Une couche d'oxyde 133, comportant par exemple du TEOS (TétraEthOxySilane), est ensuite déposée sur le second niveau de métallisation 138, 139 et sur l'oxyde 131, puis planarisée de manière mécano-chimique. On obtient ainsi une couche d'oxyde, formée par les oxydes 130, 131 et 133, recouvrant le transistor 100 et la couche diélectrique 104, et dans laquelle sont disposés les deux niveaux de métallisation 136 et 138, 139. L'ensemble réalisé est ensuite retourné et reporté sur un substrat de silicium 142 (figure 1H). Sur la figure 1I, le substrat massif 102 est ensuite supprimé, par exemple par un traitement abrasif (grinding) et amincissement par planarisation mécano-chimique avec arrêt sur la couche de SiO2 104. Un second écran de protection lumineuse inférieur 144 est alors réalisé sur la couche de SiO2 104 par un dépôt de métal et une gravure, une portion du métal restante se trouvant au niveau du transistor 100 formant ce second écran de protection lumineuse 144.
Ainsi, le transistor 100 disposé entre les deux écrans de protection lumineuse 139 et 144 est protégé de la lumière directe et indirecte issue du projecteur. Enfin, du diélectrique est de nouveau déposé sur l'écran de protection 144 ainsi que sur la couche diélectrique 104, augmentant ainsi l'épaisseur de la couche diélectrique 104. On obtient ainsi une couche diélectrique 104 dans laquelle est disposé l'écran de protection 144. Sur la figure 1J, l'ensemble est de nouveau retourné puis reporté et collé par adhésion moléculaire sur un substrat au moins partiellement transparent 146, par exemple à base de silice fondue (ou verre de silice), ou quartz. Dans ce premier mode de réalisation, le substrat 146 est totalement transparent. Le substrat 142 est alors supprimé par exemple par un traitement abrasif (grinding) et amincissement par planarisation mécano-chimique. Un via 148 est ensuite réalisé dans l'oxyde 133 afin de contacter la portion métallique du second niveau de métallisation 138 qui est reliée électriquement à la source 120 du transistor 100 en formant une ouverture dans l'oxyde 133, en la remplissant de métal et en planarisant ce métal avec arrêt sur l'oxyde 133. Une électrode de pixel 150 à base d'ITO (oxyde d'indium et d'étain) est ensuite formée de manière à contacter le via 148 par exemple par un dépôt d'ITO et une gravure par voie sèche ou humide (figure 1K). La matrice active 1000 ainsi réalisée peut être utilisée pour la réalisation d'un écran LCD transmissif selon par exemple le procédé de réalisation d'un tel écran décrit ci-dessous. On peut par exemple disposer autour de l'écran un cordon de colle en ménageant une ouverture dans ce cordon pour l'insertion des cristaux liquides. Un substrat transparent, en général de verre, muni d'électrodes transparentes, par exemple en ITO, et éventuellement de filtres colorés, est ensuite disposé en regard de la matrice active. Le cordon de colle est ensuite réticulé. Les cristaux liquides sont ensuite injectés par capillarité entre les deux substrats au niveau de l'ouverture du cordon. Cette ouverture est ensuite bouchée et l'écran encapsulé. La figure 1L représente une vue du dessus de la matrice active 1000 obtenue selon un premier mode de réalisation. On voit que le transistor 100 est bien protégé de la lumière, émise directement ou indirectement par un projecteur, par le premier écran de protection 139 (le second écran de protection 144 se trouvant sous le transistor 100 n'est pas représenté sur cette figure). De plus, on voit également que les lignes et colonnes d'adressage des transistors de la matrice active 1000 sont formées en partie par les deux niveaux de métallisation 136 et 138 reliés électriquement au transistor 100. Ces lignes et colonnes d'adressage sont également formées par les niveaux d'interconnexions des autres transistors de la matrice, non représentés. Ces lignes et colonnes d'adressage peuvent, pour les écrans de petites tailles, servir directement de cache optique ( Black Matrix en anglais). Il n'est alors pas nécessaire, comme dans les dispositifs de l'art antérieur, de réaliser ce cache optique au niveau du substrat de verre, situé de l'autre côté des cristaux liquide par rapport à la matrice active 1000.
De plus, un espaceur 154 est réalisé sur l'oxyde 133. Cet espaceur permet de définir avec précision et constance l'espacement entre les deux substrats et donc l'épaisseur de la zone de cristaux liquides. Cet espaceur peut être réalisé comme illustré figure 1L, au niveau d'un croisement de la ligne et de la colonne d'adressage du transistor 100 formées par les deux niveaux de métallisation 136, 138 du transistor 100, ce qui permet de limiter les pertes au niveau du facteur d'ouverture du pixel. On constate également que la géométrie du transistor 100 est telle que le transistor 100 est disposé en grande partie sous les deux niveaux de métallisation 136 et 138. Cette disposition permet de réduire la taille du premier écran de protection 139, permettant ainsi d'optimiser le facteur d'ouverture du pixel. Il est également possible de réaliser le transistor 100 tel que celui-ci soit disposé complètement sous les deux niveaux de métallisation 136 et 138. Un procédé de réalisation d'une matrice active 2000 selon un second mode de réalisation va maintenant être décrit en liaison avec les figures 2A à 2D. Là encore, bien que la matrice active comporte une pluralité de pixels, seule la mise en oeuvre du procédé pour un unique pixel est représentée.
Dans ce second mode de réalisation, les étapes précédemment décrites en liaison avec les figures 1A à 1G sont tout d'abord mises en oeuvre, formant ainsi, sur le substrat SOI comportant le substrat massif 102, la couche diélectrique 104 et la couche semi-conductrice 106, le transistor 100, les deux niveaux d'interconnexions 136 et 138, le premier écran de protection lumineuse 139. De plus, le transistor 100, les niveaux d'interconnexions 136, 138 et l'écran de protection lumineuse 139 sont recouverts par la couche d'oxyde formée par les différents dépôts d'oxyde 130, 131 et 133. Ensuite, contrairement à l'étape représentée sur la figure 1H, l'ensemble précédemment formé est reporté directement sur le substrat transparent 146 tel que le premier écran de protection lumineuse 139 se trouve disposé entre le transistor 100 et le substrat transparent 146. Ensuite, par exemple de manière similaire au premier mode de réalisation, on réalise le retrait du substrat massif 102 (figure 2B). Le second écran de protection lumineuse 144 est alors réalisé sur la couche de SiO2 104 par un dépôt de métal et une gravure afin que la portion du métal conservé forme ce second écran de protection lumineuse 144 (figure 2C). Enfin, du diélectrique est de nouveau déposé sur le second écran de protection 144 ainsi que sur la couche diélectrique 104, augmentant ainsi l'épaisseur de la couche diélectrique 104. On obtient ainsi une couche diélectrique 104 dans laquelle est disposé le second écran de protection lumineuse 144.
Enfin, comme représenté sur la figure 2D, un via 148 est ensuite réalisé afin de contacter la portion métallique du second niveau de métallisation 138 qui est reliée électriquement à la source 120 du transistor 100 en formant une ouverture dans la couche diélectrique 104 et les oxydes 131 et 133 se trouvant sur le second niveau de métallisation 138, en la remplissant de métal et en planarisant ce métal. Une électrode de pixel 150 à base d'ITO (oxyde d'indium et d'étain) est ensuite formée sur la couche diélectrique 104 de manière à contacter le via 148 par un dépôt d'ITO et une gravure par voie sèche. La matrice 2000 est ensuite achevée comme dans le premier mode de réalisation selon un procédé de réalisation d'un écran LCD transmissif, par exemple tel que précédemment décrit.
On se réfère enfin aux figures 3A à 3F qui représentent les étapes d'un procédé de réalisation d'une matrice active 3000 selon un troisième mode de réalisation. Par rapport aux deux précédents modes de réalisation, la matrice active 3000 est ici réalisée à partir d'un empilement comportant le substrat massif 102, la couche diélectrique 104, la couche superficielle de semi-conducteur 106, ainsi qu'une couche 103 à base d'un matériau métallique ou opaque, c'est-à-dire de densité optique supérieure à 2, disposée entre le substrat massif 102 et la couche diélectrique 104. Cette couche 103 est destinée à être utilisée dans la suite du procédé pour former le second écran de protection lumineuse 144 du transistor 100.
Cette couche 103 peut être à base de titane, et/ou de tungstène, et/ou encore de silicium polycristallin. L'épaisseur de la couche 103 peut être comprise entre environ 100 nm et 400 nm. Par exemple, pour obtenir une densité optique supérieure à 2, lorsque la couche 103 est à base de titane, son épaisseur peut être égale à environ 200 nm, ou lorsqu'elle est à base de silicium polycristallin, son épaisseur peut être égale à environ 400 nm. Les étapes décrites précédemment en liaison avec les figures 1B à 1G sont tout d'abord mises en oeuvre afin de former sur la couche diélectrique 104 le transistor 100, les niveaux de métallisation 136, 138, le premier écran de protection 139 ainsi que l'oxyde 130, 131 et 131 recouvrant ces éléments (figure 3B). Comme représenté sur la figure 3C, l'ensemble réalisé est alors retourné et reporté sur le substrat transparent 146 tel que le premier écran de protection lumineuse 139 soit disposé entre le transistor 100 et le substrat transparent 146. Comme dans les deux précédents modes de 15 réalisation décrits, on réalise ensuite le retrait du substrat massif 102 (figure 3D). Le second écran de protection lumineuse 144 est alors formé sur la couche de SiO2 104 par une gravure de la couche 103, la portion du métal restante 20 issue de cette couche 103 formant ce second écran de protection lumineuse 144. Enfin, du diélectrique est de nouveau déposé sur le second écran de protection 144 ainsi que sur la couche diélectrique 104. On obtient ainsi une couche diélectrique 104 dans laquelle est 25 disposé le second écran de protection 144 (figure 3E). Enfin, comme représenté sur la figure 3F, un via 148 est ensuite réalisé afin de contacter la portion métallique du second niveau de métallisation 138 qui est reliée électriquement à la source 120 du 30 transistor 100 en formant une ouverture dans la couche diélectrique 104 et dans les oxydes 130 et 131, en la remplissant de métal et en planarisant ce métal avec arrêt sur la couche diélectrique 104. Une électrode de pixel 150 à base d'ITO (oxyde d'indium et d'étain) est ensuite formée sur la couche diélectrique 104 de manière à contacter le via 148 par un dépôt d'ITO et une gravure par voie sèche. La matrice 3000 est ensuite achevée comme dans le premier mode de réalisation selon un procédé standard de réalisation d'un écran LCD transmissif, par exemple tel que décrit précédemment. Dans ce troisième mode de réalisation, l'ensemble formé par le transistor 100, les niveaux de métallisation 136, 138 et le premier écran de protection 139 réalisés sur le substrat initial est reporté directement sur le substrat transparent 146. Toutefois, il est possible, comme dans le premier mode de réalisation, de réaliser un premier report sur un substrat de silicium, de réaliser le second écran de protection lumineuse 144 puis de reporter le tout sur le substrat transparent 146 afin que le second écran de protection lumineuse 144 soit disposé entre le transistor 100 et le substrat transparent 146.

Claims (21)

REVENDICATIONS
1. Matrice active (1000, 2000, 3000) d'un dispositif d'affichage électronique à cristaux liquide transmissif, comportant, pour un pixel : -au moins un transistor MOS (100) disposé contre une première face d'une première couche (104) à base d'au moins un matériau diélectrique, - au moins une seconde couche (130, 131, 133) à base d'au moins un oxyde recouvrant le transistor (100) et la première face de la première couche diélectrique (104), - au moins un écran de protection lumineuse (139) à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 et disposé dans la seconde couche d'oxyde (130, 131, 133), en regard du transistor (100) et tel que le transistor (100) soit disposé entre la première couche diélectrique (104) et l'écran de protection lumineuse (139), - un substrat (146) au moins partiellement transparent collé moléculairement contre la première couche diélectrique (104) ou la seconde couche d'oxyde (130, 131, 133).
2. Matrice active (1000, 2000, 3000) selon la revendication 1, dans laquelle une seconde face, opposée à la première face, de la première couche diélectrique (104) et/ou une face, opposée à la face recouvrant le transistor (100), de la seconde couche (130, 131, 133) sont sensiblement planes.
3. Matrice active (1000, 2000, 3000) selon l'une des revendications 1 ou 2, dans laquelle la première couche diélectrique (104) et/ou la seconde couche d'oxyde (130, 131, 133) sont à base de SiO2.
4. Matrice active (1000, 2000, 3000) selon l'une des revendications précédentes, dans laquelle l'écran de protection lumineuse (139) comporte au moins une portion métallique d'un niveau de métallisation (138) du transistor (100).
5. Matrice active (1000, 2000, 3000) selon l'une des revendications précédentes, comportant en outre au moins deux niveaux de métallisation du transistor (100), un premier niveau de métallisation (136) comprenant une pluralité de portions métalliques reliées électriquement à au moins une grille (114), une source (120) et un drain (122) du transistor (100), un second niveau de métallisation comprenant au moins une première portion métallique (138) reliée électriquement à au moins l'une des portions métalliques du premier niveau de métallisation (136) et une seconde portion métallique (139) formant au moins en partie l'écran de protection lumineuse, les deux niveaux de métallisation (136, 138, 139) étant disposés dans la seconde couche d'oxyde (130, 131, 133).
6. Matrice active (1000, 2000, 3000) selon l'une des revendications précédentes, comportant en outre, pour un pixel, au moins un second écran de protection lumineuse (144) à base d'un matériauréfléchissant et/ou de densité optique supérieure à environ 2 et disposé dans la première couche diélectrique (104), en regard du transistor (100) tel que le transistor (100) soit disposé entre le premier (139) et le second (144) écrans de protection lumineuse.
7. Matrice active (1000, 2000, 3000) selon la revendication 6, dans laquelle le second écran de protection lumineuse (144) comporte au moins une portion métallique.
8. Matrice active (1000, 2000, 3000) selon l'une des revendications précédentes, comportant, pour un pixel, au moins une électrode de pixel (150), à base d'au moins un matériau électriquement conducteur et transparent, disposée contre la seconde couche d'oxyde (130, 131, 133) lorsque le substrat au moins partiellement transparent (146) est collé moléculairement à la première couche diélectrique (104), tel que la seconde couche d'oxyde (130, 131, 133) soit disposée entre la première couche diélectrique (104) et l'électrode de pixel (150), ou contre une seconde face, opposée à la première face, de la première couche diélectrique (104) lorsque le substrat au moins partiellement transparent (146) est collé moléculairement à la seconde couche d'oxyde (130, 131, 133).
9. Matrice active (1000, 2000, 3000) selon la revendication 8, dans laquelle l'électrode de pixel(150) est reliée électriquement au transistor (100) par l'intermédiaire d'au moins une portion métallique d'un niveau de métallisation (136) du transistor (100) disposée dans la seconde couche d'oxyde (130, 131, 133).
10. Matrice active (1000) selon l'une des revendications précédentes, comportant en outre au moins un espaceur (154) disposé contre la seconde couche d'oxyde (130, 131, 133) lorsque le substrat au moins partiellement transparent (146) est collé moléculairement à la première couche diélectrique (104), tel que la seconde couche d'oxyde (130, 131, 133) soit disposée entre la première couche diélectrique (104) et l'espaceur (154), ou contre une seconde face, opposée à la première face, de la première couche diélectrique (104) lorsque le substrat au moins partiellement transparent (146) est collé moléculairement à la seconde couche d'oxyde (130, 131, 133), au niveau d'un croisement d'une ligne et d'une colonne d'adressage du transistor (100) formées par au moins deux niveaux de métallisation (136, 138) du transistor (100) disposés dans la seconde couche d'oxyde (130, 131, 133).
11. Matrice active (1000, 2000, 3000) selon l'une des revendications précédentes, dans laquelle le substrat au moins partiellement transparent (146) est à base de silice fondue.30
12. Dispositif d'affichage électronique transmissif de type LCD, comportant une matrice active (1000, 2000, 3000) selon l'une des revendications 1 à 11.
13. Procédé de réalisation d'une matrice active (1000, 2000, 3000) d'un dispositif d'affichage électronique à cristaux liquides transmissif, comportant au moins les étapes de, pour un pixel : a) réalisation d'au moins un transistor MOS (100) sur un substrat de type semi-conducteur sur isolant comportant une couche de semi-conducteur (106) disposée contre une première couche à base d'au moins un matériau diélectrique (104), b) dépôt d'au moins un oxyde (130) sur le transistor (100) et sur la couche de semi-conducteur (106), c) réalisation d'au moins un écran de protection lumineuse (139) à base d'un matériau 20 réfléchissant et/ou de densité optique supérieure à environ 2 sur l'oxyde (130) déposé au cours de l'étape b) tel que l'écran de protection lumineuse (139) soit disposé en regard du transistor (100), d) dépôt d'au moins un oxyde (133) sur 25 l'écran de protection lumineuse (139) et sur l'oxyde (130) déposé au cours de l'étape b), les oxydes (130, 133) déposés aux étapes b) et d) formant une seconde couche d'oxyde dans laquelle est disposé l'écran de protection lumineuse (139), 30 e) collage moléculaire entre un substrat au moins partiellement transparent (146) et la première 10 15couche diélectrique (104) ou la seconde couche d'oxyde (130, 133).
14. Procédé selon la revendication 13, dans lequel l'étape c) de réalisation de l'écran de protection lumineuse (139) est obtenue par la mise en oeuvre d'étapes de réalisation d'au moins un premier (136) et d'un second (138) niveaux de métallisation du transistor (100), au moins une portion métallique du second niveau de métallisation formant au moins en partie l'écran de protection lumineuse (139), et comportant en outre, avant la réalisation du second niveau de métallisation (138), une étape de dépôt d'un oxyde (131) sur le premier niveau de métallisation (136), l'étape d) réalisant également un dépôt d'oxyde (133) sur le second niveau de métallisation (138), les premier (136) et second (138) niveaux de métallisation étant disposés dans la seconde couche d'oxyde (130, 131, 133) formée en outre par l'oxyde (131) déposé sur le premier niveau de métallisation (136).
15. Procédé selon l'une des revendications 13 ou 14, comportant en outre, entre l'étape b) et l'étape c), et/ou entre l'étape d) et l'étape e), une étape planarisation mécano-chimique de l'oxyde déposé (130, 133).
16. Procédé selon l'une des revendications 13 à 15, comportant en outre, après l'étape e) réalisant un collage moléculaire entre le substrat aumoins partiellement transparent (146) et la seconde couche d'oxyde (130, 131, 133), les étapes de : - dépôt d'une couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 sur la première couche de diélectrique (104), gravure de la couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2, formant au moins un second écran de protection lumineuse (144) disposé en regard du transistor (100) et tel que le transistor (100) soit disposé entre le premier (139) et le second écrans de protection lumineuse (144), - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse (144) et sur des portions de la première couche diélectrique (104) non recouvertes par le second écran de protection lumineuse (144).
17. Procédé selon l'une des revendications 13 à 15, comportant en outre, entre l'étape d) de dépôt d'oxyde (133) et l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent (146) et la première couche diélectrique (104), les étapes de : - collage d'un second substrat semi-conducteur (142) sur l'oxyde (133) déposé au cours de l'étape d), - dépôt d'une couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 sur la première couche de diélectrique (104),- gravure de la couche de matériau réfléchissant et/ou de densité optique supérieure à environ 2 formant au moins un second écran de protection lumineuse (144) disposé en regard du transistor (100) et tel que le transistor (100) soit disposé entre le premier (139) et le second (144) écrans de protection lumineuse, - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse (144) et sur des portions de la première couche diélectrique (104) non recouvertes par le second écran de protection lumineuse (144) ; et après l'étape e), une étape de retrait du second substrat semi-conducteur (142).
18. Procédé selon l'une des revendications 13 à 15, comportant en outre, lorsque le substrat de type semi-conducteur sur isolant comporte en outre une couche massive de semi-conducteur (102) et une couche (103) à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 disposée entre la couche massive de semi-conducteur (102) et la première couche diélectrique (104), après l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent (146) et la seconde couche d'oxyde (130, 131, 133), les étapes de : - retrait de la couche massive de semi-conducteur (102), - gravure de la couche (103) de matériau réfléchissant et/ou de densité optique supérieure à environ 2, formant au moins un second écran deprotection lumineuse (144) disposé en regard du transistor (100) et tel que le transistor (100) soit disposé entre le premier (139) et le second (144) écrans de protection lumineuse, - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse (144) et sur des portions de la première couche diélectrique (104) non recouvertes par le second écran de protection lumineuse (144).
19. Procédé selon l'une des revendications 13 à 15, comportant en outre, lorsque le substrat de type semi-conducteur sur isolant comportant en outre une couche massive de semi-conducteur (102) et une couche (103) à base d'un matériau réfléchissant et/ou de densité optique supérieure à environ 2 disposée entre la couche massive de semi-conducteur (102) et la première couche diélectrique (104), entre l'étape d) de dépôt d'oxyde (133) et l'étape e) réalisant un collage moléculaire entre le substrat au moins partiellement transparent (146) et la première couche diélectrique (104), les étapes de : - collage d'un second substrat semi-conducteur (142) sur l'oxyde (133) déposé au cours de l'étape d), - retrait de la couche massive de semi-conducteur (102), - gravure de la couche (103) de matériau réfléchissant et/ou de densité optique supérieure à environ 2 formant au moins un second écran de protection lumineuse (144) disposé en regard dutransistor (100) et tel que le transistor (100) soit disposé entre le premier (139) et le second (144) écrans de protection lumineuse, - dépôt d'au moins un matériau diélectrique sur le second écran de protection lumineuse (144) et sur des portions de la première couche diélectrique (104) non recouvertes par le second écran de protection lumineuse (144) ; et après l'étape e), une étape de retrait du second substrat semi-conducteur (142).
20. Procédé selon l'une des revendications 13 à 19, comportant en outre, après l'étape e) de collage moléculaire, une étape de dépôt d'au moins une couche de matériau électriquement conducteur et transparent contre la seconde couche d'oxyde (130, 131, 133) lorsque le substrat au moins partiellement transparent (146) est collé moléculairement à la première couche diélectrique (104), ou contre la première couche diélectrique (104) lorsque le substrat au moins partiellement transparent (146) est collé moléculairement à la seconde couche d'oxyde (130, 131, 133), et une étape de gravure de ladite couche de matériau électriquement conducteur et transparent formant ainsi une électrode de pixel (150).
21. Procédé de réalisation d'un dispositif d'affichage électronique transmissif de type LCD, comportant au moins la mise en oeuvre d'un procédé de réalisation d'une matrice active (1000, 2000, 3000) selon l'une des revendications 13 à 20.
FR0852175A 2008-04-02 2008-04-02 Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active. Pending FR2925180A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0852175A FR2925180A1 (fr) 2008-04-02 2008-04-02 Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0852175A FR2925180A1 (fr) 2008-04-02 2008-04-02 Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active.

Publications (1)

Publication Number Publication Date
FR2925180A1 true FR2925180A1 (fr) 2009-06-19

Family

ID=40010933

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0852175A Pending FR2925180A1 (fr) 2008-04-02 2008-04-02 Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active.

Country Status (1)

Country Link
FR (1) FR2925180A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757445A (en) * 1990-12-31 1998-05-26 Kopin Corporation Single crystal silicon tiles for display panels
US6043800A (en) * 1990-12-31 2000-03-28 Kopin Corporation Head mounted liquid crystal display system
US20040135940A1 (en) * 2002-10-31 2004-07-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
US20040171199A1 (en) * 2002-02-18 2004-09-02 Industrial Technology Research Institute Method of forming a thin film transistor on a transparent plate
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757445A (en) * 1990-12-31 1998-05-26 Kopin Corporation Single crystal silicon tiles for display panels
US6043800A (en) * 1990-12-31 2000-03-28 Kopin Corporation Head mounted liquid crystal display system
US20040171199A1 (en) * 2002-02-18 2004-09-02 Industrial Technology Research Institute Method of forming a thin film transistor on a transparent plate
US20040135940A1 (en) * 2002-10-31 2004-07-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same

Similar Documents

Publication Publication Date Title
EP0524067B1 (fr) Structure d'écran à cristal liquide, à matrice active et à haute définition
US6232142B1 (en) Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
KR20020075286A (ko) 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법
US20030057489A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, electrooptic device and electronic apparatus
EP1873836B1 (fr) Capteur d'images eclairé par la face arrière
FR2890236A1 (fr) Procede de fabrication de circuits en couches minces en silicium amorphe et polycristallin
FR2702882A1 (fr) Procédé de fabrication de transistors à couches minces étagés directs.
FR2754377A1 (fr) Ecran de visualisation a matrice active
EP2697825B1 (fr) Procédé de fabrication d'un dispositif opto-microélectronique
WO2011039907A1 (fr) Dispositif à semiconducteur et procédé pour sa fabrication
EP1567911B1 (fr) Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice
FR2925180A1 (fr) Matrice active d'un dispositif d'affichage a cristaux liquides transmissif et procede de realisation d'une telle matrice active.
JP4666277B2 (ja) 電気光学装置の製造方法
JP4366953B2 (ja) 複合半導体基板の製造方法
EP0819263A1 (fr) Procede de fabrication de matrice active tft pour ecran de systeme de projection
JP4366954B2 (ja) 複合半導体基板の製造方法
EP2677361B1 (fr) Panneau constitué d'une matrice de cellules à cristaux liquides destiné à être utilisé dans un nanoprojecteur
WO2007135000A1 (fr) Circuit integre d'affichage matriciel avec espaceur integre et procede de fabrication
EP2720083B1 (fr) Procédé amélioré d'interconnexion pour micro-imageur
WO1997005656A1 (fr) Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran
JP4366983B2 (ja) 複合半導体基板の製造方法
JP2003142667A (ja) 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP2005158934A (ja) 複合半導体基板、複合半導体基板の製造方法、電気光学装置用基板、電気光学装置および電子機器
JP2008124104A (ja) 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP2009117455A (ja) 半導体装置の製造方法、電気光学装置の製造方法、電子機器の製造方法、半導体装置、電気光学装置および電子機器