FR2904131A1 - Appareil electronique capable d'emettre des donnees a un moment predetermine independamment du contenu de donnees d'entree - Google Patents

Appareil electronique capable d'emettre des donnees a un moment predetermine independamment du contenu de donnees d'entree Download PDF

Info

Publication number
FR2904131A1
FR2904131A1 FR0756544A FR0756544A FR2904131A1 FR 2904131 A1 FR2904131 A1 FR 2904131A1 FR 0756544 A FR0756544 A FR 0756544A FR 0756544 A FR0756544 A FR 0756544A FR 2904131 A1 FR2904131 A1 FR 2904131A1
Authority
FR
France
Prior art keywords
data
time
processing
flag
processing means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0756544A
Other languages
English (en)
Other versions
FR2904131B1 (fr
Inventor
Hironori Sato
Masayuki Imanishi
Yasuhiko Satoh
Shusuke Aoki
Satoshi Osanai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Soken Inc
Original Assignee
Denso Corp
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nippon Soken Inc filed Critical Denso Corp
Publication of FR2904131A1 publication Critical patent/FR2904131A1/fr
Application granted granted Critical
Publication of FR2904131B1 publication Critical patent/FR2904131B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Debugging And Monitoring (AREA)
  • Image Processing (AREA)

Abstract

Un appareil électronique de structure simple peut émettre des données de façon sûre après l'écoulement d'une durée prédéterminée à partir d'un moment auquel un traitement de données appliquées en entrée est commencé, même si un temps de traitement des données appliquées en entrée varie avec le contenu des données. Il comporte un premier moyen de traitement (1A) qui traite des données d'entrée afin d'obtenir une certaine quantité de données intermédiaires; un deuxième moyen de traitement (1B) qui traite les données intermédiaires; un moyen de sortie (1C) et un moyen de commande temporelle (1D) pour commander le moment d'émission des données de sortie en utilisant un drapeau reflétant une durée d'exécution variable du premier moyen de traitement (1A).

Description

~~~~~ '~~ ' DU CONTENU DE DONNEES D'ENTREE La présente invention concerne
un appareil électronique de structure simple qui peut émettre des données de façon sûre au bout d'un intervalle de temps prédéterminé à partir d'un moment auquel un traite-ment de données appliquées en entrée est commencé, même si le temps de traitement de données des données d'entrée varie avec le contenu des données.
0 De façon classique, divers appareils électroniques utilisant des microprocesseurs sont connus publiquement. On connaît par exemple le dispositif proposé dans la Publication de Brevet du Japon Ouverte à l'Examen du Public n 1982-150048. Le dispositif est constitué d'une manière selon laquelle un temporisateur, un circuit de commande de tempo- 15 risateur ou autres sont connectés à un microprocesseur, et le microprocesseur peut fonctionner correctement, conjointement à un programme d'utilisateur et un programme de commande de débogage. De plus, dans la Publication de Brevet du Japon Ouverte à l'Examen du Public W' 1982-203101. le dispositif est constitué d'une manière selon laquelle un regis- 20 tre à décalage, un compteur ou autres, sont connectés au microprocesseur, et les conditions de fonctionnement du microprocesseur peuvent être contrôlées en utilisant un petit nombre de broches externes. Dans un dispositif classique, on considère fondamentalement que des circuits simples tels qu'un temporisateur et un registre à déca- 25 /8Q8 sont connectés au microprocesseur, et on peut faire fonctionner le dispositif avec eux. Cependant, on ne considère pas que des circuits complexes tels qu'un circuit intégré de traitement d'image (Cl de traitement 2904131 ~~~~~ '~~ ' 2 d'image) sont connectés au microprocesseur pour es faire fonctionner. [)8O8 les circuits complexes mentionnés ci-dessus, un temps de traite- ment de données varie habituellement avec le contenu de données d'entrée. Cependant, lorsque le circuit est connecté au microprocesseur 5 pour le faire fonctionner, il est souvent exigé que l'émission de données émise ait lieu au bout d'un intervalle de temps prédéterminé à partir d'un moment auquel un traitement de données appliquées en entrée est commencé, globalement. Pour satisfaire à cette exigence, on considère un procédé dans lequel un dispositif temporisateur ou similaire, destiné à synchroniser le microprocesseur et le circuit en relation avec le traite-ment de données, est incorporé pour synchroniser le temps de traitement de données conformément à un temps écoulé indiqué par le temporisateur. Ceci n'est cependant pas la meilleure solution, lorsqu'on considère la complexité d'une structure de circuit qui fait que les tâches exigent plus de temps. Une autre solution pour répondre à cette exigence consiste à utiliser des dispositifs de mémoire dans lesquels des données de sortie peuvent être stockées, de façon qu'un microprocesseur lise les données au moment approprié. Cette solution n'est également pas satisfaisante, à cause d'une augmentation de coût. Dans cette situation, le marché exige le développement d'un circuit simple et d'un procédé approprié pour résoudre ces problèmes. La présente invention a été faite en considération des questions décrites ci-dessus. Un but de l'invention est de procurer un appareil élec- tronique de structure simple qui peut émettre des données de façon sûre au bout d'un intervalle de temps prédéterminé à partir d'un moment au-quel un traitement de données appliquées en entrée est commencé, même si un temps de traitement des données appliquées en entrée varie avec le contenu des données. Pour atteindre le but ci-dessus, la présente invention procure, selon un de ses aspects : Un appareil électronique capable d'émettre des données de sortie à un moment prédéterminé, comprenant un premier moyen de traite-ment pour effectuer un premier traitement de données sur des données d'entrée acquises, de façon à obtenir une certaine quantité de données intermédiaires; un deuxième moyen de traitement pour effectuer un 2904131 3 deuxième traitement de données sur les données intermédiaires obtenues par le premier moyen de traitement; un moyen de sortie pour émettre les données de sortie à un moment désiré; et un moyen de commande temporelle pour commander le moment désiré en utilisant un drapeau reflétant 5 une durée d'exécution variable pour le premier traitement de données. Conformément à la configuration décrite ci-dessus, le premier moyen de traitement émet les résultats traités comme une certaine quantité de données intermédiaires, après que le premier traitement de don-nées a été effectué en acquérant les données d'entrée, et le deuxième 10 moyen de traitement émet les résultats traités comme les données de sortie, après que le deuxième traitement de données a été effectué en acquérant les données intermédiaires émises par le premier moyen de traitement. Une durée d'exécution du premier traitement de données effectué par le premier moyen de traitement varie avec le contenu de don- 15 nées d'entrée, et une durée d'exécution du deuxième traitement de don-nées effectué par le deuxième moyen de traitement est déterminée par la quantité de données des données intermédiaires. De plus, un drapeau est introduit. Le drapeau est instauré à un moment auquel le premier moyen de traitement commence le premier traitement de données. Le drapeau 20 est restauré après l'écoulement d'une première durée de traitement, la première durée de traitement est déterminée en soustrayant d'une durée de traitement totale prédéterminée une durée exigée pour le deuxième traitement de données, et la durée de traitement totale prédéterminée est déterminée comme une durée entre le moment de début du premier trai- 25 tement de données et le moment auquel les données de sortie seront disponibles. La caractéristique de l'appareil électronique consiste en ce que le premier moyen de traitement suspend l'émission de données intermédiaires si le drapeau est instauré au moment de l'achèvement du premier traitement de données, et exécute l'émission des données intermédiaires à un moment auquel le drapeau est restauré. Ainsi, le premier moyen de traitement traite des données et le temps de traitement varie en fonction du contenu des données. Par exemple, en traitement d'image, des données d'image à traiter provenant 35 d'une caméra dépendent du type de source d'images. Les images de 2904131 4 source sont par exemple des images de véhicule, d'immeubles et d'autres objets. Les images varient de façon dynamique lorsque l'appareil est en fonctionnement pour acquérir les données d'image. Des changements dans le type d'images de source occasionnent des changements dans le 5 contenu de données d'image à traiter. Par conséquent, la durée de traitement dépendra des types d'images de source originales. De plus, le deuxième moyen de traitement traite des données et le temps de traitement est déterminé par une quantité de données, par exemple, comme dans un traitement de données ordinaire effectué par un 10 microprocesseur. Dans ce traitement, l'émission des données intermédiaires qui sont le résultat de traitement est suspendue si le traitement de données est terminé avant l'écoulement d'un temps de restauration (c'est-à-dire à un moment pendant lequel un drapeau est instauré) après que le premier moyen de traitement a commencé le premier traitement de 15 données. Ensuite, les données intermédiaires sont émises à un moment auquel un temps de restauration s'est écoulé (c'est-à-dire que le drapeau est restauré) à partir d'un moment auquel le premier moyen de traitement commence le premier traitement de données. Pour cette raison, un moment auquel le premier moyen de traitement émet les données intermé- 20 diaires est toujours un moment auquel le premier temps de traitement s'est écoulé à partir d'un moment auquel le traitement des données appliquées en entrée est commencé, même si le premier traitement de don-nées est terminé au cours du premier temps de traitement. De plus, les données intermédiaires sont une certaine quantité de données, et du fait 25 qu'une durée d'exécution du deuxième traitement de données effectué par le deuxième moyen de traitement est déterminée par la quantité de données des données intermédiaires, la durée d'exécution du deuxième traitement de données est toujours constante. Par conséquent, l'appareil électronique peut maintenir constant un temps entre le moment auquel un 30 traitement de données appliquées en entrée est commencé, et le moment auquel des données fournies en sortie sont émises, même si le premier traitement de données est terminé à un moment quelconque au cours du premier temps de traitement. En d'autres termes, des données émises peuvent être émises de façon sûre au bout d'un intervalle de temps pré- 35 déterminé à partir d'un moment auquel un traitement de données appli- 2904131 5 quées en entrée est commencé. De plus, le dispositif peut avoir une configuration simple, du fait qu'il est inutile d'installer un dispositif temporisateur ou similaire pour synchroniser le traitement de données. Selon l'invention, le deuxième moyen de traitement est donc 5 configuré pour émettre des données prédéterminées en tant que données de sortie, à un moment qui suit une durée exigée pour le deuxième traitement de données, lorsque le premier moyen de traitement n'émet pas de données intermédiaires à un moment auquel le drapeau est restauré. Le contenu des données prédéterminées est le même que le contenu de 10 données précédentes émises par le deuxième moyen de traitement. De préférence, le drapeau est établi dans une région de mémoire qui est utilisée pour exécuter les premier et deuxième traitements de données par les premier et deuxième moyens de traitement. Avantageusement de plus, le deuxième moyen de traitement a un moyen temporisateur pour 15 compter un temps écoulé; et le moyen temporisateur commence le comptage du temps écoulé lorsque le premier moyen de traitement commence le premier traitement de données, et le deuxième moyen de traitement restaure le drapeau lorsque le temps écoulé indiqué par le moyen temporisateur atteint la durée correspondant à la restauration. Le premier 20 moyen de traitement peut acquérir les données d'entrée pendant une du-rée prédéterminée; et lorsque le drapeau est instauré à un moment d'acquisition des données d'entrée, le premier moyen de traitement annule les données et continue à exécuter le premier traitement de données en cours d'exécution. Dans ce cas, le deuxième moyen de traitement ins- 25 taure le drapeau lorsque le premier moyen de traitement n'émet pas de données intermédiaires au moment où le drapeau est restauré, et le moyen temporisateur commence à compter le temps écoulé à un moment d'annulation des données d'entrée suivantes acquises, et le deuxième moyen de traitement restaure à nouveau le drapeau lorsque le temps 30 écoulé compté par le moyen temporisateur atteint la première durée de traitement. La suite de la description se réfère aux dessins annexés, dans lesquels : La figure 1 est un schéma synoptique montrant la configuration 35 d'ensemble d'un appareil électronique dans un mode de réalisation 2904131 ~~~~~ '~~ ' 6 conforme à la présente invention. La figure 2 est un diagramme temporel montrant des opérations à chaque instant de diverses unités qui composent l'appareil é18Ct[OOiqV8 d'un premier mode de réalisation.
5 La figure 3 est un schéma synoptique détaillé montrant la configuration d'ensemble d'un appareil électronique incluant des signaux de commande correspondant à la figure 1. La figure 4 est un schéma synoptique détaillé montrant la configuration d'ensemble d'un appareil électronique incluant des signaux de 10 commande dans un mode de réalisation modifié. La figure 5 est un organigramme montrant une séquence de traitement du circuit intégré de traitement d'image dans un premier mode de réalisation. Les figures 6 et 7 sont des organigrammes montrant une sé-15 quence de traitement du microprocesseur d'un premier mode de réalisation. Premier Mode de réalisation On décrit ci-après certains modes de réalisation de la présente invention. La figure est un schéma synoptique montrant la configuration 20 d'ensemble d'un appareil électronique dans le premier mode de réalisation cOnfO[Dl8à la présente invention. La figure 3eStUn schéma synoptique détaillé correspondant à la figure 1, incluant des signaux de commande principaux. L'appareil électronique du mode de réalisation est un dispositif de reconnaissance d'image incluant un circuit d'entrée 1, un 25 dispositif de mémoire 2, un circuit intégré de traitement d'image 3 (Cl de traitement d'image 3), un microprocesseur 4 et un circuit de sortie 5, et il acquiert un signal d'image émis par une caméra non illustrée, et effectue une reconnaissance d'image sur un objet filmé par la caméra. Comme représenté sur la figure 1, le circuit d'entrée 1 est par 30 exemple un circuit d'interface muni d'un convertisseur analogique - numérique (CODverUSS8urAJN), il reçoit un Sign8l d'image émis à une période prédéterminée T12 (ms) par la caméra non illustrée, pour convertir celui-ci en données numériques, et il crée des données d'image (données d'image appliquées en entrée), pour transférer ces données vers le Cl de 35 traitement d'image 3. Comme représenté sur la figure 3, dans ce cas, le 2904131 ~~~~~ '~~ ' 7 circuit d'entrée 1 émet également un signal d'acquisition montrant qu'il émet les données d'image vers le Cl de traitement d'image 3. Le signal d'acquisition est utilisé par le microprocesseur 4 qu'on décrira ultérieurement. De plus, le signal d'acquisition peut être émis directement vers le 5 microprocesseur 4. Le dispositif de mémoire 2 est par exemple une mémoire vive dynamique (DRAM), et il est utilisé comme une région de mémoire tempo-raire lorsque le Cl de traitement d'image 3 ou le microprocesseur 4 effectue un traitement de données. Le dispositif de mémoire 2 comporte en 10 outre un drapeau qui autorise et interdit le transfert de données à partir du Cl de traitement d'image 3 vers le microprocesseur 4. Le drapeau pré-cité montre qu'un transfert de données à partir du CI de traitement d'image 3 vers le microprocesseur 4 est interdit s'il est instauré à 1, et montre qu'un transfert de données à partir du Cl de traitement d'image 3 15 vers le microprocesseur 4 est autorisé s'il est restauré à o. Le fait de munir le dispositif de mémoire 2 d'un drapeau permet de simplifier la configuration du dispositif, et est donc préférable des points de vue de conception et de coût. Le drapeau dans un dispositif de mémoire constitue le moyen de commande temporelle ID mentionné sur la figure 3.
20 Le Cl de traitement d'image 3 est constitué d'un ordinateur connu de façon publique, il acquiert des données d'image pour effectuer une comparaison avec un seuil, et il crée des résultats de traitement sous la forme de données de comparaison avec un seuil qui consistent en une certaine quantité de données, pour les transférer vers le microproces- 25 G8ur4. La figure 5 montre un organigramme de ce traitement d'image. Le Cl de traitement d'image 3 acquiert des données d'image lorsque les données d'image sont transférées à partir du circuit d'entrée 1, si le drapeau incorporé dans le dispositif de mémoire 2 est restauré à O (Étapes 30 S1 à S3). Ensuite, il effectue une comparaison avec un seuil (Étape S7) pour juger si la luminance et la chromaticité de chaque pixel contenu dans es données d'image acquises dépassent ou non es valeurs de 8euil prédéterminées, et il crée les résultats de jugement sous la forme de données de comparaison avec un seuil (données intermédiaires) qui consistent en une certaine quantité de données (premier traitement de 2904131 ~~~~~ '~~ ' 8 données). De plus, le Cl de traitement d'image 3 émet vers le microprocesseur 4 un signal de début de traitement (Étape S6) montrant que le traitement est commencé, lorsqu'il commence la comparaison avec un seuil décrite ci-dessus. Une durée d'exécution de la comparaison avec un 5 seuil effectuée par le Cl de traitement d'image 3 varie avec le contenu des données d'image acquises à partir du circuit d'entrée 1. De plus, si le drapeau mentionné ci-dessus est instauré à 1, le Cl de traitement d'image 3 supprime des données d'image transférées à partir du circuit d'entrée (Étapes SI, S4, S5). 10 [}e plus, le Cl de traitement d'image 3 transfère vers {8 micro-processeur 4 les données de comparaison avec un seuil qui sont créées, si le drapeau incorporé dans le dispositif de mémoire 2 est restauré (Étapes S8, S9). Concrètement, Si le Cl de traitement d'image 3 crée des données de comparaison avec un seuil, il examine le drapeau incorporé 15 dans le dispositif de mémoire 2 (Étape S8). Si le drapeau est instauré à 1, le Cl de traitement d'image 3 juge que le transfert de données vers le microprocesseur 4 est interdit, et il suspend le transfert vers le microprocesseur 4 des données de comparaison avec un seuil qui sont créées, pour exécuter un traitement fictif 20 (Étapes S8, S10\. Ensuite, le Cl de traitement d'image 3 juge que le transfert de données vers le microprocesseur 4 est permis si le drapeau est restauré à o, puis il transfère vers le microprocesseur 4 les données de comparaison avec un seuil qui sont créées (Étapes S8, S9). De plus, le Cl de traitement d'image 3 émet le signal vers le microprocesseur 4 25 indépendamment d'un état du drapeau stocké dans le dispositif de mémoire 2 Si le signal d'acquisition est émis par le circuit d'entrée 1. De plus, le circuit d'entrée 1 et le Cl de traitement d'image 3 constituent le premier moyen de traitement 1A mentionné sur la figure 3. Le microprocesseur 4 est constitué d'un ordinateur connu publi-30 quement, et Si les données de comparaison avec un seuil (données in- termédiaires) sont transférées à partir du Cl de traitement d'image 3, il acquiert les données pour effectuer un traitement de reconnaissance d'image (deuxième traitement de données), et il reconnaît un objet filmé par une caméra pour créer des données de reconnaissance (données 35 émises). Les données de reconnaissance créées sont immédiatement 2904131 9 transférées vers le circuit de sortie 5. Un organigramme de ce traitement est représenté sur la figure 6 (Étapes S12 à S14). Une durée d'exécution du traitement de reconnaissance d'image effectué par le microprocesseur 4 est déterminée par une quantité des 5 données de comparaison avec un seuil et ne dépend pas d'un contenu des données de comparaison avec un seuil. De plus, le microprocesseur 4 instaure et restaure le drapeau incorporé dans le dispositif de mémoire 2. La séquence de traitement exécutée par le micro-ordinateur est représentée sur la figure 7.
10 Concrètement, si un signal de début de traitement est émis par le Cl de traitement d'image 3 (Étape S15), le microprocesseur 4 instaure à 1 le drapeau incorporé dans le dispositif de mémoire 2, pour interdire le transfert de données vers le microprocesseur 4 à partir du Cl de traite-ment d'image 3 (Étape S16) et il commence à compter un temps écoulé 15 en faisant démarrer un temporisateur interne 41 (Étape S17). Si le temps écoulé indiqué par le temporisateur interne 41 devient un temps prédéterminé E (ms) (premier temps de traitement, Étape S18), le microprocesseur 4 restaure à o le drapeau incorporé dans le dispositif de mémoire 2 et restaure le temporisateur interne 41 pour suspendre le fonctionne- 20 ment (Étapes S19, S20). La configuration du dispositif peut être simplifiée davantage en permettant au microprocesseur 4 d'instaurer et de restaurer le drapeau en utilisant le temporisateur interne 41. Cependant, si le drapeau est restauré à o et des données de 25 comparaison avec un seuil ne sont pas transférées à partir du Cl de traitement d'image 3, le microprocesseur 4 instaure à nouveau le drapeau, et transfère vers le circuit de sortie 5 les données de reconnaissance créées précédemment, après l'écoulement d'un temps exigé pour le traitement de reconnaissance d'image décrit ci-dessus. Ensuite, le micropro- 30 cesseur 4 fait démarrer le temporisateur interne 4 pour commencer à compter un temps écoulé si un signal d'acquisition est émis par le Cl de traitement d'image 3 (dans ce cas, du fait que le drapeau est instauré à 1, le Cl de traitement d'image 3 supprime des données d'image transférées à partir du circuit d'entrée 1). Ensuite, il restaure à nouveau le drapeau après l'écoulement d'un temps prédéterminé E (ms), et restaure le 2904131 ~~~~~ '~~ ' 10 temporisateur interne 41 pour suspendre le fonctionnement. Le microprocesseur 4 constitue le deuxième moyen de traitement 1B mentionné sur la figure 3. Le circuit de sortie 5 est connecté au réseau, non illustré, et s'il 5 acquiert des données de reconnaissance transférées à partir du micro-processeur 4, il émet les données vers le dispositif externe, non illustré, par l'intermédiaire du réseau. Le circuit de sortie 5 constitue le moyen de Sortie 1C mentionné sur la figure 3. Les organigrammes des figures 5 à 7 représentent une sé-10 quence de traitement fonctionnel des opérations décrites ci-dessus. On décrira ensuite les opérations détaillées de l'appareil électronique, iDC!U8Dt la séquence temporelle, en se référant au diagramme temporel représenté sur la figure 2. En premier lieu, on décrira les tracés Aè F dans le diagramme 15 temporel représenté sur la figure 2. Le Tracé A montre les conditions temporelles dans lequel le circuit d'entrée 1 acquiert un signal d'image émis par une caméra et convertit le signal en données d'image, pour transférer celles-ci. Une durée pendant laquelle le Tracé A est au niveau haut montre que le circuit d'entrée 1 convertit en données d'image le si- 20 gn8l d'image acquis à partir de la caméra, et transfère ces données vers le Cl de traitement d'image 3. On note ici que le signal d'image provenant de la caméra est émis vers le circuit d'entrée 1 à chaque période de 7-/2 (ms), et le signal est converti sous la forme des données d'image et est transféré vers le Cl de traitement d'image 3 c0OfO[O0énl8Dt à cette pé- 25 riode. Le Tracé B montre les conditions temporelles dans lesquelles le Cl de traitement d'image 3 acquiert les données d'image transférées à partir du circuit d'entrée 1 pour effectuer une comparaison avec un seuil. Une durée indiquée par un niveau haut sur le Tracé B montre que le C 30 de traitement d'image 3 est en train d'exécuter la comparaison avec un seuil. Les Tracés C et D sont les tracés concernant les opérations du microprocesseur 4. Le Tracé C montre les conditions temporelles d'une horloge de commande de fonctionnement dans le microprocesseur 4. Le 35 Tracé D montre les conditions temporelles dans lesquelles le micropro- 2904131 11 cesseur 4 acquiert des données de comparaison avec un seuil transférées à partir du Cl de traitement d'image 3, pour effectuer un traitement de reconnaissance d'image. Une durée indiquée par un niveau haut dans le Tracé D montre que le microprocesseur 4 est en train d'exécuter le 5 traitement de reconnaissance d'image. Le Tracé E montre les conditions temporelles dans lesquelles le circuit de sortie 5 émet maintenant vers un dispositif externe, par l'intermédiaire d'un réseau, des données de reconnaissance transférées à par-tir du microprocesseur 4. Une durée indiquée par un niveau haut dans le 10 Tracé E montre que le circuit de sortie 5 est en train d'émettre les don-nées de reconnaissance vers le dispositif externe. Le Tracé F est un tracé montrant les conditions temporelles d'instauration et de restauration du drapeau incorporé dans le dispositif de mémoire 2. Une durée indiquée par un niveau haut dans le Tracé F 15 montre que le drapeau est instauré à 1. Une durée indiquée par un ni-veau bas montre que le drapeau est restauré à 0. On décrira ensuite les opérations concrètes de l'appareil électronique à chaque moment. (0) Dans le temps allant de tO à t1, le circuit d'entrée 1 conver- 20 tit en données d'image un premier signal d'image émis par la caméra, et il transfère les données d'image vers le Cl de traitement d'image 3 (A). De plus, il émet un signal acquis vers le Cl de traitement d'image 3. (1) A tl, le Cl de traitement d'image 3 acquiert des données d'image transférées à partir du circuit d'entrée 1, pour commencer une 25 comparaison avec un seuil (B), et il émet un signal de début de traite-ment vers le microprocesseur 4. De plus, le Cl de traitement d'image 3 émet vers le microprocesseur 4 un signal d'acquisition qui est émis par le circuit d'entrée 1. Le microprocesseur 4 instaure le drapeau à 1 (F) en émettant le signal de début de traitement provenant du Cl de traitement 30 d'image 3, et il fait démarrer le temporisateur interne 41 pour commencer à compter un temps écoulé. De plus, le microprocesseur 4 n'effectue pas une opération pour l'émission du signal acquis provenant du Cl de traite-ment d'image 3. (2) Dans le temps allant de t2 à t3, le circuit d'entrée 1 conver-35 tit en données d'image un deuxième signal d'image émis par la caméra et 2904131 ~~~~~ '~~ ' 12 transfère !8Sdonnées d'image vers le Cl d8traitement d'image 3 (A). De plus, il émet un signal acquis vers le Cl de traitement d'image 3. A ce point, du fait que le drapeau est instauré à 1 (F), le Cl de traitement d'image 3 supprime les données d'image pour continuer la comparaison avec un seuil, et il émet vers le microprocesseur 4 un signal acquis qui provient du circuit d'entrée 1. Ceci perme au Cl de traitement d'image 3 de continuer la comparaison avec un seuil en cours d'exécution, même si de nouvelles données d'image sont transférées à partir du circuit d'entrée 1 pendant que la comparaison avec un seuil est en cours d'exécution. De 10 plus, le microprocesseur 4 n'effectue pas une opération pour l'émission d'un signal acquis provenant du Cl de traitement d'image 3. (3) A l'instant t4 (après l'écoulement d'un temps E (ms) à partir de l'instant U)' du fait que le temps écoulé indiqué p8[/8 temporisateur interne 41 devient E (ms), le microprocesseur 4 restaure le drapeau à o 15 (F). De plus, le Cl de traitement d'image 3 termine la comparaison avec un seuil commencée à l'instant tl et crée des données de comparaison avec un seuil (B). Dans ce cas, le Cl de traitement d'image 3 juge qu'un transfert de données vers le microprocesseur 4 est autorisé, du fait que le drapeau est restauré à o, et il transfère vers le microprocesseur 4 les 20 données de comparaison avec un S8uil qui sont créées. Le microprocesseur 4 acquiert les données de comparaison avec un seuil qui sont transférées à partir du Cl de traitement d'image 3, et il commence un traite-ment de reconnaissance d'image (D). (4) A l'instant t5, le microprocesseur 4 termine le traitement de 25 reconnaissance d'image commencé à l'instant t4, et il transfère vers le circuit de sortie 5 les données de reconnaissance créées (D). Le circuit de sortie 5 acquiert les données de reconnaissance transférées à partir du microprocesseur 4 (EL (5) Dans le temps allant de t5 à t6, le circuit de sortie 5 émet 30 vers un dispositif externe, par l'intermédiaire d'un réseau, les données de reconnaissance acquises ) d'image 3 acquiert des données d'image transférées à partir du circuit d'entrée 1, pour commencer la comparaison avec un seuil (B), et il émet 35 un SigD8l de début de traitement vers le microprocesseur 4. Le Cl de trai-2904131 ~~~~~ '~~ ' 13 tement d'image 3 émet en outre vers le microprocesseur 4 un signal acquis qui est émis par le circuit d'entrée 1. Le microprocesseur 4 instaure le drapeau à (F) en émettant le signal de début de traitement provenant du Cl de traitement d'image 3, et il faitdémarrer le temporisateur interne 5 41 pour commencer à compter le temps écoulé. De plus, le microprocesseur 4 n'effectue pas une opération pour l'émission d'un signal acquis provenant du CI de raitement d'image 3. (7) A !'iDSi8D~ t8, bien que le Cl de traitement d'image 3 termine la comparaison avec un seuil pour créer des données de comparaison 10 avec un seuil (B), il juge que le transfert des données de comparaison avec un seuil vers le microprocesseur 4 est interdit, du fait que le drapeau est instauré à 1 (F), et il suspend le transfert vers le microprocesseur 4 des données de comparaison avec un seuil qui sont créées, pour commencer un traitement fictif. 15 (8) A l'instant t9 (après qu'un temps de E (ms) s'est écoulé à partir de l'instant t7), le microprocesseur 4 restaure le drapeau à o (F) du fait que le temps écoulé indiqué p3[!0 temporisateur interne 41 devient E (ms). Le Cl de traitement d'image 3 juge que le transfert de données vers le microprocesseur 4 est autorisé, du fait que le drapeau est restauré à 20 U. et il termine le traitement fictif (B) pour transférer vers le microprocesseur 4 les données de comparaison avec un seuil. Le microprocesseur 4 acquiert les données de comparaison avec un seuil qui sont transférées à partir du Cl de traitement d'image 3, pour commencer un traitement de reconnaissance d'image (D). 25 (9) A l'instant t1 O, comme à l'instant t1 et à !'iOSL8Dt t7, le Cl de traitement d'image 3 acquiert des données d'image transférées à partir du circuit d'entrée 1, pour commencer une comparaison avec un seuil (B), et il émet un signal de début de traitement vers le microprocesseur 4. Le Cl de traitement d'image 3 émet en outre vers le microprocesseur 4 le 30 signal d'acquisition qui est émis par le circuit d'entrée 1. Le mOiCRJprOC8SSeUr4 instaure le drapeau à 1 en émettant un GigDBl de début de traite-ment vers le Cl de traitement d'image 3 (F), et il fait démarrer le t8[npOrisateU[iD{erne 41 pour commencer le comptage du temps écoulé. De plus, le microprocesseur n'effectue pas une opération pour l'émission du signal 35 d'acquisition provenant du Cl de traitement d'image 3. 2904131 14 (10) A l'instant t11 (après qu'un temps de E (ms) s'est écoulé à partir de l'instant t10), le microprocesseur 4 restaure le drapeau à o (F) du fait que le temps écoulé indiqué par le temporisateur interne 41 de-vient E (ms). Cependant, le Cl de traitement d'image 3 est encore en 5 train d'exécuter la comparaison avec un seuil (B), et des données de comparaison avec un seuil ne sont pas encore transférées vers le micro-processeur 4. Pour cette raison, le microprocesseur 4 instaure à nouveau le drapeau à 1 (F). (11). A l'instant t12 (après qu'un temps exigé pour que le mi- 10 croprocesseur 4 effectue un traitement de reconnaissance d'image s'est écoulé à partir de l'instant tl 1), le microprocesseur 4 transfère vers le circuit de sortie 5 les données de reconnaissance émises précédemment (D). Ceci permet au dispositif d'émettre de façon sûre les données de reconnaissance au bout d'un intervalle de temps prédéterminé après un 15 moment auquel une comparaison avec un seuil est commencée, même si un temps exigé pour que le Cl de traitement d'image 3 effectue une comparaison avec un seuil devient plus long que E (ms). De plus, dans ce cas, un brusque changement dans le contenu des données de reconnaissance émises par le circuit de sortie 5 peut être évité en transférant vers 20 le circuit de sortie 5 les données de reconnaissance créées précédemment. (12) A l'instant t13, bien que des données d'image soient transférées à partir du circuit d'entrée 1 (B), le Cl de traitement d'image 3 supprime les données d'image pour continuer une comparaison avec un 25 seuil, du fait que le drapeau est instauré à 1. De plus, il émet vers le microprocesseur 4 un signal acquis qui est émis par le circuit d'entrée 1. Le microprocesseur 4 fait démarrer le temporisateur interne 41 pour commencer à compter un temps écoulé, en recevant le signal d'acquisition provenant du Cl de traitement d'image 3, après que le drapeau a été ins- 30 Lauré à nouveau à l'instant t11. (13) A l'instant t14, le Cl de traitement d'image 3 termine une comparaison avec un seuil (B). Du fait que le drapeau est instauré à 1 à ce point (F), le Cl de traitement d'image 3 juge qu'un transfert vers le microprocesseur 4 des données de comparaison avec un seuil est interdit, 35 et suspend le transfert vers le microprocesseur 4 des données de corn- 2904131 ~~~~~ '~~ ' 15 paraison avec un seuil qui sont créées, pour commencer un traitement fictif (B). (14) A l'instant t15 (après qu'un temps de E s) s'est écoulé à partir de l'instant t13\' le microprocesseur 4 restaure le drapeau à o (F) 5 du fait que le temps écoulé indiqué par le temporisateur interne 41 de-vient E (ms). De plus, le Cl de traitement d'image 3 juge qu'un transfert vers le microprocesseur 4 est autorisé du fait que le drapeau est restauré à o, et il termine le traitement fictif (B) pour transférer vers le microprocesseur 4 es données de comparaison avec un seuil qui sont créées.
10 Ceci permet de fournir en sortie les données de comparaison avec un seuil qui sont les résultats de traitement de la comparaison avec un seuil exécutée par le Cl de traitement d'image 3, à la place des résultats de traitement correspondant aux données d'image supprimées. Le microprocesseur 4 acquiert les données de comparaison avec un seuil transférées 15 à partir du Cl de traitement d'image 3, pour commencer un traitement de reconnaissance d'image (D). Parconséquent, l'appareil électronique du premier mode de réalisation comporte le drapeau qui est instauré à si le Cl de traitement d'image 3 commence une comparaison avec un seuil, et est restauré à 0 20 Si un temps prédéterminé E (ms) s'écoule. Ensuite, le Cl de traitement d'image 3 suspend le transfert vers le microprocesseur 4 des données de comparaison avec un seuil, Si le drapeau est instauré à 1 à un moment auquel la comparaison avec un seuil est terminée, et le Cl 3 transfère les données vers le microprocesseur 4 si le drapeau est restauré à o. Ceci 25 permet à des données de reconnaissance d'être émises de façon sûre par le circuit de sortie 5 au bout d'un intervalle de temps prédéterminé après le début de la comparaison avec un seuil, même si une durée exigée pour la comparaison avec un seuil varie avec le contenu de données d'image. De plus, il est inutile d'installer un dispositif temporisateur ou similaire 30 pour synchroniser le traitement de données, ce qui permet au système d'avoir une configuration simple. Mode de réalisation modifié Le premier mode de réalisation peut être modifié de diverses manières, comme indiqué ci-après. Dans !'appareil électronique du premier mode de réalisation, le 2904131 16 Cl de traitement d'image 3 est mis en oeuvre en étant connecté au micro-processeur 4. Cependant, une multiplicité de circuits intégrés de traite-ment d'image peuvent être incorporés, comme représenté sur la figure 4. Dans ce cas, le microprocesseur 4 traitera des données de comparaison 5 avec un seuil émises par chacun des circuits intégrés de traitement d'image, en fonctionnant en mode multitâche. Dans ces modes de réalisation, on décrit l'appareil électronique qui émet des données de reconnaissance au bout d'un intervalle de temps prédéterminé à partir d'un moment auquel la comparaison de don- 10 nées d'image avec un seuil est commencée. L'appareil électronique n'est pas cependant pas limité seulement à celui de ces modes de réalisation. Tout appareil électronique peut avantageusement être utilisé s'il s'agit d'un appareil électronique consistant en une unité dans laquelle un temps de traitement varie avec le contenu de données d'entrée, et une unité ca- 15 pable de traiter en une durée prédéterminée les données émises par l'unité précitée.

Claims (9)

REVENDICATIONS
1. Appareil électronique capable d'émettre des données de sortie à un moment prédéterminé, caractérisé en ce qu'il comprend : un premier moyen de traitement (1A) pour effectuer un premier traitement de données sur des données d'entrée acquises, de façon à obtenir une certaine quantité de données intermédiaires; un deuxième moyen de traite-ment (1B) pour effectuer un deuxième traitement de données sur les don-nées intermédiaires obtenues par le premier moyen de traitement (1A); un moyen de sortie (1C) pour émettre les données de sortie à un moment désiré; et un moyen de commande temporelle (ID) pour commander le moment désiré en utilisant un drapeau reflétant une durée d'exécution variable pour le premier traitement de données.
2. Appareil électronique selon la revendication 1, caractérisé en ce que le premier moyen de traitement (1A) est configuré pour effectuer le premier traitement de données pendant une durée d'exécution qui varie avec le contenu des données d'entrée; le deuxième moyen de traitement (1B) est configuré pour effectuer le deuxième traitement de données pendant une durée d'exécution qui dépend d'une quantité des données intermédiaires; le drapeau est instauré lorsque le premier moyen de traite- ment (1A) commence le premier traitement de données, et est restauré à un moment auquel une durée prédéterminée s'est écoulée à partir du moment auquel le premier moyen de traitement (1A) commence le premier traitement de données; et le premier moyen de traitement (1A) sus-pend l'émission des données intermédiaires lorsque le drapeau est ins- tauré à l'achèvement du premier traitement de données, et le premier moyen de traitement (1A) exécute l'émission des données intermédiaires lorsque le drapeau est restauré.
3. Appareil électronique selon la revendication 2, caractérisé en ce que le drapeau est restauré à un moment qui suit l'écoulement d'une première durée de traitement; la première durée de traitement est déterminée en soustrayant d'une durée de traitement totale prédéterminée une durée exigée pour le deuxième traitement de données; et la durée de traitement totale prédéterminée est déterminée comme une durée entre un moment de début du premier traitement de données et un moment auquel les données de sortie seront disponibles. 2904131 18
4. Appareil électronique selon la revendication 2, caractérisé en ce que le deuxième moyen de traitement (1B) est configuré pour émettre des données prédéterminées en tant que données de sortie, à un moment qui suit une durée exigée pour le deuxième traitement de données, lors- 5 que le premier moyen de traitement (1A) n'émet pas de données intermédiaires à un moment auquel le drapeau est restauré.
5. Appareil électronique selon la revendication 4, caractérisé en ce que le contenu des données prédéterminées est le même que le conte-nu de données précédentes émises par le deuxième moyen de traitement 10 (1B).
6. Appareil électronique selon la revendication 3, caractérisé en que le drapeau est établi dans une région de mémoire (2) qui est utilisée pour exécuter les premier et deuxième traitements de données par les premier et deuxième moyens de traitement (1A, 1B). 15
7. Appareil électronique selon la revendication 2, caractérisé en ce que le deuxième moyen de traitement (1B) a un moyen temporisateur pour compter un temps écoulé; et le moyen temporisateur commence le comptage du temps écoulé lorsque le premier moyen de traitement (1A) commence le premier traitement de données, et le deuxième moyen de 20 traitement (1B) restaure le drapeau lorsque le temps écoulé indiqué par le moyen temporisateur atteint la durée correspondant à la restauration.
8. Appareil électronique selon la revendication 2, caractérisé en ce que le premier moyen de traitement (1A) acquiert les données d'entrée pendant une durée prédéterminée; et lorsque le drapeau est instauré à 25 un moment d'acquisition des données d'entrée, le premier moyen de traitement (1A) annule les données et continue à exécuter le premier traite-ment de données en cours d'exécution.
9. Appareil électronique selon la revendication 8, caractérisé en ce que le deuxième moyen de traitement (1B) instaure le drapeau lorsque 30 le premier moyen de traitement (1A) n'émet pas de données intermédiaires au moment où le drapeau est restauré, et le moyen temporisateur commence à compter le temps écoulé à un moment d'annulation des don-nées d'entrée suivantes acquises, et le deuxième moyen de traitement (1B) restaure à nouveau le drapeau lorsque le temps écoulé compté par 35 le moyen temporisateur atteint la première durée de traitement.
FR0756544A 2006-07-18 2007-07-17 Appareil electronique capable d'emettre des donnees a un moment predetermine independamment du contenu de donnees d'entree Expired - Fee Related FR2904131B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006196121A JP4745904B2 (ja) 2006-07-18 2006-07-18 電子装置

Publications (2)

Publication Number Publication Date
FR2904131A1 true FR2904131A1 (fr) 2008-01-25
FR2904131B1 FR2904131B1 (fr) 2012-09-14

Family

ID=38830902

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0756544A Expired - Fee Related FR2904131B1 (fr) 2006-07-18 2007-07-17 Appareil electronique capable d'emettre des donnees a un moment predetermine independamment du contenu de donnees d'entree

Country Status (4)

Country Link
US (1) US7814358B2 (fr)
JP (1) JP4745904B2 (fr)
DE (1) DE102007032750A1 (fr)
FR (1) FR2904131B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060136704A1 (en) * 2004-12-17 2006-06-22 International Business Machines Corporation System and method for selectively installing an operating system to be remotely booted within a storage area network
US20090198830A1 (en) * 2008-02-06 2009-08-06 Inventec Corporation Method of adjusting network data sending speed according to data processing speed at client
DE102009040839A1 (de) * 2008-09-30 2010-04-15 Carl Zeiss Microimaging Gmbh Peripherieschnittstelle, Datenstrom und Datenübertragungsverfahren

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833969B2 (ja) 1978-07-26 1983-07-23 株式会社デンソー デ−タ転送方式
JPS57150046A (en) 1981-03-12 1982-09-16 Nec Corp Data processing system
JPS57203161A (en) 1981-06-08 1982-12-13 Toshiba Corp One-chip microcomputer
JPS61194566A (ja) 1985-02-22 1986-08-28 Fujitsu Ltd ベクトルデ−タ参照制御方式
JP2985299B2 (ja) 1990-12-26 1999-11-29 日本電気株式会社 排他制御装置
US5878216A (en) 1995-05-01 1999-03-02 Intergraph Corporation System and method for controlling a slave processor
JP3310276B2 (ja) * 1997-06-19 2002-08-05 日本ビクター株式会社 画像信号符号化装置
JP3171178B2 (ja) * 1999-01-25 2001-05-28 日本電気株式会社 Mpeg動画像復号化装置
JP2000226152A (ja) 1999-02-04 2000-08-15 Konica Corp 処理装置の制御方法および処理装置並びに画像形成装置
US6762761B2 (en) 1999-03-31 2004-07-13 International Business Machines Corporation Method and system for graphics rendering using hardware-event-triggered execution of captured graphics hardware instructions
JP2002032233A (ja) * 2000-07-18 2002-01-31 Hitachi Ltd マルチスレッドシステムにおけるデータi/o処理方法
JP4276028B2 (ja) * 2003-08-25 2009-06-10 株式会社日立製作所 マルチプロセッサシステムの同期方法
EP1605354A1 (fr) 2004-06-10 2005-12-14 Deutsche Thomson-Brandt Gmbh Méthode et dispositif pour améliorer la synchronisation d'une unité de traitement des flux de données multimédia dans un environnement multifilière

Also Published As

Publication number Publication date
JP2008026996A (ja) 2008-02-07
DE102007032750A1 (de) 2008-01-24
JP4745904B2 (ja) 2011-08-10
FR2904131B1 (fr) 2012-09-14
US7814358B2 (en) 2010-10-12
US20080022147A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
EP3481048B1 (fr) Dispositif électronique d'enregistrement d'une image à l'aide de caméras multiples et son procédé de fonctionnement
US10367978B2 (en) Camera switching method and electronic device supporting the same
CN105812553A (zh) 一种快速拍照方法及移动终端
CN109922322A (zh) 拍照方法、图像处理器、拍照装置及电子设备
CN104811620B (zh) 一种对焦方法及对焦系统
FR2622989A1 (fr) Machine multiprocesseur reconfigurable pour traitement du signal
CN110475065A (zh) 图像处理的方法、装置、电子设备及存储介质
WO2022089479A1 (fr) Procédé et appareil de photographie et dispositif électronique
CN107615745A (zh) 一种拍照方法及终端
FR2904131A1 (fr) Appareil electronique capable d'emettre des donnees a un moment predetermine independamment du contenu de donnees d'entree
CN108833781A (zh) 图像预览方法、装置、终端及计算机可读存储介质
JP2022512125A (ja) 長時間露光画像を撮影するための方法及び電子デバイス
CN108810277A (zh) 拍照预览方法及装置
FR3047821A1 (fr) Procede et dispositif de gestion d'un appareil de commande
CN107911623A (zh) 自动拍照方法及电子设备
WO2023138393A1 (fr) Procédé et appareil de traitement d'objet, et dispositif électronique et support
CN109089042B (zh) 图像处理方式识别方法、装置、存储介质及移动终端
CN110401800A (zh) 图像处理方法、图像处理器、拍摄装置和电子设备
WO2022095906A1 (fr) Procédé de mise en correspondance de touches, dispositif électronique et système
FR2860891A1 (fr) Carte a circuit integre apte a transmettre automatiquement une information d'octet nul sans intervention de l'unite centrale
CN111131690A (zh) 智能拍照方法、智能终端及具有存储功能的装置
WO2022017244A1 (fr) Procédé d'installation d'applications et dispositif électronique
CN114841854A (zh) 图像处理方法、装置、设备及存储介质
CN112232287A (zh) 人脸识别方法和装置
FR2968436A1 (fr) Methode de determination des mouvements d'un objet a partir d'un flux d'images

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

ST Notification of lapse

Effective date: 20220305