FR2860891A1 - Carte a circuit integre apte a transmettre automatiquement une information d'octet nul sans intervention de l'unite centrale - Google Patents
Carte a circuit integre apte a transmettre automatiquement une information d'octet nul sans intervention de l'unite centrale Download PDFInfo
- Publication number
- FR2860891A1 FR2860891A1 FR0410581A FR0410581A FR2860891A1 FR 2860891 A1 FR2860891 A1 FR 2860891A1 FR 0410581 A FR0410581 A FR 0410581A FR 0410581 A FR0410581 A FR 0410581A FR 2860891 A1 FR2860891 A1 FR 2860891A1
- Authority
- FR
- France
- Prior art keywords
- time
- input
- block
- integrated circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0833—Card having specific functional components
- G07F7/084—Additional components relating to data transfer and storing, e.g. error detection, self-diagnosis
Abstract
Une carte à circuit intégré (100) de l'invention comporte un bloc d'entrée/sortie (140) pour recevoir des données de commande externes, une unité centrale (110) pour effectuer une tâche correspondant aux données de commande reçues et un bloc d'évaluation (160) pour évaluer si un temps de fonctionnement de l'unité centrale (110) a atteint un temps de référence après que la fourniture des données de commande externes se soit achevée, le bloc de commande (160) fonctionnant en réponse à une sortie du bloc d'évaluation (160) et effectuant une commande telle que la donnée de procédure soit fournie via le bloc d'entrée/sortie (140) sans intervention de l'unité centrale (110) chaque fois que le temps de fonctionnement de l'unité centrale atteint le temps de référence.
Description
2860891 1
La présente invention concerne de façon générale des cartes à circuits intégrés et plus précisément, des dispositifs intégrés qui transmettent automatiquement des informations au cours d'une période de temps d'attente de fonctionnement.
Une carte en matière plastique classique, telle qu'une carte magnétique portant un ruban magnétique, ne peut pas mémoriser une grande quantité de données et présente une sécurité insuffisante. Du fait des progrès réalisés dans la technologie des semiconducteurs, les dimensions des circuits intégrés (CI) diminuent sans cesse. Par conséquent, une carte à circuit intégré a été développée par intégration d'une carte de matière plastique et d'un circuit intégré, et est utilisée pour remplacer entièrement la carte magnétique classique. Comme une carte à circuit intégré peut stocker beaucoup plus de données, présente une meilleure sécurité et ne peut pas être facilement endommagée, la carte à circuit intégré peut non seulement fonctionner en tant que carte bancaire, mais également en tant que carte d'identification et/ou que carte d'assurance médicale, par exemple. Par conséquent, les cartes à circuits intégrés ou cartes à puces sont largement répandues.
Une carte à circuit intégré est une carte qui transmet et reçoit des données au moyen d'une interface définie conformément à la norme OSI 7816. Par exemple, des signaux électroniques et des protocoles de transmission de la carte à circuit intégré sont définis conformément à la norme OSI 7816-3. Avec le protocole de transmission de caractères en semi-duplex asynchrone défini par la norme OSI 7816-3, appelé ci-après "Protocole de transmission T=0", si un dispositif d'interface transmet une commande à une carte à circuit intégré, la carte à circuit intégré doit transmettre un octet de procédure au dispositif d'interface avant un certain temps donné appelé "temps d'attente de fonctionnement". Les octets de procédure 2860891 2 transmis par la carte comprennent les octets ACK, NUL, et SW1. En particulier, l'octet NUL est transmis par la carte à circuit intégré au dispositif d'interface afin d'obtenir un temps de fonctionnement supplémentaire lorsque le temps nécessaire pour traiter la commande reçue dépasse le temps d'attente de fonctionnement. Le dispositif d'interface remet à zéro un temporisateur mesurant un temps d'attente de fonctionnement lorsque l'octet NUL est transmis par la carte à circuit intégré, afin de remettre à zéro le temps d'attente de fonctionnement.
Dans le cas du protocole de transmission T=0 mentionné ci-dessus, la carte à circuit intégré doit transmettre l'octet NUL au dispositif d'interface avant que le temps mis pour traiter la commande d'entrée ne dépasse le temps d'attente de fonctionnement. Cela signifie qu'une unité centrale de traitement d'une carte à circuit intégré classique doit cesser d'exécuter la commande d'entrée courante afin de traiter une procédure destinée à transmettre l'octet NUL. Comme cela est bien connu, la carte à circuit intégré traite une commande conformément à un programme d'application. C'est pourquoi la procédure de transmission de l'octet NUL provoque un surplus de programmation. En outre, dans le cas où il est impossible d'interrompre l'exécution d'une commande d'entrée courante, la carte d'interface ne reçoit pas de réponse de la carte à circuit intégré en un temps inférieur au temps d'attente de fonctionnement et traite un état de communication courant en tant qu'erreur de communication. Par conséquent, une communication normale entre le dispositif d'interface et la carte à circuit intégré ne peut pas être effectuée.
Des modes de réalisation de l'invention concernent une carte à circuit intégré capable de transmettre automatiquement une information d'octet NUL sans intervention d'une unité centrale (CPU).
Selon un aspect de la présente invention, une carte à circuit intégré comporte un bloc d'entrée/sortie pour 2860891 3 recevoir des données de commande externes; une unité centrale de traitement pour effectuer une tâche correspondant aux données de commande reçues; un bloc d'évaluation pour évaluer si un temps de fonctionnement de l'unité centrale de traitement a atteint un temps de référence, une fois que la fourniture en entrée des données de commande externes est achevée; et un bloc de commande pour effectuer une opération en réponse à une sortie du bloc d'évaluation, le bloc de commande effectuant une commande telle que des données de procédure (par exemple un octet NUL) soient fournies par l'intermédiaire du bloc d'entrée/sortie sans intervention de l'unité centrale de traitement chaque fois que le temps de fonctionnement de l'unité centrale de traitement atteint le temps de référence.
Dans un exemple de mode de réalisation, le bloc d'évaluation fait passer le bloc d'entrée/sortie dans un mode de transmission lorsque le temps de fonctionnement de l'unité centrale de traitement atteint le temps de référence.
Dans un exemple de mode de réalisation, le bloc d'évaluation fait passer le bloc d'entrée/sortie dans un mode de réception lorsque la transmission des données de procédure se termine.
Dans un exemple de mode de réalisation, le bloc d'évaluation comprend: un circuit oscillateur configuré pour générer un signal d'horloge; un registre configuré pour stocker le temps de référence; un compteur configuré pour effectuer un comptage en synchronisme avec le signal d'horloge lorsque la fourniture en entrée des données de commande est achevée; et un comparateur pour évaluer si un temps compté par le compteur atteint le temps de référence. Le compteur est remis à zéro par une sortie du comparateur lorsque la fourniture en entrée des données de commande est achevée ou lorsque le temps compté par le compteur atteint le temps de référence. Le bloc d'évaluation comprend en 2860891 4 outre un circuit de commutation qui transfère le signal d'horloge vers le compteur lorsque la fourniture en entrée des données de commande est achevée.
Dans un mode particulier de réalisation, le bloc d'évaluation est en communication de signal avec l'unité centrale de traitement pour délivrer en sortie un signal indicateur indiquant si oui ou non un temps de fonctionnement de l'unité centrale de traitement atteint un temps de référence, après que la fourniture en entrée de données de commande s'est achevée.
Dans ce mode particulier de réalisation, la carte à circuit intégré comprend en outre un contrôleur DMA en communication de signal avec le bloc d'évaluation pour fonctionner en réponse au signal indicateur.
Dans ce mode particulier de réalisation, le contrôleur DMA demande le droit d'accéder par bus à l'unité centrale de traitement tout en recherchant l'octet NUL dans le registre en réponse au signal indicateur, et le contrôleur DMA permet l'envoi de données d'octet NUL via le bloc d'entrée/sortie sans intervention de l'unité centrale de traitement lorsque le droit d'accéder par bus est obtenu.
La présente invention propose également un procédé de mise en fonctionnement d'un dispositif à circuit intégré, comprenant les étapes consistant à évaluer si une réception d'une commande d'un dispositif d'interface est achevée; lorsqu'une réception de commande est achevée, mesurer un temps de fonctionnement d'une unité centrale de traitement pendant que l'unité centrale de traitement effectue une tâche; évaluer si oui ou non un temps mesuré atteint un temps de référence et, lorsque le temps mesuré atteint le temps de référence, transmettre une information d'octet NUL au dispositif d'interface sans intervention de l'unité centrale de traitement.
FR 04 10581 17.01.2005 2860891 5 Dans un mode particulier de réalisation du procédé, le dispositif d'interface remet à zéro un temps d'attente de fonctionnement en réponse à l'information d'octet NUL provenant de la carte à circuit intégré.
La présente invention propose aussi un système à carte, comprenant: un dispositif d'interface comportant un temporisateur pour mesurer un temps d'attente de fonctionnement; et une carte à circuit intégré pour répondre à une commande provenant du dispositif d'interface, le système à carte étant remarquable en ce que la carte à circuit intégré comprend: un registre configuré pour stocker une donnée d'octet NUL; un bloc d'entrée/sortie en communication de signal avec le registre pour recevoir des données de commande du dispositif d'interface; une unité centrale de traitement en communication de signal avec le bloc d'entrée/sortie pour effectuer une tâche correspondant aux données de commande reçues; un bloc d'évaluation en communication de signal avec l'unité centrale de traitement pour délivrer en sortie un signal indicateur indiquant si un temps de fonctionnement de l'unité centrale de traitement atteint un temps de référence après qu'une fourniture en entrée de données de commande s'est achevée; et un contrôleur DMA en communication de signal avec le bloc d'évaluation pour fonctionner en réponse au signal indicateur, le contrôleur DMA demandant le droit d'accéder par bus à l'unité centrale de traitement tout en recherchant la donnée d'octet NUL dans le registre en réponse au signal indicateur, et le contrôleur DMA permettant l'envoi de la donnée d'octet NUL via le bloc d'entrée/sortie sans intervention de l'unité centrale de traitement lorsque le droit d'accéder par bus est obtenu.
FR 04 10581 17.01.2005 2860891 6 Selon un aspect particulier de ce système à carte, le bloc d'évaluation fait passer le bloc d'entrée/sortie dans un mode de transmission lorsque le temps de fonctionnement de l'unité centrale de traitement atteint le temps de référence.
Selon un autre aspect particulier de ce système à carte, le bloc d'évaluation fait passer le bloc d'entrée/sortie dans un mode de réception lorsqu'une fourniture en sortie de la donnée d'octet NUL est achevée.
Dans un mode particulier de réalisation du système à carte, le bloc d'évaluation comprend: un circuit oscillateur configuré pour générer un signal d'horloge; un registre en communication de signal avec le circuit oscillateur, configuré pour stocker le temps de référence; un compteur en communication de signal avec le registre, configuré pour effectuer un comptage en synchronisme avec le signal d'horloge lorsqu'une fourniture en entrée des données de commande est achevée; et un comparateur en communication de signal avec le compteur pour comparer un temps compté par le compteur au temps de référence afin de générer le signal indicateur.
Selon un aspect particulier de ce système à carte, le compteur est remis à zéro par une sortie du comparateur lorsque la fourniture en entrée des données de commande est achevée ou lorsque le temps compté par le compteur atteint le temps de référence.
Selon un autre aspect particulier de ce système à carte, le bloc d'évaluation comprend en outre un circuit de commutation qui transfère le signal d'horloge vers le compteur lorsque la fourniture en entrée des données de commande est achevée.
Selon une caractéristique particulière, le circuit de commutation cesse de transférer le signal d'horloge au compteur FR 04 10581 17.01.2005 2860891 7 lorsqu'une réponse correspondant aux données de commande est envoyée.
Selon un aspect particulier de ce système à carte, le bloc d'évaluation comprend en outre un contrôleur du mode d'entrée/sortie qui fait passer le bloc d'entrée/sortie dans un mode de transmission en réponse au signal indicateur et dans un mode de réception lorsque la transmission de la donnée d'octet NUL est terminée.
Selon un aspect particulier du système à carte, le temps de référence est un temps d'attente de fonctionnement défini conformément à la norme OSI 7816 ou un temps plus court que le temps d'attente de fonctionnement.
Une meilleure compréhension de l'invention et d'un grand nombre des avantages qui lui sont associés ressortira clairement à la lecture de la description détaillée présentée ci-après en référence aux dessins annexés, dans lesquels des symboles de référence identiques peuvent indiquer des composants identiques ou semblables, et dans lesquels: la figure 1 est un schéma fonctionnel d'une carte à circuit intégré d'un exemple de mode de réalisation de l'invention; la figure 2 représente un schéma fonctionnel d'un bloc de commande de la figure 1 d'un exemple de mode de réalisation de l'invention; et la figure 3 représente un organigramme destiné à décrire une opération effectuée par une carte à circuit intégré d'un exemple de mode de réalisation d'une carte à circuit intégré.
Des modes de réalisation préférés de l'invention 30 seront décrits ciaprès de façon plus détaillée en référence aux dessins annexés.
La figure 1 représente un schéma fonctionnel d'une carte à circuit intégré d'un exemple de mode de réalisation de FR 04 10581 17.01.2005 2860891 8 l'invention. Une carte à circuit intégré 100 communique avec un dispositif d'interface 200 conformément au protocole de transmission T=0. La présente carte à circuit intégré 100 transmet automatiquement un octet NUL au dispositif d'interface 200 sans intervention d'une unité centrale de traitement, avant qu'un temps nécessaire pour traiter une commande provenant du dispositif d'interface 200 ne dépasse un temps d'attente de fonctionnement. Le dispositif d'interface 200 transmet une commande à la carte à circuit intégré 100 et mesure simultanément un temps d'attente de fonctionnement en utilisant un temporisateur FR 04 10581 17.01.2005 2860891 9 201. Si un octet NUL est reçu au cours du temps d'attente de fonctionnement, un processeur 202 du dispositif d'interface 200 réinitialise le temporisateur 201 puis recommence à mesurer le temps d'attente de fonctionnement.
La carte à circuit intégré 100 de l'invention, comme illustré sur la figure 1, comporte une unité centrale de traitement.110 (désignée.ciaprès CPU), une mémoire 120 pour stocker des programmes d'application devant être exécutés par la CPU 110, un registre de commande 130 et un bloc d'entrée/sortie 140 pour recevoir et délivrer des données, cela étant bien connu des spécialistes de la technique. Par conséquent, on n'en fournira pas de description supplémentaire.
Toujours à propos de la figure 1, la présente carte à circuit intégré 100 comprend en outre un registre 150, un bloc de commande 160 et un contrôleur d'accès direct à la mémoire (DMA) 170. Le registre 150 est configuré pour stocker un octet NUL. Le registre 150 peut être configuré pour stocker d'autres octets de. procédure au lieu de l'octet NUL. Lorsque la fourniture en entrée d'une commande provenant du dispositif d'interface 200 est achevée, le bloc de commande 160 évalue si oui ou non un temps nécessaire pour traiter une commande d'entrée atteint un temps de référence (c'est-à-dire un temps d'attente de fonctionnement ou une période plus courte que le temps d'attente de fonctionnement). Si le temps atteint le temps d'attente de fonctionnement, le bloc de commande 160 délivre au contrôleur DMA 170 un signal (par exemple un signal indicateur) indiquant qu'un temps de fonctionnement de la CPU 110 atteint le temps de référence. Le contrôleur DMA 170 demande le droit d'accéder par bus à la CPU 110 en réponse au signal provenant du bloc de commande. 160. Le contrôleur DMA 170 délivre l'octet NUL contenu dans le registre 150 au dispositif d'interface 200 via le bloc d'entrée/sortie 140 lorsque le droit d'accès par bus a été acquis.
2860891 10 Par conséquent, le dispositif ou la carte à circuit intégré 100 de l'invention transmet automatiquement un octet NUL au dispositif d'interface 200 sans intervention d'une unité centrale de traitement, avant que le temps nécessaire pour traiter une commande provenant du dispositif d'interface 200 ne dépasse un temps d'attente de fonctionnement.
La figure 2 est un schéma fonctionnel d'un bloc de commande de la figure 1 d'un exemple de mode de réalisation 10 de l'invention.
Un bloc de commande 160 de l'invention comporte un oscillateur 161, un commutateur 162, un registre à N bits 163, un compteur progressif.à N bits 164, un comparateur à N bits 165 et une unité de commande de mode d'entrée/sortie 166. L'oscillateur 161 génère un signal d'horloge de période donnée. La période ou la fréquence (par exemple de 100 MHz) du signal d'horloge peut être modifiée en fonction des exigences de l'application. Le commutateur 162 transfère le signal d'horloge de l'oscillateur 161 vers le compteur progressif à N bits 164 en réponse à un signal de commande START. Le signal de commande START est activé lorsque la fourniture en entrée d'une commande par le dispositif d'interface 200 se termine et est désactivé lorsque la transmission d'un octet de procédure associé à la commande d'entrée est achevée. Le signal de commande START peut être généré par utilisation d'un bit spécifique du registre de commande 130 de la figure 1. Par exemple, la CPU 110 peut modifier un bit spécifique du registre de commande 130 afin que le signal de commande START soit activé lorsque la réception de 'la commande se termine.
Le registre à N bits 163 est configuré pour stocker des données représentatives du temps de référence (par exemple une période de temps identique ou inférieure au temps d'attente de fonctionnement). Le compteur progressif à N bits 164 est remis à zéro par le signal de commande START et effectue un comptage en synchronisme avec un 2860891 11 signal d'horloge transféré via le commutateur 162. Plus précisément, le compteur progressif à N bits 164 compte à partir d'un instant où la carte à circuit intégré 100 reçoit une commande. Le compteur à N bits 165 détecte si un temps compté par le compteur 164 atteint le temps de référence stocké dans le registre à N bits 163. Lorsque le temps compté par le compteur 164 atteint le temps de référence, le compteur progressif à N bits 164 est mis à zéro par une sortie du comparateur à N bits 165. L'unité de commande de mode d'entrée/sortie 166 commande un mode de transmission/réception du bloc d'entrée/sortie 140 en réponse à une sortie du comparateur à N bits 165.
La figure 3 représente un organigramme destiné à décrire une opération effectuée par l'exemple de mode de réalisation de la carte à circuit intégré. Conformément à la norme OSI 7816, lorsqu'un dispositif d'interface 200 transmet une commande à une carte à circuit intégré 100, la carte à circuit intégré 100 traite une tâche correspondant à la commande fournie en entrée et répond avant un temps donné (appelé temps d'attente de fonctionnement). Si la tâche n'est pas achevée avant le temps d'attente de fonctionnement, la présente carte à circuit intégré 100 transfère un octet NUL en tant qu'octet de procédure au dispositif d'interface 200 afin de retarder le temps d'attente de fonctionnement.
Lorsqu'une commande provenant du dispositif d'interface 200 est reçue via le bloc d'entrée/sortie 140 (S100), la CPU 110 de la carte à circuit intégré 100 évalue si oui ou non la fourniture en entrée de la commande est achevée en utilisant un programme d'application stocké dans la mémoire 120 (S110). Si cela est le cas, la CPU 110 fonctionne conformément à la commande fournie en entrée, et un temps de fonctionnement de la CPU est simultanément mesuré (S120). Lorsque la commande fournie en entrée est achevée, un bit spécifique du registre de commande 130 est positionné à une valeur donnée (par exemple à 1) par la CPU 110, ce qui a pour effet d'activer le signal de commande START. Lorsque le signal de commande START est activé, le compteur progressif à N bits 164 est remis à zéro par le signal de commande activé START et le commutateur 162 transfère un signal d'horloge de l'oscillateur 161 au compteur progressif à N bits 164. Le compteur progressif à N bits 164 effectue un comptage en synchronisme avec le signal d'horloge provenant de l'oscillateur 161.
Le comparateur à N bits 165 compare un temps compté (ou une valeur comptée) par le compteur progressif 164 à un temps de référence (ou à la valeur d'un temps de référence) dans le registre à N bits 163 (S130). Le comparateur 165 évalue si le temps compté (ou la valeur. comptée) par le compteur progressif 164 atteint le temps de référence (ou la valeur du -temps de référence) dans le registre à N bits 163. Si cela est le cas, le contrôleur DMA 163 transfère l'octet NUL contenu dans le registre 150 au dispositif d'interface 200 via le bloc d'entrée/sortie 140 (S140).
Par exemple, lorsque le temps compté (ou_la valeur comptée) par le compteur progressif 164 atteint le temps de référence (ou la valeur du temps de référence) contenu dans le registre à N bits 163, l'unité de commande de mode d'entrée/sortie 166 fait passer le bloc d'entrée/sortie 140 dans un mode de transmission en réponse à une sortie du comparateur 165, et le contrôleur DMA 170 demande le droit d'accéder par bus à la CPU 110. Si le droit d'accéder par bus est obtenu, le contrôleur DMA 170 recherche l'octet NUL dans le registre 150 puis transmet l'octet NUL au dispositif d'interface 200 via le bloc d'entrée/sortie 140.
Le temporisateur 201 dans le dispositif d'interface 200 est remis à zéro par le processeur 202 qu'il comporte lorsque l'octet NUL est reçu de la carte à circuit intégré 100. Si la transmission de l'octet NUL au dispositif d'interface 200 est achevée, le bloc d'entrée/sortie 140 est mis dans un mode de réception par l'unité de commande de mode d'entrée/sortie 166.
2860891 13 Après cela, il est évalué si oui ou non une tâche est exécutée par la CPU 110 (S150). Si la tâche n'est pas achevée avant le temps d'attente de fonctionnement rétabli, les étapes S130, S140 et S150 sont répétées pour retarder le temps d'attente de fonctionnement. Si la tâche effectuée par la CPU 110 est achevée avant le temps d'attente de fonctionnement rétabli, la carte à circuit intégré 100 transmet un octet de procédure associé à la commande fournie en entrée au dispositif d'interface 200 (S160).
La carte à circuit intégré de cet exemple de mode de réalisation de l'invention effectue automatiquement une opération de transmission d'un octet NUL chaque fois qu'une commande est reçue. Cependant, la présente carte à circuit intégré peut effectuer sélectivement la transmission de l'octet NUL en tenant compte d'un temps de traitement d'une commande fournie en entrée. Par exemple, dans le cas de l'achèvement d'une tâche avant un temps plus court que le temps d'attente de fonctionnement, la CPU peut positionner un bit spécifique dans le registre 150 afin que la transmission de l'octet NUL ne soit pas effectuée. Dans le cas d'une tâche s'exécutant pendant un temps plus long que le temps d'attente de fonctionnement, comme décrit ci-dessus, la CPU peut positionner un bit spécifique dans le registre 150 afin que la transmission de l'octet NUL soit automatiquement effectuée.
La présente invention a été décrite à titre d'exemple en faisant référence à des modes de réalisation proposés à titre d'exemple et préférés. Cependant, il est à noter que le cadre de la présente invention n'est pas limité aux modes de réalisation divulgués. En effet, l'invention doit être considérée comme couvrant diverses modifications et des dispositifs semblables.
2860891 14
Claims (29)
1. Carte à circuit intégré (100), caractérisée en ce qu'elle comprend: un bloc d'entrée/sortie (140) pour recevoir des 5 données de commande externes; une unité centrale de traitement (110) en communication de signal avec le bloc d'entrée/sortie (140) pour effectuer une tâche correspondant aux données de commande reçues; un bloc d'évaluation en communication de signal avec l'unité centrale de traitement (110) pour évaluer si un temps de fonctionnement de l'unité centrale de traitement atteint un temps de référence, après que la fourniture en entrée des données de commande externes s'est achevée; et un bloc de commande (160) en communication de signal avec le bloc d'évaluation pour fonctionner en réponse à une sortie du bloc d'évaluation, dans lequel le bloc, de commande (160) effectue une commande telle que des données de procédure sont fournies en sortie via le bloc d'entrée/sortie (140) sans intervention de l'unité centrale de traitement (110) chaque fois que le temps de fonctionnement' de l'unité centrale de traitement (110) atteint le temps de référence.
2. Carte à circuit intégré (100) selon la revendication 1, caractérisée en ce que le bloc d'évaluation (160) fait passer le bloc d'entrée/sortie (140) dans un mode de transmission lorsque le temps de fonctionnement de l'unité centrale de traitement {110) atteint le temps de référence.
3. Carte à circuit intégré (100) selon la revendication 1, caractérisée en ce que le bloc d'évaluation (160) fait passer le bloc d'entrée/sortie (140) dans un mode de réception lorsque la transmission des données de procédure est terminée.
2860891 15
4. Carte à circuit intégré (100) selon la revendication 1, caractérisée en ce que les données de procédure comprennent un octet NUL.
5. Carte à circuit intégré (100) selon la 5 revendication 1, caractérisée en ce que le bloc d'évaluation (160) comprend: un circuit oscillateur (161) configuré pour générer un signal d'horloge; un registre (163) en communication de signal avec le 10 circuit oscillateur (161), configuré pour stocker le temps de référence; un compteur (164) en communication de signal avec le registre (163), configuré pour effectuer un comptage en synchronisme avec le signal d'horloge lorsqu'une fourniture en entrée des données de commande est achevée; et un comparateur (165) en communication de signal avec le compteur (164) pour évaluer si oui ou non un temps compté par le compteur atteint le temps de référence.
6. Carte à circuit intégré {100) selon la revendication 5, caractérisée en ce que le compteur (164) est remis à zéro par une sortie du comparateur (165) lorsque la fourniture en entrée des données de commande est achevée ou lorsque le temps compté par le compteur (164) atteint le temps de référence.
7. Carte à circuit intégré .(100) selon la revendication 5, caractérisée en ce que le bloc d'évaluation (160) comprend en outre un circuit de commutation (162) en communication de signal avec le compteur (164), qui transfère le signal d'horloge au compteur (164) lorsque la fourniture en entrée des données de commande est achevée.
8. Carte à circuit intégré (100) selon la revendication 7, caractérisée en ce que le circuit de commutation (162) cesse de transférer le signal d'horloge vers le compteur (164) lorsqu'une réponse correspondant aux données de commande est envoyée.
2860891 16
9. Carte à circuit intégré (100) selon la revendication 1, caractérisée en ce que le temps de référence est un temps d'attente de fonctionnement défini conformément à la norme 0SI 7816 ou un temps plus court que le temps d'attente de fonctionnement.
10. Carte à circuit intégré (100), caractérisée en ce qu'elle comprend: un registre (150) configuré pour stocker une donnée d'octet NUL; un bloc d'entrée/sortie {140) en communication de signal avec le registre (150) pour recevoir des données de commande de l'extérieur; une unité centrale de traitement (110) en communication de signal avec le bloc d'entrée/sortie (140) pour effectuer une tâche correspondant aux données de commande reçues; un bloc d'évaluation (160) en communication de signal avec l'unité centrale de traitement (110) pour délivrer en sortie un signal indicateur indiquant si oui ou non un temps de fonctionnement de l'unité centrale de traitement (110) atteint un temps de référence, après que la fourniture en entrée de données de commande s'est achevée; et un contrôleur DMA (170) en communication de signal 25 avec le bloc d'évaluation (160) pour fonctionner en réponse au signal indicateur, caractérisée en ce que le contrôleur DMA (170) demande le droit d'accéder par bus à l'unité centrale de traitement (110) tout en recherchant l'octet NUL dans le registre (150) en réponse au signal indicateur, et en ce que le contrôleur DMA (170) permet l'envoi de données d'octet NUL via le bloc d'entrée/sortie (140) sans intervention de l'unité centrale de traitement (110) lorsque le droit d'accéder par bus est obtenu.
11. Carte à circuit intégré (100) selon la revendication 10, caractérisée en ce que le bloc 2860891 17 d'évaluation (160) fait passer le bloc d'entrée/sortie (140) dans un mode de transmission lorsque le temps de fonctionnement de l'unité centrale de traitement (110) atteint le temps de référence.
12. Carte à circuit intégré (100) selon la revendication 10, caractérisée en ce que le bloc d'évaluation (160) fait passer le bloc d'entrée/sortie (140) dans un mode de réception lorsqu'une fourniture en sortie de la donnée d'octet NUL est achevée.
13. Carte à circuit intégré (100) selon la revendication 10, caractérisée en ce que le bloc d'évaluation (160) comprend: un circuit oscillateur (161) configuré pour générer un signal d'horloge; un registre (163) en communication de signal avec le circuit oscillateur (161), configuré pour stocker le temps de référence; un compteur (164) en communication de signal avec le registre (163), configuré pour effectuer un comptage en synchronisme avec le signal d'horloge lorsqu'une fourniture en entrée des données de commande est achevée; et un comparateur (165) en communication de signal avec le compteur (164) pour comparer un temps compté par le compteur au temps de référence afin de générer le signal indicateur.
14. Carte à circuit intégré (100) selon la revendication 13, caractérisée en ce que le compteur (164) est remis à zéro par une sortie du comparateur (165) lorsque la fourniture en entrée des données de commande est achevée ou lorsque le temps compté par le compteur (164) atteint le temps de référence.
15. Carte à circuit intégré (100) selon la revendication 13, caractérisée en ce que le bloc d'évaluation (160) comprend en outre un circuit de commutation (162) qui transfère le signal d'horloge au 2860891 18 compteur (164) lorsque la fourniture en entrée des données de commande est achevée.
16. Carte à circuit intégré (100) selon la revendication 15, caractérisée en ce que le circuit de commutation (162) cesse de transférer le signal d'horloge au compteur -(164) lorsqu'une réponse correspondant aux données de commande est envoyée.
17. Carte à circuit intégré (100) selon la revendication 15, caractérisée en ce que le bloc 1.0 d'évaluation (160) comprend en outre un contrôleur de mode d'entrée/sortie (130) qui fait passer le bloc d'entrée/sortie (140) dans un mode de transmission en réponse au signal indicateur et dans un mode de réception lorsque la transmission de la donnée d'octet NUL est terminée.
18. Carte à circuit intégré (100) selon la revendication 15, caractérisée en ce que le temps, de référence est un temps d'attente de fonctionnement défini conformément à la norme OSI 7816 ou un temps plus court que le temps d'attente de fonctionnement.
19. Procédé de mise en fonctionnement d'un dispositif à circuit intégré (100), caractérisé en ce qu'il comprend les étapes consistant à : évaluer (5110) si une réception d'une commande d'un 25 dispositif d'interface (200) est achevée; lorsqu'une réception de commande est achevée, mesurer (5120) un temps de fonctionnement d'une unité centrale de traitement (110) pendant que l'unité centrale de traitement effectue une tâche; évaluer (5130) si oui ou non un temps mesuré atteint un temps de référence; et lorsque le temps mesuré atteint le temps de référence, transmettre (S140) une information d'octet NUL au dispositif d'interface (200) sans intervention de l'unité centrale de traitement (110).
2860891 19
20. Procédé selon la revendication 19, caractérisé en ce que le dispositif d'interface (200) remet à zéro un temps d'attente de fonctionnement en réponse à l'information d'octet NUL provenant de la carte à circuit intégré (100).
21. Système à carte, caractérisé en ce qu'il comprend: un dispositif d'interface (200) comportant un temporisateur (201) pour mesurer un temps d'attente de 10 fonctionnement; et une carte à circuit intégré (100) pour répondre à une commande provenant du dispositif d'interface (200), caractérisé en ce que la carte à circuit intégré (100) comprend: un registre {150) configuré pour stocker une donnée d'octet NUL; un bloc d'entrée/sortie (140) en communication de signal avec le registre (150) pour recevoir des données de commande du dispositif d'interface (200) ; une unité centrale de traitement (110) en communication de signal avec le bloc d'entrée/sortie (140) pour effectuer une tâche correspondant aux données de commande reçues; un bloc d'évaluation (160) en communication de signal avec l'unité centrale de traitement (110) pour délivrer en sortie un signal indicateur indiquant si un temps de fonctionnement de l'unité centrale de traitement (110) atteint un temps de référence après qu'une fourniture en entrée de données de commande s'est achevée; et un contrôleur DMA (170) en communication de signal avec le bloc d'évaluation (160) pour fonctionner en réponse au signal indicateur, caractérisé en ce que le contrôleur DMA (170) demande le droit d'accéder par bus à l'unité centrale de traitement (110) tout en recherchant la donnée d'octet NUL dans le registre (150) en réponse au signal indicateur, et en ce 2860891 20 que le contrôleur DMA (170) permet l'envoi de la donnée d'octet NUL via le bloc d'entrée/sortie (140) sans intervention de l'unité centrale de traitement (110) lorsque le droit d'accéder par bus est obtenu.
22. Système de carte selon la revendication 21, caractérisé en ce que le bloc d'évaluation (160) fait passer le bloc d'entrée/sortie (140) dans un mode de transmission lorsque le temps de fonctionnement de l'unité centrale de traitement (110) atteint le temps de référence.
23. Système de carte selon la revendication 21, caractérisé. en ce que le bloc d'évaluation (160) fait passer le bloc d'entrée/sortie (140) dans un mode de réception lorsqu'une fourniture en sortie de la donnée d'octet NUL est achevée.
24. Système de carte selon la revendication 21, caractérisé en ce que le bloc d'évaluation (160) comprend: un circuit oscillateur (161) configuré pour générer un signal d'horloge; un registre (163) en communication de signal avec le 20 circuit oscillateur (161), configuré pour stocker le temps de référence; un compteur {164) en communication de signal avec le registre (163), configuré pour effectuer un comptage en synchronisme avec le signal d'horloge lorsqu'une fourniture en entrée des données de commande est achevée; et un comparateur (165) en communication de signal avec le compteur (164) pour comparer un temps compté par le compteur au temps de référence afin de générer le signal indicateur.
25. Système de carte selon la revendication 24, caractérisé en ce que le compteur (164) est remis à zéro par une sortie du comparateur (165) lorsque la fourniture en entrée des données de commande est achevée ou lorsque le temps compté par le compteur (164) atteint le temps de référence.
2860891 21
26. Système de carte selon la revendication 24, caractérisé en ce que le bloc d'évaluation (160) comprend en outre un circuit de commutation (162) qui transfère le signal d'horloge vers le compteur (164) lorsque la fourniture en entrée des données de commande est achevée.
27. Système de carte selon la revendication 26, caractérisé en ce que le circuit de commutation (162) cesse de transférer le signal d'horloge au compteur (164) lorsqu'une réponse correspondant aux données de commande est envoyée.
28. Système de carte selon la revendication 24, caractérisé en ce que le bloc d'évaluation (160) comprend en outre un contrôleur du mode d'entrée/sortie (130) qui fait passer le bloc d'entrée/sortie (140) dans un mode de transmission en réponse au signal indicateur et dans un mode de réception lorsque la transmission de la donnée d'octet NUL est terminée.
29. Système de carte selon la revendication 21, caractérisé en ce que le temps de référence est un temps d'attente de fonctionnement défini conformément à la norme OSI 7816 ou un temps plus court que le temps d'attente de fonctionnement.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030070309A KR100562505B1 (ko) | 2003-10-09 | 2003-10-09 | 중앙 처리 장치의 개입없이 널 바이트 정보를 자동적으로전송할 수 있는 집적회로 카드 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2860891A1 true FR2860891A1 (fr) | 2005-04-15 |
| FR2860891B1 FR2860891B1 (fr) | 2007-06-29 |
Family
ID=34374257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0410581A Expired - Fee Related FR2860891B1 (fr) | 2003-10-09 | 2004-10-07 | Carte a circuit integre apte a transmettre automatiquement une information d'octet nul sans intervention de l'unite centrale |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7172129B2 (fr) |
| KR (1) | KR100562505B1 (fr) |
| DE (1) | DE102004050039B4 (fr) |
| FR (1) | FR2860891B1 (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100736405B1 (ko) | 2005-09-28 | 2007-07-09 | 삼성전자주식회사 | Ｆｉｆｏ없이 ｄｍａ를 수행할 수 있는 반도체 장치와 상기반도체 장치의 데이터 처리방법 |
| DE102007050463A1 (de) | 2006-11-16 | 2008-05-21 | Giesecke & Devrient Gmbh | Verfahren zum Zugriff auf einen tragbaren Speicherdatenträger mit Zusatzmodul und tragbarer Speicherdatenträger |
| CN101965582B (zh) * | 2008-03-11 | 2013-07-24 | Nxp股份有限公司 | 集成电路卡 |
| AU2014269920A1 (en) * | 2013-05-22 | 2015-11-12 | Gimso Mobile Ltd. | Remote update of a portable storage device |
| US10664669B2 (en) | 2018-01-30 | 2020-05-26 | Idex Biometrics Asa | Device architecture |
| US10679020B2 (en) | 2018-01-30 | 2020-06-09 | Idex Biometrics Asa | Voltage regulation |
| JP7247125B2 (ja) * | 2020-01-22 | 2023-03-28 | 株式会社東芝 | マイクロコントローラ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010025882A1 (en) * | 2000-02-03 | 2001-10-04 | Charles Coulier | Conveying protocol units for portable electronic objects via a protocol for microcomputer peripherals |
| WO2003032244A1 (fr) * | 2001-10-10 | 2003-04-17 | Schlumberger Systemes | Gestion de transmission des multiplets dans une carte intelligente |
| US20030093609A1 (en) * | 2000-03-15 | 2003-05-15 | Nicolas Drabczuk | Method of communication between a smart card and a host station |
| US20030183691A1 (en) * | 2001-02-08 | 2003-10-02 | Markku Lahteenmaki | Smart card reader |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4575621A (en) * | 1984-03-07 | 1986-03-11 | Corpra Research, Inc. | Portable electronic transaction device and system therefor |
| AU675728B2 (en) * | 1993-02-17 | 1997-02-13 | Kabushiki Kaisha Ace Denken | Game house system utilizing storage medium |
| GB9306805D0 (en) | 1993-04-01 | 1993-05-26 | Jonhig Ltd | Smart card reader |
| JP3578220B2 (ja) * | 1994-06-15 | 2004-10-20 | トムソン コンシユーマ エレクトロニクス インコーポレイテツド | マイクロプロセッサの介入のないスマートカードメッセージ転送 |
| FR2740240B1 (fr) * | 1995-10-20 | 1997-11-21 | Gemplus Card Int | Lecteur de carte a puce |
| US6247644B1 (en) * | 1998-04-28 | 2001-06-19 | Axis Ab | Self actuating network smart card device |
| DE69913142T2 (de) * | 1998-06-26 | 2004-06-03 | Sagem Denmark A/S | Vorrichtung und verfahren zur sicheren informationsverarbeitung |
| JP4517502B2 (ja) * | 2000-12-12 | 2010-08-04 | ソニー株式会社 | Ｉｃカード、ｉｃカードシステムおよびデータ処理装置 |
| KR20020085273A (ko) | 2001-05-07 | 2002-11-16 | 크로스반도체기술 주식회사 | 스마트 카드 인터페이스 장치 및 방법 |
| JP2004038287A (ja) * | 2002-06-28 | 2004-02-05 | Toshiba Corp | 携帯可能電子媒体の発行システム及び発行方法と携帯可能電子媒体 |
-
2003
- 2003-10-09 KR KR1020030070309A patent/KR100562505B1/ko not_active IP Right Cessation
-
2004
- 2004-08-11 US US10/915,918 patent/US7172129B2/en not_active Expired - Fee Related
- 2004-10-07 DE DE102004050039A patent/DE102004050039B4/de not_active Expired - Fee Related
- 2004-10-07 FR FR0410581A patent/FR2860891B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010025882A1 (en) * | 2000-02-03 | 2001-10-04 | Charles Coulier | Conveying protocol units for portable electronic objects via a protocol for microcomputer peripherals |
| US20030093609A1 (en) * | 2000-03-15 | 2003-05-15 | Nicolas Drabczuk | Method of communication between a smart card and a host station |
| US20030183691A1 (en) * | 2001-02-08 | 2003-10-02 | Markku Lahteenmaki | Smart card reader |
| WO2003032244A1 (fr) * | 2001-10-10 | 2003-04-17 | Schlumberger Systemes | Gestion de transmission des multiplets dans une carte intelligente |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2860891B1 (fr) | 2007-06-29 |
| KR100562505B1 (ko) | 2006-03-21 |
| KR20050034400A (ko) | 2005-04-14 |
| US20050077363A1 (en) | 2005-04-14 |
| DE102004050039A1 (de) | 2005-05-12 |
| DE102004050039B4 (de) | 2010-08-05 |
| US7172129B2 (en) | 2007-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2463833B1 (fr) | Procédé et dispositif de contrôle d'exécution pour des fonctions internes et des applications protégées embarquées dans des cartes à microcircuits pour terminaux mobiles | |
| EP0272969B1 (fr) | Procédé et appareil programmable pour le transcodage de chaînes de caractères | |
| EP0889429B1 (fr) | Lecteur de cartes à puces à protocole de transmission rapide | |
| CN106412293B (zh) | 一种异物检测方法、装置及终端设备 | |
| FR2527358A1 (fr) | Moniteur du mode de fonctionnement d'un microcalculateur et procede de surveillance | |
| FR2740240A1 (fr) | Lecteur de carte a puce | |
| EP3317819A1 (fr) | Entité électronique et procédé mis en oeuvre dans une telle entité électronique | |
| FR2860891A1 (fr) | Carte a circuit integre apte a transmettre automatiquement une information d'octet nul sans intervention de l'unite centrale | |
| EP1205849A1 (fr) | Dispositif d'adaptation programmable pour protocoles de communication | |
| EP0027851A1 (fr) | Système pour commander la durée de l'intervalle de temps entre blocs de données dans un système de communication calculateur à calculateur | |
| WO2011160967A1 (fr) | Procede de gestion de la communication entre un dispositif electronique et un appareil de communication. | |
| EP1065626B1 (fr) | Gestion de la mémoire d'une carte à puce pour les modes d'économie d'énergie dans un téléphone mobile | |
| JP4533379B2 (ja) | チップカードまたはチップキーなどの携帯用オブジェクトのためのトランスミッションプロトコルの自動検出メソッド | |
| FR2717645A1 (fr) | Procédé et appareil de transmission de signaux par une ligne partagée. | |
| WO2022162289A1 (fr) | Procédé et dispositif d'adaptation d'une communication en champ proche | |
| FR2600190A1 (fr) | Procede pour diversifier une cle de base et pour authentifier une cle ainsi diversifiee comme ayant ete elaboree a partir d'une cle de base predeterminee, et systeme de mise en oeuvre | |
| FR2661269A1 (fr) | Cartes a circuits integres. | |
| EP1202181A1 (fr) | Contrôle d'accès à une mémoire intégrée avec un microprocesseur | |
| EP0441707B1 (fr) | Coupleur de bus série | |
| EP3660796A1 (fr) | Dispositif electronique comportant un bus d'interconnexion au format iso 7816 | |
| EP1573665B1 (fr) | Dspositif optimise de communication de donnees numeriques dans une carte a microcircuit | |
| EP4009180A1 (fr) | Procédé de réinitialisation d'un dispositif maître d'un système sur puce et système sur puce correspondant | |
| FR2900483A1 (fr) | Procede et dispositif de personnalisation d'une entite electronique portable | |
| FR3119284A1 (fr) | Procédé et dispositif de transfert de données en champ proche. | |
| EP2575050A1 (fr) | Procédé de communication avec une entité électronique portable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100630 |