FR2884646A1 - Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel - Google Patents

Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel Download PDF

Info

Publication number
FR2884646A1
FR2884646A1 FR0503894A FR0503894A FR2884646A1 FR 2884646 A1 FR2884646 A1 FR 2884646A1 FR 0503894 A FR0503894 A FR 0503894A FR 0503894 A FR0503894 A FR 0503894A FR 2884646 A1 FR2884646 A1 FR 2884646A1
Authority
FR
France
Prior art keywords
metal layer
dielectric material
level
capacitor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0503894A
Other languages
English (en)
Other versions
FR2884646B1 (fr
Inventor
Jean Christophe Giraudin
Sebastien Cremer
Philippe Delpech
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0503894A priority Critical patent/FR2884646B1/fr
Priority to US11/405,680 priority patent/US7479424B2/en
Publication of FR2884646A1 publication Critical patent/FR2884646A1/fr
Application granted granted Critical
Publication of FR2884646B1 publication Critical patent/FR2884646B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention porte sur un procédé de fabrication au sein d'un circuit intégré (CI) d'un condensateur ayant au moins deux tranchées capacitives (3a, 3b) s'étendant au sein d'un matériau diélectrique, caractérisé par le fait qu'on réalise une couche métallique (1a) noyée dans ledit matériau diélectrique, on grave le matériau diélectrique avec arrêt sur ladite couche métallique (1a) de façon à former lesdites tranchées (3a, 3b) et on dépose une couche de matériau conducteur formant l'électrode inférieure (4a) du condensateur, au moins sur les flancs desdites tranchées et au contact de ladite couche métallique (1a), ainsi qu'un circuit intégré comprenant un tel condensateur.

Description

au sein d'un matériau diélectrique. Ce procédé comprend la réalisation
d'une couche métallique noyée dans ledit matériau diélectrique, une gravure du matériau diélectrique avec arrêt sur ladite couche métallique de façon à former lesdites tranchées, puis le dépôt d'une
couche de matériau conducteur formant l'électrode inférieure du condensateur, au moins sur les flancs desdites tranchées et au contact de ladite couche métallique.
Selon un mode de mise en oeuvre, le procédé comprend en outre la formation au sein du matériau diélectrique d'une prise de contact s'appuyant sur une partie de ladite couche métallique.
Selon un autre mode de mise en oeuvre dans lequel le condensateur s'étend sur au moins deux niveaux d'interconnexions du circuit intégré, et ladite couche métallique noyée forme partie du niveau de métallisation d'un niveau d'interconnexion inférieur, le procédé comprend en outre la formation au sein du matériau diélectrique d'une prise de contact s'appuyant directement sur ladite électrode inférieure à un niveau d'interconnexion supérieur situé au-dessus dudit niveau d'interconnexion inférieur.
L'invention porte également sur un circuit intégré comprenant au moins un condensateur s'étendant au sein d'un matériau diélectrique, comprenant une couche métallique noyée dans ledit matériau diélectrique, au moins deux tranchées capacitives, dont les fonds s'appuient sur ladite couche métallique et une couche de matériau conducteur formant l'électrode inférieure du condensateur, située au moins sur les flancs desdites tranchées et au contact de ladite couche métallique.
Selon un mode de réalisation, le circuit intégré comprend, au sein du matériau diélectrique, une prise de contact s'appuyant sur une partie de ladite couche métallique.
Selon un autre mode de réalisation, le circuit intégré comprend le condensateur s'étendant sur au moins deux niveaux d'interconnexions du circuit intégré, ladite couche métallique noyée formant partie du niveau de métallisation d'un niveau d'interconnexion inférieur. Le circuit intégré comprend en outre, au sein du matériau diélectrique, une prise de contact s'appuyant directement sur ladite électrode inférieure à un niveau d'interconnexions supérieur situé au-dessus du niveau d'interconnexion inférieur.
D'autres objets, caractéristiques, aspects et avantages de l'invention apparaîtront encore plus clairement à la lecture de la description détaillée de modes de mise en oeuvre et de réalisation, nullement limitatifs, et des dessins annexés sur lesquels les figures 1 à 8 illustrent schématiquement les principales étapes d'un mode de mise en oeuvre d'un procédé de fabrication d'un condensateur tridimensionnel selon l'invention la figure 9 illustre un autre mode de réalisation du condensateur tridimensionnel selon l'invention.
La figure 1 représente un circuit intégré CI comprenant un substrat de silicium A, sur lequel a été déposée une couche de diélectrique B, sur laquelle repose plusieurs niveaux d'interconnexions C, D et E. Chaque niveau d'interconnexion comporte un niveau de métallisation formé de pistes métalliques et un niveau de vias, le tout enrobé dans un matériau diélectrique. La réalisation de chaque niveau d'interconnexion est classique et connue en soi. Dans l'exemple décrit ici, le niveau de métallisation M; du niveau d'interconnexion C comprend une couche de métal la. La couche la peut être en aluminium ou en cuivre. Le niveau de métallisation M;+, du niveau d'interconnexion D comprend une ligne d'interconnexion ou piste lb. Le niveau de métallisation M;+, du niveau d'interconnexions E comprend une ligne d'interconnexion ou piste 1c. Les lignes d'interconnexions la, lb, le des différents niveaux d'interconnexions C, D, E sont reliées entre elles par les vias Va, Vb, Vc ménagées dans les matériaux diélectriques 2a, 2b et 2c. Les niveaux d'interconnexions B, C, D et E peuvent incorporer des composants passifs.
La figure 2 illustre la réalisation de deux tranchées au sein du circuit intégré CI. Les deux tranchées 3a et 3b ont été réalisées de façon classique et connue en soi au sein des diélectriques intermétalliques 2a, 2b et 2c des niveaux C, D et E par photolithographie puis gravure. La gravure de ces tranchées s'arrête sur la couche métallique la.
La figure 3 illustre la formation classique, par exemple par dépôt, d'un empilement capacitif formé de 3 couches successives de métal 4a-isolant 4b-métal 4c. Les couches métalliques formant les électrodes peuvent être en TiN, W, TaN. La couche d'isolant peut être constituée de SiO2 ou d'un diélectrique tel que le Ta205, Al203, SiN, HfO2, High-K....
Cet empilement capacitif est notamment déposé sur les flancs des tranchées et dans le fond de celles-ci, de sorte que la couche métallique inférieure 4a vienne au contact de la couche métallique la. Cette couche métallique 4a est destinée à former l'électrode inférieure du condensateur.
La figure 4 illustre le remplissage des tranchées par un matériau conducteur 5, tel que W, TiN, Al, par exemple par dépôt.
Cette couche de matériau 5 permet de court-circuiter l'électrode supérieure 4c du condensateur et de réduire par conséquent la résistance d'accès. Par ailleurs, l'épaisseur de cette couche 5 est avantageusement choisie égale à celle des pistes métalliques du niveau correspondant de métallisation, c'est-à-dire le niveau Mi+3 situé au-dessus du niveau M;+2. La réalisation des vias est de ce fait facilitée: les vias Vdl et Vd2 réalisés ultérieurement (voir figure 8) débouchent simultanément sur cette couche métallique 5 (pour Vd2), ainsi que sur la piste métallique 9 (pour Vdl) situées au même niveau.
La figure 5 illustre le condensateur après la gravure des couches métalliques supérieures 5 et 4c de façon à former l'électrode supérieure dudit condensateur.
La figure 6 illustre le condensateur tridimensionnel après gravure simultanée du diélectrique 4b et de l'électrode inférieure 4a.
Cette gravure est avantageusement effectuée de manière à déporter légèrement le diélectrique 4b et l'électrode inférieure 4a sous-jacente par rapport aux couches métalliques 4c et 5 formant l'électrode supérieure, constituant la partie déportée P. On évite ainsi de courtcircuiter latéralement l'électrode inférieure et l'électrode supérieure du condensateur lors de la gravure ou de produire des fuites de courant entre les deux électrodes. La distance d entre l'extrémité de l'électrode supérieure 4c et 5 et l'extrémité de l'empilement du diélectrique 4b et de l'électrode inférieure 4a est par exemple de 0,5 5!lm.
On réalise ensuite de façon classique le niveau de métallisation M; +3 (figure 7) pour former notamment la piste 9 en contact avec le via Vc.
La figure 8 illustre la fin du procédé de réalisation du niveau d'interconnexions F par dépôt d'un diélectrique 2d. Un via Vd, est réalisé dans le prolongement des vias Vc, Vb, Va et des lignes d'interconnexions la, lb, le et 9. Un second via Vd2 est réalisé de manière à venir contacter la couche de métal 5 de l'électrode supérieure du condensateur. Des lignes d'interconnexions l0a et 10b sont ensuite réalisées au niveau de métal M;+4 sur les vias Vd, et Vd2.
La prise de contact sur l'électrode inférieure 4a s'effectue par les pistes 10a, 9, lc, lb, les vias Vd,, Vc, Vb, Va et la couche métallique la. La prise de contact sur l'électrode supérieure s'effectue par la piste 10b, le via Vd2 et la couche métallique 5.
Dans le mode de réalisation de la figure 9, la prise de contact sur l'électrode inférieure 4a s'effectue directement sur celle-ci et non pas par l'intermédiaire de la couche métallique la. A cet égard, le procédé de fabrication d'un tel condensateur ne comporte pas la réalisation des vias Va, Vb et Vc, ni celle des pistes lb, le et 9. La gravure simultanée du diélectrique 4b et de la couche 4a est effectuée de façon à obtenir une partie déportée P ayant une longueur d suffisante pour permettre la réalisation du via Vdl venant contacter la partie déportée de l'électrode inférieure 4a.
Alors que dans le mode de réalisation de la figure 8, la couche la avait également une fonction de prise de contact sur l'électrode inférieure, la fonction de la couche métallique la dans le mode de réalisation de la figure 9 est d'être une couche d'arrêt de gravure des tranchées et de court-circuit de l'électrode inférieure.

Claims (6)

REVENDICATIONS
1. Procédé de fabrication au sein d'un circuit intégré (CI) d'un condensateur ayant au moins deux tranchées capacitives (3a, 3b) s'étendant au sein d'un matériau diélectrique, caractérisé par le fait qu'on réalise une couche métallique (la) noyée dans ledit matériau diélectrique, on grave le matériau diélectrique avec arrêt sur ladite couche métallique (la) de façon à former lesdites tranchées et on dépose une couche de matériau conducteur formant l'électrode inférieure (4a) du condensateur, au moins sur les flancs desdites tranchées (3a, 3b) et au contact de ladite couche métallique (la).
2. Procédé selon la revendication 1, caractérisé par le fait qu'il comprend en outre la formation au sein du matériau diélectrique d'une prise de contact s'appuyant sur une partie de ladite couche métallique (la).
3. Procédé selon la revendication 1, caractérisé par le fait que le condensateur s'étend sur au moins deux niveaux d'interconnexions du circuit intégré, ladite couche métallique (la) noyée formant partie du niveau de métallisation d'un niveau d'interconnexion inférieur (Mi) et par le fait que le procédé comprend en outre la formation au sein du matériau diélectrique d'une prise de contact s'appuyant directement sur ladite électrode inférieure à un niveau d'interconnexions supérieur (Mi+3) situé au-dessus du niveau d'interconnexion inférieur (M;).
4. Circuit intégré comprenant au moins un condensateur s'étendant au sein d'un matériau diélectrique, comprenant une couche métallique (la) noyée dans ledit matériau diélectrique, au moins deux tranchées capacitives (3a, 3b), dont les fonds s'appuient sur ladite couche métallique (la) et une couche de matériau conducteur formant l'électrode inférieure (4a) du condensateur, située au moins sur les flancs desdites tranchées et au contact de ladite couche métallique (la).
5. Circuit intégré selon la revendication 4, caractérisé en ce qu'il comprend, au sein du matériau diélectrique, une prise de contact s'appuyant sur une partie de ladite couche métallique.
6. Circuit intégré selon la revendication 4, caractérisé en ce le condensateur s'étend sur au moins deux niveaux d'interconnexions du circuit intégré (CI), ladite couche métallique (la) noyée formant partie du niveau de métallisation d'un niveau d'interconnexion inférieur (Mi) et par le fait qu'il comprend en outre, au sein du matériau diélectrique, une prise de contact s'appuyant directement sur ladite électrode inférieure (4a) à un niveau d'interconnexions supérieur (Mi+3) situé au- dessus du niveau d'interconnexion inférieur (M;).
FR0503894A 2005-04-19 2005-04-19 Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel Expired - Fee Related FR2884646B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0503894A FR2884646B1 (fr) 2005-04-19 2005-04-19 Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
US11/405,680 US7479424B2 (en) 2005-04-19 2006-04-17 Method for fabricating an integrated circuit comprising a three-dimensional capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0503894A FR2884646B1 (fr) 2005-04-19 2005-04-19 Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel

Publications (2)

Publication Number Publication Date
FR2884646A1 true FR2884646A1 (fr) 2006-10-20
FR2884646B1 FR2884646B1 (fr) 2007-09-14

Family

ID=35406272

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0503894A Expired - Fee Related FR2884646B1 (fr) 2005-04-19 2005-04-19 Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel

Country Status (2)

Country Link
US (1) US7479424B2 (fr)
FR (1) FR2884646B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911993A1 (fr) * 2007-01-31 2008-08-01 St Microelectronics Sa Condensateur dans un circuit monolithique
FR2914498A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Sa Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
US7916449B2 (en) 2007-06-07 2011-03-29 Stmicroelectronics Sa Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005038219B4 (de) * 2005-08-12 2008-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren zum Herstellen derselben
US7608538B2 (en) * 2007-01-05 2009-10-27 International Business Machines Corporation Formation of vertical devices by electroplating
US8242551B2 (en) * 2009-03-04 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure for system-on-chip technology
US8716100B2 (en) * 2011-08-18 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
US11139367B2 (en) * 2018-10-30 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High density MIM capacitor structure
US11626475B2 (en) * 2019-06-14 2023-04-11 Intel Corporation Trench capacitor with extended dielectric layer
US11581254B2 (en) * 2020-10-13 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Three dimensional MIM capacitor having a comb structure and methods of making the same
FR3122415A1 (fr) 2021-04-29 2022-11-04 Thales Micro-commutateur RF à capacité structurée

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851870A (en) * 1994-12-09 1998-12-22 Lucent Technologies Inc. Method for making a capacitor
US6008083A (en) * 1995-10-27 1999-12-28 International Business Machines Corporation Precision analog metal-metal capacitor
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6441419B1 (en) * 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US20020163029A1 (en) * 2001-05-04 2002-11-07 Christoph Dirnecker Zero mask high density metal/insulator/metal capacitor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2956482B2 (ja) 1994-07-29 1999-10-04 日本電気株式会社 半導体記憶装置及びその製造方法
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6611014B1 (en) 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2001313379A (ja) 2000-04-28 2001-11-09 Nec Corp 半導体メモリの製造方法及び容量素子の製造方法
US6344964B1 (en) 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US6750113B2 (en) 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
KR100420122B1 (ko) 2001-07-21 2004-03-02 삼성전자주식회사 강유전체 메모리 장치 및 그 제조방법
US6452779B1 (en) 2002-03-25 2002-09-17 International Business Machines Corporation One-mask metal-insulator-metal capacitor and method for forming same
KR100471164B1 (ko) 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US6573587B1 (en) 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
JP2004152796A (ja) 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
US6713840B1 (en) 2003-02-27 2004-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal device structure inserted into a low k material and the method for making same
US6897501B2 (en) 2003-02-28 2005-05-24 Infineon Technologies Aktiengesellschaft Avoiding shorting in capacitors
US6876027B2 (en) 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence
US6936539B2 (en) 2003-09-24 2005-08-30 Micron Technology, Inc. Antireflective coating for use during the manufacture of a semiconductor device
US20050116276A1 (en) 2003-11-28 2005-06-02 Jing-Horng Gau Metal-insulator-metal (MIM) capacitor and fabrication method for making the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851870A (en) * 1994-12-09 1998-12-22 Lucent Technologies Inc. Method for making a capacitor
US6008083A (en) * 1995-10-27 1999-12-28 International Business Machines Corporation Precision analog metal-metal capacitor
US6441419B1 (en) * 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US6251740B1 (en) * 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US20020163029A1 (en) * 2001-05-04 2002-11-07 Christoph Dirnecker Zero mask high density metal/insulator/metal capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2911993A1 (fr) * 2007-01-31 2008-08-01 St Microelectronics Sa Condensateur dans un circuit monolithique
EP1953778A1 (fr) 2007-01-31 2008-08-06 St Microelectronics S.A. Condensateur dans un circuit monolithique
FR2914498A1 (fr) * 2007-04-02 2008-10-03 St Microelectronics Sa Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
EP1978544A1 (fr) * 2007-04-02 2008-10-08 Stmicroelectronics Sa Realisation de condesateurs MIM à 3 dimensions dans le dernier niveau de metal d'un circuit intégré
US7796372B2 (en) 2007-04-02 2010-09-14 Stmicroelectronics Sa Manufacture of 3 dimensional MIM capacitors in the last metal level of an integrated circuit
US7916449B2 (en) 2007-06-07 2011-03-29 Stmicroelectronics Sa Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures

Also Published As

Publication number Publication date
US20060234464A1 (en) 2006-10-19
FR2884646B1 (fr) 2007-09-14
US7479424B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
FR2884646A1 (fr) Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
FR2884645A1 (fr) Procede de realisation d'un circuit integre comprenant un condensateur
EP2816624B1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat
EP1365444B1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
FR2968130A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication
FR2968129A1 (fr) Dispositif semi-conducteur comprenant un condensateur et un via de connexion électrique et procédé de fabrication
EP1999786A2 (fr) Procede de realisation d'un transistor a effet de champ a grilles auto-alignees
EP2878002B1 (fr) Procédé pour la réalisation d'une capacité
EP1978544A1 (fr) Realisation de condesateurs MIM à 3 dimensions dans le dernier niveau de metal d'un circuit intégré
FR3086798A1 (fr) Structure de diode
US20190237402A1 (en) Method and structure to construct cylindrical interconnects to reduce resistance
FR2957717A1 (fr) Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle
FR2813145A1 (fr) Procede de fabrication d'un condensateur au sein d'un circuit integre, et circuit integre correspondant
US7521364B2 (en) Surface topology improvement method for plug surface areas
FR2890783A1 (fr) Circuit electronique integre incorporant un condensateur
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
FR3002685A1 (fr) Procede de realisation d'un dispositif microelectronique
FR2993397A1 (fr) Dispositif semi-conducteur comprenant un condensateur integre et procede de fabrication
WO2013135999A1 (fr) Procédé de réalisation de plaquettes semi-conductrices
EP0961318A1 (fr) Circuit intégré avec couche d'arrêt
FR2781603A1 (fr) Procede de formation d'une capacite sur un circuit integre
FR2672430A1 (fr) Structure de contact intercouches d'un dispositif a semiconducteur et procede de fabrication de celle-ci.
EP1011136A1 (fr) Procédé de réalisation d'une résistance dans un circuit intégré et dispositif intégré correspondant de mémoire vive statique à quatre transistors et deux résistances
EP2835824A2 (fr) Interconnexion de plusieurs niveaux d'un empilement de supports de composants electroniques
FR2789803A1 (fr) Procede de realisation d'une connexion metallique verticale dans un circuit integre

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20131231