FR2917231A1 - Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure - Google Patents

Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure Download PDF

Info

Publication number
FR2917231A1
FR2917231A1 FR0755553A FR0755553A FR2917231A1 FR 2917231 A1 FR2917231 A1 FR 2917231A1 FR 0755553 A FR0755553 A FR 0755553A FR 0755553 A FR0755553 A FR 0755553A FR 2917231 A1 FR2917231 A1 FR 2917231A1
Authority
FR
France
Prior art keywords
metallic
capacitor
metal
trenches
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0755553A
Other languages
English (en)
Other versions
FR2917231B1 (fr
Inventor
Sebastien Cremer
Philippe Delpech
Sylvie Bruyere
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0755553A priority Critical patent/FR2917231B1/fr
Priority to US12/134,490 priority patent/US7916449B2/en
Publication of FR2917231A1 publication Critical patent/FR2917231A1/fr
Application granted granted Critical
Publication of FR2917231B1 publication Critical patent/FR2917231B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

La présente invention concerne un procédé de réalisation d'un dispositif microélectronique doté d'au moins un condensateur à 2 ou 3 dimensions comprenant les étapes consistant à :- réaliser sur un substrat, une pluralité de composants et k (avec k >= 1) niveaux métalliques superposés d'interconnexions,- réaliser dans une couche isolante formée au-dessus du k<ième> niveau métallique d'interconnexions, une zone métallique horizontale d'un (k+1)<ème> niveau métallique d'interconnexions dans laquelle un ou plusieurs desdits blocs isolants issus de cette couche isolante sont incorporés, ladite zone étant apte à former une partie d'armature inférieure dudit condensateur.

Description

REALISATION DE CONDENSATEURS DOTES DE MOYENS POUR DIMINUER LES CONTRAINTES
DU MATERIAU METALLIQUE DE SON ARMATURE INFERIEURE DESCRIPTION 5 DOMAINE TECHNIQUE L'invention concerne le domaine de la microélectronique et en particulier celui des condensateurs MIM ( MIM pour Métal-Isolant-Métal) dans les circuits intégrés. 10 Elle prévoit la réalisation d'un circuit intégré doté d'au moins un condensateur, dans lequel une armature inférieure du condensateur formée d'au moins un matériau métallique comporte des moyens pour réduire les contraintes induites par ce matériau. 15 L'invention permet notamment de réaliser des circuits intégrés dotés de condensateurs MIM à 3 dimensions dans lesquels le nombre de défauts de fabrication est réduit, et d'obtenir des rendements de fabrication de tels circuits, améliorés. L'invention 20 apporte également des améliorations des performances électriques des condensateurs tels que les condensateurs MIM à 3 dimensions, notamment en termes de tension de claquage. ETAT DE LA TECHNIQUE ANTÉRIEURE 25 De nos jours, on cherche à intégrer dans les dispositifs microélectroniques tels que les circuits RF ou les systèmes sur une puce SoC de plus en plus de condensateurs hautes performances, en termes de linéarité et de courant de fuite. On cherche également à optimiser la capacité par unité de surface de ces dispositifs. Pour répondre à ces exigences, des condensateurs à 3 dimensions sont apparus. Ces condensateurs sont dotés de portions d'armatures horizontales c'est-à-dire parallèles au plan principal d'un substrat, et des portions d'armatures verticales c'est-à-dire réalisant un angle non nul avec le plan principal du substrat ou orthogonales au plan principal du substrat. Ces condensateurs sont généralement formés à l'aide d'au moins une étape de procédé de type Damascène, par remplissage de tranchées à l'aide d'un empilement MIM comprenant une fine couche métallique, une fine couche isolante et une autre fine couche métallique. Sur la figure 1, un dispositif microélectronique doté d'au moins un condensateur MIM ( MIM pour Métal-Isolant-Métal) à 3 dimensions dit MIM 3D est illustré. Ce dispositif est doté d'au moins un condensateur à 3 dimensions prévu pour répondre à la fois à des exigences d'encombrement réduit et de capacité importante. Le dispositif est formé à partir d'un substrat 1 sur lequel une pluralité de composants et de niveaux métalliques d'interconnexions superposés, par exemple de 6 niveaux métalliques d'interconnexions M1, M2, M3, M4, M5, M6 (les composants et les 4 premiers niveaux métalliques d'interconnexion M1, ..., M4, étant schématisés sur la figure 1 par un bloc en traits discontinus au-dessus du substrat 1) ont été réalisés.
Dans ce dispositif, le condensateur 2 est doté d'armatures formées de parties métalliques verticales réalisées dans un plan orthogonal au plan principal du substrat 1, à partir d'une première fine couche métallique 3, et d'une deuxième fine couche métallique 5 séparée de la première fine couche métallique 3 par une fine couche de matériau diélectrique 4. La fine couche diélectrique 4 et la deuxième fine couche métallique 5 recouvrent les parois et le fond de tranchées réalisées dans une couche isolante 6 dans laquelle sont formés des éléments métalliques 7 de connexion, communément appelés nias , entre le 5eme niveau M5 métallique et le 6ème niveau M6 métallique. Les armatures du condensateur comportent également des parties métalliques horizontales 8 et 9 formées dans des couches métalliques respectivement, du 5ème niveau métallique M5, et du 6ème niveau métallique M6. La réalisation de l'armature inférieure d'un tel condensateur, et en particulier de la partie métallique horizontale 8 de ce condensateur dans la couche métallique du 5ème niveau métallique M5 pose problème. Le matériau métallique à base duquel la partie métallique 8 est réalisée est généralement du cuivre. Le cuivre induit des contraintes qui ont tendance à se traduire, lors d'étapes effectuées après le dépôt de ce métal et nécessitant un budget thermique élevé, par la formation de protubérances ( hillocks selon une terminologie anglo-saxonne) en surface de cette partie métallique 8 en cuivre.
Ces protubérances ont tendance à engendrer des défauts de fabrication dans les parties du dispositif situées au-dessus du 5eme niveau de métal et à détériorer les performances électriques du condensateur 2, notamment en termes de tension de claquage. Les défauts engendrés sont d'ailleurs d'autant plus importants que la surface prévue pour la partie métallique 8 est importante. Sur la figure 2, les courbes Cl et C2 sont des exemples de courbes de tension de claquages, respectivement lorsque la partie métallique 8 de l'armature inférieure du condensateur 2 a une surface par exemple de l'ordre de 5000 pm2, et lorsque cette partie métallique 8 a une surface par exemple de l'ordre de 50000 pm2. La dégradation des performances électriques du condensateur 2 en termes de tension de claquage est d'autant plus élevée que la surface de la partie métallique 8 est importante. Une solution permettant d'améliorer la tension de claquage du condensateur 2 consiste ainsi à réduire la surface de la partie métallique 8 de son armature inférieure, par exemple en donnant à cette partie métallique 8, dans un plan parallèle au plan principal du substrat, une forme ou un dessin suivant la forme ou le dessin que réalisent les tranchées remplies de l'empilement MIM situé dans un autre plan parallèle au plan principal du substrat. Par exemple, dans le cas où les tranchées remplies de l'empilement MIM, réalisent un motif en forme de peigne, la partie métallique 8, peut être également prévue avec ce même motif en forme de peigne. Cependant, une telle solution a pour conséquence de diminuer la capacité surfacique Co du condensateur, dans la mesure où un espace minimal entre les dents du peigne est imposé notamment par le niveau de métal inférieur. Il se pose le problème de trouver un nouveau procédé de réalisation d'un condensateur MIM à 3 dimensions intégré, qui ne présente pas les inconvénients mentionnés ci-dessus. EXPOSÉ DE L'INVENTION L'invention concerne tout d'abord un procédé de réalisation d'un dispositif microélectronique doté d'au moins un condensateur comprenant les étapes consistant à : a) réaliser sur un substrat, une pluralité 15 de composants et k (avec k ? 1) niveaux métalliques (Mir..., M4) superposés d'interconnexions, b) réaliser dans une couche isolante formée au-dessus du kieme niveau métallique d'interconnexions, une zone métallique horizontale d'un k+leme niveau 20 métallique d'interconnexions de sorte qu'un ou plusieurs blocs isolants issus de ladite couche isolante sont incorporés dans ladite zone métallique, cette zone métallique étant apte à former une partie d'armature inférieure dudit condensateur. Par armature 25 inférieure on entend l'armature du condensateur la plus proche du substrat. Le condensateur peut être avantageusement un condensateur MIM (métal-isolant-métal) à 3 dimensions. 10 L'invention peut également s'adapter à d'autres types de condensateurs intégrés et notamment à des condensateurs à 2 dimensions. Selon une possibilité, le procédé peut comprendre en outre, après l'étape b), des étapes consistant à : - former une deuxième couche isolante au-dessus du k+lème niveau métallique, -réaliser dans cette deuxième couche isolante, une pluralité de tranchées dévoilant des portions de ladite zone métallique, - recouvrir les parois et le fond des tranchées d'un empilement MIM formé : d'au moins une première fine couche métallique, d'au moins une fine couche diélectrique sur la première fine couche métallique et d'au moins une deuxième fine couche métallique sur la fine couche diélectrique. Après l'étape de recouvrement d'un empilement MIM, le procédé peut comprendre le remplissage des tranchées à l'aide d'au moins un matériau métallique. Selon une possibilité, à l'étape b), la réalisation de ladite zone métallique peut comprendre des étapes de : - gravure de la couche isolante de manière à former au moins une cavité, lesdits blocs isolants étant situés dans cette cavité, - remplir ladite cavité d'au moins un matériau métallique.
Selon une mise en oeuvre du procédé, les tranchées peuvent être réalisées de manière à dévoiler en outre lesdits blocs isolants. Selon une autre mise en oeuvre du procédé, les tranchées peuvent dévoiler uniquement ladite zone métallique. La réalisation de ladite zone métallique à l'étape b) peut comprendre des étapes de : - gravure de la couche isolante de manière à former une pluralité de rainures parallèles distinctes séparées entre elles par des blocs isolants. - remplissage desdites rainures à l'aide d'au moins un matériau métallique. Plusieurs desdites tranchées peuvent être orthogonales aux rainures. Le procédé peut comprendre en outre : - la réalisation d'une pluralité d'éléments conducteurs dans ladite deuxième couche isolante, lesdits éléments étant prévus pour une connexion entre le (k+l)ème niveau métallique d'interconnexions et un (k+2)ème niveau métallique d'interconnexions. L'invention concerne également un dispositif microélectronique comprenant : un substrat et une pluralité de niveaux métalliques d'interconnexions superposés sur le substrat, et au moins un condensateur MIM à 3 dimensions, une armature inférieure du condensateur étant formée d'au moins une zone métallique horizontale formée dans une couche isolante appartenant à un k+lème niveau (avec k supérieur ou égal à 1) métallique donné parmi ladite pluralité de niveaux métalliques, un ou plusieurs blocs isolants issus de la couche isolante étant incorporés dans la zone métallique. Selon une possibilité, le dispositif peut comprendre en outre une autre couche isolante située au dessus du (k+l)ème niveau métallique et comportant une pluralité de tranchées dévoilant des portions de ladite zone métallique, les parois et le fond des tranchées étant recouvertes d'un empilement MIM formé : d'au moins une première fine couche métallique, d'au moins une fine couche diélectrique sur la première fine couche métallique et d'au moins une deuxième fine couche métallique sur la fine couche diélectrique. Les tranchées peuvent être remplies en outre d'un matériau métallique en contact avec la deuxième fine couche métallique. Selon une autre possibilité de mise en oeuvre du dispositif, la première fine couche métallique au fond des tranchées remplies par ledit empilement MIM, peut être en contact uniquement avec la zone métallique. Les plots isolants étant en contact avec la première fine couche métallique située au fond des tranchées remplies par ledit empilement MIM. Selon une variante, ladite zone métallique 25 peut être sous forme bandes métalliques parallèles distinctes. Plusieurs desdites tranchées peuvent être orthogonales aux rainures.
BRÈVE DESCRIPTION DES DESSINS La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels : - la figure 1 illustre un exemple de dispositif microélectronique doté d'un condensateur MIM à 3 dimensions suivant l'art antérieur, - la figure 2, illustre deux exemples de courbes de tension de claquage du condensateur de la figure 1, pour deux surfaces différentes de son armature inférieure, - les figures 3A-3E, et 4A-4B illustrent un exemple de procédé de réalisation d'un condensateur MIM à 3 dimensions suivant l'invention, - les figures 5A-5C, et 6 illustrent un exemple d'une variante de procédé de réalisation d'un condensateur MIM à 3 dimensions suivant l'invention, - les figures 7A-7B, et 8A-8B illustrent un autre exemple de procédé de réalisation d'un condensateur MIM à 3 dimensions suivant l'invention. Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre. Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS Un exemple de procédé de réalisation d'un dispositif microélectronique suivant l'invention doté d'au moins un condensateur MIM à 3 dimensions, va à présent être donné en liaison d'une part avec les figures 3A-3E et d'autre part avec les figures 4A-4B, représentant le dispositif en cours de réalisation respectivement, selon des vues en coupe transversale et selon une vue de dessus.
Le matériau de départ de ce procédé peut être un circuit intégré en cours de réalisation, par exemple un circuit comprenant au moins un module dédié à des applications radiofréquences et/ou analogiques. Ce circuit comprend un substrat 100, sur lequel une pluralité de composants ont été formés et peut être déjà doté d'une pluralité de niveaux métalliques d'interconnexions superposés, par exemple de quatre niveaux métalliques d'interconnexions M1, M2, M3, M4, (les composants et les quatre premiers niveaux métalliques d'interconnexion M1, M4, étant schématisés par un bloc en traits discontinus sur les figures 3A-3D) comportant chacun au moins une ou plusieurs lignes ou bandes ou zones métalliques horizontales. Tout au long de la présente description, on entendra par horizontale une direction s'étendant dans un plan parallèle au plan principal d'un substrat (le plan principal du substrat étant quant à lui défini comme un plan passant par le substrat et parallèle au plan [O;1;j] d'un repère
orthogonal [0; i ; j ; k ] représenté sur les figures 3A-3D et 4A-4B). Une couche isolante 104, par exemple à base de SiO2 ou de SiOC et d'épaisseur par exemple comprise entre 0,2 pm et 1 pm, par exemple de l'ordre de 0,3 pm, est tout d'abord formée sur le 4ème niveau métallique d'interconnexions M4. Dans la couche isolante 104, on peut tout d'abord former une pluralité d'éléments d'interconnexions (non représentés) ou nias, destinés à connecter le niveau métallique M4 avec un niveau métallique qui sera réalisé ultérieurement. Dans la couche isolante 104, on forme également au moins une cavité 105 destinée à accueillir une partie horizontale d'armature inférieure dudit condensateur. La cavité 105 peut être formée d'une pluralité de trous réalisés dans la couche isolante 104 communiquant entre eux. Dans la cavité 105 figurent des blocs isolants gravés issus de la couche isolante 104.
Ces blocs isolants peuvent être sous forme de plots isolants 106 distincts ayant une répartition prédéterminée dans la cavité 105 (figure 3A). Ensuite, on remplit la cavité 105 à base d'au moins un matériau métallique 107 tel que du cuivre, de manière à former une bande métallique 108, dans laquelle sont insérés les plots isolants 106. La bande métallique 108 horizontale appartient au 5ème niveau métallique M5 d'interconnexions. Les plots isolants 106 insérés dans la bande métallique 108 horizontale permettent de limiter les contraintes générées par le matériau métallique 107. Une étape de polissage CMP (CMP pour Chemical Mechanical Planarization ou polissage mécanico-chimique) avec arrêt sur ou dans la couche isolante 104, peut être ensuite réalisée, de manière à retirer le matériau métallique 107 du dessus de la couche isolante 104 (figures 3B et 4A représentant le dispositif en cours de réalisation respectivement, selon une vue de dessus, et selon une vue en coupe transversale A'A). Ensuite, on réalise par dessus une autre couche isolante 109-114, par exemple formée d'une fine sous-couche 109, barrière de diffusion, à base d'un matériau diélectrique, par exemple tel que du Si3N4r ou du SiCN recouverte par une deuxième sous-couche de matériau diélectrique 114, par exemple à base de SiO2 ou de SiOC. La couche isolante 109-114, peut être destinée à accueillir des interconnexions verticales ou nias ainsi que des parties verticales d'armatures du condensateur à 3 dimensions. On réalise, à l'aide par exemple d'au moins une étape de photolithographie et de gravure, des tranchées 125 traversant la couche isolante 109-114 et en regard de la bande métallique horizontale 108, appartenant au niveau métallique M5. Les tranchées 125 peuvent être disposées en fonction de la répartition des plots 106. Dans cet exemple, les tranchées 125 sont formées de manière à dévoiler les plots isolants 106 ainsi que des zones de métal 107 de la bande métallique 108 autour des plots isolants 106. Puis, on dépose un empilement MIM 130-132- 134 ( MIM pour Métal-Isolant-Métal) de manière à recouvrir les parois et le fond des tranchées 125.
L'empilement MIM est réalisé par dépôt d'une première fine couche métallique 130, par exemple à base de TiN ou de TaN recouvrant lesdites parois et le fond des tranchées 125, d'épaisseur par exemple de l'ordre d'un ou plusieurs nanomètres. Puis, une fine couche de matériau diélectrique 132 par exemple à base de Al2O3 ou de HfO2 ou de Ta2O5r ou de Si3N4, d'épaisseur par exemple de l'ordre d'une ou plusieurs dizaines nanomètres est déposée sur la première fine couche métallique 130.
Ensuite, une deuxième fine couche métallique 134 par exemple à base de TiN ou de TaN d'épaisseur par exemple de l'ordre d'une ou plusieurs dizaines de nanomètres est déposée sur ladite fine couche de matériau diélectrique 132. Dans cet exemple, au fond des tranchées 125, la première fine couche métallique 130 est en contact avec le matériau métallique 107 de la bande métallique horizontale 108, et avec les plots isolants 106 (figure 3C). Les plots isolants 106 peuvent avoir une dimension critique (mesurée dans le plan [ 0 ;i ;] d'un repère orthogonal [0; i ; j ; k ] ) , par exemple comprise entre 0,1 pm et 0,3 pm. Les tranchées 125 peuvent quant à elles avoir une dimension critique (mesurée dans le plan [O;1;j] d'un repère orthogonal [O;i;j;k]), par exemple comprise entre 0,2 pm et 0,4 pm. Tout au long de la présente description on entendra par dimension critique, la plus petite dimension d'un motif réalisé à partir d'une ou plusieurs couches minces hormis l'épaisseur de cette couche ou de ces couches minces.
Puis, on comble les tranchées recouvertes par ledit empilement MIM 130-132-134, à l'aide d'au moins un matériau métallique 138, par exemple tel que du cuivre.
Après remplissage, on retire les couches 130, 132, 134, ainsi que le matériau métallique 138 dans une zone située au dessus de la face supérieure de la couche isolante 109-114. Ce retrait peut être réalisé à l'aide d'un polissage mécano- chimique (CMP) jusqu'à atteindre la face supérieure de la couche de matériau diélectrique 114 (figure 3D). Ensuite, on réalise par-dessus, une autre couche isolante 119-124, par exemple formée d'une fine sous-couche 119, barrière de diffusion, à base d'un matériau diélectrique, par exemple tel que du Si3N4r ou du SiCN recouverte par une deuxième sous-couche de matériau diélectrique 124, par exemple à base de SiO2 ou de SiOC. Des éléments métalliques verticaux communément appelés nias (non représentés) prévus pour une interconnexion du 5ème niveau de métal M5 avec un 6ème niveau de métal M6 peuvent être également réalisés dans la couche 109-114. On forme également au moins une autre bande métallique 148, par exemple à base de cuivre, du 6ème niveau métallique M6 d'interconnexions, au dessus et en regard de la bande métallique 108. La bande métallique 148, est prévue pour former une partie d'armature horizontale supérieure du condensateur MIM. Pour réaliser cette bande métallique 148, au moins un trou est réalisé dans la couche isolante 119-124, situé en regard de la bande métallique 108, un remplissage de ce trou à l'aide d'un matériau métallique 147, par exemple tel que du cuivre, étant effectué. On peut ensuite effectuer le dépôt d'une autre couche de matériau(x) diélectrique(s), puis former dans cette autre couche matériau(x) diélectrique(s) une pluralité de trous dévoilant la bande métallique épaisse 148, et remplir ces trous à l'aide d'un ou plusieurs matériau(x) métallique(s) afin de former des nias 157 prévus pour réaliser une interconnexion entre la bande métallique 148 du 6ème niveau métallique et un ou plusieurs plots de contacts. Un plot de contact 168 peut être réalisé par exemple, par dépôt d'un matériau métallique donné, différent des matériaux métalliques 107, 138, 147 puis photolithographie et gravure du matériau métallique donné, de manière à réaliser une pluralité de plots de contact dont au moins un plot de contact 168 en regard de la bande métallique 148. Le matériau métallique donné est de préférence un matériau résistant aux phénomènes d'oxydation, par exemple tel que l'aluminium (figures 4B et 3E, le dispositif étant représenté en vue de dessus sur la figure 4B, et selon une vue en coupe D'D sur la figure 3E).
Le dispositif microélectronique réalisé à l'aide du procédé précédemment décrit, est ainsi doté d'au moins un condensateur doté d'armatures métalliques comportant respectivement au moins une partie verticale , réalisant un angle non-nul avec le plan principal du substrat et par exemple orthogonale au plan principal du substrat 100 et au moins une partie horizontale. Les plots isolants 106 incorporés dans la bande métallique horizontale 108 formant une partie d'armature inférieure du condensateur, constituent des moyens pour réduire les contraintes générées par le matériau métallique 107 et permettent de limiter, ou de réduire, voire d'empêcher la formation de protubérances en surface de la bande métallique horizontale 108. Cela peut permettre de réaliser une bande métallique 108 de surface importante, tout en limitant le nombre de défauts au sein du circuit intégré. Un condensateur ayant de bonnes performances à la fois en termes de tension de claquage et de capacité surfacique peut être ainsi également réalisé. Une variante de réalisation est donnée en liaison avec les figures 5A-5C et 6 (les figures 5A-5C d'une part, et la figure 6 d'autre part, représentant le dispositif microélectronique en cours de réalisation respectivement, selon une vue en coupe transversale B'B, et selon une vue de dessus). Pour cette variante, les plots isolants incorporés dans la bande métallique 108 ont par rapport aux tranchées remplies de l'empilement MIM, une disposition différente de celle prévue dans l'exemple précédemment décrit. De même que pour l'exemple de procédé précédemment décrit en liaison avec la figure 3A, on forme tout d'abord au moins une cavité 105 destinée à accueillir une partie horizontale d'armature inférieure dudit condensateur MIM. La cavité 105 peut être formée d'une pluralité de trous dans la couche isolante 104 communiquant entre eux et séparés par les plots isolants 206 formés de zones gravées issues de la couche isolante 104. Les plots isolants 206 ont un positionnement également prévu en fonction de celui des tranchées destinées à être remplies de l'empilement MIM et réalisées ultérieurement (figure 5A).
Ensuite, on remplit la cavité 105 à base d'au moins un matériau métallique 107 tel que du cuivre, de manière à former la bande métallique 108. Les plots isolants 206 incorporés dans la bande métallique 108 horizontale permettent également de limiter les contraintes générées par le dépôt de matériau métallique 107. Une étape de polissage CMP (CMP pour Chemical Mechanical Planarization) avec arrêt sur la couche isolante 104, est ensuite réalisée, de manière à retirer le matériau métallique du dessus de la couche isolante 104 (figure 5B). Ensuite, on forme par dessus la couche isolante 109-114, puis, en regard de la bande métallique horizontale 108 appartenant au niveau métallique M5, des tranchées, traversant la couche isolante 109-114, que l'on remplit de l'empilement MIM 130-132-134 ( MIM pour Métal-Isolant-Métal) et du matériau métallique 138. Après remplissage, on peut effectuer l'étape de polissage mécano-chimique. Dans cet exemple, la disposition des plots isolants 206 est prévue de sorte que ces derniers sont en contact avec la couche isolante 109 et situés entre les tranchées remplies de l'empilement 130-132-134 et du matériau métallique 138. Les plots isolants 206 ne sont pas situés en regard des tranchées remplies par l'empilement MIM. La première fine couche métallique 130 est en contact uniquement avec le matériau métallique 107 de la bande métallique horizontale 108 (figure 5C). Ensuite, on peut réaliser les mêmes étapes que pour l'exemple de procédé précédemment décrit, de réalisation du 6ème niveau métallique M6 et notamment de la bande métallique horizontale 148, ainsi que des contacts et notamment du contact 168 (figure 6, le dispositif étant représenté selon une vue de dessus, les couches isolantes situées au dessus de la couche isolante 104 n'étant pas représentées sur cette figure). Une autre variante de réalisation est donnée en liaison avec les figures 7A-7B d'une part et les figures 8A-8B d'autre part, représentant le dispositif microélectronique en cours de réalisation respectivement, selon une vue en coupe transversale C'C, et selon une vue de dessus. La partie horizontale de l'armature inférieure du condensateur MIM est également réalisée dans la couche isolante 104.
Pour cette variante, on forme, par exemple à l'aide d'au moins une photolithographie et gravure, plusieurs rainures 305 parallèles. Les rainures 305 peuvent être réparties selon un pas régulier et destinées à accueillir une partie horizontale d'armature inférieure du condensateur MIM. Des blocs issus de la couche isolante 104 gravée, sous forme de bandes isolantes 306 parallèles, séparent les rainures 305 entre elles (figure 7A). Ensuite, on remplit les rainures 305 à l'aide d'au moins un matériau métallique 107 tel que du cuivre, de manière à former des bandes métalliques parallèles 308, entre lesquelles sont incorporées les bandes isolantes 306. Les bandes métalliques 308 horizontales appartiennent au 5ème niveau métallique M5 d'interconnexions et sont destinées à former une portion métallique horizontale d'armature inférieure du condensateur, dans laquelle des bandes isolantes 306 sont incorporées. Les bandes isolantes 306 permettent de limiter les contraintes générées par le matériau métallique 107 de remplissage des rainures. Une étape de polissage CMP (CMP pour Chemical Mechanical Planarization) avec arrêt sur la couche isolante 104, peut être ensuite réalisée, de manière à retirer le matériau métallique 107 du dessus de la couche isolante 104 (figures 8A).
Ensuite, on réalise sur le 5ème niveau de métal, une autre couche isolante destinée à accueillir des interconnexions verticales ou nias ainsi que des portions verticales d'armatures du condensateur à 3 dimensions. Pour réaliser ces portions verticales, on réalise, à l'aide par exemple d'au moins une étape de photolithographie puis gravure, les tranchées 125 traversant ladite autre couche isolante. Les tranchées 125 peuvent former comme pour les exemples de procédés précédents, un motif à l'allure d'un peigne. Certaines des tranchées sont orthogonales aux bandes métalliques 308. Dans cet exemple, une disposition précise des tranchées par rapport aux bandes métalliques 308 et aux bandes isolantes 306 n'est pas nécessaire. Ainsi, un léger écart d'alignement lors de l'étape de réalisation des tranchées, par exemple par photolithographie n'est pas préjudiciable.
Une fois les tranchées réalisées, on effectue les mêmes étapes que lors des exemples de procédés précédents, notamment de dépôt de l'empilementMIM, puis, de remplissage des tranchées recouvertes par ledit empilement MIM 130-132-134, à l'aide d'au moins un matériau métallique 138, par exemple tel que du cuivre. Après remplissage, une étape de polissage mécano-chimique peut être réalisée de manière à retirer l'empilement MIM et le matériau métallique 138 du dessus de la couche isolante 109-114 (figure 8B). Ensuite, on réalise par-dessus, une autre couche isolante 119-124, par exemple formée d'une fine sous-couche 119, barrière de diffusion, à base d'un matériau diélectrique, par exemple tel que du Si3N4r ou du SiCN recouverte par une deuxième sous-couche de matériau diélectrique 124, par exemple à base de SiO2 ou de SiOC. Des éléments métalliques verticaux communément appelés vias (non représentés) prévus pour une interconnexion du Sème niveau de métal avec un 6ème niveau de métal peuvent être réalisés dans la couche isolante 109-114. On forme également l'autre bande métallique 148 du 6ème niveau métallique M6 d'interconnexions, au dessus et en regard de la bande métallique 108. Ensuite, on forme les vias 157, puis le plot de contact 168 (figure 8B). Les exemples de procédé qui viennent d'être donnés concernent la réalisation d'un condensateur MIM à 3 dimensions.
L'invention n'est pas limitée à la réalisation de condensateurs à trois dimensions et peut s'adapter par exemple à la formation de condensateurs à deux dimensions.
Dans ce cas, selon une variante de l'exemple de procédé de réalisation donné en liaison avec les figures 3A-3E, la réalisation d'un empilement MIM dans les tranchées 125 peut être par exemple remplacée par un dépôt d'une couche isolante de manière à former le diélectrique du condensateur, puis un dépôt de métal de manière à former l'armature supérieure du condensateur. Comme pour les exemples de procédé précédemment décrits, l'armature inférieure d'un tel condensateur à deux dimensions est réalisée de manière à comporter plusieurs blocs isolants incorporés.

Claims (18)

REVENDICATIONS
1. Procédé de réalisation d'un dispositif microélectronique doté d'au moins un condensateur comprenant les étapes consistant à : a) réaliser sur un substrat (100), une pluralité de composants et k (avec k ? 1) niveaux métalliques (Mir..., M4) superposés d'interconnexions, b) réaliser dans une couche isolante (104) formée au-dessus du kieme niveau métallique d'interconnexions, une zone métallique (108, 308) horizontale d'un (k+l)ème niveau métallique d'interconnexions de sorte qu'un ou plusieurs blocs isolants (106, 206, 306) issus de ladite couche isolante sont incorporés dans ladite zone métallique (108, 308), cette zone métallique étant apte à former une partie d'armature inférieure dudit condensateur.
2. Procédé selon la revendication 1, comprenant en outre, après l'étape b), des étapes consistant à : - former une deuxième couche isolante (109-114) au dessus du (k+1)ème niveau métallique, - réaliser dans cette deuxième couche isolante, une pluralité de tranchées (125) dévoilant des portions de ladite zone métallique, - recouvrir les parois et le fond des tranchées d'un empilement MIM formé : d'au moins une première fine couche métallique (130), d'au moins une fine couche diélectrique (132) sur la première fine couche métallique (130) et d'au moins une deuxième finecouche métallique (134) sur la fine couche diélectrique (132).
3. Procédé selon la revendication 2, comprenant, après ladite étape de recouvrement : le remplissage des tranchées à l'aide d'au moins un matériau métallique.
4. Procédé selon l'une des revendications 2 ou 3, dans lequel à l'étape b), la réalisation de ladite zone métallique comprend les étapes de : -gravure de la couche isolante de manière à former au moins une cavité, lesdits blocs isolants étant situés dans cette cavité, - remplir ladite cavité d'au moins un matériau métallique.
5. Procédé selon la revendication 4, les tranchées dévoilant en outre lesdits blocs isolants.
6. Procédé selon la revendication 4, les tranchées dévoilant uniquement ladite zone métallique.
7. Procédé selon la revendication 3 ou 4, 25 dans lequel la réalisation de ladite zone métallique à l'étape b) comprend des étapes de : - gravure de la couche isolante (104) de manière à former une pluralité de rainures parallèles (305) distinctes séparées entre elles par des blocs 30 isolants (306),20- remplir lesdites rainures d'au moins un matériau métallique.
8. Procédé selon la revendication 7, 5 plusieurs desdites tranchées étant orthogonales aux rainures.
9. Procédé selon l'une des revendications 2 à 8, comprenant en outre : -la réalisation d'une pluralité d'éléments conducteurs dans ladite deuxième couche isolante, lesdits éléments étant prévus pour une connexion entre le (k+l)ème niveau métallique d'interconnexions et un (k+2)ème niveau métallique d'interconnexions.
10. Procédé selon l'une des revendications 1 à 9, le condensateur étant un condensateur MIM à 3 dimensions. 20
11. Dispositif microélectronique comprenant : un substrat (100) et une pluralité de niveaux (Ml,..., M5, M6) métalliques d'interconnexions superposés sur le substrat, et au moins un condensateur, une armature inférieure du condensateur étant formée d'au 25 moins une zone métallique horizontale formée dans une couche isolante appartenant à un k+lème niveau (avec k supérieur ou égal à 1) métallique donné parmi ladite pluralité de niveaux métalliques, un ou plusieurs blocs isolants (106, 206, 306) issus de la couche isolante 30 (104) étant incorporés dans la zone métallique. 10 15
12. Dispositif microélectronique selon la revendication 11, comprenant en outre une autre couche isolante située au-dessus du k+lème niveau métallique, et comportant une pluralité de tranchées dévoilant des portions de ladite zone métallique, les parois et le fond des tranchées étant recouvertes d'un empilement formé : d'au moins une première fine couche métallique (130), d'au moins une fine couche diélectrique (132) sur la première fine couche métallique (130) et d'au moins une deuxième fine couche métallique (134) sur la fine couche diélectrique (132).
13. Dispositif selon la revendication 12, les tranchées (125) étant remplies en outre d'un matériau métallique (138) en contact avec la deuxième fine couche métallique (134).
14. Dispositif selon l'une des revendications 12 ou 13, la première fine couche métallique au fond des tranchées remplies par ledit empilement MIM, étant en contact uniquement avec la zone métallique.
15. Dispositif selon l'une des revendications 12 ou 13, les plots isolants étant en contact avec la première fine couche métallique située au fond des tranchées remplies par ledit empilement MIM.
16. Dispositif selon l'une des revendications 12 ou 13, dans lequel ladite zone est sous forme de bandes métalliques parallèles distinctes.
17. Dispositif selon la revendication 16, plusieurs desdites tranchées étant orthogonales aux rainures.
18. Dispositif selon l'une des revendications 11 à 17, le condensateur étant un condensateur MIM à 3 dimensions.
FR0755553A 2007-06-07 2007-06-07 Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure Expired - Fee Related FR2917231B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0755553A FR2917231B1 (fr) 2007-06-07 2007-06-07 Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure
US12/134,490 US7916449B2 (en) 2007-06-07 2008-06-06 Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0755553A FR2917231B1 (fr) 2007-06-07 2007-06-07 Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure

Publications (2)

Publication Number Publication Date
FR2917231A1 true FR2917231A1 (fr) 2008-12-12
FR2917231B1 FR2917231B1 (fr) 2009-10-02

Family

ID=38700477

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0755553A Expired - Fee Related FR2917231B1 (fr) 2007-06-07 2007-06-07 Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure

Country Status (2)

Country Link
US (1) US7916449B2 (fr)
FR (1) FR2917231B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
CN112289191A (zh) * 2020-10-29 2021-01-29 维沃移动通信有限公司 显示屏、显示屏的制作方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020713A1 (en) * 1999-12-14 2001-09-13 Takashi Yoshitomi MIM capacitor
US6441419B1 (en) * 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US20060076596A1 (en) * 2004-10-08 2006-04-13 Nec Electronics Corporation Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251740B1 (en) 1998-12-23 2001-06-26 Lsi Logic Corporation Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit
US6646323B2 (en) 2001-05-04 2003-11-11 Texas Instruments Incorporated Zero mask high density metal/insulator/metal capacitor
US6459562B1 (en) * 2001-05-22 2002-10-01 Conexant Systems, Inc. High density metal insulator metal capacitors
KR100531419B1 (ko) 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
KR100471164B1 (ko) 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
US6847077B2 (en) 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor
JP2004152796A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置及びその製造方法
US6876027B2 (en) * 2003-04-10 2005-04-05 Taiwan Semiconductor Manufacturing Company Method of forming a metal-insulator-metal capacitor structure in a copper damascene process sequence
KR100703966B1 (ko) * 2005-01-19 2007-04-05 삼성전자주식회사 미세 전자 소자의 다층 유전막 및 그 제조 방법
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7596842B2 (en) * 2005-02-22 2009-10-06 Oak-Mitsui Inc. Method of making multilayered construction for use in resistors and capacitors
FR2884646B1 (fr) 2005-04-19 2007-09-14 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
US7741188B2 (en) * 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441419B1 (en) * 1998-03-31 2002-08-27 Lsi Logic Corporation Encapsulated-metal vertical-interdigitated capacitor and damascene method of manufacturing same
US20010020713A1 (en) * 1999-12-14 2001-09-13 Takashi Yoshitomi MIM capacitor
US20060076596A1 (en) * 2004-10-08 2006-04-13 Nec Electronics Corporation Semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RUICHEN LIU ET AL: "Single mask metal-insulator-metal (MIM) capacitor with copper damascene metallization for sub-0.18 [mu]m mixed mode signal and system-on-a-chip (SoC) applications", PROCEEDINGS OF THE IEEE 2000 INTERNATIONAL INTERCONNECT TECHNOLOGY CONFERENCE (CAT. NO.00EX407) IEEE PISCATAWY, NJ, USA, 2000, pages 111 - 113, XP002460408, ISBN: 0-7803-6327-2 *

Also Published As

Publication number Publication date
US20090040684A1 (en) 2009-02-12
FR2917231B1 (fr) 2009-10-02
US7916449B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
EP1365444B1 (fr) Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat
EP2963695B1 (fr) Dispositif électrique multicouches
FR3007197A1 (fr) Procede de realisation d&#39;une liaison electrique traversante et d&#39;un condensateur traversant dans un substrat, et dispositif correspondant
EP1978544A1 (fr) Realisation de condesateurs MIM à 3 dimensions dans le dernier niveau de metal d&#39;un circuit intégré
FR3021455A1 (fr) Procede d&#39;aplanissement d&#39;evidements remplis de cuivre
EP1261030A1 (fr) Plot de connexion d&#39;un circuit intégré
EP2816597A2 (fr) Procédé de réalisation d&#39;un dispositif microélectronique mécaniquement autonome
FR2957717A1 (fr) Procede de formation d&#39;une structure de type metal-isolant-metal tridimensionnelle
EP1111669A1 (fr) Procédé de réalisation d&#39;interconnexions métalliques isolées dans des circuits intégrés
EP2878002A2 (fr) Procédé pour la réalisation d&#39;une capacité
CN110739269B (zh) 半导体器件及其形成方法
EP2772943B1 (fr) Procédé de réalisation d&#39;un dispositif microélectronique et dispositif correspondant
EP4092730A2 (fr) Fabrication de puces électroniques
FR2917231A1 (fr) Realisation de condensateurs dotes de moyens pour diminuer les contraintes du materiau metallique de son armature inferieure
FR2990297A1 (fr) Empilement de structures semi-conductrices et procede de fabrication correspondant
EP0411985B1 (fr) Procédé de formation du réseau multicouche d&#39;une carte de connexion d&#39;au moins un circuit intégré de haute densité
EP4002441A2 (fr) Circuit electronique pour un collage moleculaire hybride
FR2766294A1 (fr) Procede de fabrication d&#39;une capacite metal-metal au sein d&#39;un circuit integre, et circuit integre correspondant
WO2007066037A1 (fr) Resistance dans un circuit integre
EP2750185B1 (fr) Procédé amélioré de réalisation d&#39;une structure de reprise de contact
EP1180790B1 (fr) Fabrication de condensateurs à armatures métalliques
EP2690655A2 (fr) Procédé de réalisation de vias
FR2976720A1 (fr) Procede de connexion electrique entre des elements d&#39;une structure integree tridimensionnelle, et dispositif correspondant
FR2786609A1 (fr) Circuit integre a capacite interlignes reduite et procede de fabrication associe
EP2835824A2 (fr) Interconnexion de plusieurs niveaux d&#39;un empilement de supports de composants electroniques

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140228