FR2869458A1 - Procede et structure d'amelioration de l'adherence entre la couche dielectrique intermetallique et la couche superieure - Google Patents
Procede et structure d'amelioration de l'adherence entre la couche dielectrique intermetallique et la couche superieure Download PDFInfo
- Publication number
- FR2869458A1 FR2869458A1 FR0504011A FR0504011A FR2869458A1 FR 2869458 A1 FR2869458 A1 FR 2869458A1 FR 0504011 A FR0504011 A FR 0504011A FR 0504011 A FR0504011 A FR 0504011A FR 2869458 A1 FR2869458 A1 FR 2869458A1
- Authority
- FR
- France
- Prior art keywords
- layer
- low
- semiconductor
- interconnect structure
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000000853 adhesive Substances 0.000 title 1
- 230000001070 adhesive effect Effects 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 120
- 239000000463 material Substances 0.000 claims abstract description 70
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000003989 dielectric material Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000032798 delamination Effects 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010432 diamond Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 187
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000035882 stress Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006355 external stress Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- -1 resistors Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Structure d'interconnexion de semi-conducteur incluant un substrat de semi-conducteur, un dispositif actif de semi-conducteur formé dans le substrat, une couche de matériau diélectrique à faible k, une première couche conductrice dessinée, une seconde couche conductrice dessinée et une couche supérieure formée dessus. La couche de matériau à faible k est formée sur le dispositif à semi-conducteur. La première ligne conductrice est formée dans la couche de matériau à faible k et raccordée au dispositif actif à semi-conducteur. La seconde ligne conductrice est formée dans la couche de matériau à faible k mais n'est pas électriquement raccordée au dispositif actif à semi-conducteur. La couche supérieure est formée sur la couche de matériau à faible k, les première et seconde lignes conductrices. La couche supérieure inclut du silicium et du carbone. Etant donné que la force d'adhésion entre la couche supérieure et la couche conductrice dessinée est supérieure à la force d'adhésion entre la couche supérieure et la couche de matériau à faible k, l'ajout d'une seconde couche conductrice dessinée élimine l'éventualité globale de délaminage entre la surface de contact de la couche supérieure avec le matériau à faible k et les première et seconde couches conductrices dessinées.
Description
Domaine technique
La présente invention concerne généralement une structure d'interconnexion de semi-conducteur et ses procédés de fabrication.
Arrière-plan Un grand nombre de dispositifs à semi-conducteur incluent des matériaux à faible k dans leurs couches diélectriques intermétalliques (IMD) afin de réduire la capacité entre les lignes métalliques. Généralement, les matériaux diélectriques à faible k sont des matériaux ayant une constante diélectrique inférieure à celle de l'oxyde de silicium ou de préférence, inférieure à environ 4,0. Typiquement, les matériaux à faible k sont poreux, tendres, et ont une faible teneur en oxyde de silicium, et présentent souvent des taux de dilatation thermique élevés et une faible conductivité thermique en ce qui concerne les structures et les couches voisines. Ces propriétés peuvent entraîner une faible adhérence entre le matériau à faible k et ses structures ou couches voisines. Par conséquent, une couche supérieure est souvent fournie entre les couches IMD pour éliminer les problèmes de délaminage.
La figure 1 est une vue en coupe d'une partie d'un exemple de structure d'interconnexion de semi- conducteur 20 de la technique antérieure à un niveau intermédiaire après la formation d'une couche supérieure 24 sur une couche IMD 28. La couche IMD 28 inclut une couche de matériau diélectrique à faible k 30 avec une couche conductrice de cuivre dessinée 31 formée dessus. Le matériau de la couche supérieure 24 inclut du silicium et du carbone. La couche IMD 28 est formée sur un dispositif actif à semi-conducteur 42. Le dispositif actif à semi-conducteur 42 est formé sur ou dans un substrat de semi- conducteur 40. Dans cet exemple, la couche conductrice dessinée 31 est électriquement raccordée au dispositif actif 42 via un autre chemin conducteur 43.
Tel que généralement connu, la plupart des matériaux se dilatent en volume lorsqu'ils sont chauffés, mais l'importance de leur dilatation est différente, même sous un même incrément de température. Par ce phénomène, on peut définir le coefficient de dilatation thermique et chaque matériau a son propre coefficient. Si le coefficient de dilatation thermique d'un matériau est différent de celui d'un autre matériau qui adhère sur celuici, la force d'adhésion entre ces deux matériaux est affaiblie après certains cycles thermiques. Ceci est dû au fait qu'ils se dilatent différemment lorsqu'ils sont chauffés, et se rétractent différemment lorsqu'ils sont refroidis. Dans la structure de la technique antérieure illustrée sur la figure 1, les parties de la couche conductrice dessinée 31 sont irrégulièrement espacés, et il existe des zones 50 entre ces parties 31. Etant donné que les coefficients de dilatation thermique du matériau à faible k 30 et de la couche supérieure 24 sont très différents, la couche supérieure 24 a tendance à se délaminer de la couche IMD 28 (constituée de matériau à faible k 30) lorsqu'une contrainte externe est exercée sur la couche supérieure 24. Une contrainte externe type provient des cycles thermiques de la méthode de fabrication, ou d'une méthode de polissage mécanique et chimique (CMP) ultérieure due à la chaleur générée par le frottement et exercée sur la surface supérieure de la structure d'interconnexion de semi-conducteur 20. Il existe ainsi un besoin d'une méthode permettant d'empêcher ou de réduire de manière importante le délaminage entre la couche supérieure 24 et la couche IMD 28 dans la structure d'interconnexion de semi-conducteur 20.
Résumé de l'invention Les problèmes et les besoins évoqués ci-dessus peuvent être traités par les modes de réalisation de la présente invention. Conformément à un aspect de la présente invention, une structure d'interconnexion de semi-conducteur est proposée, et inclut un substrat de semi-conducteur, un dispositif actif à semi-conducteur, une couche de matériau diélectrique à faible k, une première couche conductrice dessinée, une seconde couche conductrice dessinée, et une couche supérieure.
Le dispositif à semi-conducteur est formé sur/ou dans le substrat de semiconducteur. La couche de matériau diélectrique à faible k est formée sur le dispositif à semi-conducteur. La première couche conductrice dessinée est formée dans la couche de matériau à faible k et électriquement raccordée au dispositif actif à semi-conducteur. Puis, la seconde couche conductrice dessinée est formée dans la couche de matériau à faible k, qui fonctionne comme une couche factice qui n'est pas électriquement raccordée à un dispositif actif à semi-conducteur. La couche supérieure est formée sur la couche de matériau à faible k et sur les première et seconde couches conductrices dessinées. Dans certains cas, la couche supérieure comprend de préférence du silicium et du carbone, et la fraction atomique de carbone est supérieure à environ 30 %. Il a été observé que la force d'adhésion entre la couche supérieure et les première et seconde couches conductrices dessinées est supérieure à la force d'adhésion entre la couche supérieure et la couche de matériau à faible k. Par conséquent, même si la seconde couche conductrice dessinée n'est pas électriquement raccordée au dispositif actif à semi-conducteur et ne permet aucun raccordement électrique, l'existence de la seconde ligne conductrice peut réduire la contrainte excessive, et éliminer le délaminage à la surface entre la couche supérieure et la couche à faible k.
De plus, on a découvert que, même si la couche supérieure n'est pas physiquement en contact avec la surface supérieure de la couche de matériau à faible k et la première couche conductrice dessinée, l'ajout de la seconde couche conductrice dessinée peut toujours éliminer son éventuel délaminage. Dans ce cas, il peut exister une couche d'arrêt (non illustrée sur la figure 2) formée entre la couche supérieure et la couche diélectrique à faible k.
Dans un mode de réalisation, la couche supérieure a une épaisseur inférieure à 600 angstrdms.
Dans un autre mode de réalisation, la couche de matériau à faible k comprend du verre de silicium dopé au fluor (FSG).
Conformément à un autre aspect de la présente invention, une structure d'interconnexion de semi-conducteur est proposée, et inclut un substrat de semi-conducteur, un dispositif actif à semi-conducteur, une couche diélectrique intermétallique et une couche supérieure. Le dispositif à semi-conducteur est formé sur et/ou dans le substrat de semi-conducteur. La couche d'électrique intermétallique, formé sur le dispositif actif à semi-conducteur, inclut une couche de matériau diélectrique à faible k. Une première couche conductrice dessinée, électriquement raccordée au dispositif actif à semi-conducteur, est formée dans la couche de matériau à faible k. La première couche conductrice dessinée inclut de préférence du cuivre. Une seconde couche conductrice dessinée, qui n'est pas électriquement raccordée à un dispositif actif à semi- conducteur, est également formée dans la couche de matériau à faible k. La seconde couche conductrice dessinée inclut également de préférence du cuivre. La couche supérieure, comprenant de préférence du silicium et du carbone, est formée sur la couche diélectrique intermétallique. Etant donné que la force d'adhésion entre la couche supérieure et la seconde couche conductrice dessinée est supérieure à celle entre la couche supérieure et la couche de matériau à faible k, l'ajout de la seconde couche conductrice dessinée peut réduire la contrainte excessive et élimine le délaminage éventuel à la surface entre la couche supérieure et la couche d'électrique intermétallique.
De plus, on a également découvert que, même si la couche supérieure n'est pas en contact physique avec la surface supérieure de la couche diélectrique intermétallique et la première couche conductrice dessinée, l'ajout de la seconde couche conductrice dessinée peut toujours éliminer l'éventuel délaminage. Dans ce cas, il peut exister une couche d'arrêt (non illustrée) formée entre la couche supérieure et la couche diélectrique à faible k.
Selon un autre aspect de la présente invention, un procédé d'amélioration de l'adhérence entre une couche supérieure et une couche diélectrique intermétallique, dans une structure d'interconnexion de semi-conducteur, est proposé. Ce procédé inclut les étapes suivantes, pas nécessairement dans l'ordre ou à la suite, décrites dans le présent paragraphe. Premièrement, une couche de matériau diélectrique à faible k, fonctionnant comme un diélectrique intermétallique, est formée sur un dispositif actif à semi-conducteur dans un substrat de semi-conducteur. Puis, une première couche conductrice dessinée est formée électriquement raccordée au dispositif actif à semi-conducteur dans la couche de matériau à faible k. Une seconde couche conductrice dessinée, fonctionnant comme une couche factice et n'étant pas électriquement raccordée à un dispositif actif à semi-conducteur, est formée dans la couche de matériau à faible k. Finalement, la couche supérieure est formée sur la couche diélectrique intermétallique.
La couche supérieure inclut de préférence du silicium et du carbone. En raison de l'ajout de la seconde couche conductrice, la force d'adhésion globale à la surface entre la couche supérieure et la couche de matériau à faible k est maintenant supérieure à celle de la condition sous laquelle seule la première couche productrice dessinée existe dans la couche de matériau à faible k.
Les paragraphes précédents ont présenté des caractéristiques plutôt générales de la présente invention afin que la description détaillée de l'invention qui suit puisse être mieux comprise. Des caractéristiques et avantages supplémentaires de l'invention sont décrits ci-dessous, et constituent le sujet des revendications de l'invention. Les spécialistes de la technique remarqueront que la conception et les modes de réalisation spécifiques décrits peuvent être facilement utilisés comme base pour modifier ou concevoir d'autres structures ou méthodes permettant d'atteindre les mêmes objectifs de la présente invention. Les spécialistes de la technique doivent également se rendre compte que ces constructions équivalentes ne s'éloignent pas de l'esprit ni du cadre de l'invention tels que définis
dans les revendications jointes.
Brève description des dessins
Ce qui suit est une brève description des dessins, qui illustrent des exemples de modes de réalisation de la présente invention et dans lesquels: la figure 1 est une vue en coupe d'une partie d'un exemple de structure d'interconnexion de semi-conducteur de la technique antérieure à un niveau intermédiaire après la formation d'une couche supérieure sur une couche IMD; la figure 2 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur pour un premier mode de réalisation de la présente invention; la figure 3 et une vue en coupe d'une partie d'un exemple de structure d'interconnexion de semi- conducteur de la technique antérieure avec une structure de damasquinage double pour la ligne conductrice de la couche IMD; la figure 4 et une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur d'un deuxième mode de réalisation de la présente invention; la figure 5 et une vue en coupe d'une partie d'une structure d'interconnexion de semi- conducteur d'un troisième mode de réalisation de la présente invention; la figure 6 et une vue de dessus d'une puce de semi-conducteur illustrant les structures d'interconnexion de semi-conducteur de la présente invention selon les modes de réalisation mentionnés ci-dessus; et la figure 7 est une vue de dessus de quelques exemples de couches conductrices dessinées selon un mode de réalisation de la présente invention.
Description détaillée des dessins
En faisant maintenant référence aux dessins, dans lesquels des numéros de références similaires sont utilisés pour désigner des éléments identiques similaires dans les différentes vues, les modes de réalisation illustratifs de la présente invention sont illustrés et décrits. Les figures ne sont pas nécessairement dessinées à l'échelle, et dans certains cas, les dessins ont été exagérés et/ou simplifiés pour des besoins illustratifs uniquement. Un spécialiste de la technique remarquera les nombreuses applications et variations possibles de la présente invention basées sur les modes de réalisation illustratifs suivants de la présente invention.
Généralement, un mode de réalisation de la présente invention propose un schéma et un procédé d'amélioration de l'adhérence entre une couche IMD (diélectrique intermétallique) et une couche supérieure en contact dans une structure d'interconnexion de semi- conducteur. La figure 2 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur 20 d'un premier mode de réalisation de la présente invention. La structure d'interconnexion 20 de la figure 2 est illustrée à un niveau intermédiaire après la formation d'une couche supérieure 2:4 sur une couche IMD 28. La couche IMD 28 du premier mode de réalisation inclut une couche de matériau diélectrique à faible k 30 avec une première couche conductrice dessinée 31 (dessinée comme un ensemble de lignes conductrices en raison d'une vue en coupe) formée dessus. Le matériau de la couche supérieure 24 inclut de préférence du silicium et du carbone. La couche IMD 28 est formée sur des dispositifs actifs à semi- conducteur 42. Des dispositifs actifs à semi-conducteur 42 sont formés sur et/ou dans un substrat de semi-conducteur 40. Dans le premier mode de réalisation, les dispositifs actifs à semi-conducteur 42 peuvent être des transistors comportant des électrodes de grille. Les dispositifs actifs à semi-conducteur 42, qui sont électriquement raccordés à d'autres dispositifs similaires pour fournir une fonction électrique, peuvent être différents pour d'autres modes de réalisation, y compris (mais non limité à) des électrodes de grille, des transistors, des condensateurs, des résistances, des conducteurs, ou des combinaisons, par exemple. Les câbles de la première couche conductrice dessinée 31 sont électriquement raccordés aux dispositifs à semi-conducteur 42 via des chemins conducteurs, tels que des fiches de contact 43, comme illustré sur la figure 2 par exemple. Une seconde couche conductrice dessinée 32 (de nouveau, dessinée comme un ensemble de lignes conductrices par une vue en coupe) est ajoutée, elle n'est pas électriquement raccordée aux dispositifs actifs à semi- conducteur 42, du moins pas raccordée à ceux raccordés par la première couche conductrice dessinée 31, comme une couche conductrice factice. La couche conductrice factice 32 peut être électriquement raccordée à la terre (non illustrée) pour empêcher le développement de champs électriques parasites. Comme décrit plus en détail ci-dessous, l'ajout d'une couche conductrice factice 32 peut éliminer l'éventuel délaminage à la surface entre la couche supérieure 24 et la couche IMD 28.
La couche de matériau diélectrique à faible k 30 peut inclure un matériau diélectrique à faible k approprié, incluant (mais non limité à) les matériaux suivants: Black DiamondTM (commercialisé par Applied Materials, Inc.), verre de silice fluoré ou verre d'oxyde de silicium fluoré (FSG), SiOXCy, verre centrifugé (Spin-On-Glass), polymères centrifugés (Spin-On- Polymers), SILKTM commercialisé par Dow Chemical, FLARETM commercialisé par Honeywell, LKD (diélectrique à faible k) commercialisé par JSR Micro, Inc., matériau de silicium-carbone-oxygène-hydrogène (SiCOH), silicium amorphe hydrogéné (a-Si:H), SiOXNy, SiC, SiCO, SiCH, des composés de ces éléments, des composites de ces éléments et des combinaisons de ces éléments, par exemple. La couche supérieure 24 peut être constituée d'un matériau quelconque parmi une variété de matériaux appropriés qui incluent du silicium et du carbone, y compris (mais non limité à) les matériaux suivants: SiC (parfois vendu sous la marque commerciale BLOKTM par Applied Materials, Inc.), SiCN (parfois vendu sous la marque commerciale n-BLOKTM par Applied Materials, Inc.), un composé de carbone- silicium comprenant au moins 30 % de carbone, du nitrure de silicium dopé au carbone (S.iXNyCX), des composites de ces éléments et des combinaisons de ces éléments, par exemple. Les couches conductrices dessinées 31 et 32 peuvent se former à partir d'un matériau quelconque parmi une variété de matériaux conducteurs appropriés, y compris (mais non limité à) les matériaux suivants. nitrure de métal, alliage métallique, cuivre, alliage de cuivre, aluminium, alliage d'aluminium, or, alliage d'or, des composites de ces éléments et des combinaisons de ces éléments, par exemple. Dans un mode de réalisation préféré, la seconde couche conductrice dessinée 32 est formée à l'aide des mêmes matériaux et étapes utilisés pour former la première couche conductrice 31. Dans d'autres modes de réalisation, cependant, la couche conductrice dessinée 32 peut être formée à partir d'un matériau différent de celui de la première couche conductrice dessinée 31. Les fiches de contact 43 sont de préférence formées à partir de cuivre, mais elles peuvent être constituées d'autres matériaux. Même si des fiches de contact 43 constituées d'un matériau différent de celui des lignes conductrices 31 qui sont généralement utilisées pour créer des raccordements vers les dispositifs actifs à semi-conducteur 42, il est envisagé que le même matériau des lignes conductrices 31 puisse être utilisé pour créer un raccordement vers les dispositifs actifs à semi-conducteur 42 (par exemple, structure à damasquinage unique, structure à damasquinage double) .
Il convient de noter que, au cours de la fabrication de la structure d'interconnexion de semi-conducteur 20, il peut être nécessaire de ralentir ou même d'arrêter l'attaque chimique au niveau de l'interface de la couche IMD 28 et de la couche diélectrique 44, avant de former les couches conductrices dessinées 31 et 32 dans la couche IMD 28. Par conséquent, il peut exister une autre couche diélectrique (non illustrée sur la figure 2) intercalée entre la couche IMD 28 et la couche diélectrique 44, qui a une plus grande résistance que la couche IMD 28, pour fournir une meilleure capacité à empêcher l'attaque chimique. Une couche diélectrique avec du matériau tel que du SiN, SiC, SiON, SiOC ou des combinaisons de ces éléments peut s'avérer un bon choix pour cette couche diélectrique, par exemple.
Dans un mode de réalisation préféré de la présente invention, la couche de matériau diélectrique à faible k 30 est constituée de Black DiamondTM commercialisé par Applied Materials, Inc., les couches conductrices 31 et 32 sont constituées de cuivre ou d'un alliage de cuivre (de préférence, avec une couche d'arrêt également, non illustrée), et la couche supérieure 24 est, de préférence, du SiC (par exemple, BLOKTM commercialisé par Applied Materials, Inc.). On a découvert en effectuant des essais que la force d'adhésion entre le matériau Black Diamond (couche à faible k 30) de la couche IMD 28 et le matériau BLOKTM (couche supérieure SiC 24) peut être environ cinq fois plus faible que la force d'adhésion entre les couches conductrices de cuivre 31 et 32 et le matériau BLOKTM (couche supérieure SiC 24). Par exemple, dans un essai de flexion en quatre points sur une structure de la technique antérieure (sans couche conductrice factice 32) comportant du matériau BLOKTM pour la couche supérieure 24, du cuivre pour la première couche conductrice 31, et du matériau Black DiamondTM pour la couche de matériau à faible k 30, la force d'adhésion au niveau de l'interface Cu/BLOK a été mesurée comme étant environ égale à 24,80 J/m et la force d'adhésion au niveau de l'interface Black Diamond/BLOK a été mesurée comme étant environ égale à seulement 5,01 J/m. Par conséquent, l'augmentation de la zone d'interface Cu/SiC en ajoutant la couche conductrice factice dessinée 32 et en réduisant la zone d'interface IMD à faible k/SiC conformément à un mode de réalisation de la présente invention augmente de manière importante la résistance globale de l'interface entre la couche IMD 28 contenant du à faible k et la couche supérieure SiC 24.
Sur la figure 2, la largeur et le nombre de segments de la couche conductrice 32 (observée selon la vue en coupe latérale) sont également importants pour améliorer l'adhérence entre la couche supérieure 24 et la couche IMD 28. Premièrement, la couche conductrice 32 et la couche conductrice 31 sont généralement fabriquées au cours des mêmes étapes de la méthode, ainsi, dans un mode de réalisation préféré, la largeur des segments de la couche conductrice 32 est grossièrement identique à la largeur des segments de la couche conductrice 31, ou avec une variation de 20 Deuxièmement, même si l'ajout d'une couche conductrice 32, correspondant à l'incrément de la zone où.la couche supérieure entre en contact avec le métal, augmente la force d'adhérence, un ajout trop important ou une trop grande zone de couche conductrice 32 entraîne d'autres problèmes. Ceci est dû au fait qu'une trop grande zone métallique est exposée dans la couche IMD 28, l'érosion dans la zone métallique, due à l'exercice d'un CMP (polissage chimique et mécanique) sur la surface de la couche IMD 28, devient importante et entraîne ensuite une adhérence faible aux dépôts de la couche supérieure 24.
Dans la présente invention, la partie correspondante de la couche conductrice factice 32 dans la couche IMD 28 est également évaluée pour compenser les deux problèmes mentionnés ci-dessus: une éventuelle érosion minimale et une amélioration de l'adhérence maximale. On a découvert que, entre deux segments de la couche conductrice dessinée 31, si le rapport de section, défini par la somme des zones dans lesquelles la couche supérieure entre en contact avec la couche conductrice factice 32 par rapport à la zone totale entre deux segments de la couche conductrice dessinée 31, est dans la plage comprise entre environ 20 % et 80 l'incrément d'adhérence devient évident et une érosion éventuelle est toujours possible. Pour être spécifique, environ 50 % du rapport de section sont envisageables en fonction de ses performances.
La figure 3 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur 20 de la technique antérieure avec une structure de damasquinage double pour la couche conductrice dessinée 31 illustrée. La figure 4 est une vue en coupe d'une structure d'interconnexion de semi-conducteur 20 d'un deuxième mode de réalisation de la présente invention. Le deuxième mode de réalisation est essentiellement identique au premier mode de réalisation (voir figure 2), à l'exception que, au moins une partie de la première couche conductrice dessinée 31 a la forme d'une structure de damasquinage double (voir figure 4). Une partie ou plusieurs parties de la couche conductrice factice dessinée 32 peut/peuvent avoir une structure de damasquinage double dans d'autres modes de réalisation (non illustrés), tant qu'elle(s) n'est/ne sont pas électriquement raccordée(s) aux dispositifs actifs à semi-conducteur 42.
La figure 5 est une vue en coupe d'une partie d'une structure d'interconnexion de semi-conducteur 20 d'un troisième mode de réalisation de la présente invention comportant une couche conductrice factice dessinée 32 pour augmenter la force d'adhérence entre la couche IMD 28 et la couche supérieure 24. Dans le troisième mode de réalisation, la première couche conductrice dessinée 31 est directement électriquement raccordée aux dispositifs actifs à semi-conducteur 42 (par exemple, via du cuivre).
La structure comprenant une couche conductrice factice dessinée peut améliorer la force d'adhésion entre la couche IMD et la couche supérieure, et elle est particulièrement avantageuse pour deux conditions. l'une lorsqu'elle est appliquée au niveau de la zone périphérique de la puce de semi-conducteur, l'autre est appliquée pour des niveaux supérieurs d'interconnexion de semi-conducteur. Premièrement, les zones périphériques de la puce de semi-conducteur présentent typiquement la variation de contrainte maximale au cours de la fabrication de puces de semi-conducteur, par conséquent, une conception efficace permettant de renforcer l'adhérence entre les couches peut être souhaitable ou nécessaire.
Sur la figure 6, la périphérie 52 de la puce de semi- conducteur 50 est définie comme une ceinture ou une zone étroite d'une largeur W environ égale, ou légèrement supérieure, à 10 % de la largeur de la puce de semi-conducteur 50. Etant donné que la puce de semi- conducteur 50 peut être rectangulaire et non carrée, la largeur W de la périphérie peut être égale à 10 % de l'une ou l'autre des dimensions de la puce de semi-conducteur, ou 10 % de la moyenne de ces dimensions. De plus, les coins 54 sur la puce de semi-conducteur 50 sont les endroits où l'invention peut avoir le plus d'effet. Ceci est dû au fait que les coins 54 subissent généralement davantage de pression que les autres zones de la périphérie 52 lors de la découpe ou de la découpe en dés au cours de la fabrication de puce de semi-conducteur.
Comme indiqué ci-dessus, la ceinture ou la zone 52 peut comprendre ou inclure un grand nombre de structures d'interconnexion de semi-conducteur 20. Chaque structure d'interconnexion de semi-conducteur 20 est électriquement associée à un ou plusieurs des autres dispositifs de la puce de semi-conducteur 50 fonctionnant ensemble comme un circuit ou un bloc spécifique, tel qu'une mémoire, un processeur, un compteur, une source de tension, ou similaire. La structure d'interconnexion de semiconducteur 20 située sur ou dans la périphérie 52 subit normalement une très grande contrainte en raison de l'accumulation de contraintes provenant de la fabrication de plusieurs dispositifs dans et sur la puce de semi-conducteur 50. Avec la couche conductrice factice dessinée 32 intégrée à la structure d'interconnexion 20, l'adhérence entre les couches IMD et les couches supérieures est augmentée et les problèmes de délaminage sont éliminés.
La structure comprenant la couche conductrice factice pour améliorer la force d'adhérence entre la couche IMD et la couche supérieure est également efficace lorsqu'elle est appliquée pour des niveaux supérieurs d'interconnexion de semi-conducteur. Les structures d'interconnexion de semi-conducteur sont généralement fabriquées avec plusieurs niveaux basés sur leur conception. Au cours de la fabrication, les niveaux supérieurs subissent souvent davantage de contraintes que les niveaux inférieurs. Par conséquent, l'invention présentée est de préférence utilisée pour les niveaux d'interconnexion supérieurs. Par exemple, les deux plus hauts niveaux d'interconnexion (c'est-à-dire le niveau supérieur et le niveau en dessous) d'une puce de semi-conducteur peuvent être un endroit avantageux (ou même le meilleur endroit) pour appliquer cette invention.
Il doit être noté que, même si les couches conductrices dessinées 31 et 32 sont dessinées comme des lignes séparées sur la vue en coupe des figures 2, 4 et 5, elles sont en fait des couches conductrices dessinées comme ayant un ou plusieurs segments de forme linéaire ou rectangulaire. Les figures 7a à 7e illustrent des exemples de formes de couche conductrice dessinée selon une vue en plan. chaque figure 7a à les vues en coupes De plus, une ligne pointillée sur 7e illustre l'endroit où sont prises desfigures 2, 4 et 5. Généralement, la forme de figure simples, ou celle de segments linéaires 7a comportant plusieurs lignes la figure 7b comportant plusieurs avec au moins deux segments physiquement raccordés, est le plus souvent appliquée. Sous certaines conditions, la couche conductrice peut être dessinée comme ayant sensiblement une forme rectangulaire ou par ailleurs la forme arrondie, comme respectivement illustré sur les figure 7c et 7d, qui sont également utilisées. Parfois, la couche conductrice peut même être dessinée comme une ligne tiretée ou pointillée agrandie comme sur la figure 7e, de préférence avec tous les segments fabriqués en même temps. Tous les exemples mentionnés ci-dessus sont seulement des exemples illustrant des couches conductrices dessinées de la présente invention, et ne limitent certainement pas la présente invention.
Même si les modes de réalisation de la présente invention et au moins certains de ses avantages ont été décrits en détail, il doit être compris que différents remplacements, modifications et altérations peuvent être effectués ici sans s'éloigner de l'esprit et du cadre de l'invention tel que définis par les revendications jointes. De plus, le cadre de la présente invention n'est pas destiné à se limiter aux modes de réalisation particuliers de la méthode, des appareils, de la fabrication, de la composition de matière, des moyens, des procédés et des étapes décrits dans la spécification. Tel qu'un spécialiste de la technique appréciera à la lecture de la description de la présente invention, les méthodes, les appareils, la fabrication, les compositions de matière, les moyens, les procédés ou les étapes, existants ou à venir, qui remplissent sensiblement la même fonction ou entraînent le même résultat, les modes de réalisation correspondants décrits ici peuvent être utilisés selon la présente invention. Par conséquent, les revendications jointes sont prévues pour inclure dans leur cadre ces méthodes, appareils, fabrication, compositions de matière, moyens, procédés ou étapes.
Claims (26)
1. Structure d'interconnexion de semi-conducteur comprenant: un substrat de semi-conducteur; un dispositif actif à semi-conducteur formé dans le substrat de semi-conducteur; une couche de matériau diélectrique à faible k formée sur le dispositif à semi-conducteur; une première couche conductrice dessinée formée dans la couche de matériau à faible k, la première couche conductrice dessinée étant électriquement raccordée au dispositif actif à semi-conducteur; une seconde couche conductrice dessinée formée dans la couche de matériau à faible k, la seconde couche conductrice dessinée n'étant pas électriquement raccordée aux dispositifs actifs à semi-conducteur; et une couche supérieure formée sur la couche de matériau à faible k et sur les première et seconde couches conductrices dessinées.
2. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle au moins une des première et seconde couches conductrices dessinées comprend du cuivre.
3. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la seconde couche conductrice dessinée comprend au moins un segment de forme essentiellement linéaire, rectangulaire ou arrondie.
4. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la seconde couche conductrice dessinée est une couche dessinée sous forme de ligne pointillée ou de ligne tiretée.
5. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche supérieure comprend du silicium et du carbone.
6. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche supérieure a une épaisseur inférieure à environ 600 angstrôms.
7. Structure d'interconnexion de semi-conducteur de la revendication 5, dans laquelle la couche supérieure comprend au moins 30 de carbone.
8. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche de matériau diélectrique à faible k a une constante diélectrique inférieure à celle de l'oxyde de silicium.
9. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche de matériau à faible k comprend du silicium et du carbone.
10. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la couche de matériau à faible k comprend du verre de silicium dopé au fluor (FSG).
11. Structure d'interconnexion de semi-conducteur de la revendication 9, dans laquelle la couche de matériau à faible k comprend du Black Diamond.
12. Structure d'interconnexion de semi-conducteur de la revendication 1, dans laquelle la structure d'interconnexion de semi-conducteur est située sur une zone périphérique entourant une puce de semi-conducteur dans laquelle se forme la structure d'interconnexion de semi-conducteur.
13. Structure d'interconnexion de semi-conducteur de la revendication 12, dans laquelle la largeur de la zone périphérique représente environ 10 % de la largeur de la puce de semi-conducteur.
14. Structure d'interconnexion de semi-conducteur comprenant: un substrat de semi-conducteur; un dispositif actif à semi-conducteur formé dans le substrat de semi-conducteur; une couche diélectrique formée sur le dispositif à semi-conducteur, la couche diélectrique comprenant une couche de matériau diélectrique à faible k; une première couche conductrice dessinée formée dans la couche diélectrique, la première couche conductrice dessinée étant électriquement raccordée au dispositif actif à semi-conducteur, et la première couche conductrice dessinée comprenant du cuivre; une seconde couche conductrice dessinée formée dans la couche diélectrique, la seconde couche conductrice dessinée n'étant pas électriquement raccordée aux dispositifs actifs à semi-conducteur, et la seconde couche conductrice dessinée comprenant du cuivre; et une couche supérieure formée sur la couche diélectrique, la première couche conductrice dessinée et la seconde couche conductrice dessinée.
15. Structure d'interconnexion de semi-conducteur de la revendication 14, dans laquelle la couche supérieure comprend du silicium et du carbone.
16. Structure d'interconnexion de semi-conducteur de la revendication 14, dans laquelle la couche de matériau à faible k comprend du silicium et du carbone.
17. Procédé d'élimination du délaminage entre une couche supérieure et une couche diélectrique dans une structure d'interconnexion de semiconducteur, comprenant: la formation d'un matériau diélectrique à faible k pour la couche diélectrique sur un dispositif actif à semi-conducteur, le dispositif à semi-conducteur étant formé dans un substrat de semiconducteur; la formation d'une première couche conductrice dessinée dans la couche de matériau à faible k, la première couche conductrice dessinée étant électriquement raccordée au dispositif à semi-conducteur; la formation d'une seconde couche conductrice dessinée dans la couche de matériau à faible k, la seconde couche conductrice dessinée n'étant pas électriquement raccordée aux dispositifs actifs à semi-conducteur; et la formation d'une couche supérieure sur la couche diélectrique intermétallique, la première couche conductrice dessinée et la seconde couche conductrice dessinée.
18. Procédé de la revendication 17, dans laquelle les première et seconde couches conductrices dessinées comprennent du cuivre.
19. Procédé de la revendication 17, dans laquelle la couche supérieure comprend du silicium et du carbone.
20. Procédé de la revendication 17, dans laquelle la couche supérieure a une épaisseur inférieure à environ 600 angstrdms.
21. Procédé de la revendication 17, dans laquelle la couche supérieure a une constante diélectrique sensiblement inférieure à celle de l'oxyde de silicium.
22. Procédé de la revendication 17, dans laquelle la couche de matériau à faible k comprend du silicium et du carbone.
23. Procédé de la revendication 17, dans laquelle la couche de matériau à faible k comprend du verre de silicium dopé au fluor (FSG).
24. Procédé de la revendication 22, dans laquelle la couche de matériau à faible k comprend du Black Diamond.
25. Procédé d'amélioration de l'adhérence entre une couche supérieure et une couche diélectrique dans une structure d'interconnexion de semiconducteur, comprenant: la formation d'une couche de matériau diélectrique à faible k pour la couche diélectrique sur un dispositif actif à semi-conducteur, le dispositif actif à semi-conducteur étant formé dans un substrat de semi-conducteur; la formation d'une première couche conductrice dessinée dans la couche de matériau à faible k, la première couche conductrice dessinée étant électriquement raccordée au dispositif actif à semi-conducteur; la formation d'une seconde couche conductrice dessinée dans la couche de matériau à faible k, la seconde couche conductrice dessinée étant une couche factice qui n'est pas électriquement raccordée à la première couche conductrice dessinée; et la formation de la couche supérieure sur la couche diélectrique, dans laquelle une première force d'adhésion entre la couche supérieure et la seconde couche conductrice dessinée est supérieure à une seconde force d'adhésion entre la couche supérieure et la couche de matériau à faible k.
26. Procédé de la revendication 25, dans lequel la couche supérieure comprend du silicium et du carbone, et dans lequel la seconde ligne conductrice dessinée comprend du cuivre.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56436504P | 2004-04-22 | 2004-04-22 | |
| US10/967,009 US20050253268A1 (en) | 2004-04-22 | 2004-10-15 | Method and structure for improving adhesion between intermetal dielectric layer and cap layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2869458A1 true FR2869458A1 (fr) | 2005-10-28 |
| FR2869458B1 FR2869458B1 (fr) | 2007-03-16 |
Family
ID=35169485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0504011A Active FR2869458B1 (fr) | 2004-04-22 | 2005-04-21 | Procede et structure d'amelioration de l'adherence entre la couche dielectrique intermetallique et la couche superieure |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050253268A1 (fr) |
| FR (1) | FR2869458B1 (fr) |
| TW (1) | TWI268563B (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7339272B2 (en) * | 2004-06-14 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with scattering bars adjacent conductive lines |
| KR100574560B1 (ko) * | 2004-12-31 | 2006-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성 방법 |
| US8846149B2 (en) * | 2006-02-21 | 2014-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Delamination resistant semiconductor film and method for forming the same |
| TWI497699B (zh) * | 2010-02-22 | 2015-08-21 | United Microelectronics Corp | 形成光轉換元件的方法 |
| CN110277389B (zh) * | 2018-03-14 | 2021-10-08 | 联华电子股份有限公司 | 具有导电线的半导体结构以及停止层的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258715B1 (en) * | 1999-01-11 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Process for low-k dielectric with dummy plugs |
| US6333558B1 (en) * | 1998-05-27 | 2001-12-25 | Sony Corporation | Semiconductor device and method for fabricating the same |
| US6468894B1 (en) * | 2001-03-21 | 2002-10-22 | Advanced Micro Devices, Inc. | Metal interconnection structure with dummy vias |
| US20040070077A1 (en) * | 2002-07-01 | 2004-04-15 | Gaku Minamihaba | Semiconductor device and method of manufacturing the same |
Family Cites Families (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US423060A (en) * | 1890-03-11 | Peters | ||
| US2369620A (en) * | 1941-03-07 | 1945-02-13 | Battelle Development Corp | Method of coating cupreous metal with tin |
| US3745039A (en) * | 1971-10-28 | 1973-07-10 | Rca Corp | Electroless cobalt plating bath and process |
| US4006047A (en) * | 1974-07-22 | 1977-02-01 | Amp Incorporated | Catalysts for electroless deposition of metals on comparatively low-temperature polyolefin and polyester substrates |
| US3937857A (en) * | 1974-07-22 | 1976-02-10 | Amp Incorporated | Catalyst for electroless deposition of metals |
| US4150177A (en) * | 1976-03-31 | 1979-04-17 | Massachusetts Institute Of Technology | Method for selectively nickeling a layer of polymerized polyester resin |
| US4265943A (en) * | 1978-11-27 | 1981-05-05 | Macdermid Incorporated | Method and composition for continuous electroless copper deposition using a hypophosphite reducing agent in the presence of cobalt or nickel ions |
| US4368223A (en) * | 1981-06-01 | 1983-01-11 | Asahi Glass Company, Ltd. | Process for preparing nickel layer |
| US4810520A (en) * | 1987-09-23 | 1989-03-07 | Magnetic Peripherals Inc. | Method for controlling electroless magnetic plating |
| US5203911A (en) * | 1991-06-24 | 1993-04-20 | Shipley Company Inc. | Controlled electroless plating |
| US5380560A (en) * | 1992-07-28 | 1995-01-10 | International Business Machines Corporation | Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition |
| US6323071B1 (en) * | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
| WO1995002900A1 (fr) * | 1993-07-15 | 1995-01-26 | Astarix, Inc. | Alliage d'aluminium-palladium destine a l'amorçage de plaquages non electrolytiques |
| US5468597A (en) * | 1993-08-25 | 1995-11-21 | Shipley Company, L.L.C. | Selective metallization process |
| US5384284A (en) * | 1993-10-01 | 1995-01-24 | Micron Semiconductor, Inc. | Method to form a low resistant bond pad interconnect |
| US5415890A (en) * | 1994-01-03 | 1995-05-16 | Eaton Corporation | Modular apparatus and method for surface treatment of parts with liquid baths |
| JPH0845936A (ja) * | 1994-05-31 | 1996-02-16 | Texas Instr Inc <Ti> | ダミーリードを用いた高速ｌｓｉ半導体装置およびその信頼性改善方法 |
| TW386235B (en) * | 1995-05-23 | 2000-04-01 | Tokyo Electron Ltd | Method for spin rinsing |
| US6197364B1 (en) * | 1995-08-22 | 2001-03-06 | International Business Machines Corporation | Production of electroless Co(P) with designed coercivity |
| US5755859A (en) * | 1995-08-24 | 1998-05-26 | International Business Machines Corporation | Cobalt-tin alloys and their applications for devices, chip interconnections and packaging |
| US5910340A (en) * | 1995-10-23 | 1999-06-08 | C. Uyemura & Co., Ltd. | Electroless nickel plating solution and method |
| US6015724A (en) * | 1995-11-02 | 2000-01-18 | Semiconductor Energy Laboratory Co. | Manufacturing method of a semiconductor device |
| US5648125A (en) * | 1995-11-16 | 1997-07-15 | Cane; Frank N. | Electroless plating process for the manufacture of printed circuit boards |
| US5733816A (en) * | 1995-12-13 | 1998-03-31 | Micron Technology, Inc. | Method for depositing a tungsten layer on silicon |
| US6261637B1 (en) * | 1995-12-15 | 2001-07-17 | Enthone-Omi, Inc. | Use of palladium immersion deposition to selectively initiate electroless plating on Ti and W alloys for wafer fabrication |
| EP0811083B1 (fr) * | 1995-12-19 | 2000-05-31 | FSI International | Depot autocatalytique de films metalliques par un processeur de pulverisation |
| US5891513A (en) * | 1996-01-16 | 1999-04-06 | Cornell Research Foundation | Electroless CU deposition on a barrier layer by CU contact displacement for ULSI applications |
| DE59707332D1 (de) * | 1996-08-23 | 2002-06-27 | Widia Gmbh | Schneideinsatz zum bohren und bohrwerkzeug |
| US5904827A (en) * | 1996-10-15 | 1999-05-18 | Reynolds Tech Fabricators, Inc. | Plating cell with rotary wiper and megasonic transducer |
| DE19700231C2 (de) * | 1997-01-07 | 2001-10-04 | Geesthacht Gkss Forschung | Vorrichtung zum Filtern und Trennen von Strömungsmedien |
| US5913147A (en) * | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
| JPH10247664A (ja) * | 1997-03-04 | 1998-09-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US5885749A (en) * | 1997-06-20 | 1999-03-23 | Clear Logic, Inc. | Method of customizing integrated circuits by selective secondary deposition of layer interconnect material |
| US6077780A (en) * | 1997-12-03 | 2000-06-20 | Advanced Micro Devices, Inc. | Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure |
| US6197688B1 (en) * | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
| US6171661B1 (en) * | 1998-02-25 | 2001-01-09 | Applied Materials, Inc. | Deposition of copper with increased adhesion |
| US6197181B1 (en) * | 1998-03-20 | 2001-03-06 | Semitool, Inc. | Apparatus and method for electrolytically depositing a metal on a microelectronic workpiece |
| US6565729B2 (en) * | 1998-03-20 | 2003-05-20 | Semitool, Inc. | Method for electrochemically depositing metal on a semiconductor workpiece |
| US6416647B1 (en) * | 1998-04-21 | 2002-07-09 | Applied Materials, Inc. | Electro-chemical deposition cell for face-up processing of single semiconductor substrates |
| US6245662B1 (en) * | 1998-07-23 | 2001-06-12 | Applied Materials, Inc. | Method of producing an interconnect structure for an integrated circuit |
| US6063705A (en) * | 1998-08-27 | 2000-05-16 | Micron Technology, Inc. | Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide |
| US6180523B1 (en) * | 1998-10-13 | 2001-01-30 | Industrial Technology Research Institute | Copper metallization of USLI by electroless process |
| US6228233B1 (en) * | 1998-11-30 | 2001-05-08 | Applied Materials, Inc. | Inflatable compliant bladder assembly |
| US6258220B1 (en) * | 1998-11-30 | 2001-07-10 | Applied Materials, Inc. | Electro-chemical deposition system |
| US6251236B1 (en) * | 1998-11-30 | 2001-06-26 | Applied Materials, Inc. | Cathode contact ring for electrochemical deposition |
| US6015747A (en) * | 1998-12-07 | 2000-01-18 | Advanced Micro Device | Method of metal/polysilicon gate formation in a field effect transistor |
| US6242349B1 (en) * | 1998-12-09 | 2001-06-05 | Advanced Micro Devices, Inc. | Method of forming copper/copper alloy interconnection with reduced electromigration |
| US6294836B1 (en) * | 1998-12-22 | 2001-09-25 | Cvc Products Inc. | Semiconductor chip interconnect barrier material and fabrication method |
| US6370381B1 (en) * | 1999-01-29 | 2002-04-09 | Siemens Transportation Systems, Inc. | Multiple channel communications system |
| US6010962A (en) * | 1999-02-12 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company | Copper chemical-mechanical-polishing (CMP) dishing |
| US6245670B1 (en) * | 1999-02-19 | 2001-06-12 | Advanced Micro Devices, Inc. | Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure |
| US6259115B1 (en) * | 1999-03-04 | 2001-07-10 | Advanced Micro Devices, Inc. | Dummy patterning for semiconductor manufacturing processes |
| US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
| US6174812B1 (en) * | 1999-06-08 | 2001-01-16 | United Microelectronics Corp. | Copper damascene technology for ultra large scale integration circuits |
| US6516815B1 (en) * | 1999-07-09 | 2003-02-11 | Applied Materials, Inc. | Edge bead removal/spin rinse dry (EBR/SRD) module |
| US6258223B1 (en) * | 1999-07-09 | 2001-07-10 | Applied Materials, Inc. | In-situ electroless copper seed layer enhancement in an electroplating system |
| US6342733B1 (en) * | 1999-07-27 | 2002-01-29 | International Business Machines Corporation | Reduced electromigration and stressed induced migration of Cu wires by surface coating |
| US6588437B1 (en) * | 1999-11-15 | 2003-07-08 | Agere Systems Inc. | System and method for removal of material |
| KR100389913B1 (ko) * | 1999-12-23 | 2003-07-04 | 삼성전자주식회사 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
| US6743473B1 (en) * | 2000-02-16 | 2004-06-01 | Applied Materials, Inc. | Chemical vapor deposition of barriers from novel precursors |
| JP3979791B2 (ja) * | 2000-03-08 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| EP1282911B1 (fr) * | 2000-05-15 | 2018-09-05 | Asm International N.V. | Procede d'elaboration de circuits integres |
| KR100403611B1 (ko) * | 2000-06-07 | 2003-11-01 | 삼성전자주식회사 | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 |
| KR100372644B1 (ko) * | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 |
| US6461909B1 (en) * | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Process for fabricating RuSixOy-containing adhesion layers |
| US6518198B1 (en) * | 2000-08-31 | 2003-02-11 | Micron Technology, Inc. | Electroless deposition of doped noble metals and noble metal alloys |
| US6503834B1 (en) * | 2000-10-03 | 2003-01-07 | International Business Machines Corp. | Process to increase reliability CuBEOL structures |
| US6527855B2 (en) * | 2000-10-10 | 2003-03-04 | Rensselaer Polytechnic Institute | Atomic layer deposition of cobalt from cobalt metallorganic compounds |
| JP2002285333A (ja) * | 2001-03-26 | 2002-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| US6717189B2 (en) * | 2001-06-01 | 2004-04-06 | Ebara Corporation | Electroless plating liquid and semiconductor device |
| DE10296935T5 (de) * | 2001-06-14 | 2004-04-22 | Mattson Technology Inc., Fremont | Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen) |
| US6573606B2 (en) * | 2001-06-14 | 2003-06-03 | International Business Machines Corporation | Chip to wiring interface with single metal alloy layer applied to surface of copper interconnect |
| WO2003017359A1 (fr) * | 2001-08-13 | 2003-02-27 | Ebara Corporation | Dispositif a semiconducteur, son procede de production et solution de galvanoplastie |
| JP3575448B2 (ja) * | 2001-08-23 | 2004-10-13 | セイコーエプソン株式会社 | 半導体装置 |
| US6582974B2 (en) * | 2001-11-15 | 2003-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer |
| US6423619B1 (en) * | 2001-11-30 | 2002-07-23 | Motorola, Inc. | Transistor metal gate structure that minimizes non-planarity effects and method of formation |
| US6645567B2 (en) * | 2001-12-19 | 2003-11-11 | Intel Corporation | Electroless plating bath composition and method of using |
| US20030116439A1 (en) * | 2001-12-21 | 2003-06-26 | International Business Machines Corporation | Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices |
| US6713373B1 (en) * | 2002-02-05 | 2004-03-30 | Novellus Systems, Inc. | Method for obtaining adhesion for device manufacture |
| US6528409B1 (en) * | 2002-04-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Interconnect structure formed in porous dielectric material with minimized degradation and electromigration |
| US6787450B2 (en) * | 2002-05-29 | 2004-09-07 | Micron Technology, Inc. | High aspect ratio fill method and resulting structure |
| JP4005873B2 (ja) * | 2002-08-15 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| US6958542B2 (en) * | 2002-09-03 | 2005-10-25 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20040065570A1 (en) * | 2002-10-08 | 2004-04-08 | Shang-Shung Jen | Beehive-like golf bag |
| US6821909B2 (en) * | 2002-10-30 | 2004-11-23 | Applied Materials, Inc. | Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application |
| US20050110151A1 (en) * | 2002-11-15 | 2005-05-26 | Itaru Tamura | Semiconductor device |
| US20040096592A1 (en) * | 2002-11-19 | 2004-05-20 | Chebiam Ramanan V. | Electroless cobalt plating solution and plating techniques |
| US7825516B2 (en) * | 2002-12-11 | 2010-11-02 | International Business Machines Corporation | Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures |
| US7015582B2 (en) * | 2003-04-01 | 2006-03-21 | International Business Machines Corporation | Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics |
| US7229922B2 (en) * | 2003-10-27 | 2007-06-12 | Intel Corporation | Method for making a semiconductor device having increased conductive material reliability |
-
2004
- 2004-10-15 US US10/967,009 patent/US20050253268A1/en not_active Abandoned
-
2005
- 2005-03-24 TW TW094109091A patent/TWI268563B/zh active
- 2005-04-21 FR FR0504011A patent/FR2869458B1/fr active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333558B1 (en) * | 1998-05-27 | 2001-12-25 | Sony Corporation | Semiconductor device and method for fabricating the same |
| US6258715B1 (en) * | 1999-01-11 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Process for low-k dielectric with dummy plugs |
| US6468894B1 (en) * | 2001-03-21 | 2002-10-22 | Advanced Micro Devices, Inc. | Metal interconnection structure with dummy vias |
| US20040070077A1 (en) * | 2002-07-01 | 2004-04-15 | Gaku Minamihaba | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200536032A (en) | 2005-11-01 |
| US20050253268A1 (en) | 2005-11-17 |
| FR2869458B1 (fr) | 2007-03-16 |
| TWI268563B (en) | 2006-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI380404B (fr) | ||
| CN1191621C (zh) | 具有高抗电迁移的导体的制作方法及其结构 | |
| JP4170103B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP5739434B2 (ja) | 銅プラグを有する半導体デバイスおよびデバイスを形成するための方法 | |
| US20060125100A1 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| US6780769B2 (en) | Method of manufacturing structure for connecting interconnect lines including metal layer with thickness larger than thickness of metallic compound layer | |
| US6706629B1 (en) | Barrier-free copper interconnect | |
| US20100078820A1 (en) | Semiconductor device and method of manufacturing the same | |
| TW201246487A (en) | Semiconductor device and manufacturing method thereof | |
| EP1365444A1 (fr) | Condensateur en tranchées dans un substrat avec deux électrodes flottantes et indépendantes du substrat | |
| JPH11260917A (ja) | バリヤ層及びその製造方法 | |
| TWI232523B (en) | Damascene process and structure thereof | |
| FR2869458A1 (fr) | Procede et structure d'amelioration de l'adherence entre la couche dielectrique intermetallique et la couche superieure | |
| US20070152335A1 (en) | Metal Interconnection of Semiconductor Device and Method for Forming the Same | |
| FR2803438A1 (fr) | Procede de realisation d'une structure d'interconnexions comprenant une isolation electrique incluant des cavites d'air ou de vide | |
| US20110269308A1 (en) | Method for manufacturing semiconductor device | |
| FR3050318A1 (fr) | Nouvelle protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre | |
| FR3042067A1 (fr) | Protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre | |
| EP0951067B1 (fr) | Circuit intégré avec couche d'arrêt et procédé de fabrication associé | |
| KR100973277B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US8110502B2 (en) | Method of improving adhesion strength of low dielectric constant layers | |
| KR100720511B1 (ko) | 금속 배선 및 금속 배선의 형성 방법 | |
| FR2672430A1 (fr) | Structure de contact intercouches d'un dispositif a semiconducteur et procede de fabrication de celle-ci. | |
| JP2004356500A (ja) | 電子デバイスの製造方法 | |
| US6787803B1 (en) | Test patterns for measurement of low-k dielectric cracking thresholds |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |
|
| PLFP | Fee payment |
Year of fee payment: 20 |