FR2856196A1 - Composant electronique protege contre les decharges electrostatiques - Google Patents

Composant electronique protege contre les decharges electrostatiques Download PDF

Info

Publication number
FR2856196A1
FR2856196A1 FR0307152A FR0307152A FR2856196A1 FR 2856196 A1 FR2856196 A1 FR 2856196A1 FR 0307152 A FR0307152 A FR 0307152A FR 0307152 A FR0307152 A FR 0307152A FR 2856196 A1 FR2856196 A1 FR 2856196A1
Authority
FR
France
Prior art keywords
integrated circuit
rails
ground plane
external
metallic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0307152A
Other languages
English (en)
Other versions
FR2856196B1 (fr
Inventor
Pierre Busson
Pierre Olivier Jouffre
Gavet Bernard Louis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR0307152A priority Critical patent/FR2856196B1/fr
Priority to US10/867,285 priority patent/US6914304B2/en
Publication of FR2856196A1 publication Critical patent/FR2856196A1/fr
Application granted granted Critical
Publication of FR2856196B1 publication Critical patent/FR2856196B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Le composant électronique comprend un circuit intégré incorporant plusieurs blocs fonctionnels distincts au sein d'un substrat semiconducteur, ainsi que des moyens de protection contre les décharges électrostatiques. Ces moyens de protection contre les décharges électrostatiques comporte plusieurs rails de décharge métalliques distincts GNDi disposés au-dessus du substrat SB et respectivement associés à la pluralité de blocs fonctionnels CRi, tous ces rails de décharge métalliques étant mutuellement non connectés électriquement au sein du circuit intégré CI, mais reliés électriquement par une connexion électrique FLi externe au circuit intégré à un même plan de masse SLG formant une référence de masse pour les décharges électrostatiques, ce plan de masse SLG étant situé à l'extérieur du circuit intégré CI, et pouvant être un dissipateur thermique.

Description

Composant électronique protégé contre les décharges électrostatiques.
L'invention concerne les circuits intégrés, et plus 5 particulièrement les circuits intégrés radiofréquence destinés à fonctionner à des fréquences supérieures ou égales à 1 GHz.
A l'heure actuelle, les circuits intégrés radiofréquence incorporent au sein d'un même substrat différents blocs fonctionnels distincts, analogiques ou numériques, tels que par exemple des 10 amplificateurs faible bruit (LNA: " Low Noise Amplifier " en langue anglaise), des oscillateurs locaux, des amplificateurs de puissance, les démodulateurs numériques, ou encore des boucles à verrouillage de phase.
Par ailleurs, une contrainte dans la réalisation des circuits 15 intégrés réside dans la nécessité d'équiper ceux-ci de moyens de protection contre les décharges électrostatiques qui pourraient endommager les composants électroniques du circuit intégré.
Classiquement, ces moyens de protection contre les décharges électrostatiques comportent, outre des diodes et des circuits classiques 20 de protection plus connus sous leur dénomination anglo-saxonne de " clamp ", plusieurs rails de décharge (ou métallisation), respectivement connectés aux différents blocs fonctionnels et formant une référence de masse pour les décharges électrostatiques. Afin d'assurer la continuité électrique continue entre ces différents rails de 25 décharge, il est prévu en particulier de disposer entre ceux-ci, des diodes tête-bêche.
Cependant, une telle réalisation induit des capacités de couplage entre les rails de décharges, et par conséquent une transmission potentielle de bruit entre ces rails.
30ié (Or, la transmission de bruit peut g-ner, en particulier dans le domaine radiofréquence, certains blocs fonctionnels particulièrement sensibles, comme les amplificateurs faible bruit.
L'invention vise à apporter une solution à ce problème.
Un but de l'invention est de proposer une protection efficace du composant électronique vis-à-vis des décharges électrostatiques tout en minimisant la transmission potentielle de bruit par l'intermédiaire de ces moyens de protection contre les décharges électrostatiques.
L'invention propose donc un composant électronique comprenant un circuit intégré incorporant plusieurs blocs fonctionnels et distincts au sein d'un substrat semiconducteur, ainsi que des moyens de protection contre les décharges électrostatiques.
Selon une caractéristique générale de l'invention, les moyens de protection contre les décharges électrostatiques comporte plusieurs rails de décharge métalliques distincts disposés au-dessus du substrat et respectivement associés à la pluralité de blocs fonctionnels, tous ces rails de décharge métalliques étant mutuellement non connectés 15 électriquement au sein du circuit intégré, mais reliés électriquement par une connexion électrique externe au circuit intégré à un même plan de masse formant une référence de masse pour les décharges électrostatiques, ce plan de masse étant situé à l'extérieur du circuit intégré.
En d'autres termes, selon l'invention, il est prévu une complète coupure inter-rails au niveau du circuit intégré et par conséquent une isolation entre les rails métalliques. Par contre, la continuité électrique en termes de courant continu, nécessaire pour la protection contre les décharges électrostatiques, est assurée par cette connexion 25 électrique externe au circuit intégré, ainsi que par le plan de masse externe.
L'invention est également remarquable en ce sens qu'alors que le circuit intégré en lui-même n'est pas protégé contre les décharges électrostatiques, cette protection est acquise une fois que le circuit z0 intégré est associé au plan de masse externe au circuit intégré.
Le plan de masse est avantageusement une plaque métallique ayant une face visible lorsque le circuit intégré est encapsulé dans son boîtier.
Ainsi alors que le circuit intégré, c'est à dire par exemple la puce de silicium, n'est pas intrinsèquement protégé contre les décharges électrostatiques, cette protection est acquise après encapsulage du circuit intégré dans son boîtier, c'est à dire après 5 " packaging " selon une dénomination anglosaxonne couramment utilisée dans ce domaine. Ainsi le composant électronique, comportant le circuit intégré encapsulé dans son boîtier et la plaque métallique ayant une face située à l'extérieur du boîtier, est intrinsèquement protégé contre les décharges électrostatiques.
La connexion métallique externe entre les rails de décharge et le plan de masse externe peut être réalisée par exemple par des fils de liaison (" bonding " selon une dénomination anglosaxonne couramment utilisée par l'homme du métier) connectés, d'une part, aux différents rails de décharge métalliques par l'intermédiaire de 15 plots de contact, et d'autre part, sur le plan de masse externe.
La présence de tels fils de liaison, généralement inductifs, contribue à minimiser la transmission du bruit car ils réalisent un premier filtrage.
Par ailleurs, la plaque métallique formant ledit plan de masse 20 externe peut être un dissipateur thermique (" slug " selon une dénomination anglosaxonne) disposé sous le circuit intégré. Un dissipateur thermique est en effet une plaque métallique relativement épaisse. Les rails de décharge métalliques distincts sont alors reliés au dissipateur thermique par des fils électriques distincts.
Ainsi, selon ce mode de réalisation, on utilise pour former le plan de masse externe, un moyen, à savoir le dissipateur thermique, habituellement utilisé pour d'autres fonctions, en l'espèce pour une évacuation de chaleur.
Par ailleurs, un dissipateur thermique présente généralement >< une basse impédance et forme ainsi un point froid, c'est-à-dire un chemin d'impédance minimale permettant notamment aux charges de s'évacuer via ce moyen.
Pour des applications radiofréquences notamment, le circuit intégré peut être avantageusement fixé sur une fine plaque métallique qui fait office de référence de masse pour les signaux radiofréquences.
Cette fine plaque métallique est aussi désignée par l'homme du métier par la dénomination anglo-saxonne d' "< expose pad ". Lorsqu'un tel circuit intégré est associé à un dissipateur thermique, le dissipateur thermique est fixé sous ladite fine plaque métallique.
Cela étant, en l'absence de dissipateur thermique, la plaque métallique formant ledit plan de masse externe faisant office de référence de masse pour les décharges électrostatiques, peut être constituée de ladite fine plaque métallique faisant office de référence 10 de masse pour les signaux radiofréquences.
Ainsi là encore on utilise pour former le plan de masse externe, un moyen habituellement utilisé pour d'autres fonctions.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée d'un mode de 15 réalisation, nullement limitatif, et des dessins annexés, sur lesquels: -les figures 1 à 3 illustrent de façon schématique un mode de réalisation d'un composant électronique selon l'invention.
Sur la figure 1, la référence CI désigne un circuit intégré après sa découpe dans une plaquette semiconductrice le long de lignes de 20 découpe.
Ce circuit intégré est réalisé au sein d'un substrat SB semiconducteur.
A des fins de simplification, on suppose ici que le circuit intégré comporte trois blocs fonctionnels (ou coeurs) distincts CR1, 25 CR2 et CR3. Par exemple, le bloc CR1 peut réaliser une fonction d'amplification faible bruit (LNA), tandis que le bloc CR2 peut réaliser une fonction d'amplification de puissance et que le bloc CR3 peut réaliser une fonction numérique.
Ce substrat SB est, dans une application radiofréquence, un 30 substrat fortement résistif, ce qui conduit à de meilleures performances de rejection de bruit haute fréquence. Par contre, un tel substrat fortement résistif s'avère difficilement compatible avec une bonne protection contre les décharges électrostatiques, telle qu'elle était réalisée dans l'art antérieur.
L'invention résout ce problème en utilisant notamment des moyens de protection contre les décharges électrostatiques comportant plusieurs rails de décharges métalliques distincts disposés au-dessus du substrat SB et respectivement associés à la pluralité de blocs fonctionnels CR1- CR3.
Plus précisément, dans l'exemple décrit ici, on prévoit, comme illustré sur la figure 1, mais également plus en détail sur la figure 2, pour chaque bloc fonctionnel CRi, un premier rail métallique GNDi et un deuxième rail métallique VDDEi.
Chacun de ces rails GNDi et VDDEi peuvent être utilisés spécifiquement pour la protection contre les décharges électrostatiques. Ceci étant, on peut les utiliser également à la fois pour la protection contre les décharges électrostatiques, et également en tant que rail d'alimentation (rail VDDEi) et référence de masse (rail 15 GNDi) pour le bloc fonctionnel CRi. C'est la raison pour laquelle sur la figure 2, on a représenté deux connexions reliant le bloc fonctionnel CRi, respectivement aux rails GNDi et VDDEi.
Par ailleurs, la référence PDSi désigne un plot de contact relié au bloc fonctionnel CRi, par exemple par l'intermédiaire de trous 20 d'interconnexion métalliques dans le substrat (vias), et par lequel transitent des signaux venant du bloc fonctionnel CR1 ou allant vers le bloc fonctionnel CR1.
Le plot de signal PDSi est relié aux rails VDDEi par une diode D1 (la cathode de cette diode étant reliée aux rails VDDEi).
Par ailleurs, le plot PDSi est relié aux rails GNDi par une autre diode D10, la cathode de cette diode D10 étant cette fois-ci reliée au plot PDSi.
Les diodes D1 et D10 font habituellement partie de façon connue en soi des moyens de protection contre les décharges 30 électrostatiques.
Les moyens de protection contre les décharges électrostatiques comportent par ailleurs pour chaque paire de rails métalliques GNDi, VDDEi, un circuit mswi, connu en soi, composé par exemple classiquement de diodes et de transistors bipolaires, et destiné à détecter des impulsions de décharges électrostatiques et à permettre leur passage d'un rail à l'autre. Ce circuit mswi est également mieux connu par l'homme du métier sous sa dénomination anglosaxonne de "Clamp ".
Comme illustré sur la figure 2, chaque rail métallique GNDi est électriquement isolé des autres rails métalliques GNDj, au sein même du circuit intégré CI.
Par contre, il est nécessaire d'assurer la connexion électrique en termes de courant continu entre ces différents rails métalliques 10 séparés GNDi.
C'est la raison pour laquelle on relie, dans l'exemple illustré sur la figure 2, chaque rail métallique GNDi à un plan de masse situé à l'extérieur du circuit intégré et formé ici d'un dissipateur thermique SLG. Et, la connexion électrique d'un rail GNDi s'effectue dans cet 15 exemple par un fil de liaison FLi ( bonding).
Ceci est également illustré sur la figure 3, sur laquelle on a représenté très schématiquement le composant CMP comportant le circuit intégré CI avec certains de ses plots de contact, encapsulé dans un boîtier BT.
Le dissipateur SLG est fixé sous le circuit intégré CI, par exemple en particulier dans les applications radiofréquences, par l'intermédiaire d'une fine plaque métallique (non représentée à des fins de simplification) solidaire de la face arrière du circuit intégré, et faisant office de référence de masse pour la radiofréquence.
La face inférieure du dissipateur thermique, située à l'extérieur du boîtier, est destinée à être fixé sur une carte électronique.
Ce dissipateur thermique ne doit pas nécessairement être relié à une masse externe située sur la carte électronique, pour assurer la protection contre les décharges électrostatiques. Cela étant il peut être 30 relié à une masse externe située sur la carte électronique lorsque les rails de décharges GNDi sont également utilisés en tant que référence de masse électrique pour le fonctionnement des blocs fonctionnels CRi.
On a représenté à des fins de simplification sur la figure 3, uniquement les plots de signaux PDS1 et PDS2 reliés aux broches BR du boîtier contenant le circuit intégré CI par des fils de liaison FL4 et FL5.
Par ailleurs, des fils de liaison FL1 et FL2 assurent, respectivement, la connexion électrique externe entre le dissipateur thermique SLG et des plots de contact PDG1 et PDG2, respectivement connectés aux rails métalliques GND1 et GND2.

Claims (4)

REVENDICATIONS
1-Composant électronique, comprenant un circuit intégré incorporant plusieurs blocs fonctionnels distincts au sein d'un substrat semiconducteur, ainsi que des moyens de protection contre les décharges électrostatiques, caractérisé par le fait que les moyens de protection contre les décharges électrostatiques comporte plusieurs rails de décharge métalliques distincts (GNDi) disposés au-dessus du substrat (SB) et respectivement associés à la pluralité de blocs fonctionnels (CRi), tous ces rails de décharge métalliques étant 10 mutuellement non connectés électriquement au sein du circuit intégré (CI), mais reliés électriquement par une connexion électrique (FLi) externe au circuit intégré à un même plan de masse (SLG) formant une référence de masse pour les décharges électrostatiques, ce plan de masse (SLG) étant situé à l'extérieur du circuit intégré (CI).
2-Composant selon la revendication 1, caractérisé par le fait qu'il comporte un boîtier (BT) contenant le circuit intégré, et par le fait que ledit plan de masse (SLG) comporte une plaque métallique (SLG) ayant une face située à l'extérieur du boîtier.
3-Composant selon la revendication 2, caractérisé par le fait 20 que ladite plaque métallique formant ledit plan de masse est un dissipateur thermique (SLG) disposé sous le circuit intégré.
4-Composant selon l'une des revendications précédentes, caractérisé par le fait qu'il comporte des fils de liaison distincts entre le circuit intégré et le plan de masse, et assurant ladite connexion 25 externe entre les rails de décharge (GNDi) et le plan de masse (SLG).
FR0307152A 2003-06-13 2003-06-13 Composant electronique protege contre les decharges electrostatiques Expired - Fee Related FR2856196B1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0307152A FR2856196B1 (fr) 2003-06-13 2003-06-13 Composant electronique protege contre les decharges electrostatiques
US10/867,285 US6914304B2 (en) 2003-06-13 2004-06-14 Electronic component protected against electrostatic discharges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0307152A FR2856196B1 (fr) 2003-06-13 2003-06-13 Composant electronique protege contre les decharges electrostatiques

Publications (2)

Publication Number Publication Date
FR2856196A1 true FR2856196A1 (fr) 2004-12-17
FR2856196B1 FR2856196B1 (fr) 2005-09-09

Family

ID=33484424

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0307152A Expired - Fee Related FR2856196B1 (fr) 2003-06-13 2003-06-13 Composant electronique protege contre les decharges electrostatiques

Country Status (2)

Country Link
US (1) US6914304B2 (fr)
FR (1) FR2856196B1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4484564B2 (ja) * 2003-09-19 2010-06-16 シャープ株式会社 静電気保護回路及びそれを備えた高周波回路装置
US8077439B2 (en) * 2008-04-17 2011-12-13 Broadcom Corporation Method and system for mitigating risk of electrostatic discharge for a system on chip (SOC)
EP3640981A1 (fr) * 2018-10-16 2020-04-22 IDT Inc. Circuit intégré doté d'une protection contre les décharges électrostatiques

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855863A (en) * 1986-07-30 1989-08-08 Nec Corporation Integrated circuit having two circuit blocks therein independently energized through different power supply terminals
US5646434A (en) * 1995-03-02 1997-07-08 Siemens Aktiengesellschaft Semiconductor component with protective structure for protecting against electrostatic discharge
US5721658A (en) * 1996-04-01 1998-02-24 Micron Technology, Inc. Input/output electrostatic discharge protection for devices with multiple individual power groups
US6002568A (en) * 1998-06-29 1999-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection scheme for mixed-voltage CMOS integrated circuits
EP1047130A1 (fr) * 1999-04-23 2000-10-25 Sharp Kabushiki Kaisha Dispositif semiconducteur pour fréquences radio
US6362497B1 (en) * 1999-01-08 2002-03-26 Rohm Co., Ltd. Semiconductor integrated circuit having ESD/EOS protection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855863A (en) * 1986-07-30 1989-08-08 Nec Corporation Integrated circuit having two circuit blocks therein independently energized through different power supply terminals
US5646434A (en) * 1995-03-02 1997-07-08 Siemens Aktiengesellschaft Semiconductor component with protective structure for protecting against electrostatic discharge
US5721658A (en) * 1996-04-01 1998-02-24 Micron Technology, Inc. Input/output electrostatic discharge protection for devices with multiple individual power groups
US6002568A (en) * 1998-06-29 1999-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection scheme for mixed-voltage CMOS integrated circuits
US6362497B1 (en) * 1999-01-08 2002-03-26 Rohm Co., Ltd. Semiconductor integrated circuit having ESD/EOS protection
EP1047130A1 (fr) * 1999-04-23 2000-10-25 Sharp Kabushiki Kaisha Dispositif semiconducteur pour fréquences radio

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MING-DOU KER ET AL: "Whole-chip ESD protection scheme for CMOS mixed-mode IC's in deep-submicron CMOS technology", CUSTOM INTEGRATED CIRCUITS CONFERENCE, 1997., PROCEEDINGS OF THE IEEE 1997 SANTA CLARA, CA, USA 5-8 MAY 1997, NEW YORK, NY, USA,IEEE, US, 5 May 1997 (1997-05-05), pages 31 - 34, XP010235257, ISBN: 0-7803-3669-0 *

Also Published As

Publication number Publication date
US6914304B2 (en) 2005-07-05
FR2856196B1 (fr) 2005-09-09
US20050024799A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
US8227902B2 (en) Structures for preventing cross-talk between through-silicon vias and integrated circuits
JP5015433B2 (ja) Ｅｓｄ防護用の高速スイッチング・ダイオード内臓ｌｅｄチップ
JP3267409B2 (ja) 半導体集積回路装置
US6222276B1 (en) Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US8803290B2 (en) Double broken seal ring
JP2005150717A (ja) Ｉｃ装置とその製造方法
FR2792458A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
FR2529013A1 (fr) Circuit a haute frequence et dispositif semi-conducteur pour equiper un tel circuit
EP0887861B1 (fr) Dispositif semi-conducteur à moyen d&#39;échanges à distance
US10985120B1 (en) Chip packaging method and chip packaging structure
JP3357435B2 (ja) 半導体集積回路装置
US11152677B2 (en) Integration of self-biased magnetic circulators with microwave devices
JP2013207132A (ja) 半導体パッケージおよびその製造方法
FR2983638A1 (fr) Procede de formation d&#39;un circuit integre
CN104051424A (zh) 用于连接管芯的互连结构及其制造方法
US20050110116A1 (en) Semiconductor device having SOI construction
EP0545809A1 (fr) Dispositif de montage de circuits intégrés monolithiques hyperfréquences à très large bande
FR2856196A1 (fr) Composant electronique protege contre les decharges electrostatiques
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
TWI535103B (zh) 積集式微電漿限制器
FR2837983A1 (fr) Circuit integre en hyperfrequences comprenant une pastille semiconductrice
EP1553812A2 (fr) Puce à semiconducteur et circuit comprenant une inductance blindée
JP2008066657A (ja) 半導体装置およびその製造方法
WO2013055423A2 (fr) Procédé et conception d&#39;une interconnexion rf via un trou métallisé traversant
CN107611091A (zh) 晶圆级芯片封装结构及其制备方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100226