FR2816746A1 - Circuit de commande des cellules d'un ecran a plasma - Google Patents
Circuit de commande des cellules d'un ecran a plasma Download PDFInfo
- Publication number
- FR2816746A1 FR2816746A1 FR0014600A FR0014600A FR2816746A1 FR 2816746 A1 FR2816746 A1 FR 2816746A1 FR 0014600 A FR0014600 A FR 0014600A FR 0014600 A FR0014600 A FR 0014600A FR 2816746 A1 FR2816746 A1 FR 2816746A1
- Authority
- FR
- France
- Prior art keywords
- column
- transistor
- current
- capacity
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
L'invention concerne un circuit de commande d'un écran à plasma constitué de cellules disposées aux intersections de lignes et de colonnes, comprenant, pour chaque colonne de l'écran, un bloc (14') de commande de colonne permettant la sélection de la colonne qui lui est associée en appliquant à ladite colonne un créneau de tension, ladite colonne présentant une capacité (C2) différente selon que les colonnes voisines sont sélectionnées ou non, chaque bloc (14') de commande de colonne comprenant un premier moyen (T1, C, CS1) pour charger la capacité de ladite colonne en une première durée prédéterminée lors du front montant du créneau de tension, et un second moyen (T2, 28) pour décharger la capacité de ladite colonne en une seconde durée prédéterminée lors du front descendant du créneau de tension.
Description
<Desc/Clms Page number 1>
CIRCUIT DE COMMANDE DES CELLULES D'UN ÉCRAN À PLASMA
La présente invention concerne les écrans à plasma et plus particulièrement la commande des cellules d'un écran à plasma.
La présente invention concerne les écrans à plasma et plus particulièrement la commande des cellules d'un écran à plasma.
Un écran à plasma est un écran de type matriciel, formé de cellules disposées aux intersections de lignes et de colonnes.
Une cellule comprend une cavité remplie d'un gaz rare, et au moins deux électrodes de commande. Pour créer un point lumineux sur l'écran, en utilisant une cellule donnée, on sélectionne la cellule en appliquant une différence de potentiel entre les électrodes de commande, puis on déclenche une ionisation du gaz de la cellule, généralement au moyen d'une troisième électrode de commande. Cette ionisation s'accompagne d'une émission de rayons ultraviolets. La création du point lumineux est obtenue par excitation d'un matériau luminescent rouge, vert ou bleu par les rayons ultraviolets.
La figure 1 représente une structure classique d'écran à plasma formé de cellules 2. Chaque cellule 2 a deux électrodes de commande (non représentées) respectivement reliées à une ligne 4 et à une colonne 6. Chaque cellule 2 est représentée par sa capacité équivalente. Un circuit 8 de commande de ligne comprend, pour chaque ligne 4, un bloc 10 d'activation/inactivation de ligne dont une sortie est reliée à la ligne considérée. Le
<Desc/Clms Page number 2>
circuit 8 est commandé par des moyens non représentés. Un circuit de commande de colonne 12 comprend, pour chaque colonne 6, un bloc 14 de commande de colonne dont une borne de sortie 0 est reliée à la colonne 6 considérée. Chaque bloc 14 comprend une borne d'entrée E. Le circuit 12 comprend également un registre de mémorisation 16 connecté pour recevoir des signaux de commande de colonne (COL) à partir de moyens non représentés. Le registre 16 comprend autant de sorties Q qu'il y a de blocs 14. Chaque sortie Q est couplée à la borne d'entrée E d'un bloc 14 par l'intermédiaire d'un commutateur logique 18. Tous les commutateurs logiques 18 (ici des portes ET) sont commandés par un même signal de validation VAL, fourni par des moyens non représentés. Les circuits 8 et 12 sont classiquement intégrés sur une même puce de semiconducteur d'un circuit de commande.
Classiquement, les cellules d'un écran à plasma sont activées ligne par ligne. Les lignes non activées sont soumises à un potentiel de repos (par exemple 150 V). La ligne activée est portée à un potentiel d'activation (par exemple 0 V), les colonnes étant à un potentiel d'inactivation GND (0 V). Ensuite, pour activer des cellules choisies de la ligne activée, les colonnes correspondantes sont amenées du potentiel d'inactivation GND à un potentiel d'activation VPP (par exemple 80 V) pendant une durée prédéterminée. Ainsi, les colonnes correspondant aux cellules choisies sont soumises chacune à un créneau de tension de même amplitude et de même durée. Les colonnes correspondant aux cellules non choisies de la ligne activée sont maintenues au potentiel GND. Ainsi, les cellules qui doivent être activées sont soumises, pendant le créneau de tension, à une tension colonneligne égale à VPP-GND (80 V) et les cellules qui ne doivent pas être activées sont soumises à une tension colonne-ligne égale à
GND-GND (0 V). Toutes les lignes non activées sont au potentiel de repos (150 V). Le potentiel de colonne étant soit 0 V, soit 80 V, les cellules des lignes non activées sont polarisées en inverse et ne sont pas soumises à un potentiel susceptible de déclencher l'ionisation du gaz.
GND-GND (0 V). Toutes les lignes non activées sont au potentiel de repos (150 V). Le potentiel de colonne étant soit 0 V, soit 80 V, les cellules des lignes non activées sont polarisées en inverse et ne sont pas soumises à un potentiel susceptible de déclencher l'ionisation du gaz.
<Desc/Clms Page number 3>
La figure 2 représente un bloc de commande de colonne 14 classique. Un transistor MOS Tl, de type N, a son drain relié au potentiel VPP et sa source reliée à la borne de sortie O. Un transistor MOS T2, de type N, a son drain relié à la borne de sortie 0, et sa source reliée au potentiel GND. Une diode Zener
20 est reliée par sa cathode à la grille du transistor Tl et par son anode à la source du transistor Tl. Un transistor MOS T3, de type P, a sa source reliée au potentiel VPP et son drain relié à la grille du transistor Tl. Un transistor MOS T4, de type N, a son drain relié à la grille du transistor Tl et sa source reliée à la masse (GND). Des transistors MOS T5, T6, de type P, ont leurs sources reliées au potentiel VPP. La grille du transistor T5 est reliée au drain du transistor T6 et la grille du transistor T6 est reliée au drain du transistor T5. Un transistor MOS T7, de type N, a sa source reliée à la masse et son drain relié au drain du transistor T5. Un transistor MOS T8, de type N, a sa source reliée à la masse et son drain relié au drain du transistor T6. La grille du transistor T3 est reliée au drain du transistor T6. Les grilles des transistors T2, T4 et T7 sont reliées à la borne d'entrée E par l'intermédiaire d'un inverseur 22. La grille du transistor T8 est reliée à la sortie de l'inverseur 22 par l'intermédiaire d'un inverseur 24. La borne de sortie 0 est reliée à une colonne 6. En figure 2, une capacité C2 relie la colonne 6 et la masse. La capacité C2 est la capacité équivalente de la colonne 6. Elle est constituée principalement d'une première composante correspondant à la capacité entre la colonne sélectionnée et les lignes de l'écran, et d'une seconde composante correspondant à la capacité entre la colonne sélectionnée et ses colonnes voisines. La capacité C2 n'a pas une valeur constante, comme on le verra par la suite.
20 est reliée par sa cathode à la grille du transistor Tl et par son anode à la source du transistor Tl. Un transistor MOS T3, de type P, a sa source reliée au potentiel VPP et son drain relié à la grille du transistor Tl. Un transistor MOS T4, de type N, a son drain relié à la grille du transistor Tl et sa source reliée à la masse (GND). Des transistors MOS T5, T6, de type P, ont leurs sources reliées au potentiel VPP. La grille du transistor T5 est reliée au drain du transistor T6 et la grille du transistor T6 est reliée au drain du transistor T5. Un transistor MOS T7, de type N, a sa source reliée à la masse et son drain relié au drain du transistor T5. Un transistor MOS T8, de type N, a sa source reliée à la masse et son drain relié au drain du transistor T6. La grille du transistor T3 est reliée au drain du transistor T6. Les grilles des transistors T2, T4 et T7 sont reliées à la borne d'entrée E par l'intermédiaire d'un inverseur 22. La grille du transistor T8 est reliée à la sortie de l'inverseur 22 par l'intermédiaire d'un inverseur 24. La borne de sortie 0 est reliée à une colonne 6. En figure 2, une capacité C2 relie la colonne 6 et la masse. La capacité C2 est la capacité équivalente de la colonne 6. Elle est constituée principalement d'une première composante correspondant à la capacité entre la colonne sélectionnée et les lignes de l'écran, et d'une seconde composante correspondant à la capacité entre la colonne sélectionnée et ses colonnes voisines. La capacité C2 n'a pas une valeur constante, comme on le verra par la suite.
Le bloc 14 est prévu pour soumettre la colonne 6 à un créneau de tension lorsque son entrée E reçoit un | logique (par exemple un potentiel VDD égal à 5V), puis un 11011 logique (ou). Lorsque l'entrée E reçoit un"1"logique, le bloc 14 charge la capacité C2 à un potentiel sensiblement égal à VPP (que l'on
<Desc/Clms Page number 4>
appelle VPP par simplicité). Lorsque l'entrée E reçoit un"0" logique, le bloc 14 décharge la capacité C2 et le potentiel de la colonne 6 passe de VPP à GND. La valeur de la capacité C2 reliée à une colonne 6 dépend des potentiels auxquels sont soumises les colonnes voisines situées de part et d'autre de cette colonne 6. Ainsi, lorsqu'une colonne 6 est soumise au créneau de tension, la capacité C2 reliée à cette colonne a une valeur maximale si aucune des deux colonnes voisines n'est soumise à un créneau de tension. La capacité C2 a une valeur minimale si les deux colonnes voisines sont soumises à un créneau de tension, et une valeur sensiblement égale à la moitié de la somme des valeurs maximale et minimale, que l'on nommera par la suite valeur médiane, si l'une seulement des colonnes voisines est également soumise à un créneau de tension.
Il est important pour le bon fonctionnement d'un écran à plasma que les temps de montée et de descente du créneau de tension fourni à chaque colonne sélectionnée soient inférieurs à une durée maximale prédéterminée. La durée maximale de montée du créneau de tension peut être différente de la durée maximale de descente du créneau de tension. Pour des raisons de simplicité, on va considérer qu'elles sont égales. La durée maximale admissible de montée/descente du créneau de tension, ainsi que les différentes valeurs de la capacité C2, sont des caractéristiques de chaque type d'écran à plasma. Pour un type d'écran donné, les blocs 14 sont prévus pour fournir (et recevoir) chacun un courant prédéterminé permettant de charger (et de décharger) la capacité C2 maximale du type d'écran considéré en un temps inférieur à la durée maximale admissible de montée/descente du créneau de tension pour ce type d'écran.
Notamment, les transistors T1 et T2 sont dimensionnés pour être traversés par ce courant prédéterminé lorsqu'ils sont passants.
Cependant, lorsque la capacité C2 a sa valeur médiane ou sa valeur minimale, les temps de montée/descente du créneau de tension sont inférieurs au temps de montée/descente observés pour la capacité C2 maximale. Par conséquent, le bloc 14 fournit ou
<Desc/Clms Page number 5>
absorbe le courant prédéterminé précédent pendant une durée variable dépendant de la sélection des colonnes voisines. Il en résulte que chaque bloc 14 introduit, lorsque la capacité C2 a sa valeur minimale, des variations intenses de la consommation de courant pendant des durées très courtes, qui sont susceptibles de créer des interférences électromagnétiques sur l'alimentation et la masse du circuit de commande, ce qui n'est pas souhaitable.
En outre, un circuit de commande dont les blocs 14 sont dimensionnés pour commander un écran d'un type particulier, peut ne pas être utilisable pour commander un autre type d'écran.
Un objet de la présente invention est de prévoir un circuit de commande de cellules d'écran à plasma dont le fonctionnement est peu susceptible de créer des interférences électromagnétiques.
Un autre objet de la présente invention est de prévoir un tel circuit de commande qui puisse facilement être adapté à divers types d'écran à plasma.
Pour atteindre ces objets, la présente invention prévoit un circuit de commande d'un écran à plasma constitué de cellules disposées aux intersections de lignes et de colonnes, comprenant, pour chaque colonne de l'écran, un bloc de commande de colonne permettant la sélection de la colonne qui lui est associée en appliquant à ladite colonne un créneau de tension au cours duquel ladite colonne est portée à un premier potentiel sensiblement égal à un premier potentiel prédéterminé puis à un second potentiel sensiblement égal à un second potentiel prédéterminé, ladite colonne présentant une capacité différente selon que les colonnes voisines sont sélectionnées ou non, chaque bloc de commande de colonne comprenant un premier moyen propre à charger la capacité de ladite colonne en une première durée prédéterminée lorsque ladite colonne est portée audit premier potentiel, et un second moyen propre à décharger la capacité de ladite colonne en une seconde durée prédéterminée lorsque ladite colonne est portée audit second potentiel.
<Desc/Clms Page number 6>
Selon un mode de réalisation de la présente invention, le premier moyen comprend un premier transistor connecté en suiveur de tension permettant le passage d'un courant de charge de la capacité de ladite colonne, le premier transistor recevant sur sa borne de commande une tension passant du second potentiel au premier potentiel pendant la première durée prédéterminée.
Selon un mode de réalisation de la présente invention, le premier moyen comprend un condensateur connecté entre la borne de commande du premier transistor et le second potentiel, et une première source de courant connectée entre le premier potentiel et la borne de commande du premier transistor, propre à fournir un courant constant audit condensateur et à le charger pendant la première durée prédéterminée.
Selon un mode de réalisation de la présente invention, la première source de courant est réglable de manière à pouvoir ajuster le temps de charge dudit condensateur.
Selon un mode de réalisation de la présente invention, la première source de courant comprend un deuxième transistor connecté de manière à fournir le courant de charge dudit condensateur, un troisième transistor connecté de manière à former avec le deuxième transistor un miroir de courant, le courant traversant le troisième transistor déterminant le courant traversant le deuxième transistor, et une deuxième source de courant connectée de manière à fixer le courant traversant le troisième transistor, le troisième transistor et la deuxième source de courant pouvant être communs à tous les blocs de commande de colonne de l'écran à plasma, et un commutateur pouvant être connecté en série avec la deuxième source de courant pour inactiver celle-ci.
Selon un mode de réalisation de la présente invention, le premier moyen comprend un quatrième transistor permettant le passage d'un courant dans ladite colonne, un cinquième transistor connecté de manière à former avec le quatrième transistor un miroir de courant, le courant traversant le cinquième transistor déterminant le courant traversant le quatrième transistor, et une
<Desc/Clms Page number 7>
troisième source de courant, le courant délivré par la troisième source de courant traversant le cinquième transistor et prenant une valeur dépendant de la capacité de la colonne, de sorte que le courant traversant le quatrième transistor charge la capacité de ladite colonne en la première durée prédéterminée.
Selon un mode de réalisation de la présente invention, la troisième source de courant est en outre réglable de manière à pouvoir ajuster le temps de charge de la capacité de ladite colonne.
Selon un mode de réalisation de la présente invention, le second moyen comprend un sixième transistor, permettant le passage d'un courant de décharge de la capacité de ladite colonne vers le second potentiel, le courant traversant le sixième transistor étant piloté en fonction de la capacité de ladite colonne de sorte que le temps de décharge de la capacité de ladite colonne corresponde à la seconde durée prédéterminée.
Selon un mode de réalisation de la présente invention, le second moyen comprend un moyen de commande pour fournir à la borne de commande du sixième transistor une tension de commande dépendant de la capacité de ladite colonne.
Selon un mode de réalisation de la présente invention, la capacité de ladite colonne est estimée par le moyen de commande à l'aide d'informations indiquant la sélection ou la non sélection des colonnes voisines de ladite colonne.
Selon un mode de réalisation de la présente invention, ladite tension de commande est en outre réglable de manière à pouvoir ajuster le temps de décharge de la capacité de ladite colonne.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1, précédemment décrite, représente schématiquement un écran à plasma muni d'un circuit de commande ;
<Desc/Clms Page number 8>
la figure 2, précédemment décrite, représente schématiquement un bloc de commande de colonne classique d'un circuit de commande ; la figure 3 représente schématiquement un premier mode de réalisation d'un bloc de commande de colonne selon la présente invention ; la figure 4 représente schématiquement un élément du bloc de commande de la figure 3 ; la figure 5 illustre schématiquement le fonctionnement du moyen de commande de la figure 3 ; la figure 6 représente plus en détail un exemple de réalisation du bloc de commande de la figure 3 ;
La figure 7 représente schématiquement un second mode de réalisation d'un bloc de commande de colonne selon la présente invention ; et la figure 8 représente schématiquement la source de courant variable de la figure 7.
La présente invention prévoit un circuit de commande dont chaque bloc de commande de colonne comprend des moyens pour que le temps de montée et/ou de descente du créneau de tension fourni à chaque colonne ait une même valeur prédéterminée quelle que soit la valeur de la capacité reliée à ladite colonne.
De mêmes références représentent de mêmes éléments dans les différentes figures. Seuls les éléments nécessaires à la compréhension de la présente invention ont été représentés aux figures suivantes.
La figure 3 représente un bloc de commande de colonne 14'selon un premier mode de réalisation de la présente invention. Le bloc 14'a une borne de sortie 0 reliée à une colonne 6. La colonne 6 est reliée à la masse par l'intermédiaire d'une capacité C2. Le bloc 14'comporte des transistors Tl, T2, T3, T4, T5, T6, T7 et T8 et des inverseurs 22 et 24 connectés sensiblement comme en figure 2. En outre, selon la présente invention, un condensateur C est relié entre la grille du transistor Tl et la masse. Une source de courant constant CS1 a
<Desc/Clms Page number 9>
une première borne reliée au potentiel VPP et une seconde borne reliée à la source du transistor T3. La grille du transistor T2 est reliée à une borne de sortie 028 d'un moyen de commande 28. Le moyen de commande 28 a une borne d'entrée E28 reliée à la sortie de l'inverseur 22.
Lorsque la borne d'entrée E reçoit un"1"logique, les transistors T7, T6 et T4 se bloquent, les transistors T8, T5 et T3 deviennent conducteurs et le courant Il fourni par la source de courant constant CS1 charge le condensateur C. On suppose qu'au départ le condensateur C est déchargé. La charge du condensateur C se fait à courant constant et le potentiel de la grille du transistor Tl passe de 0 à une valeur maximale (sensiblement VPP) en une durée constante. Le transistor Tl est connecté en suiveur de tension. Le potentiel de la borne de sortie 0 augmente avec le potentiel de la grille du transistor Tl, en une durée constante quelle que soit la valeur de la capacité C2 reliée à la colonne 6. Le temps de montée du créneau de tension est ainsi constant.
La figure 4 représente schématiquement un mode de réalisation de la source de courant CS1 de la figure 3. La source de courant CS1 comprend un transistor MOS T9, de type P, dont la source est reliée au potentiel VPP et dont le drain est relié à la source du transistor T3. Un transistor MOS T10, de type P, a sa source reliée au potentiel VPP et son drain relié à sa grille.
La grille du transistor T9 est reliée à la grille du transistor T10 de manière que le courant traversant le transistor T9 soit proportionnel (par simplicité, on considère qu'il est égal) au courant traversant le transistor T10. Une source de courant constant CS2 a une première borne reliée au drain du transistor T10 et une seconde borne reliée à la masse. Le courant constant 12 traversant la source de courant CS2 est reproduit dans le transistor T9, et fixe la valeur du courant Il produit par la source de courant CS1. Ainsi, le courant 12 détermine le temps de montée du créneau de tension auquel est soumise la colonne 6. La source de courant CS2 peut être réglable de façon à fournir
<Desc/Clms Page number 10>
différents courants constants 12 et à ajuster le temps de montée du créneau de tension aux caractéristiques de différents types d'écran à plasma. Le transistor T10 et la source de courant CS2 peuvent être communs à toutes les sources de courant CS1 de tous les blocs de commande de colonne 14 d'un circuit de commande. Dans ce cas, chaque bloc 14'comprendra seulement un transistor T9 dont la grille est reliée à la grille du transistor T10 commun. Une telle structure est particulièrement économique. En outre, il est possible de disposer un commutateur, par exemple un transistor MOS de type N, entre la source de courant CS2 et le transistor T10. Un tel commutateur permettrait d'inactiver la source de courant CS1 lorsqu'on ne désire pas utiliser le bloc 14', par exemple lors d'une phase d'entretien de l'ionisation des cellules de l'écran, et ainsi de limiter la consommation du circuit de commande.
Lorsque la borne d'entrée E du bloc de commande de colonne reçoit un"0"logique, les transistors T8, T5, T3 et Tl se bloquent et les transistors T7, T6 et T4 deviennent conducteurs. Le moyen de commande 28 est activé et il soumet la grille du transistor T2 à un potentiel d'activation choisi parmi trois potentiels d'activation prédéterminés. Le potentiel d'activation fourni par le moyen 28 est différent selon que la valeur de la capacité C2 est maximale, médiane ou minimale, de manière que le transistor T2 soit traversé respectivement par un courant maximal, médian ou minimal et que la durée de la décharge de la capacité C2 soit constante. Le moyen de commande 28 comporte trois bornes de commande Qi, Qi-l'Qi+l'La borne Qi est reliée à la sortie Q du registre 16 qui est couplée à l'entrée E
du bloc de commande 14'de la colonne 6 considérée, dite de rang i. La borne Qui-1 est reliée à la sortie Q du registre 16 qui est couplée au bloc de commande 14'de la colonne précédente, de rang i-1. La borne Qui+1 est reliée à la sortie Q du registre 16 qui est couplée au bloc de commande 14'de la colonne suivante, de rang i+1.
du bloc de commande 14'de la colonne 6 considérée, dite de rang i. La borne Qui-1 est reliée à la sortie Q du registre 16 qui est couplée au bloc de commande 14'de la colonne précédente, de rang i-1. La borne Qui+1 est reliée à la sortie Q du registre 16 qui est couplée au bloc de commande 14'de la colonne suivante, de rang i+1.
<Desc/Clms Page number 11>
La figure 5 illustre le fonctionnement du moyen de commande 28 de la figure 3. Lorsque la borne d'entrée E28 reçoit un"0"logique, le bloc 14'commande la montée du créneau de tension, et la borne de sortie 028 est mise à la masse de manière à bloquer le transistor T2. Lorsque la borne d'entrée E28 reçoit un"1"logique et lorsque la borne Qi reçoit un "0" logique, la colonne 6 couplée au bloc de commande 14'n'est pas sélectionnée.
La borne de sortie 028 prend alors une valeur logique "1", le transistor T2 est rendu passant et relie la capacité C2 à la masse. Lorsque la borne d'entrée E28 reçoit un"1"logique et la borne Qi un"1"logique, le bloc de commande 14 commande la descente du créneau de tension. Lorsque la borne d'entrée E28 reçoit un "1" logique, la borne Qi un"1"logique et que les bornes Qui-1 et Qui+1 reçoivent un"0"logique (aucune des colonnes voisines de la colonne 6 n'est sélectionnée), la sortie 028 est amenée à un potentiel Vmax. Lorsque la borne d'entrée E28 reçoit un"l"logique, la borne Qi un"1"logique et que l'une seulement des bornes Qui-1 et Qui+1 reçoit un "0" logique (l'une seulement des colonnes voisines de la colonne 6 est sélectionnée), la
sortie 028 est amenée à un potentiel Vied. Lorsque la borne d'entrée E28 reçoit un"1"logique, et que les bornes Qi, Qui-l et Qui+1 reçoivent un w logique (les deux colonnes voisines de la colonne 6 sont également sélectionnées), la sortie 028 est amenée à un potentiel Vmin. Les potentiels vmax, Vmed et Vomi, inférieurs au potentiel VDD, sont choisis de manière à commander le transistor T2 pour qu'il soit traversé respectivement par des courants Imax, Imed et Imin propres à décharger la capacité C2 de la tension VPP à la masse en un temps constant, lorsque la capacité C2 a respectivement sa valeur maximale, médiane et minimale.
sortie 028 est amenée à un potentiel Vied. Lorsque la borne d'entrée E28 reçoit un"1"logique, et que les bornes Qi, Qui-l et Qui+1 reçoivent un w logique (les deux colonnes voisines de la colonne 6 sont également sélectionnées), la sortie 028 est amenée à un potentiel Vmin. Les potentiels vmax, Vmed et Vomi, inférieurs au potentiel VDD, sont choisis de manière à commander le transistor T2 pour qu'il soit traversé respectivement par des courants Imax, Imed et Imin propres à décharger la capacité C2 de la tension VPP à la masse en un temps constant, lorsque la capacité C2 a respectivement sa valeur maximale, médiane et minimale.
On notera que les potentiels Vmax, Vmed et Vmin peuvent être produits par des sources de tension réglables, de manière à pouvoir adapter le circuit de commande à différents types d'écrans à plasma.
<Desc/Clms Page number 12>
la figure 6 représente plus en détail un exemple de réalisation du bloc de commande 14'. En figure 6, le moyen 28 est réalisé à l'aide d'inverseurs, de portes NON-ET, OU-exclusif et de transistors montés en commutateurs, mais l'homme du métier réalisera sans difficultés un moyen 28 ayant les mêmes fonctions à l'aide d'autres éléments. En outre, en figure 6, la grille du transistor T4 est reliée en sortie de l'inverseur 22 par l'intermédiaire de deux inverseurs 23,25 reliés en série.
La figure 7 représente schématiquement un bloc de commande de colonne 14"selon un deuxième mode de réalisation de la présente invention. Le bloc 14"comprend une borne d'entrée E et une borne de sortie 0. Le bloc 14"comprend un transistor MOS TU, de type P, dont la source est reliée au potentiel VPP et dont le drain est relié à la borne 0. Un transistor MOS T2, de type N, a sa source reliée à la masse et son drain relié au drain du transistor Tll. La grille du transistor T2 est reliée à la sortie 028 d'un moyen de commande 28 ayant trois bornes de commande Qi, Qi-l, Qi+l'Les bornes Qi, Qi-i, Qi+l sont connectées au registre 16 de la manière décrite en relation avec la figure 3. Le moyen 28 a une borne d'entrée E28 reliée à la borne E par l'intermédiaire d'un inverseur 22. Un transistor MOS T12, de type P, a sa source reliée au potentiel VPP et son drain relié à la grille du transistor Tll. Le transistor T12 forme un miroir de courant avec un transistor MOS T13, de type P, dont la source est reliée au potentiel VPP et dont le drain et la grille sont reliés ensemble. Le drain du transistor T13 est relié au drain d'un transistor T7, de type N, dont la source est reliée à la masse et dont la grille est reliée à la sortie de l'inverseur 22. Un transistor MOS T14, de type P, a sa source reliée au potentiel VPP et son drain relié à sa grille ainsi qu'à la grille du transistor Tll. Le drain du transistor T14 est relié au drain d'un transistor MOS T15, de type N, dont la grille est reliée par l'intermédiaire d'un inverseur 24 à la sortie de l'inverseur 22.
Une source de courant variable CS3 a une première borne reliée à la source du transistor T15 et une seconde borne reliée à la
<Desc/Clms Page number 13>
masse. La source de courant CS3 comporte trois bornes de commande reliées aux bornes Qi, Qui-l et Qi+1'La source de courant CS3 est prévue pour fournir un courant 13 pouvant prendre trois valeurs I3max, I3med et 13min différentes en fonction des valeurs des signaux reçus sur les bornes Qi, Qui-l et Qi+1'Le courant traversant le transistor TU, proportionnel au courant 13 traversant la source de courant CS3, détermine le temps de montée du créneau de tension fourni à la colonne 6.
Lorsque la borne d'entrée E du bloc de commande de colonne est à un"0"logique, les transistors T7, T13 et T12 sont passants, les transistors T15, T14, et Tll sont bloqués et le moyen 28 est activé. Comme dans le bloc 14'précédent, le moyen de commande 28 est commandé en fonction des sorties Q du registre 16 et il soumet la grille du transistor T2 à un potentiel d'activation choisi parmi trois potentiels prédéterminés pour que la durée de la décharge de la capacité C2 soit constante.
Lorsque la borne d'entrée E est à un"1"logique, les transistors T7, T12, T13 et T2 sont bloqués et les transistors T15, T14 et Tll sont passants. Le courant traversant le transistor Tll charge la capacité C2. Les trois courant I3max, I3med et I3min sont propres à assurer une durée de montée constante prédéterminée du créneau de tension lorsque la capacité C2 a respectivement sa valeur maximale, médiane et minimale.
La figure 8 représente de manière schématique un mode de réalisation de la source de courant CS3 de la figure 7. La source de courant CS3 comprend une première borne E3 reliée à la source du transistor T15. Un transistor MOS T16, de type N, a son drain relié à la borne E3. Le transistor T16 est monté en commutateur. La grille du transistor T16 est reliée à la sortie d'un circuit tampon 56. Un transistor MOS T18, de type N, a son drain relié à la source du transistor T16 et sa source reliée à la masse. Un transistor MOS T20, de type N, a son drain relié à la borne E3. Le transistor T20 est monté en commutateur. La grille du transistor T20 est reliée à la sortie d'un circuit tampon 58. Un transistor MOS T22, de type N, a son drain relié à
<Desc/Clms Page number 14>
la source du transistor T20 et sa source reliée à la masse. Un transistor MOS T24, de type N, a son drain relié à la borne E3.
Le transistor T24 est monté en commutateur. La grille du transistor T24 est reliée à la sortie d'un circuit tampon 60. Un transistor MOS T26, de type N, a son drain relié à la source du transistor T24 et sa source reliée à la masse. Un transistor MOS T28, de type N, a sa source reliée à la masse et son drain relié au potentiel d'alimentation VDD par l'intermédiaire d'une source de courant constant CS4. La grille et le drain du transistor T28 sont reliés ensemble. Les grilles des transistors T26, T22 et T18 sont reliées à la grille du transistor T28. Les transistors T26, T22 et T18 se comportent chacun comme une source de courant constant. Un décodeur 64 a trois sorties Dl, D2 et D3 connectées respectivement de manière à commander les circuits tampons 56,58 et 60. Le décodeur 64 a trois bornes d'entrée correspondant aux bornes de commande Qi-l'Qi et Qui+1 de la source de courant CS3.
Le fonctionnement du décodeur 64 est le suivant.
Lorsque seule la borne Qi est à w, la sortie D3 est à"1"et les sorties D2, Dl sont à"O". Lorsque la borne Qi et l'une seulement des bornes Qui-l et Qui+1 sont à W, la sortie D2 est à "1" et les sorties D3, Dl sont à"O". Lorsque les bornes Qi, Qui-1 et Qui+1 sont à "1", la sortie Dl est à"1"et les sorties D3, D2 sont à "0".
Le transistor T24 est passant et les transistors T20 et T16 sont bloqués lorsque la capacité C2 a une valeur maximale. Le transistor T20 est passant et les transistors T24 et T16 sont bloqués lorsque la capacité C2 a une valeur médiane. Le transistor T16 est passant et les transistors T24 et T20 sont bloqués lorsque la capacité C2 a une valeur minimale. La largeur et la longueur du canal des transistors T26, T22, et T18 sont réalisées de manière que ces transistors soient respectivement traversés par les courants I3max, I3med et 13min. source de courant CS4 peut être fixe, ou être réglable pour ajuster le temps de montée du créneau de tension à différents types d'écrans à plasma.
<Desc/Clms Page number 15>
La présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme du métier.
En particulier, les éléments utilisés pour réaliser les blocs de commande de colonne 14'et 14"ne sont donnés qu'à titre d'exemple, et l'homme du métier adaptera sans difficultés la présente invention à d'autres modes de réalisation utilisant d'autres éléments ayant des fonctions équivalentes. Par exemple, on pourra remplacer les transistors MOS par des transistors bipolaires.
En outre, dans les modes de réalisation décrits, les blocs de commande de colonne 14'et 14"fournissent des créneaux de tension ayant des temps de montée d'une part, et de descente d'autre part, constants. Cependant, ces deux aspects sont dissociables l'un de l'autre et il est possible de prévoir un bloc de commande de colonne fournissant des créneaux de tension dont seul le temps de montée est constant ou seul le temps de descente est constant, sans sortir du domaine de l'invention.
En outre, les modes de réalisation décrits s'appliquent aux écrans à plasma dans lesquels la capacité C2 reliée à chaque colonne 6 peut prendre trois valeurs, seule l'influence des colonnes adjacentes à la colonne sélectionnée ayant été considérée. Bien entendu, on peut en outre prendre en considération l'influence d'autres colonnes voisines de la colonne sélectionnée, l'homme du métier adaptant sans peine la présente invention au cas où la capacité C2 peut prendre plus de trois valeurs.
Claims (11)
1. Circuit de commande d'un écran à plasma constitué de cellules (2) disposées aux intersections de lignes (4) et de colonnes (6), comprenant, pour chaque colonne de l'écran, un bloc (14', 14") de commande de colonne permettant la sélection de la colonne qui lui est associée en appliquant à ladite colonne un créneau de tension au cours duquel ladite colonne est portée à un premier potentiel sensiblement égal à un premier potentiel prédéterminé (VPP) puis à un second potentiel sensiblement égal à un second potentiel prédéterminé (GND), ladite colonne présentant une capacité (C2) différente selon que les colonnes voisines sont sélectionnées ou non, caractérisé en ce que chaque bloc (14', 14") de commande de colonne comprend un premier moyen propre à charger la capacité de ladite colonne en une première durée prédéterminée lorsque ladite colonne est portée audit premier potentiel, et un second moyen propre à décharger la capacité de ladite colonne en une seconde durée prédéterminée lorsque ladite colonne est portée audit second potentiel.
2. Circuit de commande selon la revendication 1, dans lequel le premier moyen comprend un premier transistor (Tl) connecté en suiveur de tension permettant le passage d'un courant de charge de la capacité de ladite colonne, le premier transistor recevant sur sa borne de commande une tension passant du second potentiel au premier potentiel pendant la première durée prédéterminée.
3. Circuit de commande selon la revendication 2, dans lequel le premier moyen comprend un condensateur (C) connecté entre la borne de commande du premier transistor et le second potentiel, et une première source de courant (CS1) connectée entre le premier potentiel et la borne de commande du premier transistor, propre à fournir un courant constant audit condensateur et à le charger pendant la première durée prédéterminée.
<Desc/Clms Page number 17>
4. Circuit de commande selon la revendication 3, dans lequel la première source de courant (CS1) est réglable de manière à pouvoir ajuster le temps de charge dudit condensateur (C).
5. Circuit de commande selon une des revendications 3 ou 4, dans lequel la première source de courant (CS1) comprend un deuxième transistor (T9) connecté de manière à fournir le courant de charge dudit condensateur (C), un troisième transistor (T10) connecté de manière à former avec le deuxième transistor un miroir de courant, le courant traversant le troisième transistor (T10) déterminant le courant traversant le deuxième transistor (T9), et une deuxième source de courant (CS2) connectée de manière à fixer le courant traversant le troisième transistor (T10), le troisième transistor (T10) et la deuxième source de courant (CS2) pouvant être communs à tous les blocs de commande de colonne (14') de l'écran à plasma, et un commutateur pouvant être connecté en série avec la deuxième source de courant pour inactiver celle-ci.
6. Circuit de commande selon la revendication 1, dans lequel le premier moyen comprend : un quatrième transistor (Tll) permettant le passage d'un courant dans ladite colonne, un cinquième transistor (T14) connecté de manière à former avec le quatrième transistor (Tll) un miroir de courant, le courant traversant le cinquième transistor déterminant le courant traversant le quatrième transistor, et une troisième source de courant (CS3), le courant délivré par la troisième source de courant traversant le cinquième transistor (T14) et prenant une valeur dépendant de la capacité de la colonne, de sorte que le courant traversant le quatrième transistor (Tll) charge la capacité de ladite colonne en la première durée prédéterminée.
7. Circuit de commande selon la revendication 6, dans lequel la troisième source de courant (CS3) est en outre réglable
<Desc/Clms Page number 18>
de manière à pouvoir ajuster le temps de charge de la capacité de ladite colonne.
8. Circuit de commande selon l'une quelconque des revendications précédentes, dans lequel le second moyen comprend un sixième transistor (T2), permettant le passage d'un courant de décharge de la capacité de ladite colonne vers le second potentiel, le courant traversant le sixième transistor (T2) étant piloté en fonction de la capacité de ladite colonne de sorte que le temps de décharge de la capacité de ladite colonne corresponde à la seconde durée prédéterminée.
9. Circuit de commande selon la revendication 8, dans lequel le second moyen comprend un moyen de commande (28) pour fournir à la borne de commande du sixième transistor (T2) une tension de commande dépendant de la capacité de ladite colonne.
10. Circuit de commande selon la revendication 9, dans lequel la capacité de ladite colonne est estimée par le moyen de commande (28) à l'aide d'informations (qui-1, Qi+1) indiquant la sélection ou la non sélection des colonnes voisines de ladite colonne.
11. Circuit de commande selon une des revendications 9 ou 10, dans lequel ladite tension de commande est en outre réglable de manière à pouvoir ajuster le temps de décharge de la capacité de ladite colonne.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0014600A FR2816746A1 (fr) | 2000-11-14 | 2000-11-14 | Circuit de commande des cellules d'un ecran a plasma |
| EP01996850A EP1342228A1 (fr) | 2000-11-14 | 2001-11-14 | Circuit de commande d'un ecran a plasma |
| US10/169,895 US7122968B2 (en) | 2000-11-14 | 2001-11-14 | Control circuit drive circuit for a plasma panel |
| PCT/FR2001/003574 WO2002041292A1 (fr) | 2000-11-14 | 2001-11-14 | Circuit de commande d'un ecran a plasma |
| JP2002543418A JP2004514177A (ja) | 2000-11-14 | 2001-11-14 | プラズマ・スクリーンのセルを制御するための回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0014600A FR2816746A1 (fr) | 2000-11-14 | 2000-11-14 | Circuit de commande des cellules d'un ecran a plasma |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2816746A1 true FR2816746A1 (fr) | 2002-05-17 |
Family
ID=8856400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0014600A Pending FR2816746A1 (fr) | 2000-11-14 | 2000-11-14 | Circuit de commande des cellules d'un ecran a plasma |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7122968B2 (fr) |
| EP (1) | EP1342228A1 (fr) |
| JP (1) | JP2004514177A (fr) |
| FR (1) | FR2816746A1 (fr) |
| WO (1) | WO2002041292A1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006078935A (ja) * | 2004-09-13 | 2006-03-23 | Renesas Technology Corp | プラズマディスプレイ装置のアドレス電極駆動回路 |
| JP2006330228A (ja) * | 2005-05-25 | 2006-12-07 | Renesas Technology Corp | プラズマディスプレイ装置および半導体集積回路装置 |
| FR2896610A1 (fr) * | 2006-01-20 | 2007-07-27 | St Microelectronics Sa | Procede et dispositif de commande d'un ecran a plasma matriciel |
| US8138993B2 (en) * | 2006-05-29 | 2012-03-20 | Stmicroelectronics Sa | Control of a plasma display panel |
| JP2008032812A (ja) * | 2006-07-26 | 2008-02-14 | Matsushita Electric Ind Co Ltd | 出力駆動装置および表示装置 |
| FR2909212B1 (fr) | 2006-11-29 | 2009-02-27 | St Microelectronics Sa | Procede de commande d'un ecran matriciel et dispositif correspondant. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0044182A2 (fr) * | 1980-07-07 | 1982-01-20 | Interstate Electronics Corporation | Dispositif de commande d'un panneau d'affichage à plasma |
| EP0701239A2 (fr) * | 1994-09-09 | 1996-03-13 | Sony Corporation | Circuit de commande pour décharger et commander séquentiellement une pluralité de canals avec plasma |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4496879A (en) | 1980-07-07 | 1985-01-29 | Interstate Electronics Corp. | System for driving AC plasma display panel |
| JPS57172395A (en) | 1980-07-07 | 1982-10-23 | Intaasuteito Electonics Corp | Control circuit for alternating current plasma panel |
| US4492957A (en) | 1981-06-12 | 1985-01-08 | Interstate Electronics Corporation | Plasma display panel drive electronics improvement |
| US5081400A (en) * | 1986-09-25 | 1992-01-14 | The Board Of Trustees Of The University Of Illinois | Power efficient sustain drivers and address drivers for plasma panel |
| JP2002175043A (ja) * | 2000-12-06 | 2002-06-21 | Nec Corp | プラズマディスプレイパネルの駆動方法、その回路及び表示装置 |
-
2000
- 2000-11-14 FR FR0014600A patent/FR2816746A1/fr active Pending
-
2001
- 2001-11-14 EP EP01996850A patent/EP1342228A1/fr not_active Withdrawn
- 2001-11-14 JP JP2002543418A patent/JP2004514177A/ja active Pending
- 2001-11-14 US US10/169,895 patent/US7122968B2/en not_active Expired - Lifetime
- 2001-11-14 WO PCT/FR2001/003574 patent/WO2002041292A1/fr active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0044182A2 (fr) * | 1980-07-07 | 1982-01-20 | Interstate Electronics Corporation | Dispositif de commande d'un panneau d'affichage à plasma |
| EP0701239A2 (fr) * | 1994-09-09 | 1996-03-13 | Sony Corporation | Circuit de commande pour décharger et commander séquentiellement une pluralité de canals avec plasma |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004514177A (ja) | 2004-05-13 |
| US20030107327A1 (en) | 2003-06-12 |
| US7122968B2 (en) | 2006-10-17 |
| WO2002041292A1 (fr) | 2002-05-23 |
| EP1342228A1 (fr) | 2003-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0815562A1 (fr) | Perfectionnement aux registres a decalage utilisant des transistors "mis" de meme polarite | |
| EP0880124B1 (fr) | Etage de sortie de puissance pour la commande de cellules d'écran à plasma | |
| FR2606199A1 (fr) | Circuit integre du type circuit logique comportant une memoire non volatile programmable electriquement | |
| EP0080394A1 (fr) | Bascule bistable à stockage non volatil et à repositionnement statique | |
| JPH0896592A (ja) | 集積回路メモリ装置 | |
| EP0562905B1 (fr) | Circuit à retard variable | |
| EP0562916A1 (fr) | Dispositif de génération de tensions de référence | |
| EP0279712A1 (fr) | Circuit de lecture pour mémoire | |
| EP0080395B1 (fr) | Bascule bistable à stockage non volatil et à repositionnement dynamique | |
| FR2816746A1 (fr) | Circuit de commande des cellules d'un ecran a plasma | |
| EP1073203B1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| GB2072419A (en) | Mos integrated circuit device | |
| EP0267091B1 (fr) | Mémoire non-volatile programmable électriquement | |
| FR2538193A1 (fr) | Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos | |
| EP1862999A2 (fr) | Commande d'un écran plasma | |
| FR2793064A1 (fr) | Memoire a courant de fuite reduit | |
| EP1307874B1 (fr) | Procede et circuit de commande d'un ecran a plasma | |
| EP0139804B1 (fr) | Dispositif permettant l'emmagasinage d'un bit d'information et sa lecture | |
| FR2826772A1 (fr) | Procede et circuit de rafaichissement de cellules de memoire dynamique | |
| FR2604554A1 (fr) | Dispositif de securite pourla programmation d'une memoire non volatile programmable electriquement | |
| FR2709372A1 (fr) | Circuit de commande de cathode pour un panneau d'affichage à plasma. | |
| FR2896610A1 (fr) | Procede et dispositif de commande d'un ecran a plasma matriciel | |
| WO2007057616A2 (fr) | Commande d'un etage de recuperation d'energie d'un ecran plasma | |
| FR2493021A1 (fr) | Cellule de memoire a deux modes de fonctionnement et a faible consommation d'energie | |
| FR3140471A1 (fr) | Dispositif optoélectronique |