FR2797086A1

FR2797086A1 - Cellule logique a programmation unique

Info

Publication number: FR2797086A1
Application number: FR9910090A
Authority: FR
Inventors: Richard Ferrant
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1999-07-30
Filing date: 1999-07-30
Publication date: 2001-02-02
Anticipated expiration: 2019-07-30
Also published as: FR2797086B1; US6205077B1

Abstract

L'invention concerne une cellule à programmation unique comprenant un inverseur (16) délivrant un état logique en fonction de l'état de la cellule; un fusible (10) couplé entre un premier potentiel d'alimentation (Vss ) et l'entrée (A) de l'inverseur; et une source de courant (14) couplée entre le fusible et un deuxième potentiel d'alimentation (Vdd ). L'inverseur est alimenté à partir du deuxième potentiel d'alimentation à travers un premier transistor connecté en diode (MP3) et la source de courant est constituée d'un deuxième transistor (14) commandé par la sortie (S) de l'inverseur, ce deuxième transistor ayant une tension seuil supérieure à celle du premier transistor.

Description

C:ELLÛLE LOGIQUE <B>À</B> PROGRAIMTION UNIQUE La présente invention concerne un fusible en techno logie C3MOS, et plus particulièrement une cellule dite à programmation unique ou OTP destinée à fournir un état logique en fonction de l'état du fusible.

La figure 1 représente un exemple classique de cellule à programmation unique. Elle comprend un fusible 10 connecté entre une borne de programmation 12 et un noeud A. Le noeud A est relié au potentiel d'alimentation haut vdd par une source de courant 14. L'entrée d'un inverseur 16 est connectée au noeud A, et la sortie S de cet inverseur fournit un état logique correspondant à l'état du fusible 10.

Par ailleurs, le noeud A est relié au potentiel d'ali mentation bas Vss par un transistor d'initialisation NNl.

En fonctionnement normal, la borne de programmation 12 est connectée au potentiel d'alimentation bas Vss. A la mise sous tension du circuit, le transistor d'initialisation NINl reçoit une impulsion d'initialisation INIT sur sa grille. Le transistor N11 est ainsi rendu conducteur un bref instant afin de ramener le potentiel du noeud A au potentiel Vss. Après l'impulsion d'ini- tialisation, le transistor I11 est bloqué. Si le fusible 10 est conducteur, celui-ci maintient le noeud A au potentiel Vss et l'inverseur 16 fournit l'état logique 1. Si le fusible 10 est coupé, la source de courant 14 tire le noeud A au potentiel vdd et l'inverseur 16 fournit alors l'état logique 0.

Le fusible 10 est souvent constitué de la couche d'oxyde séparant le substrat et la grille d'un transistor MOS. On utilise généralement un transistor MOS à canal P dont le drain, le caisson et la source sont connectés ensemble. Ainsi, le fusible non programmé est isolant. Pour programmer le fusible, on fait claquer la couche d'oxyde qui devient alors conductrice. Pour cela, on applique entre les deux surfaces de la couche d'oxyde une tension de programmation Vpp nettement supérieure à la ten sion d'alimentation Vdd. Dans la cellule de la figure 1, la tension Vpp est appliquée sur la borne de programmation 12 tandis que le transistor MNl est rendu passant.

La borne de programmation 12 est généralement externe au circuit, car la tension Vpp risquerait d'endommager les compo sants du circuit si elle était véhiculée de manière interne. Le court-circuit du noeud A vers le potentiel Vss par le transistor M1 empêche une élévation du potentiel sur le noeud A qui pour rait être produite par l'application de la tension de programmation Vpp.

Un inconvénient de la cellule de la figure 1 est que l'on a besoin, pour chaque fusible 10, d'une source de courant 14 qui débite en pernBnence du courant lorsque le fusible 10 correspondant est passant. Ceci décourage l'utilisation des cellules à program mation unique dans des applications ou l'on recherche une faible consommation.

Un objet de la présente invention est de prévoir une cellule à programmation unique ayant une consommation de courant négligeable.

Pour atteindre cet objet, la présente invention prévoit une cellule à programmation unique comprenant un inverseur déli vrant un état logique en fonction de l'état de la cellule ; un fusible couplé entre un premier potentiel d'alimentation et l'entrée de l'inverseur ; et une source de courant couplée entre le fusible et un deuxième potentiel d'alimentation. L'inverseur est alimenté à partir du deuxième potentiel d'alimentation à travers un premier transistor connecté en diode et la source de courant est constituée d'un deuxième transistor commandé par la sortie de l'inverseur, ce deuxième transistor ayant une tension seuil supérieure à celle du premier transistor.

Selon un mode de réalisation de la présente invention, les premier et deuxième transistors sont des transistors MOS à canal P, le deuxième potentiel d'alimentation étant un potentiel haut.

Selon un mode de réalisation de la présente invention, la longueur de canal du deuxième transistor est supérieure à celle du premier transistor.

Selon un mode de réalisation de la présente invention, la cellule comprend un transistor d'initialisation reliant le point de connexion entre le fusible et le deuxième transistor au premier potentiel d'alimentation.

Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles la figure 1, précédemment décrite, représente un exemple de cellule à programmation unique classique ; et la figure 2 représente un mole de réalisation de cellule à programmation unique basse consonffnation selon l'invention.

La figure 2 représente des mêmes éléments que la figure 1, désignés par des mêmes références. La source de courant 14 et l'inverseur 16 sont représentés plus en détail. La source de courant 14 comprend un transistor MOS à canal P dont la source est reliée au potentiel d'alimentation haut Vdd, et dont le drain est relié au noeud A. L'inverseur 16 comprend un transistor MOS à canal N M12 et un transistor MOS à canal P MP2 connectés en série. Les drains des transistors MP2 et MN2 sont connectés l'un à l'autre et constituent la sortie S de l'inverseur. Les grilles de ces transistors sont connectées l'une à l'autre et constituent l'entrée A de l,inverseur. La source du transistor MN2 reçoit, de manière classique, le potentiel d,alimentation bas Vss.

Selon l'invention, la source du transistor MP2 est reliée au potentiel d'alimentation haut Vdd par l'intermédiaire d'un transistor MOS à canal P MP3 connecté en diode. En d'autres termes, la source du transistor MP3 est connectée au potentiel haut Vdd tandis que la grille et le drain de ce transistor sont connectés à la source du transistor MP2.

Par ailleurs, selon l'invention également, la grille du transistor constituant la source de courant 14 est reliée à la sortie S de l'inverseur. Le transistor 14 est réalisé de manière à avoir une tension seuil légèrement supérieure à celle du tran sistor MP3. Pour cela, par exemple, la longueur de canal du transistor 14 est supérieure à celle du transistor MP3.

A la mise sous tension, le transistor MN1 est, comme dans le circuit classique de la figure 1, brièvement rendu passant. Le noeud A est ainsi mis au potentiel Vss. Le transistor MP2 est alors passant tandis que le transistor MN2 est bloqué. Le tran sistor MP2 applique sur la sortie S de l1inverseur la tension présente à sa source, qui est égale à Vdd - VT3, où VT3 est la tension seuil du transistor MP3. Ce niveau de tension est consi déré comme un niveau logique 1.

Cette même tension vdd - VT3 est appliquée sur la grille du transistor 14, ce qui veut dire que la tension source- grille du transistor 14 est égale à VT3. Pour que le transistor 14 soit franchement conducteur, il faut que sa tension source- grille soit supérieure à sa tension seuil VT14. Or, comme on l'a précédemment indiqué, la tension seuil VT3 du transistor MP3 est inférieure à celle du transistor 14. I1 en résulte que le tran sistor 14 est à la limite de la conduction et laisse passer un courant de fuite qui est d'autant plus faible que le seuil VT14 de ce transistor est choisi grand par rapport à la tension seuil VT3.

En conséquence, lorsque le noeud A est à un potentiel bas, le transistor 14 délivre un courant infime. Lorsque le transistor M11 est bloqué pour le fonction nement normal, et si le fusible 10 a été programmé (c'est-à-dire s'il est passant), le noeud A reste au potentiel bas Vss, et l'état du circuit reste inchangé, c'est-à-dire avec une infime consammation de courant.

Si le fusible 10 n'est pas programmé, c'est-à-dire s'il est ouvert, le faible courant traversant le transistor 14, pourvu qu'il soit supérieur au courant de fuite du transistor MN1, tend à tirer le potentiel du noeud A vers le potentiel Vdd. Ainsi, le potentiel du noeud A se met à croître lentement à partir de la valeur 0. Lorsqu'il atteint la tension seuil du transistor N12, ce transistor MN2 se met à conduire et tend à tirer le noeud S vers le potentiel bas Vss en antagonisme avec le transistor MP2. Le potentiel sur la sortie S s'abaissant, le transistor 14 devient plus conducteur et tend à ramener plus rapidement le noeud A au potentiel Vdd. Lorsque le potentiel du noeud A atteint le potentiel haut Vdd, le transistor MN2 est pleinement conduc teur et maintient la sortie S de l'inverseur au potentiel bas Vss, c'est-à-dire au niveau logique 0, tandis que le transistor MP2 est bloqué.

Avec une cellule selon l'invention, lorsque le fusible <B>10</B> est passant, on obtient une consommation de courant statique égale au courant de fuite du transistor 14. Pour diminuer davan tage la consommation de courant statique, on peut envisager de diminuer les fuites du transistor 14 en augmentant davantage sa tension seuil. Toutefois, comme on l'a précédemment indiqué, les fuites du transistor 14 doivent être supérieures à celles du transistor MN1.

Par ailleurs, si on diminue trop le courant de fuite du transistor 14, il peut s'avérer que le niveau sur le noeud A mette trop longtemps à atteindre le potentiel Vdd à la mise sous tension lorsque le fusible 10 est ouvert.

De bons résultats sont obtenus, par exemple, en choisissant une longueur de canal de 2 ou 3 unités pour le transistors 14 et d'une unité pour le tran sistor MP3.

Claims

REVENDICATIONS

1. Cellule à programmation unique comprenant - un inverseur (16) délivrant un état logique en fonc tion de l'état de la cellule ; - un fusible (10) couplé entre un premier potentiel d'alimentation (Vss) et l'entrée (A) de l'inverseur ; et - une source de courant (14) couplée entre le fusible et un deuxième potentiel d'alimentation (Vdd) ; caractérisé en ce que l'inverseur est alimenté à partir du deuxième potentiel d'alimentation à travers un premier tran sistor connecté en diode (MP3) et en ce que la source de courant est constituée d'un deuxième transistor (14) commandé par la sortie (S) de l'inverseur, ce deuxième transistor ayant une tension seuil supérieure à celle du premier transistor.

2. Cellule à programmation unique selon la revendica tion 1, caractérisée en ce que les premier et deuxième transistors sont des transistors MOS à canal P, le deuxième potentiel d'alimentation étant un potentiel haut.

3. Cellule à programmation unique selon la revendica tion 1, caractérisée en ce que la longueur de canal du deuxième transistor (14) est supérieure à celle du premier transistor (MP3).

4. Cellule à programmation unique selon la revendica tion 1, caractérisée en ce qu'elle comprend un transistor d'initialisation (MN1) reliant le point de connexion (A) entre le fusible et le deuxième transistor (14) au premier potentiel d'alimentation.