FR2795234A1 - Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere - Google Patents

Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere Download PDF

Info

Publication number
FR2795234A1
FR2795234A1 FR9907588A FR9907588A FR2795234A1 FR 2795234 A1 FR2795234 A1 FR 2795234A1 FR 9907588 A FR9907588 A FR 9907588A FR 9907588 A FR9907588 A FR 9907588A FR 2795234 A1 FR2795234 A1 FR 2795234A1
Authority
FR
France
Prior art keywords
jet
conductive
manufacturing
drops
points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9907588A
Other languages
English (en)
Other versions
FR2795234B1 (fr
Inventor
Paul Morgavi
Olivier Brunet
Philippe Patrice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9907588A priority Critical patent/FR2795234B1/fr
Priority to AU54122/00A priority patent/AU5412200A/en
Priority to PCT/FR2000/001551 priority patent/WO2000077854A1/fr
Publication of FR2795234A1 publication Critical patent/FR2795234A1/fr
Application granted granted Critical
Publication of FR2795234B1 publication Critical patent/FR2795234B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76—Apparatus for connecting with build-up interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7698—Apparatus for connecting with build-up interconnects specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

Procédé de fabrication d'un dispositif électronique, comportant au moins un circuit électronique et/ ou électrique, caractérisé en ce que tout ou partie dudit circuit est réalisé par jet de gouttes de matière.L'invention concerne plus particulièrement un procédé de fabrication d'un dispositif électronique portable à circuit intégré, une puce de circuit intégré (10) étant reportée sur un film support (15) muni de plages de connexion (18), caractérisé en ce que la connexion entre les plots de contact (11) de la puce (10) et les plages de connexion (18) du film support (15) est réalisée par jet de matière conductrice (50).

Description

PROCEDE <B>DE</B> FABRICATION<B>DE TOUT OU</B> PARTIE<B>D'UN</B> DISPOSITIF ELECTRONIQUE PAR<B>JET DE</B> MATIERE L'invention concerne un procédé de fabrication d'un dispositif électronique ou électrique.
L'invention propose de réaliser tout ou partie de ce dispositif par jet de matière sur une base support de l'électronique dudit dispositif. La matière éjectée peut être de la matière conductrice et/ou isolante.
Le jet de matière, dont la direction et la quantité peuvent être parfaitement maîtrisées, permet de réaliser des pistes conductrices, des points de connexion, des protections isolantes sur et autour de puces de circuit intégré. Il est également possible de réaliser une antenne, par exemple, par jet de matière conductrice sur un support isolant, ou une capacité, par exemple, par superposition de couches métalliques et isolantes, ou tout autre dispositif électronique ou électrique connu.
La présente invention concerne<B>plus</B> particulièrement la fabrication d'un dispositif électronique portable, comportant au moins une puce de circuit intégré disposée dans un support et électriquement reliée<B>à</B> des éléments d'interface constitués par un bornier de connexion et/ou par une antenne.
Ces dispositifs électroniques portables constituent par exemple des cartes<B>à</B> puce avec et/ou sans contact ou encore des étiquettes électroniques.
Les cartes<B>à</B> puce avec et/ou sans contact sont destinées<B>à</B> la réalisation de diverses opérations telles que, par exemple, des opérations bancaires, des communications téléphoniques, diverses opérations d'identification,<B>ou</B> des opérations de type télébillétique. Les cartes<B>à</B> contact comportent des métallisations affleurant la surface de la carte, disposées<B>à</B> un endroit précis du corps de carte, défini par la norme usuelle ISO <B>7816.</B> Ces métallisations sont destinées<B>à</B> venir au contact d'une tête de lecture d'un lecteur en vue d'une transmission électrique de données.
Les cartes sans contact comportent une antenne permettant d'échanger des informations avec l'extérieur grâce<B>à</B> un couplage électromagnétique entre l'électronique de la carte et un appareil récepteur ou lecteur. Ce couplage peut être effectué en mode lecture ou en mode lecture/écriture, et la transmission de données s'effectue par radiofréquence<B>ou</B> par hyperfréquence.
Il existe également des cartes hybrides<B>ou</B> <B> </B> combicards <B> </B> qui comportent<B>à</B> la fois des métallisations affleurant la surface de la carte et une antenne noyée dans le corps de la carte. Ce type de carte peut donc échanger des données avec l'extérieur soit en mode contact, soit sans contact.
Telles qu'elles sont réalisées actuellement, les cartes, avec<B>ou</B> sans contact, sont des éléments portables de faible épaisseur et de dimensions normalisées. La norme ISO <B>7810</B> définie les dimensions nominale d'une carte de format standard qui correspond <B>à 85</B> mm de longueur, 54 mm de largeur et<B>à 0.76</B> mm d'épaisseur moyenne.
La majorité des procédés de fabrication de carte<B>à</B> puce est basée sur l'assemblage de la puce de circuit intégré dans un sous-ensemble appelé micromodule qui est relié<B>à</B> une interface de communication et encarté, c'est<B>à</B> dire placé dans une cavité ménagée dans le corps de carte, en utilisant des techniques connues de l'homme du métier. La figure<B>1</B> est un schéma synoptique des différentes étapes de fabrication d'un micromodule selon des techniques classiques.
Dans un premier temps, une machine positionne les puces de circuit intégré sur un film support diélectrique ou métallique muni de plages de connexion. Les connexions entre les plots de contact de chaque puce et les plages de connexion correspondantes sont alors réalisées par câblage filaire par exemple, ou par tout autre moyen connu. Une étape de protection suit, dans laquelle chaque puce et ses connexions sont enrobées dans une résine dite d"encapsulation qui doit ensuite être polymérisée dans une étuve pendant un temps donné.
Les étapes de positionnement, de connexion et de protection sont généralement réalisées en ligne dans un procédé continu. L'étape de polymérisation, longue et nécessitant un appareillage lourd, interrompt cette linéarité avant la découpe des micromodules.
Un procédé classique de fabrication est illustré sur la figure 2. Un tel procédé consiste<B>à</B> coller une puce de circuit intégré<B>10</B> en disposant sa face active avec ses plots de contact<B>11</B> vers le haut, et en collant sa face opposée sur une feuille de support diélectrique<B>15.</B> La feuille diélectrique<B>15</B> est elle- même disposée sur une grille de contact<B>18</B> telle qu'une plaque métallique en cuivre nickelé et doré par exemple. Des puits de connexion<B>16</B> sont pratiqués dans la feuille diélectrique<B>15</B> afin de permettre<B>à</B> des fils de connexion<B>17</B> de relier les plots de contact<B>11</B> de la -puce<B>10</B> aux points de connexion de la grille<B>18.</B> Ces fils<B>17</B> sont généralement soudés aux deux extrémités par des ultrasons. Selon certaines variantes, il est possible de coller la puce<B>10,</B> face active vers le haut, directement sur la grille de contact<B>18,</B> puis de la connecter par câblage filaire<B>17.</B>
Dans une telle variante, la grille<B>18</B> est déposée sur un support diélectrique<B>15</B> et les plages de contact et de connexion de ladite grille sont définies par gravure chimique ou tout autre moyen connu.
Une étape de protection ou d'encapsulation vient ensuite protéger la puce<B>10</B> et les fils de connexion<B>17</B> soudés. on utilise généralement une technique appelée <B> </B> glob top<B> </B> en terminologie anglaise, qui désigne l'enrobage de la puce par le dessus. Cette technique consiste<B>à</B> verser une goutte de résine 20,<B>à</B> base d'époxy par exemple, thermodurcissable<B>ou à</B> réticulation aux ultraviolets, sur la puce<B>10</B> et ses fils de connexion 1-7.
La figure<B>3</B> illustre une variante de réalisation dans laquelle la puce<B>10</B> est connectée<B>à</B> la grille métallique<B>18</B> selon un procédé de<B> </B> flip chip <B> </B> qui désigne une technique connue dans laquelle la puce est retournée.
Dans l'exemple illustré, la puce<B>10</B> est connectée<B>à</B> la grille métallique<B>18</B> au moyen d'une colle<B>350 à</B> conduction électrique anisotrope bien connue et souvent utilisée pour le montage de composants passifs sur une surface. Les plots de contact<B>11</B> de la puce<B>10</B> sont placés en vis<B>à</B> vis des plages de connexions de la grille<B>18.</B> Cette colle<B>350</B> contient en fait des particules conductrices élastiquement déformables qui permettent d'établir une conduction électrique suivant l'axe z (c'est<B>à</B> dire suivant l'épaisseur) lorsqu'elles sont pressées entre les plots de sortie<B>11</B> et les plages de connexion de la grille<B>18,</B> tout en assurant une isolation suivant les autres directions (x,y).
Dans une variante de réalisation, la connexion électrique entre la puce<B>10</B> et la grille<B>18</B> peut être améliorée par des bossages 12, en alliage thermofusible de type Sn/Pb ou en polymère conducteur, réalisés sur les plots<B>11</B> de la puce<B>10.</B>
Le support diélectrique<B>15</B> avec la puce<B>10</B> collée et protégée par la résine 20 est découpé pour constituer un micromodule<B>100.</B>
Dans le cas d'une carte<B>à</B> puce<B>à</B> contact, le micromodule<B>100</B> est encarté dans la cavité d'un corps de carte préalablement décoré. Le corps de carte est réalisé selon un procédé classique, par exemple par injection de matière plastique dans un moule. La cavité est obtenue soit par fraisage du corps de carte, soit par injection au moment de la fabrication du corps de carte dans un moule adapté.
L'opération d'encartage peut être effectuée par dépôt d'une colle liquide dans la cavité du corps de carte avant report du micromodule.
Une autre technique d'encartage consiste<B>à</B> déposer un film adhésif thermoactivable par lamination <B>à</B> chaud sur le film diélectrique<B>15</B> préférentiellement avant la découpe du micromodule<B>100.</B> Ce dernier est alors encarté dans la cavité du corps de carte et collé en réactivant l'adhésif thermoactivable par pressage<B>à</B> chaud au moyen d'une presse dont la forme est adaptée<B>à</B> celle de la cavité.
Dans le cas d'une carte<B>à</B> puce sans contact ou d'une étiquette électronique, le micromodule<B>100</B> est connecté<B>à</B> une antenne.
L'antenne peut être réalisée sur un support isolant constitué par du PVC ou du PE ou tout autre matériau adapté (Polychlorure de Vinyle, Poly Ethylène) <B>.</B> Elle est constituée d'un matériau conducteur, et peut être déposée en bobine, par sérigraphie d'encre conductrice, ou par gravure chimique d'un métal déposé sur un support isolant. Elle peut présenter la forme d'une spirale ou tout autre motif selon les applications souhaitées.
La connexion entre l'antenne et la grille métallique<B>18</B> peut être réalisée par soudure étain/plomb ou par collage conducteur ou lamination, ou par tout autre technique connue adaptée.
Le corps de la carte sans contact est alors réalisée par lamination <B>à</B> chaud de films plastiques pour avoir l'épaisseur finale ou par coffrage d'une résine entre des feuilles diélectriques séparées par une entretoise.
Dans le cas d'une étiquette électronique, l'antenne, dans sa forme définitive, est choisie par moulage du corps de l'étiquette autour de l'électronique ou par lamination de films plastiques ou encore par insertion dans un boîtier plastique.
<B>il</B> s'avère que ces technologies connues de fabrication présentent un grand nombre d'opérations entraînant un coût élevé.
En particulier, l'étape de connexion entre les plots de contact de la puce de les plages de connexion de la grille métallique nécessite un appareillage précis et lourd.
En effet, les machines de soudure ultrasons utilisées pour un câblage filaire sont encombrantes et onéreuses. De même, la connexion selon le procédé dit de<B> </B> flip chip <B> ,</B> bien que de plus en plus utilisé, nécessite des conditions opératoires lourdes et des étapes préliminaires telles que la réalisation de bossages,<B>ou</B> bumps en terminologie anglaise, qui constituent des prolongements en matériau conducteur des plots de contact de la puce. En outre, la puce doit être retournée.
De plus, lorsqu'une protection par résine est réalisée, il est généralement nécessaire de procéder au fraisage de la résine pour adapter sa forme et son épaisseur, ce qui constitue une opération longue, délicate, coûteuse et stressante pour la puce.
En outre, les résines utilisées sont généralement des résines thermiques, un passage en étuve étant alors nécessaire pour polymériser la protection, ce qui représente une étape coûteuse en temps et en matériel.
De plus, l'étape de polymérisation interrompt la linéarité de la fabrication entre les étapes d'encapsulation et de découpe des micromodules, ce qui ralentit nécessairement la cadence de production.
Le but de la présente invention est de pallier aux inconvénients de l'art antérieur.
<B>A</B> cet effet, la présente invention propose un procédé de fabrication d'un dispositif électronique ou électrique réalisé en tout ou partie par jet de gouttes de matière.
La présente invention propose plus particulièrement un procédé de fabrication d'un dispositif électronique de type carte<B>à</B> puce permettant de réaliser, en ligne, les étapes d'isolation, de connexion et de protection de la puce rapidement et avec précision.
En outre, l'invention permet principalement de simplifier l'étape de connexion de la puce en réalisant la connexion par un jet de matière conductrice. La présente invention concerne un procédé de fabrication d'un dispositif électronique, comportant au moins un circuit électronique et/ou électrique, caractérisé en ce que tout ou partie dudit circuit est réalisé par jet de gouttes de matière.
Selon une caractéristique, ledit circuit comporte des éléments ou composants conducteurs dont tout ou partie est réalisé par jet de gouttes de matière conductrice.
Selon une autre caractéristique ledit circuit comporte des éléments isolants ou zones isolantes dont tout ou partie est réalisé par jet de gouttes de matière isolante.
Selon les applications, l'élément conducteur est choisi parmi une piste conductrice, un circuit conducteur, une connexion, un plot<B>ou</B> point de connexion.
Selon d'autres applications, l'élément conducteur est un composant électronique et/ou électrique choisi parmi une résistance, un fusible, une self, une capacité, une antenne.
Selon une autre caractéristique, la matière isolante constitue une protection mécanique<B>ou</B> constitue une isolation électrique d'un élément conducteur ou semi-conducteur.
Selon une application, ladite matière isolante est disposée entre les plans conducteurs d'une capacité ou condensateur.
L'invention concerne<B>plus</B> particulièrement un procédé de fabrication, une puce de circuit intégré étant reportée sur un film muni de points de connexion, caractérisé en ce que les connexions entre les plots de contact de la puce et les points de connexion sont réalisées par jet de gouttes de matière conductrice. L'invention s'applique également<B>à</B> un procédé de fabrication, une puce de circuit intégré étant reportée sur un support, caractérisé en ce qu'il comporte en outre une étape d'isolation des tranches de puce, l'isolation étant réalisée par jet de gouttes de matière isolante.
L'invention concerne également un procédé de fabrication, une puce de circuit intégré étant reportée sur un support et connectée<B>à</B> des points de connexion, caractérisé en ce qu'il comporte en outre une étape d'enrobage par une matière protectrice de la puce et de ses connexions, ledit enrobage étant réalisée par jet de gouttes de matière isolante.
Selon une variante de réalisation, la matière conductrice comporte des particules métalliques.
Selon une autre variante de réalisation, la matière conductrice comporte un matériau polymère conducteur. Selon une variante de réalisation, la matière isolante comporte une résine cationique<B>à</B> réticulation aux ultraviolets.
Selon une autre variante de réalisation, la matière isolante comporte une résine thermo-polymérisable.
Selon un mode de réalisation préférentiel, les jets de gouttes de matière sont réalisés au moyen d'une tête d'éjection piézoélectrique.
Selon un autre mode de réalisation, les jets de gouttes de matière sont réalisés au moyen d'une tête d'éjection thermique.
Selon un autre mode de réalisation, les jets de gouttes de matière sont réalisés au moyen d'une tête d'éjection<B>à</B> jet continu dévié.
Selon un mode de réalisation, les têtes d'éjection comportent une pluralité de buses de manière<B>à</B> effectuer un unique passage par puce. Selon un autre mode de réalisation, le support se déplace de manière indexée, les têtes d'injection effectuant alors plusieurs passages sur chaque puce.
L'invention concerne également un procédé de fabrication, caractérisé en ce que tout ou partie d'un élément ou composant électronique est réalisé sur un support, simultanément<B>à</B> sa connexion<B>à</B> des points de connexion, par jet de gouttes de matière conductrice.
Selon une caractéristique, les points de connexion se situent sur un autre composant électronique.
Selon une autre application du procédé, une pluralité de puces de circuit intégré étant disposées sur un support, les connexions entre les puces, espacées les unes des autres, sont réalisées par jet de gouttes de matière conductrice.
Selon une variante de réalisation, une pluralité de puces de circuit intégré étant disposées sur un support, les connexions entre les puces, empilées les unes sur les autres, sont réalisées par jet de gouttes de matière conductrice.
Selon une caractéristique de la variante précédente, un dépôt de matière isolante entre les faces actives de chaque puce empilées est réalisé par jet de gouttes de matière isolante.
Selon une autre application du procédé, un pont isolant est réalisé entre des pistes conductrices croisées par jet de gouttes de matière isolante.
Selon une autre application du procédé, un support diélectrique perforé portant des plages de contact d'un module électronique et des amenées de courant étant réalisées sur la face opposée, lesdites amenées sont réalisées par jet de gouttes de matière conductrice<B>à</B> travers les perforations. L'invention concerne en outre un dispositif électronique comportant un circuit électronique et/ou électrique, caractérisé en ce que tout ou partie dudit circuit se compose de points de matière obtenus par jet de gouttes de matière.
Selon une caractéristique, les points de matière présentent une résolution supérieure ou égale<B>à 60</B> Dpi. Selon une variante, ledit dispositif comporte des éléments conducteurs dont tout ou partie se compose de points de matière conductrice obtenus par jet de gouttes de matière.
Selon une autre variante, ledit dispositif comporte en outre des éléments isolants ou zones isolantes dont tout ou partie se compose de points de matière isolante obtenus par jet de gouttes de matière.
Selon les applications, l'élément conducteur est choisi parmi une piste conductrice, un circuit conducteur, une connexion, un plot ou un point de connexion.
Selon une autre application, l'élément conducteur est un composant électronique et/ou électrique.
Selon les applications, le composant est choisi parmi une résistance, un fusible, une self, une capacité, une antenne.
Selon une caractéristique, la matière isolante constitue une protection mécanique d'éléments conducteurs.
Selon une application, la matière isolante constitue une isolation électrique d'éléments conducteurs.
Selon une application, la matière isolante est disposée entre les plans conducteurs d'une capacité ou d'un condensateur. Selon une autre application, la matière isolante constitue un support du dispositif tel qu'une carte, ou un film support, ou un enrobage.
Selon une caractéristique, le circuit comporte au moins une puce de circuit intégré.
Selon une variante de réalisation, le circuit comporte une pluralité de puce de circuit intégré empilées, les connexions entre lesdites puces se composant de points de matière conductrice obtenus par jet de matière.
Selon une autre variante, circuit comporte en outre une isolation entre les faces actives de chaque puce empilée, lisolation se composant de points de matière isolante obtenus par jet de matière.
L'invention s'applique en outre<B>à</B> un module électronique biface comportant des plages de contact sur un support diélectrique, le support comportant des perforations respectivement au niveau de chaque plage de contact et comportant des amenées de courant sur la face opposée du support<B>à</B> travers lesdites perforations, caractérisé en ce que les amenées de courant se composent de points de matière conductrice obtenus par jet de matière.
L'invention s'applique également<B>à</B> un élément conducteur tel qu'une antenne<B>ou</B> une résistance, caractérisé en ce que tout ou partie dudit élément et sa connexion se composent de points de matière conductrice obtenus par jet de gouttes de matière.
L'invention concerne de même un dispositif électronique portable tel qu'une carte<B>à</B> puce<B>à</B> contact, caractérisé en ce que les plages de contact de la carte se composent de points de matière conductrice obtenus par jet de matière. L'invention concerne de même un dispositif électronique portable tel qu'une carte<B>à</B> puce sans contact<B>ou</B> tel qu'une étiquette électronique, caractérisé en ce que l'antenne et la connexion des plots de contact de la puce<B>à</B> l'antenne se composent de points de matière conductrice obtenus par jet de matière.
L'invention s'applique en outre<B>à</B> un circuit imprimé comprenant des pistes conductrices déposées sur un support, caractérisé en ce que les pistes se composent de points de matière conductrice obtenus par jet de gouttes de matière conductrice.
L'invention s'applique de même<B>à</B> une carte de circuit imprimé comportant des composants électroniques et/ou électriques, des pistes conductrices, et des points de connexion disposés sur un support, caractérisé en ce que les pistes et les points de connexion se composent de points de matière conductrice obtenus par jet de gouttes de matière conductrice.
Selon une caractéristique, les connexions des composants aux pistes conductrices<B>ou</B> points de connexion se composent de points de matière conductrice obtenus par jet de gouttes de matière conductrice.
Selon une autre caractéristique, les composants sont protégés par une couche de matière isolante constituée de points de matière isolante obtenus par jet de gouttes de matière isolante. La présente invention permet d'obtenir, avec un procédé simple et économique un micromodule électronique de faible épaisseur.
L'utilisation d'un jet de matière permet en effet de contrôler parfaitement la forme et le volume des éléments du dispositif. En particulier, le procédé selon l'invention permet de réaliser les étapes d'isolation, de connexion et de protection en ligne de manière continue, avec une technologie commune et sans aucun contact avec le support et les puces de circuit intégré.
En outre, le procédé est entièrement digital, un changement dans le motif de connexion, dans la taille des puces ou dans le positionnement des puces sur le film ne nécessite aucun changement de matériel, mais seulement une modification du programme de commande des tête d'éjection de matière.
De plus, les matières utilisées pour les étapes d'isolation, de connexion et de protection sont de nature permettant une polymérisation (si nécessaire) rapide<B>à</B> l'air libre<B>ou</B> par exposition aux ultraviolets.
En outre, le procédé de fabrication selon l'invention présente l'avantage de simplifier considérablement la connexion des puces aux plages de connexion de la grille, et plus particulièrement d'affiner la précision de ces connexions.
De plus, les étapes d'encapsulation et de fraisage sont supprimées au profit d'une étape de protection réalisée par jet de matière isolante. La protection ainsi obtenu constitue alors un film épousant parfaitement la forme du micromodule et dont l'épaisseur est minimisée. Le procédé permet de contrôler le volume de la protection obtenue et ainsi le volume global du composant.
Enfin, le procédé selon l'invention permet d'atteindre des cadences supérieures<B>à 57000</B> pièces par heure, contre<B>6000</B> pièces par heure dans un procédé de fabrication classique. D'autres particularités et avantages de l'invention apparaîtront<B>à</B> la lecture de la description qui suit donnée<B>à</B> titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées dans lesquelles <B>-</B> La figure<B>1, déjà</B> décrite, est un schéma synoptique des étapes de fabrication d'un micromodule selon un procédé classique<B>;</B> <B>-</B> La figure 2,<B>déjà</B> décrite, est un schéma en coupe transversale illustrant un procédé traditionnel de fabrication d'un micromodule<B>;</B> <B>-</B> La figure<B>3, déjà</B> décrite, est un schéma en coupe transversale illustrant un procédé traditionnel de fabrication d'un micromodule avec une variante de réalisation dans la connexion de la puce<B>;</B> <B>-</B> La figure 4, est un schéma synoptique des étapes de fabrication du procédé selon la présente invention l'invention<B>;</B> <B>-</B> La figure<B>5</B> illustre schématiquement le déroulement des étapes du procédé de fabrication selon la présente invention<B>;</B> <B>-</B> La figure<B>6</B> est un schéma en perspective d'une des étapes du procédé de fabrication selon la présente invention<B>;</B> <B>-</B> La figure<B>7</B> illustre l'application du procédé selon l'invention<B>à</B> une carte<B>à</B> puce<B>;</B> <B>-</B> La figure<B>8</B> illustre l'application du procédé selon l'invention<B>à</B> une carte de circuit imprimé<B>;</B> <B>-</B> La figure<B>9</B> illustre l'application du procédé selon l'invention<B>à</B> une capacité<B>;</B> <B>-</B> La figure<B>10</B> illustre une vue en coupe de l'application du procédé selon l'invention<B>à</B> un empilement de puces<B>;</B> La figure<B>11</B> illustre l'application du procédé selon l'invention<B>à</B> une antenne<B>;</B> Les figures 12a et<B>12b</B> illustrent respectivement la face arrière et la face avant d'un module biface obtenu par le procédé selon l'invention.
La description qui suit se réfère<B>plus</B> particulièrement<B>à</B> un procédé de fabrication d'un dispositif électronique portable du type carte<B>à</B> puce ou étiquette électronique.
En se référant<B>à</B> la figure 4, le procédé selon l'invention propose de réaliser les étapes de connexion et de protection en continu avec la même technologie.
Tel que cela est connu de l'art antérieur, des puces de circuit intégré sont positionnées sur un film support diélectriques muni de plages de connexion, ou directement sur une grille métallique.
Une étape d'isolation est mentionnée. Elle est indispensable dans le cas où le semi-conducteur de la puce de circuit intégré utilisée présente une tranche conductrice. Dans le cas contraire, cette étape est supprimée.
De même, une étape de polymérisation est mentionnée après chaque étape du procédé. La polymérisation est nécessaire selon le type de matière utilisée pour réaliser ces différentes étapes. Préférentiellement, des matériaux sans polymérisation ou<B>à</B> polymérisation rapide<B>à</B> l'air libre ou aux ultraviolets sont utilisés dans le cadre de ce procédé.
Enfin, l'étape de protection peut être supprimée dans le cas d'un report du micromodule obtenu dans un corps de carte par un procédé connu de surmoulage. En se référant<B>à</B> la figure<B>5,</B> le film support<B>15</B> comporte des plages de connexion<B>18</B> et des puces de circuit intégré<B>10</B> reportées selon des techniques classiques.
L'invention propose principalement de réaliser la connexion<B>51</B> entre les plots de contact<B>11</B> de chaque puce<B>10</B> et les plages de connexion<B>18</B> par jet de matière conductrice<B>50.</B> Cette matière conductrice<B>50</B> peut être composée de particules métalliques ou d'un polymère conducteur, par exemple.
Une tête d'éjection<B>55</B> dépose un jet de matière conductrice<B>50</B> de manière<B>à</B> réaliser une connexion<B>51</B> reliant chaque plot de contact<B>11</B> d'une puce<B>à</B> la plage de connexion<B>18</B> correspondante.
Avantageusement, le jet de matière conductrice<B>50</B> permet d'obtenir une connexion<B>51</B> fine et précise, quelque soit le motif des plages de connexion<B>18.</B> En effet, il est possible d'imprimer un chemin de conduction non linéaire pour réaliser une connexion<B>51.</B>
Préférentiellement, une tête d'éjection<B>55</B> comportant une pluralité de buses utilisant une technologie piézoélectrique, ou<B> </B> piézo <B> ,</B> est utilisée pour réaliser les connexions<B>51.</B> Cette technologie est avantageusement indépendante de la viscosité des matériaux<B>à</B> injecter et elle ne met pas en contact le matériau éjecté et les électrodes de mise en #uvre de la tête.
En outre, les tête d'éjection de type<B> </B> piézo <B> </B> sont actuellement parmi les plus rapides, et il est courant d'atteindre des fréquences disponibles de 12.24 et 40 kHz, ce qui permet de garantir des vitesses d'éjection de gouttes suffisamment rapides pour des applications industrielles. La résolution des buses de la tête d'éjection<B>55</B> est préférentiellement élevée, de<B>300 à 600</B> Dpi (Dot per inch en unité de mesure anglaise, points par pouce), afin de garantir un tracé de piste de connexion <B>51</B> précis et dense si nécessaire.
Cette résolution des buses peut cependant évoluée avec la technique future.
L'isolation des tranches de chaque puce (si nécessaire) est préférentiellement réalisée par jet de matière isolante<B>60.</B> Cette matière isolante<B>60</B> peut être composée d'une résine cationique<B>à</B> réticulation aux ultraviolets, par exemple, ou d'une résine de type thermopolymérisable, par exemple.
Une résine thermopolyméri sable est chauffée avant d'être éjectée, et refroidi au contact du support<B>15</B> et de l'air ambiant. Une telle résine polymérise donc rapidement<B>à</B> l'air libre et son utilisation ne ralentit pas la cadence de production.
Dans le cas où une résine<B>à</B> réticulation aux ultraviolets est utilisée, une étape intermédiaire de polymérisation est alors réalisée, dans la continuité du procédé de fabrication, par un passage en ligne sous des lampes<B>à</B> ultraviolets.
Le jet de matière isolante<B>60</B> permet de bien maîtriser l'épaisseur et l'emplacement de la protection <B>61</B> déposée.
Une deuxième tête d'éjection<B>65</B> est alors utilisée. Cette tête<B>65</B> peut également être une tête<B> </B> piézo <B> </B> ou une tête d'éjection<B>à</B> jet continu dévié, ou une tête d'éjection thermique, par exemple.
Néanmoins, la technologie<B> </B> piézo <B> </B> constitue un mode de réalisation préférentiel. En effet, les matériaux utilisés dans les deux autres techniques doivent être de faible viscosité, et ils sont généralement soumis<B>à</B> un potentiel électrique entre la buse d'éjection et la goutte de matière<B>à</B> éjecter.
La résolution des buses de la tête d'éjection<B>65</B> peut être une résolution dite basse, par exemple de<B>65</B> <B>à 100</B> Dpi. En effet, le niveau de précision n'est pas aussi important que dans la réalisation des connexions <B>51.</B>
La protection de l'ensemble du micromodule (si nécessaire) est également réalisée par la technique du jet de matière.
Une troisième tête d'éjection<B>75</B> délivre un jet de matière isolante<B>70</B> recouvrant l'ensemble de la face active de la puce<B>10</B> et les connexions<B>51.</B>
Avantageusement, cette protection<B>71</B> constitue un film de protection épousant parfaitement la forme du micromodule et dont l'épaisseur est largement inférieure aux gouttes d'encapsulation généralement obtenues par la technique classique du<B> </B> glob top<B> .</B> Aucune étape de fraisage n'est par conséquent nécessaire.
Du fait que les différentes buses de la tête d'éjection<B>75</B> peuvent être commandées individuellement, la forme géométrique et l'épaisseur de la protection<B>71</B> seront parfaitement contrôlées. Il est ainsi possible de réaliser un enrobage de protection de la puce<B>10</B> et de ses connexions<B>51</B> qui corresponde<B>à</B> un volume complémentaire de la cavité dans laquelle le micromodule sera placé, comme la cavité d'un corps de carte par exemple.
La matière isolante<B>70</B> utilisée peut être une résine thermopolymérisable, par exemple.
La troisième tête d'éjection<B>75</B> est préférentiellement de type<B> </B> piézo <B> </B> comme les précédentes, mais elle peut également être thermique ou <B>à</B> jet continu dévié par exemple.
Les épaisseurs des couches de matière déposées respectivement pour l'isolation des tranches<B>61,</B> la connexion<B>51</B> et la protection<B>-71</B> dépendent de la résolution et du nombre de passage des têtes d'éjection <B>55, 65</B> et<B>75</B> respectives. Ainsi, pour une résolution de <B>600</B> Dpi, on obtient une couche présentant une épaisseur comprise entre 4 et<B>9</B> #tm, alors que pour une résolution de<B>80</B> Dpi, l'épaisseur de la couche sera comprise entre <B>80</B> et<B>100</B> gm.
Le procédé selon l'invention permet ainsi d'obtenir des micromodules d'épaisseur maîtrisée et avec une cadence de fabrication nettement supérieure<B>à</B> celle des procédés classiques.
La figure<B>6</B> illustre schématiquement, en perspective, une des étape de dépôt de matière selon la présente invention, en l'occurrence l'étape d'isolation des tranches de puce.
Selon un mode de réalisation préférentiel, les puces<B>10</B> sont disposées sur le film support<B>15</B> par rangée de deux.
Une double tête d'éjection<B>65</B> comprenant un important nombre de buses injectent de la matière isolante<B>60</B> sur les tranches de chaque puce<B>10.</B>
Les trois têtes d'éjection<B>55, 65, 75</B> sont préférentiellement placées dans des systèmes en ligne afin de garantir une cadence de production maximale.
Selon les spécificités des têtes d'éjection<B>55, 65,</B> <B>-75</B> utilisées, différents types de montage peuvent être envisagés pour la chaîne de production.
Par exemple, dans le cas où le film support<B>15</B> défile de manière continue, l'utilisation de têtes présentant un grand nombre de buses d'éjection est souhaitable afin de tenir une cadence de production supérieure ou égale<B>à 57000</B> pièces<B>à</B> l'heure.
Dans le cas où le film support<B>15</B> se déplace de façon indexée, l'utilisation de têtes présentant un petit nombre de buses d'éjection peut être envisageable sans compromettre la cadence de production. Il est alors possible dans ce cas de déplacer les têtes en plusieurs passages au dessus de chaque puce.
Il est évident que la cadence sera supérieure avec un film défilant en continu et des têtes d'éjection comportant un grand nombre de buses, néanmoins de telles têtes sont plus coûteuses.
Les étapes du procédé de fabrication selon l'invention étant réalisées en série, la cadence globale sera imposée par l'étape de cadence la plus faible. Avec des fréquences de travail comprises entre 2 kHz et 40 kHz, et des résolution de tête d'éjection comprises entre<B>60</B> et<B>600</B> Dpi, on obtient une cadence minimale de<B>8</B> puces par seconde et par voie, pour une puce de<B>10</B> mm de longueur. Ainsi, les puces étant généralement disposées par rangées de deux sur le film support, la cadence minimale est de<B>57600</B> puces<B>à</B> l'heure.
Les fréquences de travail et les résolutions des buses des têtes d'éjection sont susceptibles d'évoluer avec la technique future.
La résolution des points de matière dépend de l'application que l'on souhaite réaliser.
Ainsi, pour une connexion, la résolution peut être supérieure ou égale<B>à 600</B> Dpi, alors que pour une isolation des tranches de la puce, la résolution peut être comprise entre 200 et<B>300</B> Dpi, et pour une protection mécanique par enrobage dans une résine, la résolution peut être seulement supérieure ou égale<B>à 60</B> Dpi.
Dans le cas d'une connexion<B>à 600</B> Dpi, et en fonction du matériau conducteur utilisé, les points obtenus peuvent présenter une épaisseur variant entre 4 et<B>9</B> pm avec un diamètre d'environ<B>60</B> pm. La connexion peut en outre être composée de plusieurs couches de points de matière conductrice.
La figure<B>7</B> illustre l'application du procédé selon l'invention<B>à</B> la réalisation d'une carte<B>à</B> puce.
Une puce de circuit intégré<B>10</B> est reportée dans la cavité 120 d'un corps de carte 200 préalablement décorée par des pistes de contact<B>19.</B> Ces pistes<B>19</B> sont avantageusement réalisées par jet de gouttes de matière conductrice selon le procédé décrit dans la présente invention.
Lors du report du micromodule<B>100</B> constitué par la puce<B>10</B> et par ses plages de connexions<B>18,</B> ces dernières seront en liaison avec les plages de contact <B>19</B> pour une communication électrique.
Ainsi, dans une telle application, les pistes de contact<B>19,</B> les plages de connexions<B>18</B> et les pistes de connexion entre ces éléments conducteurs peuvent être réalisés en tout ou partie par jet de gouttes de matière conductrice selon le procédé de l'invention.
La figure<B>8</B> illustre l'application du procédé selon l'invention<B>à</B> la réalisation d'une carte de circuit imprimé.
Dans l'exemple illustré, une telle carte comporte des pistes conductrices Pi, des points de connexion<B>8</B> et un emplacement réservé<B>9</B> pour une puce de circuit intégré. Une telle carte peut également comporter au moins une capacité<B>C,</B> une résistance R et une antenne <B>A.</B>
Les pistes conductrices Pi, les points de connexions<B>8,</B> la résistance R et l'antenne<B>A</B> peuvent être réalisés directement sur le support de la carte CI par jet de gouttes de matière conductrice.
Ces composants, ainsi que la puce, peuvent être protégés par enrobage dans une matière isolante déposée par jet de goutte de matière isolante.
La carte de circuit imprimé CI peut également comprendre une capacité<B>C</B> réalisée selon le procédé de l'invention.
La figure<B>9</B> illustre l'application du procédé selon l'invention<B>à</B> la réalisation d'une capacité.
Une couche en matériau conducteur M peut être déposée par jet de gouttes de matière conductrice, sur laquelle on superpose une couche de matière isolante déposée par jet de gouttes de matière isolante, une deuxième couche en matériau conducteur M déposée de selon le même procédé terminant la capacité<B>C.</B>
Les électrodes<B>El</B> et<B>E2</B> peuvent également être réalisée selon le procédé de jet de matière de la présente invention.
La figure<B>10</B> illustre l'application du procédé selon linvention <B>à</B> la réalisation d'un empilement de puces de circuit intégré.
Une puce<B>10</B> de circuit intégré est reportée sur un support<B>15</B> muni de points de connexion<B>18.</B> Une isolation des tranches de la puce<B>10</B> peut être réalisée selon le procédé de l'invention par jet de matière isolante<B>61,</B> puis la puce<B>10</B> est connectée aux points de connexion<B>18</B> par jet de matière conductrice<B>51.</B> Une protection peut alors être réalisée par jet de matière isolante<B>71.</B> Une seconde puce<B>10' ,</B> de dimensions inférieures<B>à</B> celle de la précédente, peut être reportée sur la première<B>10</B> et connectée aux pistes conductrices<B>51</B> de la première puce<B>10.</B>
On peut ainsi réaliser, avec le procédé selon l'invention, un empilement de puces de circuit intégré, connectées entre elles par jet de matière conductrice et protégées par enrobage dans de la matière isolante déposée par jet de matière.
La pile de puces de circuit intégré ainsi obtenu est compacte et facile<B>à</B> connecter.
La figure<B>11</B> illustre l'application du procédé selon l'invention<B>à</B> la réalisation d'une antenne.
Les spires de l'antenne<B>A</B> sont réalisées par jet de matière conductrice sur un support diélectrique quelconque. L'utilisation du jet de matière permet de maîtriser parfaitement la forme de l'antenne<B>A</B> ainsi que l'espacement entre les spires qui peut être minimisé.
Des points de connexion<B>8</B> sont réalisés, également par jet de matière conductrice, afin de permettre la connexion de l'antenne<B>A à</B> un autre composant électronique.
Selon le motif choisi, un pond isolant<B>80</B> est réalisé, par jet de matière isolante, par dessus les spires de l'antenne<B>A</B> afin d'amener les points de connexion<B>8 à</B> un emplacement donné.
Les figures 12a et<B>12b</B> illustrent l'application du procédé selon l'invention<B>à</B> la réalisation d'un module biface <B>300</B> avec des amenées de courant.
La figure l2a illustre la face arrière<B>305</B> du module et la figure<B>12b</B> la face avant sur laquelle se trouve les contacts<B>306.</B> Des perforations<B>310</B> sont réalisées dans le support du module<B>300</B> afin de permettre<B>à</B> des amenées de courant de connecter la face arrière<B>305</B> avec les plots de contact<B>11</B> de la face avant<B>306.</B>
Selon l'invention, ces amenées de courant sont réalisées par jet de matière conductrice<B>à</B> travers les perforations<B>310.</B>

Claims (1)

  1. REVENDICATIONS <B>1.</B> Procédé de fabrication d'un dispositif électronique, comportant au moins un circuit électronique et/ou électrique, caractérisé en ce que tout ou partie dudit circuit est réalisé par jet de gouttes de matière. 2. Procédé de fabrication selon la revendication<B>1</B> caractérisé en ce que ledit circuit comporte des éléments ou composants conducteurs dont tout ou partie est réalisé par jet de gouttes de matière conductrice. <B>3.</B> Procédé de fabrication selon la revendication<B>1</B> ou 2 caractérisé en ce que ledit circuit comporte des éléments isolants ou zones isolantes dont tout ou partie est réalisé par jet de gouttes de matière isolante. 4. Procédé de fabrication selon la revendication 2 caractérisé en ce que l'élément conducteur est choisi parmi une piste conductrice, un circuit conducteur, une connexion, un plot ou point de connexion. <B>5.</B> Procédé de fabrication selon la revendication 2 caractérisé en ce que l'élément conducteur est un composant électronique et/ou électrique. <B>6.</B> Procédé de fabrication selon la revendication<B>5</B> caractérisé en ce que le composant est choisi parmi une résistance, un fusible, une self, une capacité, une antenne. <B>7.</B> Procédé de fabrication selon la revendication<B>3,</B> caractérisé en ce que ladite matière isolante constitue une protection mécanique ou constitue une isolation électrique d'un élément conducteur ou semi-conducteur. <B>8.</B> Procédé de fabrication selon la revendication<B>3,</B> caractérisé en ce que ladite matière isolante est disposée entre les plans conducteurs d'une capacité ou d'un condensateur. <B>9.</B> Procédé de fabrication selon l'une des revendications<B>1,</B> 2 ou 4, une puce de circuit intégré <B>(10)</B> étant reportée sur un support<B>(15)</B> muni de points de connexion<B>(18),</B> caractérisé en ce que les connexions entre les plots de contact<B>(11)</B> de la puce<B>(10)</B> et les points de connexion<B>(18)</B> sont réalisées par jet de gouttes de matière conductrice<B>(50).</B> <B>10.</B> Procédé de fabrication selon l'une des revendications<B>1, 3, 7</B> ou<B>9,</B> une puce de circuit intégré<B>(10)</B> étant reportée sur un support<B>(15),</B> caractérisé en ce qu'il comporte en outre une étape d'isolation des tranches de puce<B>(10),</B> l'isolation<B>(71)</B> étant réalisée par jet de gouttes de matière isolante <B>(70).</B> <B>il.</B> Procédé de fabrication selon l'une des revendications<B>1, 3, 7, 9</B> ou<B>10,</B> une puce de circuit intégré<B>(10)</B> étant reportée sur un support<B>(15)</B> et connectée<B>à</B> des points de connexion<B>(18),</B> caractérisé en ce qu'il comporte en outre une étape d'enrobage par une matière isolante protectrice de la puce<B>(10)</B> et de ses connexions<B>(51),</B> ledit enrobage<B>(61)</B> étant réalisée par jet de gouttes de matière isolante<B>(60).</B> 12. Procédé de fabrication selon la revendication <B>9,</B> caractérisé en ce que la matière conductrice comporte des particules métalliques. <B>13.</B> Procédé de fabrication selon la revendication <B>9,</B> caractérisé en ce que la matière conductrice comporte un matériau polymère conducteur. 14. Procédé de fabrication selon l'une des revendications<B>10 à 11,</B> caractérisé en ce que la matière isolante comporte une résine cationique<B>à</B> réticulation aux ultraviolets. <B>15.</B> Procédé de fabrication selon l'une des revendications<B>10 à 11,</B> caractérisé en ce que la matière isolante comporte une résine thermo- polymérisable. <B>16.</B> Procédé de fabrication selon l'une quelconque des revendications<B>9 à 11,</B> caractérisé en ce que les jets de gouttes de matière conductrice et isolante sont réalisés au moyen de têtes d'éjection piézoélectrique <B>(55, 65, 75).</B> <B>17.</B> Procédé de fabrication selon l'une quelconque des revendications<B>10 à 11,</B> caractérisé en ce que les jets de gouttes de matière isolante sont réalisés au moyen de têtes d'éjection thermique<B>(65, 75).</B> <B>18.</B> Procédé de fabrication selon l'une quelconque des revendications<B>10 à 11,</B> caractérisé en ce que les jets de gouttes de matière isolante sont réalisés au moyen de têtes d'éjection<B>à</B> jet continu dévié<B>(65, 75).</B> <B>19.</B> Procédé de fabrication selon l'une quelconque des revendications<B>16 à 18,</B> caractérisé en ce que les têtes d'éjection<B>(55, 65, 75)</B> comportent une pluralité de buses de manière<B>à</B> effectuer un unique passage par puce<B>(10) .</B> 20. Procédé de fabrication selon l'une quelconque des revendications<B>16 à 18,</B> le support<B>(15)</B> se déplaçant de manière indexée, caractérisé en ce que les têtes d'injection<B>(55, 65, -75)</B> effectuent plusieurs passages sur chaque puce<B>(10).</B> <I>21.</I> Procédé de fabrication selon l'une des revendications<B>1 à</B> 2 ou 4<B>à 6,</B> caractérisé en ce que tout ou partie d'un élément ou composant électronique est réalisé sur un support, simultanément<B>à</B> sa connexion<B>à</B> des points de connexion, par jet de gouttes de matière conductrice. 22. Procédé de fabrication selon la revendication 21, caractérisé en ce que les points de connexion se situent sur un autre composant électronique. <B>23.</B> Procédé de fabrication selon l'une des revendications<B>1 à</B> 2 ou 4, une pluralité de puces de circuit intégré étant disposées sur un support, caractérisé en ce que les connexions entre les puces, espacées les unes des autres, sont réalisées par jet de gouttes de matière conductrice. 24. Procédé de fabrication selon l'une des revendications<B>1 à</B> 2 ou 4, une pluralité de puces de circuit intégré étant disposées sur un support, caractérisé en ce que les connexions entre les puces, empilées les unes sur les autres, sont réalisées par jet de gouttes de matière conductrice. <B>25.</B> Procédé de fabrication selon la revendication 24, caractérisé en ce qu'un dépôt de matière isolante entre les faces actives de chaque puce empilées est réalisé par jet de gouttes de matière isolante. <B>26.</B> Procédé de fabrication selon l'une des revendications<B>1</B> ou<B>3,</B> caractérisé en ce qu'un pont isolant, situé entre des pistes conductrices croisées, est réalisé par jet de gouttes de matière isolante. <B>27.</B> Procédé de fabrication selon l'une des revendication<B>1 à</B> 2 ou 4, un support diélectrique perforé portant des plages de contact d'un module électronique et des amenées de courant étant réalisées sur la opposée, caractérisé en ce que lesdites amenées sont réalisées par jet de gouttes de matière conductrice<B>à</B> travers les perforations. <B>28.</B> Dispositif électronique comportant un circuit électronique et/ou électrique, caractérisé en ce que tout ou partie dudit circuit se compose de points de matière obtenus par jet de gouttes de matière. <B>29.</B> Dispositif électronique selon la revendication <B>28,</B> caractérisé en ce que les points de matière présentent une résolution supérieure ou égale<B>à 60</B> Dpi. <B>30.</B> Dispositif électronique selon lune des revendications<B>28</B> ou<B>29,</B> caractérisé en ce que ledit dispositif comporte des éléments conducteurs dont tout ou partie se compose de points de matière conductrice obtenus par jet de gouttes de matière. <B>31.</B> Dispositif électronique selon l'une des revendications<B>28</B> ou<B>29,</B> caractérisé en ce que le dispositif comporte des éléments isolants ou zones isolantes dont tout ou partie se compose de points de matière isolante obtenus par jet de gouttes de matière. <B>32.</B> Dispositif électronique selon la revendication <B>30,</B> caractérisé en ce que l'élément conducteur est choisi parmi une piste conductrice, un circuit conducteur, une connexion, un plot ou un point de connexion. <B>33.</B> Dispositif électronique selon la revendication <B>30,</B> caractérisé en ce que l'élément conducteur est un composant électronique et/ou électrique. 34. Dispositif électronique selon la revendication <B>33,</B> caractérisé en ce que le composant est choisi parmi une résistance, un fusible, une self, une capacité, une antenne. <B>35.</B> Dispositif électronique selon la revendication <B>31,</B> caractérisé en ce que la matière isolante constitue une protection mécanique d'éléments conducteurs. <B>36</B> Dispositif électronique selon la revendication <B>31,</B> caractérisé en ce que la matière isolante constitue une isolation électrique d'éléments conducteurs. <B>37.</B> Dispositif électronique selon la revendication <B>36,</B> caractérisé en ce que la matière isolante est disposée entre les plans conducteurs d'une capacité ou d'un condensateur. <B>38.</B> Dispositif électronique selon la revendication <B>31,</B> caractérisé en ce que la matière isolante constitue un support du dispositif tel qu'une carte, ou un film support, ou un enrobage. <B>39.</B> Dispositif électronique selon lune des revendications<B>28</B> ou<B>29,</B> caractérisé en ce que le circuit comporte au moins une puce de circuit intégré. 40. Dispositif électronique selon la revendication <B>39,</B> caractérisé en ce que le circuit comporte une pluralité de puce de circuit intégré empilées, les connexions entre lesdites puces se composant de points de matière conductrice obtenus par jet de matière. 41. Dispositif électronique selon la revendication 40, caractérisé en ce que le circuit comporte en outre une isolation entre les faces actives de chaque puce empilée, lisolation se composant de points de matière isolante obtenus par jet de matière. 42. Module électronique biface comportant des plages de contact sur un support diélectrique, le support comportant des perforations respectivement au niveau de chaque plage de contact et comportant des amenées de courant sur la face opposée du support<B>à</B> travers lesdites perforations, caractérisé en ce que les amenées de courant se composent de points de matière conductrice obtenus par jet de matière. 43. Elément conducteur tel qu'une antenne ou une résistance, caractérisé en ce que tout ou partie dudit élément et sa connexion<B>à</B> des points de connexion se composent de points de matière conductrice obtenus par jet de matière. 44. Dispositif électronique portable tel qu'une carte<B>à</B> puce<B>à</B> contact, caractérisé en ce que les plages de contact<B>(19)</B> de la carte, se composent de points de matière conductrice obtenus par jet de matière. 45. Dispositif électronique portable tel qu'une carte<B>à</B> puce sans contact ou tel qu'une étiquette électronique, caractérisé en ce que l'antenne et la connexion des plots de contact<B>(11)</B> de la puce<B>(10) à</B> l'antenne se composent de points de matière conductrice obtenus par jet de matière. 46. Circuit imprimé comprenant des pistes conductrices déposées sur un support, caractérisé en ce que les pistes se composent de points de matière conductrice obtenus par jet de gouttes de matière conductrice. 47. Carte de circuit imprimé comportant des composants électroniques et/ou électriques, des pistes conductrices, et des points de connexion disposés sur un support, caractérisé en ce que les pistes et les points de connexion se composent de points de matière conductrice obtenus par jet de gouttes de matière conductrice. 48. Carte selon la revendication 47, caractérisé en ce que les connexions des composants aux pistes conductrices ou points de connexion se composent de points de matière conductrice obtenus par jet de gouttes de matière conductrice. 49. Carte selon la revendication 47, caractérisé en ce que les composants sont protégés par une couche de matière isolante constituée de points de matière isolante obtenus par jet de gouttes de matière isolante.
FR9907588A 1999-06-15 1999-06-15 Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere Expired - Lifetime FR2795234B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9907588A FR2795234B1 (fr) 1999-06-15 1999-06-15 Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
AU54122/00A AU5412200A (en) 1999-06-15 2000-06-07 Method for making all or part of an electronic device by material jet spraying
PCT/FR2000/001551 WO2000077854A1 (fr) 1999-06-15 2000-06-07 Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9907588A FR2795234B1 (fr) 1999-06-15 1999-06-15 Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere

Publications (2)

Publication Number Publication Date
FR2795234A1 true FR2795234A1 (fr) 2000-12-22
FR2795234B1 FR2795234B1 (fr) 2003-07-18

Family

ID=9546840

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9907588A Expired - Lifetime FR2795234B1 (fr) 1999-06-15 1999-06-15 Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere

Country Status (3)

Country Link
AU (1) AU5412200A (fr)
FR (1) FR2795234B1 (fr)
WO (1) WO2000077854A1 (fr)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823011A1 (fr) * 2001-03-30 2002-10-04 Gemplus Card Int Connexion par depot de cordon conductrice sur zone de raccordement delimitee par masque isolant
WO2007107299A1 (fr) * 2006-03-17 2007-09-27 Polyic Gmbh & Co. Kg Procédé de fabrication d'un composant électronique actif ou passif et composant électronique
WO2007115238A2 (fr) * 2006-03-31 2007-10-11 Intel Corporation Modelisation a jet d'encre pour fabrication de condensateurs a film mince, condensateurs a film mince ainsi fabriques et systemes les comprenant
EP2348525A1 (fr) * 2008-06-30 2011-07-27 Konica Minolta Holdings, Inc. Procédé de formation de câblage

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519904C2 (sv) * 2000-12-29 2003-04-22 Amc Centurion Ab Tillverkning av antennanordningar
DE10113497A1 (de) * 2001-03-20 2002-06-06 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
JP4190269B2 (ja) 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
JP3966294B2 (ja) * 2003-03-11 2007-08-29 セイコーエプソン株式会社 パターンの形成方法及びデバイスの製造方法
EP1855514A1 (fr) * 2006-05-10 2007-11-14 AMC Centurion AB Production de systemes d'antennes

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0486393A1 (fr) * 1990-11-16 1992-05-20 Centre National De La Recherche Scientifique Procédé sol-gel de dépôt de couches minces par pulvérisation ultrasonore
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5140937A (en) * 1989-05-23 1992-08-25 Brother Kogyo Kabushiki Kaisha Apparatus for forming three-dimensional article
EP0615285A2 (fr) * 1993-03-11 1994-09-14 Btg International Limited Montage d'un circuit électronique sur un substrat
JPH09245698A (ja) * 1996-03-01 1997-09-19 Canon Inc 電子放出素子、電子源基板、及び画像形成装置の製造方法
US5877093A (en) * 1995-10-27 1999-03-02 Honeywell Inc. Process for coating an integrated circuit device with a molten spray
WO1999019900A2 (fr) * 1997-10-14 1999-04-22 Patterning Technologies Limited Procede de formation d'un dispositif electronique

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022583A (en) * 1997-12-16 2000-02-08 Nordson Corporation Method of encapsulating a wire bonded die

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132248A (en) * 1988-05-31 1992-07-21 The United States Of America As Represented By The United States Department Of Energy Direct write with microelectronic circuit fabrication
US5140937A (en) * 1989-05-23 1992-08-25 Brother Kogyo Kabushiki Kaisha Apparatus for forming three-dimensional article
EP0486393A1 (fr) * 1990-11-16 1992-05-20 Centre National De La Recherche Scientifique Procédé sol-gel de dépôt de couches minces par pulvérisation ultrasonore
EP0615285A2 (fr) * 1993-03-11 1994-09-14 Btg International Limited Montage d'un circuit électronique sur un substrat
US5877093A (en) * 1995-10-27 1999-03-02 Honeywell Inc. Process for coating an integrated circuit device with a molten spray
JPH09245698A (ja) * 1996-03-01 1997-09-19 Canon Inc 電子放出素子、電子源基板、及び画像形成装置の製造方法
WO1999019900A2 (fr) * 1997-10-14 1999-04-22 Patterning Technologies Limited Procede de formation d'un dispositif electronique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 01 30 January 1998 (1998-01-30) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2823011A1 (fr) * 2001-03-30 2002-10-04 Gemplus Card Int Connexion par depot de cordon conductrice sur zone de raccordement delimitee par masque isolant
WO2002084586A1 (fr) * 2001-03-30 2002-10-24 Gemplus Connexion par depôt de cordon de matiere visqueuse conductrice sur zone de raccordement délimitée par masque isolant
WO2007107299A1 (fr) * 2006-03-17 2007-09-27 Polyic Gmbh & Co. Kg Procédé de fabrication d'un composant électronique actif ou passif et composant électronique
WO2007115238A2 (fr) * 2006-03-31 2007-10-11 Intel Corporation Modelisation a jet d'encre pour fabrication de condensateurs a film mince, condensateurs a film mince ainsi fabriques et systemes les comprenant
WO2007115238A3 (fr) * 2006-03-31 2007-12-13 Intel Corp Modelisation a jet d'encre pour fabrication de condensateurs a film mince, condensateurs a film mince ainsi fabriques et systemes les comprenant
US7416938B2 (en) 2006-03-31 2008-08-26 Intel Corporation Inkjet patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
CN101416259B (zh) * 2006-03-31 2011-08-03 英特尔公司 用于薄膜电容器制造的喷墨图案形成、由此制造的薄膜电容器以及包含此薄膜电容器的系统
EP2348525A1 (fr) * 2008-06-30 2011-07-27 Konica Minolta Holdings, Inc. Procédé de formation de câblage
EP2348525A4 (fr) * 2008-06-30 2014-11-05 Konica Minolta Holdings Inc Procédé de formation de câblage

Also Published As

Publication number Publication date
FR2795234B1 (fr) 2003-07-18
AU5412200A (en) 2001-01-02
WO2000077854A1 (fr) 2000-12-21

Similar Documents

Publication Publication Date Title
EP1260938B1 (fr) Connexion souple par dispense entre puce et interface avec ou sans contact
JP2702012B2 (ja) Ｉｃチップ用支持体
FR2756955A1 (fr) Procede de realisation d&#39;un circuit electronique pour une carte a memoire sans contact
FR2780551A1 (fr) Micromodule electronique integre et procede de fabrication d&#39;un tel micromodule
EP0772232A1 (fr) Procédé de fabrication d&#39;un ensemble de modules électroniques pour cartes à mémoire électronique
FR2795234A1 (fr) Procede de fabrication de tout ou partie d&#39;un dispositif electronique par jet de matiere
EP0925553B1 (fr) Procede de fabrication d&#39;un ensemble de modules electroniques pour cartes a memoire sans contact
FR2794266A1 (fr) Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2779255A1 (fr) Procede de fabrication d&#39;un dispositif electronique portable comportant au moins une puce de circuit integre
US9224695B2 (en) Chip arrangement and a method for manufacturing a chip arrangement
US20190157223A1 (en) Method for Manufacturing Chip Cards and Chip Card Obtained by Said Method
WO2000031686A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
WO2001009828A1 (fr) Procede de fabrication d&#39;une carte a puce a contact
EP1190379B1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
FR2794570A1 (fr) Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique
FR2795202A1 (fr) Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact
FR2812428A1 (fr) Procede de fabrication d&#39;un micromodule de carte a puce et carte a puce incluant un tel micromodule
FR2798225A1 (fr) Micromodule electronique et procede de fabrication et d&#39;integration de tels micromodules pour la realisation de dispositifs portatifs
FR2779272A1 (fr) Procede de fabrication d&#39;un micromodule et d&#39;un support de memorisation comportant un tel micromodule
WO2001015266A1 (fr) Procede de fabrication de micromodules electroniques comprenant une antenne et micromodules obtenus par le procede
FR2791812A1 (fr) Procede de fabrication de dispositifs electroniques portables a circuit integre protege par un film pulverise
WO2001008090A1 (fr) Carte a puce et son procede de fabrication
FR2790850A1 (fr) Procede de fabrication de dispositif electronique portable de type carte a puce

Legal Events

Date Code Title Description
CL Concession to grant licences
CD Change of name or company name
TP Transmission of property
PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20