FR2794570A1 - Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique - Google Patents

Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique Download PDF

Info

Publication number
FR2794570A1
FR2794570A1 FR9907056A FR9907056A FR2794570A1 FR 2794570 A1 FR2794570 A1 FR 2794570A1 FR 9907056 A FR9907056 A FR 9907056A FR 9907056 A FR9907056 A FR 9907056A FR 2794570 A1 FR2794570 A1 FR 2794570A1
Authority
FR
France
Prior art keywords
chip
chips
manufacturing
contact pads
paths
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9907056A
Other languages
English (en)
Other versions
FR2794570B1 (fr
Inventor
Jean Christophe Fidalgo
Bernard Calvas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9907056A priority Critical patent/FR2794570B1/fr
Priority to PCT/FR2000/001264 priority patent/WO2000075985A1/fr
Priority to AU45753/00A priority patent/AU4575300A/en
Publication of FR2794570A1 publication Critical patent/FR2794570A1/fr
Application granted granted Critical
Publication of FR2794570B1 publication Critical patent/FR2794570B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif portable à circuit intégré, caractérisé en ce qu'il comporte les étapes suivantes : - fourniture d'au moins une puce de circuit intégré (10) disposée sur au moins une plaquette (1) et entourée par des chemins de découpe (2); - réalisation d'ouvertures (20) dans les chemins de découpe (2) traversant la plaquette (1); - réalisation d'un chemin de conduction électrique (25) couvrant le flanc de chaque ouverture (20) et s'étendant d'un plot de contact (11) d'une puce (10) adjacent à l'ouverture (20) jusqu'à un point de connexion (12).

Description

PROCEDE <B>DE</B> FABRICATION<B>DE</B> DISPOSITIF PORTABLE<B>A</B> CIRCUIT INTEGRE <B>AVEC</B> CHEMINS<B>DE CONDUCTION</B> ELECTRIQUE La présente invention concerne un procédé de fabrication de dispositifs électroniques comportant au moins une puce de circuit intégré connectée<B>à</B> une interface de communication<B>à</B> travers des chemins de conduction électrique.
La présente invention peut s'appliquer<B>à</B> des dispositifs comportant une seule puce de circuit intégré reliée<B>à</B> une interface de communication dont les plages de connexion ne se trouvent pas en vis<B>à</B> vis des plots de contact de la puce. Des chemins de conduction électriques permettent alors de réaliser la connexion.
La présente invention s'applique avantageusement<B>à</B> la fabrication de dispositifs électroniques comportant une pluralité de puces de circuit intégré empilées et connectées entre elles par des chemins de conduction électrique. Elle vise<B>plus</B> particulièrement des dispositifs portables<B>à</B> circuits intégrés comportant de tels empilement reliés<B>à</B> des interfaces de communication tels que bornier de connexion et/ou antenne.
Ces dispositifs électroniques constituent des dispositifs portables par exemple, tels que des cartes <B>à</B> puce avec et/ou sans contact ou encore des étiquettes électroniques.
La présente invention s'applique aux appareils électroniques tels que des caméras ou des piles de mémoires utilisées dans le domaine de l'aérospatiale, <B>ou</B> encore de l'électronique embarquée dans des véhicules, par exemple. LI invention permet de réduire les dimensions du dispositif pour des applications dans lesquels l'encombrement doit être maîtrisé.
Un procédé classique de fabrication d'une pile de circuits intégrés est illustré sur la figure<B>1.</B>
Les puces de circuit intégré<B>10</B> sont superposées par collage de la face arrière d'une puce<B>10</B> sur la face active de la précédente, les plots de contact<B>11</B> de chaque puce<B>10</B> restant dégagés pour permettre une connexion par câblage filaire<B>17.</B>
Ce procédé présente de nombreuses limites.
D'une part, la connexion filaire<B>17</B> impose de maintenir les plots de contact<B>11</B> dégagés, ce qui entraîne une perte d'espace importante et des risques de pollution accrus.
D'autre part, l'encombrement des fils de connexion <B>17</B> et leur protection, par dépôt de résine ou autre, augmente encore le volume du micromodule obtenu.
Un tel procédé ne permet pas d'obtenir une pile de circuits intégrés compacte et le nombre de circuits<B>à</B> empiler est nécessairement limité au fur et<B>à</B> mesure de l'empilement.
En générale, l'empilement est limité<B>à</B> trois niveaux.
La figure 2 illustre un autre procédé connu de fabrication de pile de circuits intégrés.
Deux puces de circuit intégré<B>10</B> sont superposées, une puce<B>10</B> étant retournée de manière<B>à</B> ce que les plots de contact<B>11</B> des faces actives des deux puces<B>10</B> soient en vis<B>à</B> vis pour une connexion en<B> </B> flip chip <B> </B> qui désigne une technique connue de connexion dans laquelle la puce est retournée. Ce procédé présente néanmoins de nombreux inconvénients.
Un tel empilement est limité<B>à</B> deux puces de circuit intégré.
De plus, la connexion des puces par la technique du <B> </B> flip chip <B> </B> est de faible cadence.
Le but de la présente invention est de pallier aux inconvénients de l'art antérieur pour la réalisation de piles de circuits intégrés.
<B>A</B> cet effet, la présente invention propose un procédé de fabrication d'une pile de circuits intégrés permettant d'associer une fiabilité du produit fini avec une simplicité et une réduction du nombre d'étapes de fabrication.
En particulier, la présente invention propose de réaliser des ouvertures dans les chemins de découpe d'une plaquette portant des puces de circuit intégré, et de réaliser des chemins de conduction électrique entre les plots de contact des puces et un point de connexion situé sur la face arrière de la plaquette.
Des contacts électriques pourront ainsi être établis entre la face active de la puce et sa face arrière pour un empilement d'une pluralité de puces de circuit.
En outre l'invention permet également de connecter une unique puce de circuit intégré<B>à</B> une interface de communication de conception particulière dans laquelle les plages de connexion ne se situent pas en vis<B>à</B> vis des plots de contact de la puce. Des chemins de conduction électrique permettent alors de réaliser la connexion en reliant les plots de contact de la puce<B>à</B> des points de connexion situés en vis<B>à</B> vis des plages de connexion de l'interface de communication. La présente invention a plus particulièrement pour obj et un procédé de fabrication d'un dispositif, caractérisé en ce qu'il comporte les étapes suivantes<B>:</B> <B>-</B> fourniture d'au moins une puce de circuit intégré disposée sur au moins une plaquette et entourée par des chemins de découpe<B>;</B> <B>-</B> réalisation d'ouvertures dans les chemins de découpe traversant la plaquette<B>;</B> <B>-</B> réalisation de chemins de conduction électrique couvrant le flanc de chaque ouverture et S'étendant d'un plot de contact d'une puce adjacent<B>à</B> l'ouverture jusqu'à un point de connexion de la puce.
Selon une première variante, les points de connexion sont situés sur la face arrière de la puce. Selon une seconde variante, les points de connexion sont situés sur la face active de la puce, le chemin de conduction électrique traversant la face arrière de la puce.
Selon un premier mode de réalisation, le procédé selon l'invention comporte en outre les étapes suivantes<B>:</B> <B>-</B> individualisation d'une puce par sciage des chemins de découpe<B>;</B> <B>-</B> connexion des plots de contact de la puce<B>à</B> une interface de communication en plaçant les points de connexion de la puce en vis<B>à</B> vis des plages de connexion de l'interface de communication.
Selon un deuxième mode de réalisation, le procédé comporte en outre les étapes suivantes<B>:</B> <B>-</B> individualisation d'au moins deux puces par sciage des chemins de découpe<B>;</B> empilement des puces individualisées de manière <B>à</B> placer les points de connexion et les plots de contact de chaque puce en vis<B>à</B> vis<B>;</B> connexion des plots de contact des puces empilées<B>à</B> travers les chemins de conduction électrique.
Selon un troisième mode de réalisation, le procédé comporte en outre les étapes suivantes<B>:</B> <B>-</B> empilement des plaquettes comportant les puces de circuit intégré de manière<B>à</B> placer les points de connexion et les plots de contact de chaque puce en vis<B>à</B> vis<B>;</B> <B>-</B> connexion des plots de contact des puces empilées<B>à</B> travers les chemin de conduction électrique<B>;</B> <B>-</B> individualisation des piles de puces par sciage des chemins de découpe des plaquettes superposées.
Selon une caractéristique, les connexions entre les plots de contact et les points de connexion des puces empilées sont réalisées par collage.
Selon une particularité de réalisation, le collage est réalisé collectivement par thermoactivation.
Selon une autre caractéristique, que les connexions entre les plots de contact et les points de connexion des puces empilées sont réalisées collectivement par soudure thermosonique.
Selon une autre caractéristique, les connexions entre les plots de contact et les points de connexion des puces empilées sont réalisées collectivement par thermocompression.
Selon une autre caractéristique, les connexions entre les plots de contact et les points de connexion des puces empilées sont réalisées collectivement par soudure ultrasonique.
Selon une autre caractéristique, les connexions entre les plots de contact et les points de connexion des puces empilées sont réalisées collectivement par réfusion d'un alliage, préalablement appliqué sur les chemins de conduction électrique.
Selon une variante de réalisation, les ouvertures sont percées aux intersections des chemins de découpe. Selon une autre variante de réalisation, les ouvertures sont percées sur les bords des chemins de découpe,<B>à</B> proximité des plots de contact des puces. Selon une variante, les chemins de conduction électrique sont réalisés en matériau métallique.
Selon une autre variante, les chemins de conduction électrique sont réalisés en polymère conducteur.
La présente invention concerne également un dispositif électronique comportant au moins une puce de circuit intégré, caractérisé en ce que les plots de contact de la puce sont reliés<B>à</B> une interface de communication par des chemins de conduction électrique portés au moins en partie par la puce.
L'invention s'applique en outre<B>à</B> un dispositif électronique comportant une pile d'au moins deux circuits intégrés, caractérisée en ce que les connexions entre les plots de contact des puces empilées sont assurées par contact électrique<B>à</B> travers des chemins de conduction électrique couvrant chacun le flanc de la puce et s'étendant d'un plot de contact jusque sur la face arrière de la puce.
Selon une caractéristique, la pile de circuits intégrés est connectée<B>à</B> une interface de communication <B>à</B> travers au moins un des chemins de conduction électrique portés au moins en partie par la puce.
Le procédé selon l'invention est simple<B>à</B> mettre en oeuvre et permet d'obtenir des piles de circuits intégrés compactes pouvant avoir plus de trois niveaux.
En particulier, l'utilisation de plaquettes de circuits fines permettra une excellente compacité de l'empilement.
De telles piles peuvent être reportées dans un support de carte aux dimensions standards ISO, soit d'une épaisseur de<B>0.76</B> mm.
De<B>plus,</B> le procédé de fabrication selon l'invention présente lavantage de permettre une connexion collective des puces superposées, ce qui entraîne un gain de temps et une réduction des coûts.
La connexion collective des puces peut être réalisée après l'individualisation des puces et leur empilement ou avant l'individualisation en empilant les plaquettes.
En outre, le procédé de l'invention permet un gain de matières important.
De plus, les caractéristiques électriques de la pile de circuits obtenue seront meilleures que celles obtenues par câblage filaire. on obtient en effet des caractéristiques comparables<B>à</B> celles obtenues par une connexion<B> </B> flip chip <B> .</B>
Dans une variante de réalisation, il est également possible de réaliser une antenne directement sur une face de la puce afin d'obtenir un micro empilement sans contact.
L'invention permet en outre de réaliser des déviations de contact sur une puce unique de manière<B>à</B> la reporter directement sur une interface de communication quelque soit le motif des plages de connexion de cette dernière.
La puce ou la pile de puces sont en outre facilement connectées<B>à</B> l'interface de communication du dispositif<B>à</B> travers les chemins de conduction électrique précédemment réalisés.
D'autres particularités et avantages de l'invention apparaîtront<B>à</B> la lecture de la description donnée<B>à</B> titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées qui représentent<B>:</B> <B>-</B> La figure<B>1, déjà</B> décrite, est un schéma en coupe transversale illustrant un procédé traditionnel de fabrication de pile de circuits intégrés<B>;</B> <B>-</B> La figure 2,<B>déjà</B> décrite, est un schéma en coupe transversale illustrant un procédé connu de fabrication de pile de circuits intégrés<B>;</B> <B>-</B> La figure<B>3</B> est une vue schématique de dessus d'une portion d'une plaquette de circuits intégrés faisant apparaître les chemins de découpe<B>;</B> <B>-</B> La figure 4 est une vue schématique de dessus d'une ouverture pratiquée dans les chemins de découpe selon le procédé de l'invention<B>;</B> <B>-</B> La figure<B>5</B> est une vue schématique de dessus illustrant la métallisation des plots de contact selon le procédé de l'invention<B>;</B> <B>-</B> La figure<B>6</B> est une vue schématique de dessus illustrant le sciage des chemins de découpes selon le procédé de l'invention<B>;</B> <B>-</B> La figure<B>7</B> est une vue en coupe de la métallisation des plots de contact selon le procédé de l'invention<B>;</B> <B>-</B> Les figures 8a et<B>8b</B> sont des vues schématiques de différentes variantes de réalisation des métallisations selon le procédé de l'invention<B>;</B> <B>-</B> La figure<B>9</B> illustre schématiquement l'empilement des circuits intégrés obtenu selon le procédé de l'invention<B>;</B> La figure<B>10</B> illustre schématiquement une vue de dessus d'une variante de réalisation de l'invention<B>;</B> La figure<B>11</B> est une vue schématique en coupe de la figure<B>10.</B>
En se référant<B>à</B> la figure<B>3,</B> qui illustre une portion de plaquette<B>1</B> de circuits intégrés, chaque puce de circuit<B>10</B> est encadrée par des chemins de découpe 2 qui guideront le sciage de la plaquette<B>1</B> pour individualiser les puces de circuit intégré.
Chaque puce<B>10</B> comprend, sur sa face active, des plots de contact<B>11</B> aptes<B>à</B> établir un contact électrique avec une autre puce et/ou avec une interface de communication.
La figure 4 est un gros plan de l'intersection<B>A</B> entre deux chemins de découpe 2.
Selon une caractéristique essentielle du procédé selon l'invention, des ouvertures 20 sont réalisées dans les chemins de découpe 2. Ces ouvertures 20 traversent toute l'épaisseur de la plaquette<B>1.</B>
Selon le mode de réalisation illustré sur la figure 4, louverture 20 est réalisée<B>à</B> l'intersection<B>A</B> des chemins de découpe 2.
Selon d'autres modes de réalisation, des ouvertures 20 peuvent être percées dans les bords des chemins de découpe 2, préférentiellement<B>à</B> proximité des plots de contact<B>11</B> des puces<B>10.</B> L'ouverture 20 de la plaquette peut être réalisée par découpe laser, par micro usinage par décharges électriques, ou par jet d'eau haute pression, ou encore par tout autre moyen connu dans l'état de la technique.
Sur la variante illustrée sur la figure 4, l'ouverture présente une forme circulaire centrée sur l'intersection<B>A</B> des chemins de découpe 2.
Avantageusement, l'ouverture 20 est réalisée<B>à</B> proximité des plots de contact<B>11</B> des quatre puces<B>10</B> présentant un coin sur l'intersection<B>A.</B>
La figure<B>5</B> illustre l'étape de réalisation des chemins de conduction électrique.
Ces chemins<B>25</B> sont réalisés dans un matériau conducteur tel qu'un métal ou un polymère conducteur par exemple.
De manière générale, ces chemins<B>25</B> couvrent les flancs des ouvertures 20 et s'étendent d'un plot de contact<B>11</B> adjacent<B>à</B> une ouverture 20 jusqu'à un point de connexion 12.
Selon les applications du procédé, les points de connexion 12 se situent sur la face arrière de la puce <B>10</B> ou sur sa face avant. Pour réaliser une pile de circuits intégrés, les points de connexions se trouvent préférentiellement sur la face arrière de chaque puce <B>10.</B>
Ces chemins de conduction électrique<B>25</B> peuvent être réalisés selon différentes techniques connues.
Une matière conductrice peut, par exemple, être imprimée sur une zone prédéterminée de la plaquette par sérigraphie ou par jet de matière<B>à</B> l'aide d'une tête d'impression.
Les chemins<B>25</B> peuvent également être réalisés, par exemple, par dépôt chimique de matière conductrice, par électrolyse, par pulvérisation de matière conductrice vaporisée, ou encore par évaporation sous vide de matière conductrice.
D'autres techniques de dépôt de matière conductrice peuvent être envisagées par un homme du métier tout en restant dans le cadre de cette invention.
Comme illustré sur la figure<B>6,</B> les puces<B>10</B> sont ensuite individualisées par sciage 21 des chemins de découpe 2.
Le sciage 21 permet également de dissocier les plots de contact<B>11</B> métallisés les uns des autres afin qu'il n'y ait aucun contact électrique entre des puces <B>10</B> différentes sur la même plaquette<B>1.</B>
La figure<B>7</B> illustre en coupe la zone couverte par un chemin de conduction électrique<B>25.</B> Cette zone S'étend, en crochet, sur les plots de contact<B>11</B> adjacents<B>à</B> l'ouverture 20, sur les flancs de l'ouverture 20 et sur la face arrière des puces en contact avec ladite ouverture 20 pour atteindre un point de connexion 12.
Un contact électrique est ainsi établit entre les plots de contact<B>11</B> des puces<B>10</B> et les points de connexion 12 des faces arrières respectives.
Les figures Ba et<B>8b</B> illustrent des variantes de réalisation du procédé de fabrication selon l'invention avec d'autres formats de découpe d'ouvertures 20 et de chemins de conduction électrique<B>25.</B>
La figure Ba illustre une ouverture 20 de grand format percée en croix<B>à</B> l'intersection des chemins de découpe 2, avec une zone électriquement conductrice<B>25</B> en arc de cercle rompue par le sciage 21 de la plaquette le long des chemin de découpe 2 de manière<B>à</B> dissocier chaque puce<B>10</B> et ses contact<B>11.</B> Une telle variante permet une grande tolérance dans le positionnement lors de l'empilement des puces de circuit intégré.
La figure<B>8b</B> illustre une variante dans laquelle quatre petites ouvertures 20 ont été percées dans les chemins de découpe 2,<B>à</B> proximité des plots de contact <B>11</B> de chaque puce<B>10.</B> Une zone électriquement conductrice<B>25</B> couvre donc une languette s'étendant de chaque plot de contact<B>11 à</B> l'ouverture 20.
Dans cette variante le sciage 21 de la plaquette le long des chemins de découpe 2 permettra uniquement d'individualiser les puces<B>10</B> sans rompre les chemins de conduction électrique<B>25</B> comme c'était le cas dans les autres variantes décrites.
D'autre formes de réalisation d'ouvertures 20 et de chemins<B>25</B> peuvent être envisagées selon la taille et l'emplacement des plots de contact<B>11</B> sur les puces<B>10.</B>
La figure<B>9</B> illustre l'empilement des puces de circuit intégré selon le procédé de fabrication de l'invention.
Les puces de circuit intégré<B>10,</B> individualisées par sciage de la plaquette le long des chemins de découpe 2, sont empilées les unes sur les autres de manière<B>à</B> placer les points de connexion 12 et les plots de contact<B>11</B> de chaque puce<B>10</B> en vis<B>à</B> vis.
Selon un autre mode de réalisation, une pluralité de plaquettes<B>1</B> peuvent être empilées les unes sur les autres de manière<B>à</B> placer les points de connexion 12 et les plots de contact<B>11</B> de chaque puce<B>10</B> en vis<B>à</B> vis.
Après connexion des plots de contact<B>11</B> entre eux, des piles de circuits intégrés sont individualisées par sciage des chemins de découpes 2 des plaquettes<B>1</B> superposées.
Les connexions entre les plots de contact<B>11</B> des puces<B>10</B> empilées sont obtenues par collage ou par soudure des chemins de conduction électrique<B>25</B> ou par tout autre moyen adapté.
Selon un mode de réalisation préférentiel, les connexions sont effectuées collectivement, sur les puces<B>10</B> empilées, en utilisant une colle thermoactivable et en chauffant collectivement la pile de puces<B>10.</B>
Selon d'autre modes de réalisation, il est envisageable d'utiliser différents types de colle pour la connexion des chemins<B>25,</B> tel qu'une colle<B>à</B> conduction anisotropique, ou une colle<B>à</B> conduction isotropique, ou une colle non conductrice qui présente un fort retrait lors de sa polymérisation de manière<B>à</B> placer les plots de contact<B>11</B> et les points de connexion 12 en vis<B>à</B> vis pour un contact mécanique.
Selon un autre mode de réalisation préférentiel, les connexions sont effectuées collectivement, sur les puce<B>10</B> empilées.
La connexion collective peut être réalisée par soudure ultrasonique. Une métallisation dorée,<B>ou</B> aluminisée, par exemple, est appliquée sur les chemins de conduction électrique<B>25</B> et la pile de puces est mise en vibration par ultrasons de manière<B>à</B> réaliser une soudure intermétallique des contacts<B>11</B> et des points de connexion 12 métallisés.
La connexion collective peut également être obtenue par thermocompression ou par compression thermosonique. Selon d'autre modes de réalisation, les connexions des plots de contact<B>11</B> avec les points de connexion 12 peuvent être obtenues par réfusion d'un alliage plaqué tel que de l'étain/plomb par exemple, l'activation de la soudure étant obtenu par chauffage local du plaquage au moyen d'un faisceau ou d'une fibre laser par exemple.
Les figures<B>10</B> et<B>11</B> illustrent une application possible du procédé selon la présente invention.
Dans une telle application, les plots de connexion 12 sont situés sur la face active de la puce<B>10.</B> Les chemins de conduction électrique<B>25</B> permettent avantageusement d'amener les plots de contact<B>il</B> respectivement vers des points de connexion 12 situés sur le côté opposé de la face active de la puce<B>10,</B> les chemins<B>25</B> passant par la face arrière de la puce<B>10.</B>
Cette application permet essentiellement de réaliser une connexion directe entre la puce<B>10</B> et une interface de communication quelque soit le motif des plages de connexion de cette dernière, l'emplacement des points de connexion 12 étant défini de manière<B>à</B> se trouver respectivement en vis<B>à</B> vis des plages de connexion de ladite interface.
Une autre application possible du procédé selon l'invention, non illustré, consiste<B>à</B> réaliser les points de connexion 12 sur la face arrière de la puce <B>10</B> comme cela a précédemment été décrit.
Cependant, plutôt que de réaliser un empilement de puces<B>10,</B> une unique puce est reportée directement sur une interface de communication. Ce report ne nécessite aucun câblage filaire, ni de retournement de la puce.

Claims (1)

REVENDICATIONS <B>1.</B> Procédé de fabrication d'un dispositif portable <B>à</B> circuit intégré, caractérisé en ce qu'il comporte les étapes suivantes<B>:</B> <B>-</B> fourniture d'au moins une puce de circuit intégré<B>(10)</B> disposée sur au moins une plaquette <B>(1)</B> et entourée par des chemins de découpe (2)<B>;</B> <B>-</B> réalisation d'ouvertures (20) dans les chemins de découpe (2) traversant la plaquette<B>(1) ;</B> <B>-</B> réalisation de chemins de conduction électrique <B>(25)</B> couvrant le flanc de chaque ouverture (20) et s'étendant d'un plot de contact<B>(11)</B> d'une puce<B>(10)</B> adjacent<B>à</B> l'ouverture (20) jusqu'à un point de connexion (12) de la puce<B>(10).</B> 2. Procédé de fabrication selon la revendication<B>1,</B> caractérisé en ce que les points de connexion (12) sont situés sur la face arrière de la puce<B>(10).</B> <B>3.</B> Procédé de fabrication selon la revendication<B>1,</B> caractérisé en ce que les points de connexion (12) sont situés sur la face active de la puce<B>(10),</B> le chemin de conduction électrique<B>(25)</B> traversant la face arrière de la puce<B>(10).</B> 4. Procédé de fabrication selon l'une des revendications<B>1 à 3,</B> caractérisé en ce qu'il comporte en outre les étapes suivantes<B>:</B> <B>-</B> individualisation d'une puce<B>(10)</B> par sciage des chemins de découpe (2)<B>;</B> <B>-</B> connexion des plots de contact<B>(11)</B> de la puce <B>(10) à</B> une interface de communication en plaçant les points de connexion (12) de la puce<B>(10)</B> en vis<B>à</B> vis des plages de connexion de l'interface de communication. <B>5.</B> Procédé de fabrication selon la revendication 2, caractérisé en ce qu' il comporte en outre les étapes suivantes<B>:</B> <B>-</B> individualisation d'au moins deux puces<B>(10)</B> par sciage des chemins de découpe (2)<B>;</B> <B>-</B> empilement des puces<B>(10)</B> individualisées de manière<B>à</B> placer les points de connexion (12) et les plots de contact<B>(11)</B> de chaque puce<B>(10)</B> en vis<B>à</B> vis<B>;</B> <B>-</B> connexion des plots de contact<B>(11)</B> des puces <B>(10)</B> empilées<B>à</B> travers les chemins de conduction électrique<B>(25).</B> <B>6.</B> Procédé de fabrication selon la revendication 2, une pluralité de plaquettes<B>(1)</B> comportant chacune une pluralité de puces<B>(10),</B> caractérisé en ce qu'il comporte en outre les étapes suivantes<B>:</B> <B>-</B> empilement des plaquettes<B>(1)</B> comportant les puces<B>(10)</B> de circuit intégré de manière<B>à</B> placer les points de connexion (12) et les plots de contact<B>(11)</B> de chaque puce<B>(10)</B> en vis<B>à</B> vis<B>;</B> <B>-</B> connexion des plots de contact<B>(11)</B> des puces <B>(10)</B> empilées<B>à</B> travers les chemin de conduction électrique<B>(25) ;</B> <B>-</B> individualisation des piles de puces<B>(10)</B> par sciage des chemins de découpe (2) des plaquettes <B>(1)</B> superposées. <B>7.</B> Procédé de fabrication selon l'une quelconque des revendications<B>5 à 6,</B> caractérisé en ce que les connexions entre les plots de contact<B>(11)</B> et les points de connexion (12) des puces<B>(10)</B> empilées sont réalisées par collage. <B>8.</B> Procédé de fabrication selon la revendication<B>7,</B> caractérisé en ce que le collage est réalisé collectivement par thermoactivation. <B>9.</B> Procédé de fabrication selon l'une quelconque des revendications<B>5 à 6,</B> caractérisé en ce que les connexions entre les plots de contact<B>(11)</B> et les points de connexion (12) des puces<B>(10)</B> empilées sont réalisées collectivement par soudure thermosonique. <B>10.</B> Procédé de fabrication selon l'une quelconque des revendications<B>5 à 6</B> caractérisé en ce que les connexions entre les plots de contact<B>(11)</B> et les points de connexion (12) des puces<B>(10)</B> empilées sont réalisées collectivement par thermocompression. <B>11.</B> Procédé de fabrication selon l'une quelconque des revendications Sà <B>6</B> caractérisé en ce que les connexions entre les plots de contact<B>(11)</B> et les points de connexion (12) des puces<B>(10)</B> empilées sont réalisées collectivement par soudure ultrasonique. 12. Procédé de fabrication selon l'une quelconque des revendications<B>5 à 6,</B> caractérisé en ce que les connexions entre les plots de contact<B>(11)</B> et les points de connexion (12) des puces<B>(10)</B> empilées sont réalisées collectivement par réfusion d'un alliage, préalablement appliqué sur les chemins de conduction électrique<B>(25).</B> <B>13.</B> Procédé de fabrication selon l'une quelconque des revendications<B>1 à</B> 12, caractérisé en ce que les ouvertures (20) sont percées aux intersections des chemins de découpe (2). 14. Procédé de fabrication selon l'une quelconque des revendications<B>1 à</B> 12, caractérisé en ce que les ouvertures (20) sont percées sur les bords des chemins de découpe (2),<B>à</B> proximité des plots de contact<B>(11)</B> des puces<B>(10).</B> <B>15.</B> Procédé de fabrication selon l'une quelconque des revendications<B>1 à</B> 14, caractérisé en ce que les chemins de conduction électrique<B>(25)</B> sont réalisés en matériau métallique. <B>16.</B> Procédé de fabrication selon l'une quelconque des revendications<B>1 à</B> 14, caractérisé en ce que les chemins de conduction électrique<B>(25)</B> sont réalisés en polymère conducteur.
1-7. Dispositif électronique comportant au moins une puce de circuit intégré, caractérisé en ce que les plots de contact<B>(11)</B> de la puce<B>(10)</B> sont reliés<B>à</B> une interface de communication par des chemins de conduction électrique<B>(25)</B> portés au moins en partie par la puce<B>(10).</B> <B>18.</B> Dispositif électronique comportant une pile d'au moins deux circuits intégrés, caractérisée en ce que les connexions entre les plots de contact<B>(11)</B> des puces<B>(10)</B> empilées sont assurées par contact électrique<B>à</B> travers des chemins de conduction électrique<B>(25)</B> couvrant chacun le flanc de la puce <B>(10)</B> et sétendant d'un plot de contact<B>(11)</B> jusque sur la face arrière de la puce<B>(10).</B> <B>19</B> Dispositif électronique selon la revendication <B>18,</B> caractérisé en ce que la pile de circuits intégrés est connectée<B>à</B> une interface de communication<B>à</B> travers au moins un des chemins de conduction électrique<B>(25)</B> portés au moins en partie par la puce <B>(10).</B> 20. Dispositif électronique selon l'une des revendications<B>17</B> ou<B>19,</B> tel qu'un support<B>à</B> puce, un module électronique, une carte<B>à</B> puce, caractérisé en ce que l'interface de communication est de type avec et/ou sans contact.
FR9907056A 1999-06-04 1999-06-04 Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique Expired - Fee Related FR2794570B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9907056A FR2794570B1 (fr) 1999-06-04 1999-06-04 Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique
PCT/FR2000/001264 WO2000075985A1 (fr) 1999-06-04 2000-05-11 Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique
AU45753/00A AU4575300A (en) 1999-06-04 2000-05-11 Method for making an integrated circuit portable device with electric conduction paths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9907056A FR2794570B1 (fr) 1999-06-04 1999-06-04 Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique

Publications (2)

Publication Number Publication Date
FR2794570A1 true FR2794570A1 (fr) 2000-12-08
FR2794570B1 FR2794570B1 (fr) 2003-07-18

Family

ID=9546371

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9907056A Expired - Fee Related FR2794570B1 (fr) 1999-06-04 1999-06-04 Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique

Country Status (3)

Country Link
AU (1) AU4575300A (fr)
FR (1) FR2794570B1 (fr)
WO (1) WO2000075985A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030092A1 (fr) * 2002-09-24 2004-04-08 Infineon Technologies Ag Puces a semiconducteur dans laquelle des pistes conductrices sur un plan cristallin (1,0,0) forment un angle d'au moins 10 degres avec les plans cristallins (0,1,0) et (0,0,1), de façon a augmenter la resistance a la rupture

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
SG102639A1 (en) 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749252A (en) * 1980-09-09 1982-03-23 Matsushita Electronics Corp Manufacture of semiconductor device
EP0186829A2 (fr) * 1984-12-21 1986-07-09 Asea Brown Boveri Aktiengesellschaft Procédé et matériau métallique pour joindre des parties de composants
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
EP0522518A2 (fr) * 1991-07-09 1993-01-13 Hughes Aircraft Company Assemblage de puces électroniques empilées et méthode de fabrication pour celui-ci
EP0708485A1 (fr) * 1994-10-17 1996-04-24 International Business Machines Corporation Puce semi-conductrice et module électronique comprenant des interconnexions/composants intégrés dans la surface et procédés de fabrication
US5673478A (en) * 1995-04-28 1997-10-07 Texas Instruments Incorporated Method of forming an electronic device having I/O reroute
US5688721A (en) * 1994-03-15 1997-11-18 Irvine Sensors Corporation 3D stack of IC chips having leads reached by vias through passivation covering access plane
US5699234A (en) * 1995-05-30 1997-12-16 General Electric Company Stacking of three dimensional high density interconnect modules with metal edge contacts
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
WO1999059206A2 (fr) * 1998-05-13 1999-11-18 Koninklijke Philips Electronics N.V. Dispositif a semi-conducteur et procede de fabrication associe

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749252A (en) * 1980-09-09 1982-03-23 Matsushita Electronics Corp Manufacture of semiconductor device
EP0186829A2 (fr) * 1984-12-21 1986-07-09 Asea Brown Boveri Aktiengesellschaft Procédé et matériau métallique pour joindre des parties de composants
US4984358A (en) * 1989-03-10 1991-01-15 Microelectronics And Computer Technology Corporation Method of assembling stacks of integrated circuit dies
EP0522518A2 (fr) * 1991-07-09 1993-01-13 Hughes Aircraft Company Assemblage de puces électroniques empilées et méthode de fabrication pour celui-ci
US5688721A (en) * 1994-03-15 1997-11-18 Irvine Sensors Corporation 3D stack of IC chips having leads reached by vias through passivation covering access plane
EP0708485A1 (fr) * 1994-10-17 1996-04-24 International Business Machines Corporation Puce semi-conductrice et module électronique comprenant des interconnexions/composants intégrés dans la surface et procédés de fabrication
US5673478A (en) * 1995-04-28 1997-10-07 Texas Instruments Incorporated Method of forming an electronic device having I/O reroute
US5699234A (en) * 1995-05-30 1997-12-16 General Electric Company Stacking of three dimensional high density interconnect modules with metal edge contacts
US5818107A (en) * 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
WO1999059206A2 (fr) * 1998-05-13 1999-11-18 Koninklijke Philips Electronics N.V. Dispositif a semi-conducteur et procede de fabrication associe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 123 (E - 117) 8 July 1982 (1982-07-08) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004030092A1 (fr) * 2002-09-24 2004-04-08 Infineon Technologies Ag Puces a semiconducteur dans laquelle des pistes conductrices sur un plan cristallin (1,0,0) forment un angle d'au moins 10 degres avec les plans cristallins (0,1,0) et (0,0,1), de façon a augmenter la resistance a la rupture

Also Published As

Publication number Publication date
FR2794570B1 (fr) 2003-07-18
WO2000075985A1 (fr) 2000-12-14
AU4575300A (en) 2000-12-28

Similar Documents

Publication Publication Date Title
EP1163637B1 (fr) Procede de fabrication pour dispositif electronique du type carte sans contact
EP0976101B1 (fr) Dispositif hybride a contacts affleurants et a production de signaux acoustiques, et procede de fabrication
EP0682365A1 (fr) Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés
KR100763572B1 (ko) 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법
EP0772232A1 (fr) Procédé de fabrication d&#39;un ensemble de modules électroniques pour cartes à mémoire électronique
KR20090031209A (ko) 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드
FR2794570A1 (fr) Procede de fabrication de dispositif portable a circuit integre avec chemins de conduction electrique
EP1190377B1 (fr) Procede de fabrication de dispositif electronique portable a circuit integre comportant un dielectrique bas cout
EP0925553B1 (fr) Procede de fabrication d&#39;un ensemble de modules electroniques pour cartes a memoire sans contact
EP1724712A1 (fr) Micromodule, notamment pour carte à puce
FR2795234A1 (fr) Procede de fabrication de tout ou partie d&#39;un dispositif electronique par jet de matiere
FR2810768A1 (fr) Procede de fabrication de cartes a puce hybrides et cartes a puce obtenues par ledit procede
EP1084481A1 (fr) Procede de fabrication d&#39;un dispositif electronique portable comportant au moins une puce de circuit integre
FR2795202A1 (fr) Carte et procede de fabrication de cartes ayant une interface de communication a contact et sans contact
EP1190379B1 (fr) Procede de fabrication de cartes a puce a contact avec dielectrique bas cout
FR3006549A1 (fr) Procede de realisation d&#39;un circuit electrique et circuit electrique realise par ce procede
FR2786317A1 (fr) Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede
WO2001009828A1 (fr) Procede de fabrication d&#39;une carte a puce a contact
FR2796759A1 (fr) Minicarte a circuit integre et procede pour son obtention
US20020062971A1 (en) Ultra-thin-film package
WO2002037553A1 (fr) Connexion de circuit integre par depôt conducteur a travers un film perfore
FR2980015A1 (fr) Dispositif electronique a puce et procede de fabrication par bobines
TW201126764A (en) Method for manufacturing light-emitting diode with substrate having fine perforations and light-emitting diode
WO2001008090A1 (fr) Carte a puce et son procede de fabrication
EP1225539A1 (fr) Remplacement d&#39;au moins une puce sur un support par enfoncement et recouvrement

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100226