FR2781924A1 - Procede de montage de circuits integres - Google Patents

Procede de montage de circuits integres Download PDF

Info

Publication number
FR2781924A1
FR2781924A1 FR9809946A FR9809946A FR2781924A1 FR 2781924 A1 FR2781924 A1 FR 2781924A1 FR 9809946 A FR9809946 A FR 9809946A FR 9809946 A FR9809946 A FR 9809946A FR 2781924 A1 FR2781924 A1 FR 2781924A1
Authority
FR
France
Prior art keywords
solder
diameter
elements
balls
cream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9809946A
Other languages
English (en)
Other versions
FR2781924B1 (fr
Inventor
Jean Paul Farroni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to FR9809946A priority Critical patent/FR2781924B1/fr
Priority to US09/364,529 priority patent/US6247637B1/en
Publication of FR2781924A1 publication Critical patent/FR2781924A1/fr
Priority to US09/845,137 priority patent/US20010025876A1/en
Application granted granted Critical
Publication of FR2781924B1 publication Critical patent/FR2781924B1/fr
Priority to US10/858,334 priority patent/US7410091B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne un procédé de montage de circuits intégrés avant encapsulation comprenant au moins une étape de brasage sous pression mécanique d'un premier élément (21) sur un second élément (22), consistant à maintenir, au moins temporairement, un écart prédéterminé (T3) entre les surfaces à assembler des premier et second éléments.

Description

PROCÉDÉ DE MCOTAGE DE CIRCUITS INTeGRS La présente invention concerne un
procédé de montage de circuits intégrés avant encapsulation. Plus particulièrement, la
présente invention concerne des étapes de brasure d'un tel pro-
cédé. Dans un procédé de fabrication de circuits intégrés
classique, chaque puce, issue de la découpe d'une plaquette semi-
conductrice sur laquelle sont formées plusieurs puces, doit être montée individuellement sur un dissipateur thermique. Le cas
échéant, chaque puce est montée sur une grille de connexion elle-
même montée sur un dissipateur thermique, le dissipateur et la
grille de connexion étant alors séparés par un isolant, par exem-
ple en céramique.
Chacun de ces différents éléments (dissipateur, céra-
mique, grille de connexion, puce) doit être fixé à au moins un autre de ces éléments. Pour ce faire, on est amené à former des
brasures entre un premier et un deuxième éléments.
Les figures lA et lB illustrent un procédé de brasage classique. On cherche à fixer un premier élément supérieur 11 (par exemple, une puce) sur un second élément inférieur 12 (par
exemple, une grille), au moyen d'une crème à braser 13. Initiale-
ment, comrnme l'illustre la figure lA, le premier élément 11 repose sur la crème à braser 13. La distance séparant les premier et second éléments 11, 12 correspond donc à l'épaisseur T1 de crème 13 déposée, par exemple de l'ordre de 40 Am. Une telle crème est typiquement constituée de billes 14 de métaux fusibles tels que
du plomb, de l'étain et de l'argent en diverses combinaisons.
Lors de la dépose en automatique des différents élé-
ments de l'assemblage: puce, céramique, grille, une pression mé-
canique est exercée verticalement de haut en bas, cette pression
est généralement élevée à cause de l'absence de jeu dans le sys-
tème de préhension: absence de jeu obligatoire pour une bonne
précision de placement lors de la dépose.
C'est cette pression qui "écrase" le joint avant fu-
sion, les deux éléments à braser étant alors séparés l'un de
l'autre d'une distance minimum égale au diamètre maximum des par-
ticules de la crème soit 40 um environ. Un autre inconvénient de cette pression lors de la dépose est de chasser la crème vers
l'extérieur de la surface à braser.
Ensuite, on amène à fusion la crème 13 tout en exerçant sur le premier élément 11 une légère pression mécanique répartie
de façon homogène sur sa surface.
La figure lB illustre l'assemblage obtenu par un tel procédé. De façon classique, les premier et deuxième éléments 11, 12, ne sont plus séparés que par un joint brasé (brasure) 16 d'une épaisseur T2, par exemple de l'ordre de 15 pm, sensiblement
le tiers de l'épaisseur initiale Tl de la crème 13.
Un inconvénient de ce procédé est lié à la très faible épaisseur finale T2, notamment par rapport aux surfaces en contact mises en jeu qui sont relativement importantes. En effet, lors du fonctionnement à des températures élevées et lors de variations de température, la différence de coefficient thermique
des deux éléments de nature différente fixés par brasage, combi-
née à la faible épaisseur de la brasure, peut provoquer un décol-
lement entre ces éléments. Un tel décollement induit des dysfonc-
tionnements du circuit dans lequel il a lieu.
L'épaisseur T2 de la brasure obtenue dépendant de l'épaisseur T1 de crème à braser initialement déposée, on a déjà proposé d'augmenter l'épaisseur Ti, en augmentant la quantité de crème à braser déposée. Mais la pression importante lors de la dépose des éléments entraîne que la crème chasse vers l'extérieur
de la surface à braser, ce qui fait apparaître de nouveaux incon-
vénients, en particulier cela pose un problème d'alignement des
éléments qui ont tendance à flotter.
On notera qu'on se trouve confronté à ces problèmes également lorsqu'un joint brasé est créé entre une pastille en céramique et une grille de connexion et entre cette pastille et un dissipateur. En effet, si les éléments comme la grille de connexion et le dissipateur se présentent, lors du montage, sous la forme de bandes d'éléments liés entre eux, les puces et les pastilles de céramique sont par contre individualisées avant ce
montage et ne sont donc pas tenues latéralement.
La présente invention vise à pallier les inconvénients
des procédés classiques.
En particulier, l'invention vise à proposer un nouveau procédé de brasage de deux éléments de circuit intégré qui conduise à une brasure résistante, même sous des températures de
fonctionnement élevées et pour des variations importantes de tem-
pérature. Pour atteindre cet objet, la présente invention prévoit
de maîtriser l'épaisseur du joint de brasure.
Plus particulièrement, la présente invention prévoit un procédé de montage de circuits intégrés avant encapsulation comprenant au moins une étape de brasage sous pression mécanique
d'un premier élément sur un second élément, consistant à mainte-
nir, au moins temporairement, un écart prédéterminé entre les
surfaces à assembler des premier et second éléments.
Selon un mode de réalisation de la présente invention, un des éléments comporte des moyens permanents de définition d'un
écart entre les deux éléments.
Selon un mode de réalisation de la présente invention, ledit écart correspond à l'épaisseur finale souhaitée pour la
brasure.
Selon un mode de réalisation de la présente invention,
les moyens sont des plots incompressibles.
Selon un mode de réalisation de la présente invention, le procédé consiste à utiliser une crème à braser comprenant des billes d'un diamètre supérieur au diamètre individuel d'autres composants de la crème à braser qui est déposée de sorte à ne pas
combler l'écart prédéterminé défini par le diamètre des billes.
Selon un mode de réalisation de la présente invention, les billes ont un diamètre nettement supérieur à l'épaisseur
finale souhaitée pour la brasure.
Selon un mode de réalisation de la présente invention, le premier élément est une pastille de céramique, le deuxième
élément étant un dissipateur thermique métallique.
Selon un mode de réalisation de la présente invention,
le premier élément est un dissipateur thermique, le deuxième élé-
ment étant une grille de connexion.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans
la description suivante de modes de mise en oeuvre particuliers
faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles:
les figures 1A et lB décrites précédemmnent sont desti-
nées à exposer l'état de la technique et le problème posé; les figures 2A et 2B représentent schématiquement des étapes d'un procédé de brasage d'éléments de circuits intégrés
selon un premier mode de mise en oeuvre de la présente inven-
tion; les figures 3A et 3B illustrent schématiquement des étapes d'un deuxième mode de mise en oeuvre d'un procédé selon la présente invention; et la figure 4 illustre une variante du deuxième mode de
mise en oeuvre de la présente invention.
Selon la présente invention, on maintient, au moins
temporairement, les éléments à braser à une distance prédétermi-
née l'un de l'autre. Ce maintien à distance a notamment pour but de permettre l'utilisation de volumes de crème à braser plus importants sans risquer de désalignement des éléments, même sous
une importante pression mécanique de dépose des éléments à bra-
ser. Les figures 2A et 2B illustrent, vu en coupe et respec- tivement avant et après fusion, un premier mode de mise en oeuvre
de la présente invention.
On cherche à réaliser une brasure d'un premier élément
21 sur un second élément 22 à l'aide d'une crème à braser 23.
Selon ce mode de mise en oeuvre, la crème 23 comprend des billes 25 d'un diamètre nettement supérieur à celui des autres éléments 24 de la crème, en particulier d'autres billes constituant la majeure partie de la crème. Ces billes de diamètre supérieur sont constituées du même alliage que les autres billes de la crnème à braser. Elles sont de forme sphérique et calibrées en diamètre. La proportion de telles billes 25 est suffisanient importante pour que l'élément 21 soit sensiblement parallèle à l'élément 22. Les billes 25 maintiennent, avant fusion, un écart T3 entre les surfaces à assembler respectives des premier et second éléments 21. Cet écart T3 qui correspond sensiblement au
diamètre des billes 25 est, par exemple, de l'ordre de 150 Mm.
Lors de la fusion, les éléments 24 de la crème fondent avant les billes 25 de plus grand diamètre qui servent alors de maintien temporaire de l'écart T3. Lorsque, sous l'effet de la pression mécanique et du ramollissement des billes 25, ces dernières s'écrasent sans toutefois être complètement liquides,
elles évitent le "flottement" de l'élément 21. Le maintien tempo-
raire de l'écart T3 a d'autres effets bénéfiques.
Tout d'abord, il est désormais possible d'augmenter le volume de crème 23 et, par voie de conséquence, l'épaisseur T4 du
joint brasé 26 (figure 2B).
De plus, lorsque les billes 24 sont fondues, le fait
que l'élément 21 ne porte pas immédiatement sur la brasure favo-
rise le dégazage du brasage et, par conséquent, la solidité du joint obtenu 26, en réduisant les lacunes de brasure dues au
dégazage de la crème et en augmentant l'épaisseur du joint brasé.
Les figures 3A et 3B illustrent, vu en coupe et respec-
tivement avant et après fusion, un second mode de mise en oeuvre du procédé de brasage selon la présente invention. Selon ce second mode de mise en oeuvre, on veut braser un premier élément 31 sur un second élément 32 au moyen d'une crème à braser 33 de composition classique. Pour ce faire et selon l'invention, le second élément 32 comporte des plots saillants (ou espaceurs) 35 faisant partie intégrante de cet élément. Au moment de la fusion, le premier élément 31 est amené
en pression sur le deuxième élément 32, mais ne peut plus descen-
dre en dessous du niveau maintenu par les plots 35.
On notera que la quantité initiale de crème 33 doit être calculée afin que le joint brasé 36 occupe finalement tout le volume laissé libre par les plots 35 entre les premier 31 et deuxième 32 éléments. Par conséquent, la crème à braser 33 est déposée initialement sur une épaisseur nettement supérieure à la
hauteur des plots 35 pour tenir compte de la diminution d'épais-
seur liée à la brasure.
On notera également que les plots du deuxième élément sont, de préférence, régulièrement répartis sur la surface devant venir à l'aplomb du premier élément de manière à assurer un
parallélisme des surfaces des éléments 31 et 32.
Selon une variante de ce deuxième mode de réalisation, illustrée en figure 4, on peut utiliser des plots 45 faisant partie d'un premier élément 41 amené en pression sur un second élément 42 sur lequel a été déposée une crème à braser 43 de
composition classique.
Dans l'un ou l'autre des cas illustrés aux figures 3A, 3B et 4, l'épaisseur du joint brasé 36, 46 obtenu est égal à la hauteur T5 des plots 35, 45 des second ou premier éléments 32, 41. Les plots 35 ou 45 fixent donc, de manière permanente,
l'écart T5 entre les premier et deuxième éléments.
On notera que la nature des plots 35, 45 dépend de celle de l'élément dont ils font partie. Ainsi, dans le cas d'un
brasage entre un premier élément de céramique et un deuxième élé-
ment dissipateur thermique, si les plots 35 font partie du pre-
mier élément (figure 4), ils seront en céramique, alors que s'ils
sont formés sur la grille de connexion, ils seront métalliques.
On notera toutefois que de tels plots peuvent également être des éléments indépendants, par exemple, des plots en verre placés entre une grille de connexion et une puce ou sur ou sous
la céramique.
La présente invention présente l'avantage de permettre
d'obtenir des joints brasés d'une épaisseur prédéterminée, suffi-
sante pour assurer le maintien d'un contact rigide entre deux
éléments de circuit intégré pendant le fonctionnement de celui-
ci.
Bien entendu, la présente invention est susceptible de nombreuses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, la quantité (volume) de crème à braser devant être déposée entre deux éléments dépend de l'épaisseur finale souhaitée pour le joint brasé et de la hauteur des moyens d'écartement, qu'ils soient temporaires (billes 25, figure 2A) ou définitifs (plots 35 figures 3A, 3B; plots 45 en figure 4), en tenant compte du coefficient de réduction (par exemple, un tiers)
lors de la fusion. De même, la quantité de crème à braser à dépo-
ser dépend, bien entendu, des surfaces respectives des éléments à assembler.
REVEMDICATIONS
1. Procédé de montage de circuits intégrés avant encap-
sulation comprenant au moins une étape de brasage sous pression
mécanique d'un premier élément (21; 31; 41) sur un second élé-
ment (22; 32; 42), caractérisé en ce qu'il consiste à mainte-
nir, au moins temporairement, un écart prédéterminé (T3, T5)
entre les surfaces à assembler des premier et second éléments.
2. Procédé selon la revendication 1, caractérisé en ce
qu'un des éléments (32; 41) comnporte des moyens (35; 45) perma-
nents de définition d'un écart entre les deux éléments.
3. Procédé selon la revendication 2, caractérisé en ce que ledit écart correspond à l'épaisseur finale (T5) souhaitée
pour la brasure (36; 46).
4. Procédé selon la revendication 3, caractérisé en ce
que les moyens sont des plots incompressibles (35; 45).
5. Procédé selon la revendication 1, caractérisé en ce qu'il consiste à utiliser une crème à braser (23) comprenant des billes (25) d'un diamètre (T3) supérieur au diamètre individuel d'autres composants (24) de la crème à braser qui est déposée de
sorte à ne pas combler l'écart prédéterminé défini par le dia-
mètre des billes.
6. Procédé selon la revendication 5, caractérisé en ce que les billes (25) ont un diamètre nettement supérieur à
l'épaisseur (T4) finale souhaitée pour la brasure (26).
7. Procédé selon l'une quelconque des revendications 1
à 6, caractérisé en ce que le premier élément (21; 31; 41) est une pastille de céramique, le deuxième élément (22; 32; 42)
étant un dissipateur thermique métallique.
8. Procédé selon l'une quelconque des revendications 1
à 6, caractérisé en ce que le premier élément (21; 31; 41) est un dissipateur thermique, le deuxième élément (22; 32; 42)
étant une grille de connexion.
FR9809946A 1998-07-30 1998-07-30 Procede de montage de circuits integres Expired - Fee Related FR2781924B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR9809946A FR2781924B1 (fr) 1998-07-30 1998-07-30 Procede de montage de circuits integres
US09/364,529 US6247637B1 (en) 1998-07-30 1999-07-30 Method of integrated circuit assembly
US09/845,137 US20010025876A1 (en) 1998-07-30 2001-04-30 Method of integrated circuit assembly
US10/858,334 US7410091B2 (en) 1998-07-30 2004-06-01 Method of integrated circuit assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9809946A FR2781924B1 (fr) 1998-07-30 1998-07-30 Procede de montage de circuits integres

Publications (2)

Publication Number Publication Date
FR2781924A1 true FR2781924A1 (fr) 2000-02-04
FR2781924B1 FR2781924B1 (fr) 2002-11-29

Family

ID=9529344

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9809946A Expired - Fee Related FR2781924B1 (fr) 1998-07-30 1998-07-30 Procede de montage de circuits integres

Country Status (2)

Country Link
US (3) US6247637B1 (fr)
FR (1) FR2781924B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10339487A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Aufbringen eines Halbleiterchips auf einen Träger und Halbleiterchip
US7410091B2 (en) * 1998-07-30 2008-08-12 Stmicroelectronics S.A. Method of integrated circuit assembly

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098890A1 (en) * 2003-10-08 2005-05-12 Stephan Blaszczak Method for producing an adhesive bond and adhesive bond between a chip and a planar surface
JP4669270B2 (ja) * 2004-12-02 2011-04-13 富士通株式会社 Ｒｆｉｄタグおよびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JPS5772357A (en) * 1980-10-24 1982-05-06 Nec Corp Mounting method of integrated circuit
DE3208604A1 (de) * 1982-03-10 1983-09-22 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer grossflaechigen fluessigkristall-anzeigezelle
FR2620569A1 (fr) * 1987-09-11 1989-03-17 Radiotechnique Compelec Procede pour calibrer l'epaisseur d'une soudure d'un composant electronique sur un substrat
US5361973A (en) * 1992-05-12 1994-11-08 Fuji Electric Co., Ltd. Method of soldering
US5385290A (en) * 1993-11-24 1995-01-31 At&T Corp. Soldering material and procedure
US5667132A (en) * 1996-04-19 1997-09-16 Lucent Technologies Inc. Method for solder-bonding contact pad arrays

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5324569A (en) * 1993-02-26 1994-06-28 Hewlett-Packard Company Composite transversely plastic interconnect for microchip carrier
JPH0817241A (ja) * 1994-06-30 1996-01-19 Mitsuboshi Belting Ltd 銅導体ペーストおよび銅導体膜の製造方法
US5425493A (en) * 1994-08-10 1995-06-20 International Business Machines Corporation Selective addition of a solder ball to an array of solder balls
US5725493A (en) * 1994-12-12 1998-03-10 Avery; Robert Logan Intravitreal medicine delivery
JPH08316619A (ja) * 1995-05-12 1996-11-29 Ibiden Co Ltd プリント配線板及びその製造方法
JPH09260438A (ja) * 1996-03-27 1997-10-03 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージ及びその製造方法
JP3315871B2 (ja) * 1996-09-03 2002-08-19 日本特殊陶業株式会社 半田バンプを有する配線基板及びその製造方法
US5868887A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method for minimizing warp and die stress in the production of an electronic assembly
US6981317B1 (en) * 1996-12-27 2006-01-03 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on circuit board
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
JP3335896B2 (ja) * 1997-12-26 2002-10-21 株式会社東芝 ハンダ材及びハンダ材の製造方法
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
FR2781924B1 (fr) * 1998-07-30 2002-11-29 St Microelectronics Sa Procede de montage de circuits integres
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
TW507484B (en) * 2000-03-15 2002-10-21 Matsushita Electric Ind Co Ltd Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JPS5772357A (en) * 1980-10-24 1982-05-06 Nec Corp Mounting method of integrated circuit
DE3208604A1 (de) * 1982-03-10 1983-09-22 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer grossflaechigen fluessigkristall-anzeigezelle
FR2620569A1 (fr) * 1987-09-11 1989-03-17 Radiotechnique Compelec Procede pour calibrer l'epaisseur d'une soudure d'un composant electronique sur un substrat
US5361973A (en) * 1992-05-12 1994-11-08 Fuji Electric Co., Ltd. Method of soldering
US5385290A (en) * 1993-11-24 1995-01-31 At&T Corp. Soldering material and procedure
US5667132A (en) * 1996-04-19 1997-09-16 Lucent Technologies Inc. Method for solder-bonding contact pad arrays

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DATABASE WPI Section EI Week 8918, Derwent World Patents Index; Class U11, AN 89-132345, XP002098196 *
PATENT ABSTRACTS OF JAPAN vol. 006, no. 151 (E - 124) 11 August 1982 (1982-08-11) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410091B2 (en) * 1998-07-30 2008-08-12 Stmicroelectronics S.A. Method of integrated circuit assembly
DE10339487A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Aufbringen eines Halbleiterchips auf einen Träger und Halbleiterchip
DE10339487B4 (de) * 2003-08-27 2007-03-15 Infineon Technologies Ag Verfahren zum Aufbringen eines Halbleiterchips auf einen Träger

Also Published As

Publication number Publication date
US7410091B2 (en) 2008-08-12
FR2781924B1 (fr) 2002-11-29
US6247637B1 (en) 2001-06-19
US20010025876A1 (en) 2001-10-04
US20040217153A1 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
FR2913145A1 (fr) Assemblage de deux parties de circuit electronique integre
EP3154082B1 (fr) Structure dbc amelioree dotee d'un support integrant un materiau a changement de phase
EP2175485A2 (fr) Connexion par emboitement de deux inserts soudés et sa méthode de fabrication
FR2607045A1 (fr) Procede de jonction d'objets en superalliage a base de nickel et ensemble de feuillards mis en oeuvre dans ce procede
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
EP2976784A1 (fr) Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
FR2781924A1 (fr) Procede de montage de circuits integres
EP0735582A1 (fr) Boîtier de montage d'une puce de circuit intégré
EP0883181A1 (fr) Dispositif semi-conducteur et procédé de connexion des fils internes de masse d'un tel dispositif
EP3501042A1 (fr) Procédé de connection intercomposants à densité optimisée
FR3094565A1 (fr) Refroidissement de dispositifs électroniques
WO1999066445A1 (fr) Procede de fabrication d'une carte a circuit integre et carte obtenue
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR2810449A1 (fr) Procede de formation de protuberances cylindriques sur un substrat pour circuits integres
EP0842731B1 (fr) Dispositif de fixation de tige d'articulation, bracelet formé de maillons articulés fixés à l'aide d'un tel dispositif et procédé d'assemblage d'une tige d'articulation
FR2531819A1 (fr) Embase pour laser a semi-conducteur et son procede de fabrication
WO1994022111A1 (fr) Procede de fabrication d'une carte comprenant au moins un element electronique
FR2620569A1 (fr) Procede pour calibrer l'epaisseur d'une soudure d'un composant electronique sur un substrat
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
WO2002051223A1 (fr) Procede de realisation d'interconnexion dans un circuit imprime multicouches
EP2766927B1 (fr) Hybridation flip-chip de composants microelectroniques au moyen d'elements de connexion resistifs fusibles suspendus
FR2781926A1 (fr) Support de convoyage de brasage
FR2796497A1 (fr) Interconnexion perfectionnee entre un composant electronique et une carte
FR2856517A1 (fr) Procede de fabrication de composant semi-conducteur et composant semi-conducteur
CH643089A5 (en) Method of mounting an integrated circuit board on a substrate

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20080331