FR2780813A1 - Dispositif a semiconducteur avec isolation inter-element amelioree - Google Patents
Dispositif a semiconducteur avec isolation inter-element amelioree Download PDFInfo
- Publication number
- FR2780813A1 FR2780813A1 FR9902410A FR9902410A FR2780813A1 FR 2780813 A1 FR2780813 A1 FR 2780813A1 FR 9902410 A FR9902410 A FR 9902410A FR 9902410 A FR9902410 A FR 9902410A FR 2780813 A1 FR2780813 A1 FR 2780813A1
- Authority
- FR
- France
- Prior art keywords
- semiconductor device
- capacitor
- region
- semiconductor
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
Un dispositif à semiconducteur comportant de multiples éléments de circuit (16) permettant de réaliser différentes fonctions et qui fonctionnent à une fréquence élevée inclut des régions d'îlot (15) sur lesquelles les éléments de circuit sont situés et des régions d'isolation (14) qui entourent les régions d'îlot et par conséquent les éléments de circuit. Les régions d'îlot séparent électriquement les éléments de circuit les uns des autres. Un condensateur (28) est connecté entre une partie de substrat (12) du dispositif à semiconducteur et la masse. Les régions d'isolation incluent une région conductrice présentant un type de conductivité opposé au type de conductivité de la partie de substrat de telle sorte qu'un condensateur parasite (25) est formé entre la partie de substrat et la région conductrice. Le condensateur parasite empêche une fuite de signal entre les éléments de circuit et les régions d'îlot.
Description
DISPOSITIF À SEMICONDUCTEUR
AVEC ISOLATION INTER-ÉLÉMENT AMELIORÉE
ARRIÈRE-PLAN DE L'INVENTION
La présente invention concerne un dispositif à semiconducteur et plus particulièrement, I'isolation inter-élément d'un dispositif à semiconducteur comportant des circuits ou des éléments montés sur lui qui fonctionnent à une fréquence élevée. Une pluralité d'éléments ou de circuits sont montés sur une unique puce afin d'obtenir un niveau d'intégration plus élevé, de
multiples fonctions, un coût réduit et une réduction de la dimension.
Afin de réduire les influences de ces éléments de circuit les uns sur les autres, une région d'isolation inter-élément est formée entre les
éléments. Selon une technique de constitution d'une isolation inter-
élément, une région d'isolation située entre des éléments de circuit est connectée directement à la masse de façon ohmique, d'o ainsi la stabilisation du potentiel de la région d'isolation. Selon une autre technique, un isolant est interposé entre des éléments de circuit et il joue le rôle de région d'isolation qui sépare électriquement des
éléments adjacents les uns des autres.
Cependant, les techniques d'isolation inter-élément décrites ci-
avant échouent à apporter la considération adéquate à des circuits haute fréquence. Par conséquent, il y a une isolation insuffisante entre les circuits ou les éléments dans le cas de signaux haute fréquence, ce qui permet la survenue d'une interférence mutuelle entre les signaux haute fréquence, ce qui génère un fonctionnement instable du dispositif
à semiconducteur.
Un objet de l'invention consiste à proposer un dispositif à semiconducteur qui fonctionne à une fréquence élevée d'une manière
stable.
RÉSUMÉ DE L'INVENTION
Afin d'atteindre l'objet mentionné ci-avant, la présente invention propose un dispositif à semiconducteur comprenant: une partie de substrat d'un type de conductivité prédéterminé connectée à une masse; une couche semiconductrice disposée sur la partie de substrat, la couche semiconductrice incluant une pluralité de régions d'îlot et une pluralité correspondante de régions d'isolation qui entourent les régions d'îlot respectives pour séparer électriquement les régions d'îlot les unes des autres, o chacune des régions d'îlot inclut un circuit pouvant assurer une fonction prédéterminée; et un premier condensateur comportant une première borne connectée à soit la partie de substrat, soit la couche semiconductrice et une seconde
borne connectée à la masse.
La présente invention propose en outre un dispositif à semiconducteur comprenant: une partie de substrat d'un type de conductivité prédéterminé connectée à une masse; et une couche semiconductrice disposée sur la partie de substrat et incluant une pluralité de régions d'îlot et une région d'isolation pour séparer électriquement les régions d'îlot adjacentes les unes des autres o chacune des régions d'îlot contient un circuit permettant d'assurer une fonction prédéterminée et la région d'isolation inclut une région conductrice présentant un type de conductivité opposé au type de conductivité de la partie de substrat o un condensateur parasite est
formé entre la partie de substrat et la région conductrice.
La présente invention propose un dispositif à semiconducteur comprenant: une partie de substrat d'un type de conductivité prédéterminé connectée à une masse; une couche semiconductrice disposée sur la partie de substrat et incluant une pluralité de régions d'îlot et une région d'isolation pour séparer électriquement des régions d'îlot adjacentes les unes des autres o chacune des régions d'îlot contient un circuit pouvant assurer une fonction prédéterminée et la région d'isolation inclut une région conductrice présentant un type de conductivité opposé au type de conductivité de la partie de substrat; et une couche enterrée d'une concentration en impuretés supérieure à celle de la région conductrice et disposée entre la partie de substrat et la région conductrice, un condensateur parasite étant formé entre la partie de substrat et la couche enterrée et présentant une valeur de capacité qui dépend de la concentration en impuretés de
la couche enterrée.
D'autres aspects et avantages de l'invention apparaîtront de
façon évidente au vu de la description qui suit que l'on lira en
conjonction avec les dessins annexés qui représentent à tire d'exemple
les principes de l'invention.
BRÈVE DESCRIPTION DES DESSINS
L'invention en association avec ses objets et avantages pourra
être mieux comprise par report à la description qui suit des modes de
réalisation présentement préférés en association avec les dessins annexés parmi lesquels: la figure 1 est une vue en plan schématique d'un dispositif à semiconducteur selon un premier mode de réalisation de l'invention; la figure 2 est une vue en coupe transversale prise selon une ligne 2-2 du dispositif à semiconducteur de la figure 1; la figure 3(a) est une vue en plan d'un condensateur en tant qu'élément semiconducteur de la figure 1; la figure 3(b) est une vue en coupe transversale prise selon une ligne 3b-3b de la figure 3(a); la figure 4 est une vue en plan schématique d'un autre condensateur du dispositif à semiconducteur de la figure 1; la figure 5 est un graphique des courbes de caractéristique qui représentent la valeur d'isolation en fonction de la fréquence; la figure 6 est un graphique d'un autre exemple de courbes de caractéristique qui représentent la valeur d'isolation en fonction de la fréquence; la figure 7 est une vue en coupe transversale d'un dispositif à semiconducteur selon un second mode de réalisation de la présente invention; la figure 8 est une vue en coupe transversale d'un premier dispositif à semiconducteur présentant un emplacement de connexion de masse modifié; la figure 9 est une vue en coupe transversale d'un second dispositif à semiconducteur présentant un emplacement de connexion de masse modifié; la figure 10 est une vue en coupe transversale d'un dispositif à semiconducteur sur lequel une tension de polarisation est appliquée; la figure 11 est une vue en coupe transversale d'un dispositif à semiconducteur dans lequel la seconde zone d'isolation est omise; et la figure 12 est une vue en coupe transversale d'un dispositif à semiconducteur comportant un emplacement de connexion de masse modifié.
DESCRIPTION DETAILLEE DES MODES DE RÉALISATION
PRÉFÉRÉS
Premier mode de réalisation Par report aux figures 1 à 6, un dispositif à semiconducteur 11 selon un premier mode de réalisation de la présente invention sera maintenant décrit. Comme représenté sur la figure 1, le dispositif à semiconducteur 11 comprend une partie de substrat semiconducteur 12, de préférence une partie de substrat en silicium de type p, et des bornes externes 17 et un condensateur 28 monté sur la partie de substrat 12. La partie de substrat 12 peut être une couche épitaxiale déposée sur un substrat. Des paires de régions d'îlot 15 et de régions d'isolation 14 qui séparent les régions d'îlot 15 les unes des autres sont définies sur la partie de substrat 12. Chaque région d'îlot 15 comporte formé en son sein un circuit 16 représenté selon des lignes en pointillés sur la figure 1, comprenant au moins un élément. Un câblage non représenté assure une connexion électrique entre les circuits 16 ainsi qu'entre les circuits 16 et les bornes externes 17 de telle sorte que le dispositif à semiconducteur 11 fonctionne de manière
à permettre le fonctionnement de chaque circuit 16.
Les régions d'isolation 14 comprennent chacune une première zone d'isolation 21 se présentant sous la forme d'un cadre de forme générale rectangulaire qui entoure la région d'îlot associée 15, une première région conductrice ou semiconductrice 23 qui entoure la région d'îlot 15 et une seconde zone d'isolation 22 espacée d'une distance prédéterminée de la première zone d'isolation 21. Une seconde région conductrice ou semiconductrice 24 qui peut être connectée à la première région semiconductrice 23 entoure la zone d'isolation 14. Les bornes externes 17 sont de préférence formées le long d'un côté de la partie de substrat 12 et sur la seconde région semiconductrice 24. Selon une variante, les bornes externes 17 peuvent être formées le long d'une pluralité de côtés de la partie de substrat 12 ou peuvent également être formées sur les régions d'îlot 15. Comme représenté sur la figure 2, une couche semiconductrice ou une couche épitaxiale de type n 13 est formée sur la partie de substrat 12, et le circuit 16, les première et seconde zones d'isolation 21, 22 et les première et seconde régions semiconductrices 23, 24 sont formés dans la couche épitaxiale de type n 13. La partie de substrat 12 et la seconde région semiconductrice 24 sont partagées
par la paire de régions d'îlot 15.
La première zone d'isolation 21 est une région d'isolation qui comprend de préférence un diélectrique. La première zone d'isolation 21 est formée en formant initialement une gorge dans la surface de la couche épitaxiale de type n 13 qui présente une profondeur qui atteint la partie de substrat 12 et en remplissant la gorge à l'aide d'un diélectrique tel qu'un film d'oxyde déposé par dépôt chimique en phase vapeur ou CVD, un silicium polycristallin ou similaire. La première zone d'isolation 21 assure une séparation entre la région d'îlot 15 et la première région semiconductrice 23 et sépare électriquement les
régions 15 et 23 I'une de l'autre.
La seconde zone d'isolation 22 est disposée sur le côté externe ou sur le côté opposé de la première zone d'isolation 21 par rapport à la région d'îlot 15 et à un espacement prédéterminé de la zone 21. La seconde zone d'isolation 22 comprend une région de diffusion de type p, laquelle présente donc le type de conductivité opposé au type de conductivité (type n) de la région d'îlot 15. La seconde zone d'isolation 22 présente une profondeur depuis la surface de la région semiconductrice 23 jusqu'à la partie de substrat 12 et une largeur prédéterminée. La seconde zone d'isolation 22 est formée en utilisant une diffusion ou une implantation ionique pendant une étape d'introduction d'une impureté lors du processus de fabrication du circuit 16. La diffusion ou l'implantation ionique utilisée définit une jonction pn d'une concentration souhaitée entre la seconde zone d'isolation 22 et la région semiconductrice 23. La jonction pn permet à la seconde zone d'isolation 22 de séparer électriquement la région d'îlot 15 et la région
semiconductrice 23 l'une de l'autre.
Le dispositif à semiconducteur 11 comprend un condensateur parasite 25 formé par la jonction pn entre les première et seconde régions semiconductrices 23, 24 et la partie de substrat 12 qui est une région conductrice. Le condensateur parasite 25 présente une valeur de capacité qui dépend des concentrations en impuretés de la partie de substrat 12 et des régions semiconductrices 23, 24 et d'une aire d'une jonction entre. L'aire de la jonction est sensiblement égale à l'aire de surface de la région semiconductrice 23. Par conséquent, le condensateur parasite 25 présente une valeur de capacité qui dépend
de l'aire de surface des régions semiconductrices 23, 24.
Une couche d'électrode est formée en un emplacement prédéterminé sur la surface supérieure de la seconde région semiconductrice 24 et est connectée via un câblage 27 à une première borne d'un condensateur 28. La seconde borne du condensateur 28 est connectée à l'une des bornes externes 17 via un câblage 29. La borne
externe 17 est connectée au potentiel de masse via un fil de liaison 18.
De cette manière, la seconde région semiconductrice 24 est connectée à la masse via le condensateur 28. Du fait que le condensateur parasite 25 existe entre les régions semiconductrices 23, 24 et la partie de substrat 12, la partie de substrat 12 est connectée à la masse via le condensateur parasite 25 et le condensateur 28. Dit différemment, le condensateur parasite 25 et le condensateur 28 assurent une connexion à la masse de la partie de substrat 12 pour un signal haute fréquence. Par conséquent, la région semiconductrice 23 de la région d'isolation inter- élément 14 est connectée à la masse pour
un signal haute fréquence.
Le condensateur 28 est formé sur le dessus de la région semiconductrice 24. Plus spécifiquement, par report à la figure 3(b), un film isolant 31 présentant une épaisseur prédéterminée est formé sur la couche épitaxiale de type n 13 et le condensateur 28 est disposé sur sa partie supérieure. Le condensateur 28 comprend une première électrode 32 et une seconde électrode 33, et un film isolant 34 interposé entre elles. Le film isolant 34 est de préférence formé par un film d'oxyde ou par un film en nitrure. Comme représenté sur la figure 3(a), les première et seconde électrodes 32, 33 se présentent sensiblement sous la forme de carrés mais la configuration des première et seconde électrodes 32, 33 peut être modifiée de façon appropriée. La première électrode 32 est connectée à la couche d'électrode 26 (figure 1) via le câblage 27 et la seconde électrode 33 est connectée à l'une des bornes externes 17 (figure 1) via le câblage 29. Le condensateur 28 présente une valeur de capacité qui dépend des aires des première et seconde électrodes 32, 33, de l'espacement entre les électrodes 32, 33 (ou de l'épaisseur du film isolant 34) et de la constante diélectrique du film isolant 34. En changeant de façon appropriée le matériau du film isolant 34, l'épaisseur du film isolant 34 et les aires des deux électrodes 32, 33, la valeur de capacité du condensateur 28 peut être modifiée en fonction
des souhaits.
Le condensateur 28 peut être modifié selon la manière représentée sur la figure 4. Plus spécifiquement, le condensateur 28 comprend un premier câblage 35 et un second câblage 36 disposés sur le film isolant 31 de manière à s'étendre horizontalement et sensiblement parallèlement l'un à l'autre. Le premier câblage 35 est connecté via le câblage 27 à la couche d'électrode 26 représentée sur la figure 1 et le second cablage 36 est connecté via le câblage 29 à I'une des bornes externes 17 représentées sur la figure 1. Dans ce cas, le condensateur 28 présente une valeur de capacité qui dépend des longueurs L1 de tronçons disposés en regard l'un de l'autre des premier et second câblages 35, 36 ainsi que d'un espacement L2 les séparant. En modifiant de façon appropriée les longueurs L1 des premier et second câblages 35, 36 ainsi que l'espacement L2 entre eux, la valeur de capacité du condensateur 28 peut être modifiée en fonction des souhaits. Au lieu d'être formé sur la région semiconductrice 24, le condensateur 28 peut être connecté au
dispositif à semiconducteur 11 en tant que composant discret externe.
Par retour à la figure 2, la partie de substrat 12 est représentée comme étant connectée directement à la masse. La connexion à la masse stabilise les potentiels de la partie de substrat 12 et de la région d'îlot 15 disposée sur sa partie supérieure en ce qui concerne sa composante courant continu. La partie de substrat 12 est également connectée à la masse via le condensateur parasite 25 et le condensateur 28. Cette connexion à la masse assure une connexion à la masse pour la région semiconductrice 23. De cette manière, le potentiel de la région d'isolation 14 est stabilisé dans une région haute fréquence, d'o l'amélioration de la capacité d'isolation inter-élément pour la région d'îlot 15. En tant que conséquence, une interférence haute fréquence entre les circuits 16 sur les régions d'îlot respectives
est réduite.
La figure 5 représente de façon graphique des courbes de caractéristique qui représentent la valeur d'isolation du dispositif à semiconducteur 11 en fonction de la fréquence. Il doit être bien compris que plus la valeur d'isolation est faible, meilleure est la réponse d'isolation. Une courbe 41a représente une courbe de caractéristique d'un dispositif à semiconducteur classique ou d'un dispositif à semiconducteur comportant une partie de substrat qui n'est pas connectée à la masse via un condensateur parasite et un condensateur séparé. Des courbes 41b à 41d représentent des courbes de caractéristique du dispositif à semiconducteur 11 selon le présent mode de réalisation en fonction de la valeur de capacité du condensateur parasite 25 en tant que paramètre. Il apparaîtra que plus la valeur de capacité du condensateur 28 est importante (voir la courbe 41d qui correspond à 1000 pF), meilleure est la réponse d'isolation obtenue pour le dispositif à semiconducteur 11. Une bande de fréquences dans laquelle une réponse d'isolation excellente est présentée est déterminée par les valeurs de capacité du condensateur parasite 25 et du condensateur 28 et par les valeurs de réactance présentées par les câblages 27, 29, par le fil de liaison 18 et par le matériau de câblage y compris le cadre de connexion (non représenté) qui sont présents entre la couche d'électrode 26 et la masse. Les influences de ces valeurs de réactance seront évidentes par report aux courbes de caractéristique représentées sur la figure 6. La figure 6 représente de manière graphique des courbes de caractéristique obtenues lorsque les valeurs de réactance du dispositif à semiconducteur de la figure 5 sont réduites de moitié en modifiant le nombre de fils élémentaires dans le fil de liaison 18. Les valeurs de capacité pour les courbes 42a à 42d de la figure 6 correspondent aux valeurs de capacité pour les courbes 41a à 41d représentées sur la figure 5. On peut voir au vu de la figure 6 qu'une bande de fréquences dans laquelle une réponse d'isolation excellente est présentée pour la courbe 42d est décalée jusqu'à une bande de fréquences plus élevées par comparaison avec la courbe 41d représentée sur la figure 5. La bande de fréquences dans laquelle une réponse d'isolation excellente est présentée peut être choisie en fonction des souhaits en modifiant de façon appropriée les valeurs de capacité du condensateur parasite 25 et du condensateur 28 et les valeurs de réactance associées à des matériaux de câblage. De cette manière, les circuits 16 sur le dispositif à semiconducteur 11 peuvent fonctionner d'une manière stable dans une bande de fréquences dans laquelle une fuite de signal au travers des régions d'îlot 15 est réduite et qui est déterminée en fonction des valeurs de capacité du
condensateur parasite 25 et du condensateur 28.
Second mode de réalisation Par report à la figure 7, un dispositif à semiconducteur 51 selon un second mode de réalisation de la présente invention sera maintenant décrit. Comme représenté sur la figure 7, le dispositif.à semiconducteur 51 diffère du dispositif à semiconducteur 11 du premier mode de réalisation en ce sens qu'une couche enterrée de type n* 52 est prévue entre la partie de substrat 12 et la couche épitaxiale de type n 13. Plus spécifiquement, la couche enterrée 52 est formée entre la partie de substrat 12 et la région semiconductrice 24 et elle présente une concentration en impuretés qui est supérieure à la concentration en impuretés de la couche épitaxiale de type n 13 qui définit les régions semiconductrices 23, 24. Par conséquent, le dispositif à semiconducteur 51 comporte un condensateur parasite 53 d'une valeur de capacité plus importante que celle du condensateur parasite 25 du dispositif à semiconducteur 11 du premier mode de réalisation. La valeur de capacité du condensateur parasite 53 est déterminée par les concentrations en impuretés dans la couche enterrée 52 et dans la partie de substrat 12 et par l'aire d'une jonction
entre la couche enterrée 52 et la partie de substrat 12.
La partie de substrat 12 et la région semiconductrice 24 sont connectées à la masse via le condensateur parasite 53 et le condensateur 28, ce qui améliore l'isolation de signaux haute fréquence et ce qui réduit une interférence haute fréquence entre les circuits 16. En particulier, la présence de la couche enterrée de type n+ 52 augmente la valeur de capacité du condensateur parasite 53, ce qui étend une bande de fréquences dans laquelle une réponse d'isolation
excellente est présentée.
La concentration en impuretés dans la couche enterrée 52 est choisie en fonction des souhaits lors du processus de fabrication. Par conséquent, le condensateur parasite 53 présentant une valeur de capacité qui a la préférence pour un fonctionnement dans la région
haute fréquence peut être aisément formé.
Il apparaîtra à l'homme de l'art que la présente invention peut être mise en oeuvre selon de nombreuses autres formes spécifiques sans que l'on s'écarte ni de l'esprit, ni du cadre de l'invention. Plus particulièrement, il doit être bien compris que l'invention peut être mise en oeuvre selon les formes qui suivent. Selon les modes de réalisation décrits, l'emplacement de la connexion à la masse peut être modifié. Plus spécifiquement, comme représenté sur la figure 8, une couche d'électrode 26 peut être disposée sur la partie supérieure de la seconde zone d'isolation 22 dans la région d'isolation 14 pour permettre la connexion de la partie de substrat 12 à la masse via le condensateur 28. Selon une variante, la couche d'électrode 26 peut être disposée sur au moins l'une des régions d'îlot 15 pour permettre la connexion de la couche épitaxiale 13 à la masse via le condensateur 28, comme représenté sur la figure 9. Comme représenté sur la figure 10, un dispositif à semiconducteur 61 peut inclure une source de courant continu E1 pour appliquer une tension de polarisation prédéterminée à la région semiconductrice 24. Le condensateur parasite 25 présente alors une valeur de capacité qui est modifiée en fonction de la tension de polarisation. En choisissant de manière appropriée une tension de polarisation à partir de la source de courant continu El, le condensateur parasite 25 fonctionne en tant qu'élément de valeur de capacité variable. La valeur de capacité peut être modifiée en fonction des souhaits. De cette manière, la valeur de capacité du condensateur parasite 25 ou une tension de polarisation en provenance de la source de courant continu E1 peut être choisie en fonction d'une bande de
fréquences souhaitée.
Dans les modes de réalisation décrits, I'une ou l'autre des première et seconde zones d'isolation 21, 22 peut être omise. La figure 11 représente un dispositif à semiconducteur 71 dans lequel la
seconde zone d'isolation 22 est omise.
Dans les modes de réalisation décrits, une connexion à la masse est réalisée sur la surface avant des régions semiconductrices 23, 24 ou au moins sur l'une des régions d'îlot 15 mais la connexion à la masse peut être réalisée sur la surface arrière ou sur une surface latérale de la partie de substrat 12. La figure 12 représente un exemple d'une connexion à la masse réalisée sur la surface latérale de la partie de substrat 12 via un condensateur 82. Par exemple, la région semiconductrice 24 est connectée à la masse via un condensateur parasite 53 ou via une combinaison d'un condensateur parasite 53 et d'un condensateur 82. Par exemple, le condensateur 82 peut être un
composant discret externe.
Dans les modes de réalisation décrits, le nombre de régions d'îlot 15 peut être modifié en fonction des souhaits. Dans un tel cas, au moins l'une d'une pluralité de régions d'îlot 15 est connectée à la
masse via le condensateur 28 comme représenté sur la figure 9.
Dans les modes de réalisation décrits, au lieu de choisir 0 volt en tant que potentiel de masse, n'importe quel potentiel positif ou négatif souhaité peut être choisi en tant que potentiel de masse. Dans un tel cas, le condensateur 28 est connecté à une ligne d'alimentation
qui applique le potentiel positif ou négatif.
Dans les modes de réalisation décrits, le condensateur 28 peut être omis, comme représenté sur les figures 13 et 14. Dans un dispositif à semiconducteur 91 représenté sur la figure 13, la région semiconductrice 24 est connectée à la masse via un condensateur parasite 25. Dans un dispositif à semiconducteur 101 représenté sur la figure 14, la région semiconductrice 23 et une couche enterrée de type n+ 52 sont connectées à la masse via le condensateur parasite 53. A nouveau, la réponse d'isolation entre les circuits individuels 16 est améliorée. Par conséquent, les présents exemples et modes de réalisation sont à considérer comme étant illustratifs et non pas limitatifs et I'invention n'a pas à être limitée aux détails présentés ici mais elle peut
être modifiée dans le cadre et les équivalents des revendications
annexées.
Claims (19)
1. Dispositif à semiconducteur caractérisé en ce qu'il comprend: une partie de substrat (12) d'un type de conductivité prédéterminé connectée à une masse; une couche semiconductrice (13) disposée sur la partie de substrat (12), la couche semiconductrice incluant une pluralité de régions d'îlot (15) et une pluralité correspondante de régions d'isolation (14) qui entourent les régions d'îlot respectives pour séparer électriquement les régions d'îlot les unes des autres, o chacune des régions d'îlot inclut un circuit (16) pouvant assurer une fonction prédéterminée; et un premier condensateur (28) comportant une première borne connectée à soit la partie de substrat (12), soit la couche
semiconductrice (13) et une seconde borne connectée à la masse.
2. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que chacune des régions d'isolation (14) inclut une région conductrice présentant un type de conductivité opposé au type de conductivité de la partie de substrat (12) de telle sorte qu'un condensateur parasite (25) est formé entre la partie de substrat (12) et
la région conductrice.
3. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que la région d'isolation (14) inclut une région
isolante qui entoure chacune des régions d'îlot (15).
4. Dispositif à semiconducteur selon la revendication 3,
caractérisé en ce que la région isolante comprend un diélectrique.
5. Dispositif à semiconducteur selon la revendication 4, caractérisé en ce que les régions d'îlot (15) présentent un type de conductivité opposé au type de conductivité de la partie de substrat (12) o la région d'isolation inclut une région d'isolation semiconductrice présentant un type de conductivité opposé à celui de
la région d'îlot et entourant la région isolante.
6. Dispositif à semiconducteur selon la revendication 5, caractérisé en ce que la première borne du premier condensateur (28)
est connectée à la région d'isolation semiconductrice.
7. Dispositif à semiconducteur selon la revendication 5, caractérisé en ce que la première borne du premier condensateur (28)
est connectée à la région d'îlot (15).
8. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre une source pour appliquer
une tension à la région conductrice.
9. Dispositif à semiconducteur selon la revendication 8, caractérisé en ce que la source inclut une borne positive connectée à la couche semiconductrice (13) et une borne négative connectée à la masse. 10. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que la première borne du premier condensateur (28)
est connectée à la région conductrice.
1l. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce que le condensateur parasite (25) présente une valeur de capacité qui est déterminée conformément à une aire d'une jonction entre la partie de substrat (12) et la couche semiconductrice (13). 12. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre un câblage connecté au premier condensateur (28) o au moins l'un des circuits de l'une des régions d'îlot fonctionne dans une bande de fréquences prédéterminée qui dépend de la valeur de capacité du condensateur parasite (25) et
de la valeur de réactance du câblage.
13. Dispositif à semiconducteur selon la revendication 12, caractérisé en ce que le câblage comporte un nombre suffisant de fils
élémentaires afin de réduire une valeur de réactance afférente.
14. Dispositif à semiconducteur selon la revendication 2, caractérisé en ce qu'il comprend en outre une couche enterrée (52) d'une concentration en impuretés supérieure à celle de la région conductrice (26) et disposée entre la partie de substrat (12) et ladite région conductrice, le condensateur parasite (53) étant défini entre la partie de substrat et la couche enterrée et présentant une valeur de capacité qui dépend de la concentration en impuretés de la couche
enterrée (52).
15. Dispositif à semiconducteur selon la revendication 14, caractérisé en ce que la première borne du premier condensateur (28)
est connectée à la région conductrice (26).
16. Dispositif à semiconducteur selon la revendication 14, caractérisé en ce que la première borne du premier condensateur (28),
est connectée à la partie de substrat (12).
17. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que le premier condensateur (28) est formé sur la
couche semiconductrice (13).
18. Dispositif à semiconducteur selon la revendication 17, caractérisé en ce que le premier condensateur (28) inclut une première électrode (32) et une seconde électrode (33) disposées de manière à se faire face l'une l'autre et un film isolant (34) disposé entre les
première et seconde électrodes.
19. Dispositif à semiconducteur selon la revendication 18, caractérisé en ce que le premier condensateur (28) inclut un premier câblage (35) disposé sur la couche semiconductrice et un second câblage (36) sensiblement parallèle au premier câblage et espacé de celui-ci d'une distance prédéterminée, le premier condensateur (28) présentant une valeur de capacité formée en tant que valeur de
capacité parasite entre les premier et second câblages.
20. Dispositif à semiconducteur selon la revendication 1, caractérisé en ce que le condensateur parasite (25) présente une valeur de capacité qui empêche une influence d'une fuite de signal
entre les régions d'îlot (15).
21. Dispositif à semiconducteur caractérisé en ce qu'il comprend: une partie de substrat (12) d'un type de conductivité prédéterminé connectée à une masse; et une couche semiconductrice (13) disposée sur la partie de substrat et incluant une pluralité de régions d'îlot (15) et une région d'isolation (14) pour séparer électriquement les régions d'îlot adjacentes les unes des autres o chacune des régions d'îlot contient un circuit (16) permettant d'assurer une fonction prédéterminée et la région d'isolation inclut une région conductrice présentant un type de conductivité opposé au type de conductivité de la partie de substrat (12) o un condensateur parasite (25) est formé entre la partie de
substrat et la région conductrice.
22. Dispositif à semiconducteur caractérisé en ce qu'il comprend: une partie de substrat (12) d'un type de conductivité prédéterminé connectée à une masse; une couche semiconductrice (13) disposée sur la partie de substrat et incluant une pluralité de régions d'îlot (15) et une région d'isolation (14) pour séparer électriquement des régions d'îlot adjacentes les unes des autres o chacune des régions d'îlot contient un circuit (16) pouvant assurer une fonction prédéterminée et la région d'isolation inclut une région conductrice présentant un type de conductivité opposé au type de conductivité de la partie de substrat (12); et une couche enterrée (52) d'une concentration en impuretés supérieure à celle de la région conductrice et disposée entre la partie de substrat (12) et la région conductrice, un condensateur parasite (53) étant formé entre la partie de substrat (12) et la couche enterrée (52) et présentant une valeur de capacité qui dépend de la concentration en
impuretés de la couche enterrée (52).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10189254A JP2000021972A (ja) | 1998-07-03 | 1998-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2780813A1 true FR2780813A1 (fr) | 2000-01-07 |
| FR2780813B1 FR2780813B1 (fr) | 2005-03-11 |
Family
ID=16238224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9902410A Expired - Fee Related FR2780813B1 (fr) | 1998-07-03 | 1999-02-26 | Dispositif a semiconducteur avec isolation inter-element amelioree |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6225676B1 (fr) |
| JP (1) | JP2000021972A (fr) |
| KR (1) | KR100315594B1 (fr) |
| FR (1) | FR2780813B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020145507A1 (en) * | 2001-04-04 | 2002-10-10 | Foster Ronald R. | Integrated biometric security system |
| US6563181B1 (en) * | 2001-11-02 | 2003-05-13 | Motorola, Inc. | High frequency signal isolation in a semiconductor device |
| US20050179111A1 (en) * | 2004-02-12 | 2005-08-18 | Iwen Chao | Semiconductor device with low resistive path barrier |
| JP2006172303A (ja) * | 2004-12-17 | 2006-06-29 | Ricoh Co Ltd | Ｉｄタグ用リーダ及び／又はライタ |
| KR20220167549A (ko) | 2021-06-14 | 2022-12-21 | 삼성전자주식회사 | 웰 영역을 포함하는 반도체 장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3688132A (en) * | 1969-09-11 | 1972-08-29 | Brian Gill | A high frequency integrated circuit having circuit elements in separate and mutually spaced isolation regions |
| US4246594A (en) * | 1977-03-08 | 1981-01-20 | Nippon Telegraph And Telephone Public Corporation | Low crosstalk type switching matrix of monolithic semiconductor device |
| JPS6153756A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| JPS61148861A (ja) * | 1984-12-21 | 1986-07-07 | Toshiba Corp | バイポ−ラモノリシツクｉｃのコンデンサ構造 |
| EP0452662A1 (fr) * | 1990-04-20 | 1991-10-23 | International Business Machines Corporation | Macro-circuit semi-conducteur isolé |
| JPH04206863A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Cable Ltd | 半導体装置 |
| JPH05102395A (ja) * | 1991-10-03 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038731B2 (ja) * | 1989-10-19 | 2000-05-08 | ソニー株式会社 | 半導体装置 |
| KR970053932A (ko) * | 1995-12-08 | 1997-07-31 | 김광호 | 트랜지스터의 래치 전압을 이용한 정전 내력 향상 모스 축전기 |
| JP3422209B2 (ja) * | 1997-03-17 | 2003-06-30 | 株式会社デンソー | 半導体装置 |
| US5939753A (en) * | 1997-04-02 | 1999-08-17 | Motorola, Inc. | Monolithic RF mixed signal IC with power amplification |
-
1998
- 1998-07-03 JP JP10189254A patent/JP2000021972A/ja not_active Withdrawn
-
1999
- 1999-02-11 KR KR1019990004778A patent/KR100315594B1/ko not_active IP Right Cessation
- 1999-02-19 US US09/252,930 patent/US6225676B1/en not_active Expired - Fee Related
- 1999-02-26 FR FR9902410A patent/FR2780813B1/fr not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3688132A (en) * | 1969-09-11 | 1972-08-29 | Brian Gill | A high frequency integrated circuit having circuit elements in separate and mutually spaced isolation regions |
| US4246594A (en) * | 1977-03-08 | 1981-01-20 | Nippon Telegraph And Telephone Public Corporation | Low crosstalk type switching matrix of monolithic semiconductor device |
| JPS6153756A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| JPS61148861A (ja) * | 1984-12-21 | 1986-07-07 | Toshiba Corp | バイポ−ラモノリシツクｉｃのコンデンサ構造 |
| EP0452662A1 (fr) * | 1990-04-20 | 1991-10-23 | International Business Machines Corporation | Macro-circuit semi-conducteur isolé |
| JPH04206863A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Cable Ltd | 半導体装置 |
| JPH05102395A (ja) * | 1991-10-03 | 1993-04-23 | Oki Electric Ind Co Ltd | 半導体集積回路 |
Non-Patent Citations (4)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 010, no. 213 (E - 422) 25 July 1986 (1986-07-25) * |
| PATENT ABSTRACTS OF JAPAN vol. 010, no. 347 (E - 457) 21 November 1986 (1986-11-21) * |
| PATENT ABSTRACTS OF JAPAN vol. 016, no. 542 (E - 1290) 12 November 1992 (1992-11-12) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 453 (E - 1417) 19 August 1993 (1993-08-19) * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000021972A (ja) | 2000-01-21 |
| US6225676B1 (en) | 2001-05-01 |
| KR100315594B1 (ko) | 2001-11-30 |
| FR2780813B1 (fr) | 2005-03-11 |
| KR20000011173A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2484707A1 (fr) | Transistor lateral a effet de cham | |
| FR2744836A1 (fr) | Substrat epitaxial a concentration progressive pour dispositif a semi-conducteurs a diffusion par resurf | |
| FR2797094A1 (fr) | Procede de fabrication de composants unipolaires | |
| FR2780553A1 (fr) | Transistor sans effet de canal etroit et son procede de fabrication en utilisant un blindage conducteur noye dans l'isolation en tranchee | |
| EP0673068B1 (fr) | Dispositif de protection contre des surtensions dans des circuits intégrés | |
| EP3629380A1 (fr) | Structure de diode | |
| FR3070535A1 (fr) | Circuit integre avec element capacitif a structure verticale, et son procede de fabrication | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2496991A1 (fr) | Condensateur variable | |
| EP0081414B1 (fr) | Dispositif semi-conducteur à faible capacité parasite muni de connexions externes prises au moyen de poutres | |
| FR3080948A1 (fr) | Circuit integre comprenant un element capacitif, et procede de fabrication | |
| FR2780813A1 (fr) | Dispositif a semiconducteur avec isolation inter-element amelioree | |
| FR3095891A1 (fr) | Circuit électronique | |
| FR3093230A1 (fr) | Boîtier de puce électronique | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2820875A1 (fr) | Structure d'inductance integree | |
| FR2476914A1 (fr) | Dispositif mosfet vertical avec electrode de blindage | |
| EP0128062B1 (fr) | Transistor à effet de champ, fonctionnant en régime d'enrichissement | |
| FR2766294A1 (fr) | Procede de fabrication d'une capacite metal-metal au sein d'un circuit integre, et circuit integre correspondant | |
| EP3745468A1 (fr) | Structure de transistor | |
| EP0599739B1 (fr) | Thyristor et assemblage de thyristors à cathode commune | |
| FR3087027A1 (fr) | Element capacitif de puce electronique | |
| EP3855506A1 (fr) | Structure de transistor | |
| FR2466863A1 (fr) | Condensateur a semi-conducteur metal-oxyde a faible resistance | |
| EP0081423B1 (fr) | Dispositif semi-conducteur à faible capacité muni de connexions externes prises au moyen de poutres, et procédé de fabrication d'un tel dispositif |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20101029 |