FR2758205A1

FR2758205A1 - Generateur d'onde pour dispositif d'affichage a panneau d'affichage par plasma

Info

Publication number: FR2758205A1
Application number: FR9803120A
Authority: FR
Inventors: Shigetoshi Tomio; Yoshikazu Kanazawa; Tomokatsu Kishi; Tetsuya Sakamoto; Akira Yamamoto; Masaya Tajima; Toshio Ueda; Hirohito Kuriyama; Katsuhiro Ishida
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-01-31
Filing date: 1998-03-13
Publication date: 1998-07-10
Anticipated expiration: 2018-03-13
Also published as: FR2744276A1; FR2744276B1; KR100236555B1; KR970060026A; US6002381A; TW297893B; US6288714B2; US20010005202A1; FR2758205B1

Abstract

L'invention concerne un circuit générateur d'onde, comprenant une ROM d'onde/signal de commande (71), servant à mémoriser des données de ROM se rapportant à une onde et à sa production; un circuit (72) de lecture de données de ROM, servant à lire consécutivement les données de ROM dans la ROM d'onde/signal de commande et un circuit (73) de conversion de données de ROM, servant à produire de façon continue une onde sur la base des données de ROM qui sont lues par le circuit de lecture de données de ROM, le circuit générateur d'onde étant caractérisé en ce que la ROM d'onde/signal de commande mémorise lesdites données de ROM de façon que celles-ci soient divisées en données de période de base, qui varient à intervalles d'une période de base, et en données de période longue, qui varient à intervalles d'une période longue, laquelle est un multiple entier de ladite période de base, le circuit de lecture de données de ROM lit les données de période de base et les données de période longue à intervalles des périodes associées; et le circuit de conversion de données de ROM convertit les données de période de base et lesdites données de période longue, qui sont lues par le circuit de lecture de données de ROM, à intervalles des périodes associées.par.

Description

i La présente invention concerne un dispositif d'affichage utilisant un

panneau d'affichage à plasma (ci-après noté PDP), dans lequel des charges subsistent en fonction de l'état atteint lorsque le fonctionnement s'arrête et que les charges affectent l'affichage, un procédé d'excitation du dispositif d'affichage, un circuit générateur d'onde servant à stocker des données concernant une onde et sa production dans une ROM (mémoire morte), à lire consécutivement les données stockées et à convertir les données en une onde, ainsi qu'un dispositif d'affichage

du type à matrice plane comportant le circuit générateur d'onde.

Ces dernières années, est apparue, dans le domaine des dispositifs

d'affichage, une demande sérieuse portant sur une plus petite épaisseur, des infor-

mations d'affichage et des conditions d'installation plus diverses, un écran plus grand, et une meilleure distribution. Il existe une demande croissante pour un dispositif d'affichage susceptible de satisfaire ces exigences. Les dispositifs

d'affichage minces se classent en divers types, qui sont représentés par les dispo-

sitifs à cristal liquide (LCD), les tubes d'affichage de caractères fluorescents, les dispositifs d'affichage par électroluminence, les panneaux d'affichage par plasma, etc. Parmi ces dispositifs d'affichage minces, le dispositif d'affichage qui utilise un panneau d'affichage par plasma (PDP) a, par dessus tout, attiré l'attention, en raison de ses superbes caractéristiques, telles que l'absence de scintillement, la facilité avec laquelle on peut lui donner un écran plus grand, la luminosité élevée, la longue durée d'utilisation, etc. Dans un PDP à décharge en surface à électrode triple, après que l'écriture a été exécutée de sorte qu'une décharge se produit sélectivement en fonction des données d'affichage entre des électrodes d'adresse et une deuxième électrode, pour constituer des pixels (ou éléments d'image), on applique un signal de décharge d'entretien commun entre une première électrode et la deuxième électrode de façon que la décharge d'entretien soit effectuée au niveau des pixels qui ont été déchargés pendant l'écriture, l'affichage étant ainsi réalisé. Pendant la décharge d'entretien, un signal d'impulsions est appliqué aux première et

deuxième électrodes plusieurs fois, leur polarité changeant à chaque application.

La décharge est donc effectuée pendant un certain nombre d'impulsions, de sorte que la luminance de l'affichage est définie. Une fois effectuée la décharge d'entretien, un repositionnement est exécuté de façon à mettre tous les pixels dans le même état. Après cela, on répète l'opération ci-dessus afin de réaliser

l'affichage. Dans ce type d'affichage à PDP, on utilise généralement un micro-

ordinateur pour effectuer l'opération de commande ci-dessus indiquée. Lorsqu'on ferme un commutateur d'alimentation électrique, le microordinateur effectue l'initialisation de la même manière qu'un microordinateur ordinaire. Tout d'abord, un auto-effacement accompagné de l'application d'une impulsion portant sur tout l'écran et une décharge d'entretien sont répétés sur plusieurs cycles. Ensuite, commence la répétition d'un cycle de repositionnement normal, d'adressage et de

décharge d'entretien.

Pour exciter un panneau d'affichage par plasma, il faut une grande puissance, à une tension qui est supérieure à la tension nécessaire pour un circuit logique comportant un micro-ordinateur. L'alimentation en tension du PDP est

donc distincte de l'alimentation en tension du circuit logique. On utilise un con-

densateur de grande capacité, ou un moyen analogue, qui supporte une tension élevée, pour stabiliser l'alimentation en tension du PDP. Par conséquent, lorsqu'on

ouvre un interrupteur d'alimentation électrique, la tension de l'alimentation élec-

trique du PDP diminue plus lentement que la tension de l'alimentation électrique du circuit logique. Lorsque cette dernière tension atteint un niveau ne permettant pas au circuit logique de fonctionner, la délivrance de signaux de commande cesse. Le PDP s'arrête dans l'état immédiatement précédent. En d'autres termes, l'état dans lequel le PDP s'arrête est déterminé en fonction de la chronologie de la cessation de l'alimentation électrique, mais aucune mesure particulière finale n'est prévue pour l'état d'arrêt. Dans ce cas, les états des cellules du PDP, ou plus particulièrement les états des charges de paroi, varient en fonction de ce que l'état existant immédiatement avant l'arrêt est une période de repositionnement, une période d'adressage ou une période de décharge d'entretien. Selon l'état d'arrêt, des charges subsistent sur la surface de la membrane diélectrique. Si on laisse les cellules dans cet état pendant une durée prolongée, le gaz contenu dans les cellules se lie de nouveau aux charges de paroi et est neutralisé. Toutefois, des charges de paroi négatives et positives restent sur des électrodes X et des électrodes Y. Lorsque ce type de charges résiduelles existe, apparaît le problème selon lequel le repositionnement n'est normalement pas obtenu et l'état d'effacement n'est pas atteint. Lorsque l'état précédant une période de repositionnemrnent n'est pas effacé, la décharge normale n'est pas obtenue pendant les périodes suivantes d'adressage et de décharge d'entretien. Les précédentes données d'affichage sont affichées jusqu'à ce qu'une écriture portant sur la totalité de l'écran soit de nouveau exécutée pendant la période de repositionnement qui fait suite à la période de décharge d'entretien, de façon que l'effacement soit réalisé. Lorsque les précédentes données d'affichage sont affichées, se pose un problème selon lequel l'observateur du PDP

reçoit une sensation tout à fait particulière.

On peut envisager que, même si des charges subsistent au moment d'un arrêt, la décharge relative à l'effacement de la totalité de l'écran soit exécutée de manière fiable par élévation de la tension d'une impulsion d'écriture sur tout l'écran. Dans ce but, il faut améliorer la capacité du circuit, formant la structure des cellules et servant à l'exciter, à supporter une tension élevée. Ceci amène le

problème de l'augmentation d'échelle du circuit.

Au cours des opérations susdites, une tension d'impulsions est appli-

quée entre les électrodes afin de déclencher la décharge. Comme circuit permettant de produire ce type de signal d'impulsions, a été largement adopté un circuit qui stocke des données représentant un signal concernant une onde et sa commande dans une ROM en unités de période de base de production d'onde, lit les données consécutivement dans la ROM, et produit ainsi l'onde. Une simple lecture ne permet pas de fournir la quantité voulue de données. Dans ce cas, les données dont le cycle est une période de base sont séparées en plusieurs éléments, puis sont stockées. La lecture est effectuée plusieurs fois pendant chaque période

de base, de sorte qu'une quantité voulue de données peut être délivrée.

La demanderesse a décrit, dans le brevet japonais publié avant examen

(Kokai) n 4-284491, un circuit générateur d'onde d'excitation, qui est spéciale-

ment conçu pour un dispositif d'affichage à PDP et qui comporte une ROM.

Comme procédé d'excitation permettant d'obtenir un affichage en échelle de gris

dans un dispositif d'affichage à PDP, on adopte généralement un procédé d'adres-

sage multiple. Selon ce procédé d'adressage multiple, une trame complète d'affi-

chage est divisée en plusieurs sous-trames; des périodes d'entretien comprises à l'intérieur des sous-trames, qui déterminent la luminance effective, sont fixées de manière à présenter un rapport donné; et des données en échelle de gris sont affichées pendant des sous-trames, lesquelles sont pondérées différemment selon

les niveaux de l'échelle de gris; on réalise donc un affichage en échelle de gris.

Une onde d'excitation et des signaux de commande à appliquer pendant une sous-

trame sont mémorisés dans la ROM. La longueur de la période d'entretien est définie par la fréquence de répétition d'une composante répétitive de l'onde d'excitation. Dans le domaine des dispositifs d'affichage à PDP, on a discuté plus précisément la nécessité de commander l'excitation d'un panneau au moyen de dispositifs d'excitation, dans le but d'améliorer encore la qualité d'affichage et la durabilité en qualité. Il est donc nécessaire de produire une onde d'excitation plus précise qui soit fournie à chaque dispositif d'excitation. Toutefois, pour produire une onde d'excitation de manière plus précise, il faut augmenter la capacité de stockage de la ROM et il faut augmenter la quantité de données devant être lues dans la ROM au cours d'une période de base. Ceci signifie qu'il faut augmenter la vitesse de lecture des données dans la ROM. Toutefois, lorsqu'on s'efforce d'élever la vitesse de lecture de la ROM, il devient nécessaire d'utiliser une ROM du type rapide. Ceci amène le problème de l'augmentation du coût de la ROM. Par conséquent, pour autant qu'il s'agisse du dispositif d'affichage à PDP, un procédé permettant de produire facilement des ondes d'excitation précises n'est donc pas réalise. Cette situation n'est pas limitée au circuit générateur d'onde employé dans un dispositif d'affichage à PDP. Il en est de même pour le circuit générateur

d'onde utilisé dans n'importe quel autre but. On est toujours confronté aux pro-

blèmes ci-dessus présentés lorsqu'on tente de produire des ondes précises.

L'invention vise à résoudre les problèmes ci-dessus indiqués. Le but de l'invention est de réaliser un circuit générateur d'onde qui peut produire une onde complexe sans qu'il soit nécessaire d'augmenter la quantité de données de la ROM ou d'élever la vitesse de lecture, et d'adapter le circuit générateur d'onde à un dispositif d'affichage à PDP de façon qu'une onde d'excitation puisse être produite de manière plus précise sans qu'il faille nécessairement augmenter le coût du

circuit générateur d'onde.

Un circuit générateur d'onde selon l'invention est un circuit générateur d'onde comprenant une mémoire ROM d'onde/ signal de commande servant à stocker des données de ROM concernant une onde et sa production, un circuit de lecture de données de ROM servant à lire des données de ROM consécutivement dans la ROM d'onde/signal de commande, et un circuit de conversion de données de ROM servant à produire une onde d'une manière continue sur la base des données de ROM lues par le circuit de lecture de données de ROM. La ROM d'onde/signal de commande mémorise des données de ROM séparées en données de période de base qui varient à intervalles d'une période de base (des données mémorisées dans des zones A, B et C) et des données de cycle long qui changent à intervalles d'une période longue, laquelle est un multiple entier de la période de base (données stockées dans les zones D et E). Le circuit de lecture de données de ROM lit les données de période de base et les données de période longue à intervalles de ces périodes associées. Le circuit de conversion de données de ROM convertit les données de période de base et les données de période longue qui sont lues par le circuit de lecture de données de ROM à intervalles de ces périodes associées. Les données de ROM se rapportant à une onde et à sa production comportent généralement non seulement les données dont le cycle est une période de base, mais aussi les données dont le cycle est une période longue, qui est plus longue que la période de base. Dans le passé, toutes les données contenant les données de période longue ont été stockées comme des données de période de

base, puis lues à des intervalles d'une période de base afin de produire une onde.

Toutefois, les données de période longue ne doivent pas être stockées en tant que données de période de base et être lues à intervalles d'une période de base. Les données de période longue doivent être stockées en tant que données de période

longue dont le cycle est apparié avec une période longue, puis être lues à inter-

valles de la période longue. Le circuit générateur d'onde selon l'invention sépare les données de la ROM en données de période de base et en données de période longue, mémorise les données de période de base et les données de période longue de façon indépendante, lit les données de période de base et les données de période longue à intervalles de temps correspondant à ces périodes associées, puis effectue la conversion. Si l'on suppose que le quotient d'une période longue par une période de base est X, la capacité de stockage nécessaire pour stocker des données de période longue est de l/X fois celle nécessaire pour stocker les données à intervalles d'une période de base. La période à intervalles de laquelle le circuit de lecture de ROM lit des données de période longue est X fois plus longue 1i5 qu'une période de lecture à intervalles de laquelle des données stockées en tant que données de période de base sont lues. La fréquence de lecture des données de période longue est de I/X fois celle des données de période de base. Par conséquent, on peut minimiser la capacité de stockage et la vitesse de lecture de la

ROM d'onde/signal de commande.

Une période longue peut être un multiple entier d'une période de base.

De plus, la période longue n'est pas limitée à une seule valeur. Par exemple, il peut y avoir deux types de données de période longue, dont les cycles sont deux et trois fois plus longs que la période de base. Par conséquent, il peut y avoir plusieurs

périodes longues.

Ici, la lecture est effectuée le plus efficacement lorsque la fréquence de lecture avec laquelle le circuit de lecture de données de ROM lit les données de ROM dans la ROM d'onde/signal de commande s'accorde avec la somme de la valeur que l'on calcule en multipliant par X la fréquence de lecture des données de période de base pendant une période de base et de la fréquence de lecture des données de période longue pendant une période longue. En tout autre cas, le circuit de lecture de données de ROM doit suspendre la lecture, c'est-à-dire

procéder à un "éclaircissement" des données.

Pour produire la même onde, lorsqu'une onde est produite par la lecture répétée d'une partie des données de ROM mémorisées dans la ROM d'onde/signal de commande, une unité minimale d'une partie des données de ROM correspondant à une composante répétitive d'une onde qui peut être produite par lecture répétée des mêmes données est mémorisée avec des données indiquant le début et la fin de la composante répétitive et des données représentant une fréquence de répétition. Le circuit de lecture de données de ROM identifie les données indiquant le début et la fin de la composante répétitive et les données

représentant une fréquence de répétition, et il répète la lecture des données cor-

respondant à la composante répétitive avec la fréquence de répétition.

Dans ce cas, lorsque la composante répétitive est en phase avec des données de période longue, la partie des données de ROM correspondant à la composante répétitive doit simplement être lue de manière répétée et il n'apparaît aucun problème particulier. Toutefois, lorsque la composante répétitive n'est pas en phase avec les données de période longue, un problème se pose selon lequel, lorsque toutes les parties des données de ROM qui doivent être délivrées en sortie au début de la composante répétitive ont été lues, la délivrance en sortie ne peut pas être effectuée dans le temps, ainsi que le problème selon lequel le cycle de lecture des données de ROM est en retard. Lorsque toutes les parties voulues des données de ROM ont été lues, leur délivrance en sortie ne peut pas être effectuée dans le temps, une partie des données de ROM qui coïncide avec le début d'une période de répétition est mémorisée, et la partie mémorisée des données de ROM

est utilisée au moment de revenir de la fin de la répétition au début de celle-ci.

La description suivante, conçue à titre d'illustration de l'invention, vise

à permettre une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure I est une vue en plan simplifiée d'un panneau d'affichage par plasma (PDP) du type à courant alternatif à décharge en surface à électrode triple; la figure 2 est une vue en coupe simplifiée d'un panneau d'affichage par plasma (PDP) du type à courant alternatif à décharge en surface à électrode triple; la figure 3 est une autre vue en coupe simplifiée d'un panneau d'affichage par plasma (PDP) du type à courant alternatif à décharge en surface à électrode triple: la figure 4 est un schéma fonctionnel d'un circuit d'excitation du PDP du type à courant alternatif à décharge en surface à électrode triple; la figure 5 est un diagramme montrant des ondes d'excitation connues; la figure 6 est un diagramme temporel se rapportant à un système

d'adressage du type à séparation entre l'adressage et la décharge d'entretien, per-

mettant qu'un PDP effectue un affichage suivant une échelle de gris;

les figures 7A à 7C sont des diagrammes servant à expliquer l'appari-

tion d'un repositionnement imparfait en fonction d'un état positionné au moment de l'achèvement du fonctionnement; la figure 8 est un schéma montrant la configuration générale d'un PDP selon le premier mode de réalisation de l'invention; la figure 9 est un schéma montrant le circuit d'une unité de commande du premier mode de réalisation; la figure 10 est un schéma montrant, de manière détaillée, un circuit de commande de balayage du premier mode de réalisation; la figure 11 est un schéma montrant la configuration d'un circuit de détection de tension du premier mode de réalisation; la figure 12 est un schéma de circuit détaillé d'un détecteur de tension employé dans la configuration du premier mode de réalisation; la figure 13 est un diagramme montrant la séquence d'opérations qui doit être suivie en cas de coupure dans le mode de réalisation; la figure 14 est un organigramme décrivant un traitement de coupure accompagné par l'application d'une impulsion d'effacement; la figure 15 est un diagramme temporel du traitement de coupure

exécuté lorsqu'une chute de tension est détectée pendant une période de reposi-

tionnement; la figure 16 est un diagramme temporel du traitement de coupure exécuté lorsqu'une chute de tension est détectée pendant une période d'adressage; la figure 17 est un diagramme temporel du traitement de coupure exécuté lorsqu'une chute de tension est détectée pendant une période de décharge d'entretien; la figure 18 est un schéma fonctionnel d'une unité de commande destinée à un dispositif d'affichage par plasma en couleur;

la figure 19 est un diagramme temporel montrant des ondes d'excita-

tion employées dans le dispositif d'affichage par plasma; la figure 20 est un schéma fonctionnel d'un circuit connu générateur d'onde d'excitation;

la figure 21 est un schéma montrant un type connu de plan d'affecta-

tion de la mémoire ROM; la figure 22 est un schéma montrant les principes et la configuration du deuxième mode de l'invention; les figures 23A et 23B sont des diagrammes servant à expliquer les opérations effectuées lorsqu'une période longue est une période double;

la figure 24 est un diagramme servant à expliquer les opérations effec-

tuées lorsqu'une période longue est une période triple; la figure 25 est un diagramme servant à expliquer la répétition; la figure 26 est un schéma montrant la configuration de base d'un circuit générateur d'onde d'excitation possédant une capacité de répétition;

les figures 27A à 27D sont des schémas représentant un circuit géné-

rateur d'onde d'excitation du deuxième mode de réalisation; la figure 28 est un schéma montrant un plan d'affectation de la mémoire ROM selon ce mode de réalisation; les figures 29A et 29B sont des diagrammes temporels montrant les opérations effectuées dans un état normal selon le mode de réalisation; les figures 30A à 30D sont des diagrammes temporels montrant les opérations effectuées lorsque le début et la fin d'une composante répétitive d'une onde sont tous deux en phase avec des données de période longue selon ce mode de réalisation; les figures 31A à 31 D sont des diagrammes temporels montrant les opérations effectuées lorsque le début de la composante répétitive est en phase avec les données de période longue, tandis que sa fin n'est pas en phase avec celles-ci, dans le mode de réalisation; les figures 32A à 32D sont des diagrammes temporels montrant les opérations effectuées lorsque le début de la composante répétitive n'est pas en phase avec les données de période longue, tandis que la fin de celle-ci est en phase avec elles, dans ce mode de réalisation; et les figures 33A à 33D sont des diagrammes temporels montrant les opérations effectuées lorsque ni le début, ni la fin de la composante répétitive ne

sont en phase avec les données de période longue, dans ce mode de réalisation.

Avant de procéder à une description détaillée des modes de réalisation

préférés de l'invention, on va d'abord décrire des dispositifs d'affichage par plasma selon la technique antérieure, en se reportant aux dessins annexés, de façon à offrir

une compréhension plus claire des différences existant entre la technique anté-

rieure et l'invention.

Les panneaux d'affichage par plasma (PDP) existent dans le type à électrode double, o deux genres d'électrodes effectuent la décharge sélective (décharge d'adressage) et la décharge d'entretien, et dans le type à électrode triple,

o des troisièmes électrodes sont utilisées pour effectuer la décharge d'adressage.

Dans un PDP en couleur effectuant un affichage en échelle de gris, des lumino-

phores formés dans des cellules de décharge sont excités au moyen de rayons ultraviolets émanant d'une décharge. Un inconvénient du luminophore est qu'il est

susceptible d'être frappé par des ions formant des charges positives, qui provien-

nent également de la décharge. Le type à électrode double possède une structure dans laquelle les luminophores sont frappés directement par des ions. On peut craindre que la durée de vie des luminophores en soit raccourcie. Pour éviter cet inconvénient, le PDP en couleur adopte généralement une structure à électrode triple utilisant la décharge en surface. De plus, le type à électrode triple se classe en un sous-type dans lequel les troisièmes électrodes sont formées sur un substrat sur lequel sont montées les première et deuxièmes électrodes responsables de la décharge d'entretien, et un sous-type dans lequel les troisièmes électrodes sont montées sur un autre substrat, disposé en regard du substrat contenant les première

et deuxièmes électrodes. De plus, le sous-type dans lequel les trois genres d'élec-

trodes sont formés sur le même substrat se décompose en un type dans lequel les

troisièmes électrodes sont placées sur les deux genres d'électrodes qui sont res-

ponsables de la décharge d'entretien, et un autre type dans lequel les troisièmes électrodes sont placées sous les deux genres d'électrodes susdits. De plus, la lumière visible émanant d'un luminophore peut être observée sous la forme d'une lumière transmise par le luminophore (type transparent) ou peut être observée sous

la forme d'une lumière réfléchie par le luminophore (type réfléchissant). Le cou-

plage spatial d'une cellule devant être déchargée avec une cellule adjacente est déconnecté au moyen d'une nervure ou d'une barrière. La nervure ou la barrière peut être formée sur les quatre côtés afin d'entourer une cellule de décharge et isoler parfaitement la cellule. Selon une autre possibilité, la nervure ou la barrière peut être formée sur un seul côté, et le couplage de la cellule en direction de tout autre côté est déconnecté par optimisation de l'intervalle entre la cellule et une

autre cellule.

L'invention s'applique à n'importe quel type de panneau d'affichage par plasma (PDP), mais elle s'applique de manière spécialement efficace au type à électrode triple, dans lequel le problème d'un affichage imparfait dû à la décharge

résiduelle est susceptible de se produire. Ici, on va présenter la description en

prenant l'exemple d'un panneau du type réfléchissant dans lequel les troisièmes électrodes sont formées sur un substrat situé en regard du substrat contenant les électrodes responsables de la décharge d'entretien, chaque barrière n'est formée que dans une direction verticale (c'est-à-dire que chaque barrière est perpendiculaire à une première électrode et une deuxième électrode et est parallèle aux troisièmes électrodes), et une partie de chaque électrode d'entretien est formée

d'une électrode transparente.

Sur la vue en plan simplifiée de la figure 1, est représenté un PDP à décharge en surface à triple électrode de type connu. La figure 2 est une vue en coupe simplifiée (suivant la direction verticale) d'une cellule du panneau de la figure 1. La figure 3 est une vue en coupe simplifiée montrant la cellule suivant une direction horizontale. Sur les dessins auxquels on se reportera ci-après, des composants fonctionnels identiques sont désignés par des mêmes numéros de référence. Un panneau est constitué de deux substrats de verre 21 et 28. Le premier substrat 21 possède une première électrode (électrode X) 12 faisant fonction des électrodes d'entretien parallèles et des deuxièmes électrodes (électrodes Y) 13. Ces électrodes sont formées au moyen d'électrodes transparentes 22a et 22b et d'électrodes de bus 23a et 23b. L'électrode transparente a pour rôle de transmettre la lumière réfléchie à partir d'un luminophore et est donc formée au moyen d'une ITO (membrane conductrice transparente principalement constituée d'oxyde d'indium), ou d'un moyen analogue. L'électrode de bus doit être formée de manière à présenter une faible résistance afin d'empêcher que la tension ne chute du fait de la résistance électrique, et elle est donc faite en chrome (Cr) ou en cuivre (Cu). De plus, les électrodes sont recouvertes par une couche diélectrique (verre) 24. Une membrane d'oxyde de magnésium (MgO) 25 fait fonction de membrane protectrice du côté de la décharge. Des troisièmes électrodes (électrodes d'adressage) 13 sont formées sur le deuxième substrat 28, en regard du premier substrat de verre 21 de façon que les troisièmes électrodes soient perpendiculaires aux électrodes d'entretien. Une barrière 14 est formée entre les électrodes de chaque paire d'électrodes d'adressage. Un luminophore 27 couvrant chaque électrode d'adressage et ayant pour caractéristique d'émettre une lueur

rouge, verte ou bleue est formé entre les barrières 14 de chaque paire de barrières.

Les deux substrats de verre sont assemblés de façon que les arrêtes des barrières 14 viennent en contact avec la surface de MgO 25. Les espaces définis par les

luminophores 27 et la surface de MgO 25 sont des espaces de décharge 26.

La figure 4 est un schéma fonctionnel simplifié montrant des circuits périphériques destinés à exciter le PDP représenté sur les figures 1 à 3.Les électrodes d'adressage 13-1, 13-2, etc., sont connectées distinctement à un dispositif 105 d'excitation d'adressage. Le dispositif d'excitation d'adressage 105

applique une impulsion d'adressage pendant la décharge d'adressage. Les élec-

trodes Y, soit YI, Y2, etc., sont connectées à un dispositif 102 d'excitation de balayage Y. Le dispositif 102 d'excitation de balayage Y est connecté à un circuit 103 générateur d'impulsion d'entretien. Pendant la décharge d'adressage, une impulsion est produite par le dispositif 102 d'excitation de balayage Y, et une

impulsion d'entretien, ou autre, est produite par le circuit 103 générateur d'impul-

sion d'entretien Y. L'impulsion produite est ensuite appliquée aux électrodes Y via

le dispositif 102 de balayage Y. L'électrode X 12 est connectée en commun sui-

vant toutes les lignes d'affichage du panneau. Un circuit 104 générateur d'impul-

sion d'entretien X produit une impulsion d'écriture, une impulsion d'entretien, etc. Ill Le circuit 104a générateur d'impulsion d'entretien X est connecté à un circuit 104b générateur d'impulsion d'écriture. Une impulsion de décharge d'entretien est produite par le circuit 104a générateur d'impulsion d'entretien X. Une impulsion

d'écriture, utilisée pour le repositionnement, est produite par le circuit 104b géné-

rateur d'impulsion d'écriture et est appliquée à l'électrode Y via le circuit 104a générateur d'impulsion d'entretien X. Ces dispositifs d'excitation sont commandés par une unité de commande 106. L'unité de commande est commandée par des signaux de synchronisation (VSYNC, HSYNC, et CLOCK) et un signal de données d'affichage (DATA) qui sont appliqués au dispositif d'affichage depuis

l'extérieur.

La figure 5 est un diagramme de formes d'onde montrant un procédé connu d'excitation du PDP des figures I à 3 à l'aide des circuits de la figure 4. La figure 5 montre des ondes d'excitation appliquées pendant une soustrame selon un système connu appelé "système d'adressage d'écriture du type à séparation adressage/décharge d'entretien". Dans cet exemple, une sous-trame se divise en une période de repositionnement, une période d'adressage et une période de décharge d'entretien. Pendant la période de repositionnement, tout d'abord, toutes les électrodes Y sont excitées de façon à être mises à 0 V. Au même moment, une impulsion d'écriture sur tout l'écran, d'une tension Vs + Vw (d'environ 330 V) produite par le circuit 104b générateur d'impulsion d'écriture est appliquée à l'électrode X. Toutes les cellules constituant toutes les lignes d'affichage sont déchargées, indépendamment de leur état d'affichage antérieur. A ce moment, le potentiel présent sur l'électrode d'adressage est d'environ 100 V (Vaw). Après cela, les potentiels présents sur l'électrode X et les électrodes d'adressage sont abaissés jusqu'à 0 V. Les tensions des charges de paroi elles-mêmes, dans toutes les cellules, dépassent une tension de début de décharge, de sorte que la décharge commence. La décharge produit une auto-neutralisation, puis cesse. C'est ce que l'on appelle une décharge d'auto-effacement. La décharge d'auto- effacement ramène les états de toutes les cellules du panneau dans un état homogène, sans charge de paroi. La période de repositionnement a pour effet de mettre toutes les cellules dans le même état, quel que soit l'état d'émission de lueur qui prévalait pendant la sous-trame précédente. Le repositionnement s'effectue en vue de

réaliser de manière stable la décharge d'adressage suivante (écriture).

Ensuite, pendant la période d'adressage, une décharge d'adressage est effectuée suivant l'ordre séquentiel des lignes de manière à allumer ou éteindre les cellules en fonction des données d'affichage. Tout d'abord, une impulsion de balayage d'un niveau -VY (d'environ -150 V) est appliquée aux électrodes X. Dans le même temps, une impulsion d'adressage, de tension Va (environ 50 V), est appliquée sélectivement aux électrodes d'adressage pour préciser les cellules qui seront autorisées à émettre une lueur. Une décharge a lieu entre chaque paire des cellules d'adressage et une électrode Y, spécifiant les cellules qui seront autorisées à émettre une lueur. Cette décharge fait fonction d'amorçage et amène l'électrode X (tension Vx = 50 V) et l'électrode Y à présenter une décharge. Par conséquent, une quantité de charges de paroi, permettant la décharge d'entretien, s'accumule

sur la surface de MgO placée sur les électrodes.

Après cela, la même opération a lieu sur d'autres lignes d'affichage. De

nouvelles données d'affichage sont ensuite écrites sur toutes les lignes d'affichage.

Après cela, lorsqu'une période de décharge d'entretien commence, une impulsion d'entretien, de tension Vs (environ 180 V), est appliquée en alternance

aux électrodes Y et à l'électrode X. La décharge d'entretien est ensuite exécutée.

L'affichage d'une image correspondant à une sous-trame a lieu. A ce moment, une tension Vaw d'environ 100 V est appliquée aux électrodes d'adressage afin d'empêcher qu'une décharge ne se produise entre les électrodes d'adressage et l'électrode X ou les électrodes Y. Dans le "système d'adressage d'écriture du type à séparation adressage/ décharge d'entretien", la luminosité de l'affichage est déterminée par la longueur

d'une période de décharge d'entretien, à savoir le nombre d'impulsions d'entretien.

Dans un dispositif d'affichage à PDP, un écran s'affiche pendant une trame. Une trame est subdivisée en plusieurs sous-trames, qui sont pondérées de manière différente de façon à présenter des longueurs différentes. Des bits d'un train de données binaires constituant des données d'échelle de gris sont affichés pendant des sous-trames auxquelles des poids correspondant ont été appliqués, de

manière à réaliser un affichage en échelle de gris. Plus particulièrement, un pro-

cédé d'affichage utilisé pour un affichage en échelle de gris à 256 niveaux est présenté à titre d'exemple d'affichage en échelle de gris à plusieurs niveaux, sur la

figure 6. Dans cet exemple, une trame est divisée en huit sous-trames SF0 à SF7.

Les périodes de repositionnement et les périodes d'adressage comprises dans ces sous-trames SF0 à SF7 ont les mêmes longueurs. Les longueurs des périodes de décharge d'entretien sont dans le rapport 1:2:4:8:16:32:64:128. La différence de luminance entre les 256 niveaux de l'échelle de gris, allant du niveau 0 au niveau 255, peut être affichée par sélection des sous-trames pendant lesquelles chaque

cellule est autorisée à émettre une lueur.

Jusqu'ici, on a présenté une vue abrégée d'un dispositif général d'affi-

chage à PDP. Ce type de dispositif d'affichage à PDP emploie ordinairement un

micro-ordinateur pour effectuer les opérations de commande susdites. A la fer-

meture de l'interrupteur d'alimentation électrique, le micro-ordinateur effectue une initialisation, de la même manière qu'un micro-ordinateur ordinaire. Tout d'abord, un auto-effacement accompagné par l'application d'une impulsion d'écriture portant sur tout l'écran et d'une décharge d'entretien est exécuté sur plusieurs cycles. Après cela, la répétition du cycle normal repositionnement, adressage et décharge d'entretien, comme représenté sur la figure 5, commence. De plus, une

alimentation électrique importante sous une tension plus élevée que celle néces-

saire pour des circuits logiques comportant un micro-ordinateur est nécessaire pour exciter un PDP. L'alimentation électrique du PDP et l'alimentation électrique du circuit logique sont installées de façon séparée. Un condensateur de grande capacité, qui supporte une tension élevée, est utilisé pour stabiliser l'alimentation

électrique du PDP. En raison de cette structure, lorsque le commutateur d'alimen-

tation électrique se ferme, la tension relative à l'alimentation électrique du PDP descend plus lentement que la tension de l'alimentation électrique du circuit logique. Lorsque la tension de l'alimentation électrique du circuit logique atteint le niveau qui invalide le fonctionnement des circuits, la délivrance de signaux de commande cesse. Le PDP s'arrête dans l'état immédiatement précédent. En d'autres termes, l'état dans lequel le PDP s'arrête est déterminé en fonction du déroulement dans le temps de l'arrêt de l'alimentation électrique. Rien de

particulier n'est fait pour définir cet état d'arrêt.

Comme ci-dessus mentionné, rien n'est fait pour singulariser l'état

d'arrêt du PDP. Par conséquent, les états des cellules du PDP ou, plus spéciale-

ment, les états des charges de paroi varient en fonction du fait que l'état qui a précédé immédiatement l'arrêt est une période de repositionnement, une période

d'adressage ou une période de décharge d'entretien.

Les figures 7A à 7C sont des schémas servant à expliquer la distribu-

tion de charges de paroi dans l'état de fonctionnement atteint lorsqu'un PDP

s'arrête, ainsi que le problème qui s'ensuit.

La figure 7A montre un état dans lequel le PDP arrive à un arrêt au cours d'une période de repositionnement pendant laquelle une impulsion d'écriture

sur tout l'écran est appliquée ou immédiatement après la fin de la période de repo-

sitionnement. Dans cet état, puisqu'une impulsion d'écriture sur tout l'écran a été

appliquée, aucune charge ne s'est accumulée sur les électrodes d'adressage, l'élec-

trode X et les électrodes Y. La figure 7B montre un état dans lequel le PDP arrive à un arrêt au cours d'une période d'adressage ou immédiatement après la fin de la période d'adressage. Dans cet état, comme représenté, des charges positives restent sur la surface de la membrane diélectrique située au-dessus des électrodes Y, et des charges négatives restent sur la surface de la membrane diélectrique se trouvant sur les électrodes d'adressage et l'électrode X. Ces charges résiduelles restent jusqu'à ce qu'une certaine sorte d'effacement soit exécuté. Lorsque l'état d'arrêt dure pendant un cours laps de temps, puisque les cellules possèdent du gaz ionisé du fait de la décharge et sont retenues dans des états analogues à ceux atteints après la fin de la décharge d'entretien, dès qu'une impulsion d'écriture sur tout l'écran est appliquée, la décharge commence. Ensuite. les opérations normales

peuvent être effectuées.

Toutefois, lorsque le PDP reste sans être modifié dans l'état représenté

sur la figure 7B pendant un laps de temps prolongé, le gaz contenu dans les cel-

lules se neutralise par une re-liaison avec les charges de paroi. Les charges néga-

tives et positives restent sur l'électrode X et les électrodes Y. Comme représenté sur la figure 7C, si l'on suppose que la tension induite par les charges résiduelles se trouvant sur l'électrode X et les électrodes Y dans l'état ci-dessus indiqué sont respectivement de - 50 V et + 50 V, lorsque le repositionnement est exécuté de façon qu'une impulsion d'écriture sur tout l'écran de 350 V soit appliquée à l'électrode X et que les électrodes Y soient maintenues à 0 V, la tension réellement appliquée entre l'électrode X et les électrodes Y est de 250 V, du fait des charges résiduelles. Dans ces conditions, apparaît un problème selon lequel la décharge d'écriture sur tout l'écran n'est pas effectuée et l'état effacé n'est pas atteint. De plus, puisque la décharge se produisant pendant une période d'adressage varie en fonction des données d'affichage, les états des charges résiduelles diffèrent d'une cellule à une autre. Ceci amène un problème d'inhomogénéité, selon lequel l'état effacé diffère d'une cellule à une autre. Lorsque l'effacement n'est pas réalisé pendant une période de repositionnement, la décharge ne s'effectue pas normalement pendant la période d'adressage et la période de décharge d'entretien qui lui font suite. Les données d'affichage antérieures apparaissent jusqu'à ce qu'un effacement soit réalisé par l'exécution d'une écriture sur tout l'écran au cours d'une

période de repositionnement faisant suite à la période de décharge d'entretien.

Lorsque les données d'affichage antérieures apparaissent, il se produit un

problème en ce que l'observateur du PDP éprouve une sensation particulière.

Même si des charges subsistent au moment d'un arrêt, la décharge

visée par l'effacement sur tout l'écran peut être réalisée de manière fiable par élé-

vation de la tension de l'impulsion d'écriture sur tout l'écran. Dans ce but, il faut

améliorer la capacité du circuit d'excitation et de la structure des cellules à suppor-

ter les tensions élevées. Ceci entraîne un problème du fait que l'échelle du circuit

augmente. Le premier mode de l'invention tente de résoudre ce genre de problème.

La figure 8 est un schéma montrant la configuration générale d'un

dispositif d'affichage à PDP selon le premier mode de réalisation de l'invention.

Comme cela apparaît clairement lorsqu'on compare les figures 8 et 4, les différences par rapport au dispositif d'affichage connu portent sur le point qu'un convertisseur courant continu/courant continu 121, comportant un circuit de détection de tension 120 a été installé et sur le point que l'unité de commande 106 reçoit une instruction supplémentaire qui lui est donnée en réponse au signal de détection envoyé par le circuit de détection de tension 120. Par conséquent, ici, on

va décrire les différences par rapport au dispositif d'affichage connu. La descrip-

tion des composants identiques à ceux du dispositif d'affichage connu sera omise

ou sera brève.

La figure 9 est un schéma montrant la configuration de l'unité de

commande 106.

Comme on peut le voir sur la figure 9, le bloc de commande de don-

nées d'affichage 107 est composé d'une mémoire de trame 108 et d'un circuit 131 de commande de données. Un bloc 109 de commande d'excitation de panneau (bloc de commande d'excitation de balayage 110) est constitué par un circuit de commande de balayage 132 et un microrégisseur (MCU) 133. Le bloc 107 de

commande de données d'affichage présente la même structure que celui du dis-

positif d'affichage connu. En synchronisme avec des signaux de synchronisation VSYNC et HSYNC et un signal d'horloge CLOCK, qui sont fournis via le bloc de commande d'excitation de panneau 109, un signal de données d'affichage DATA

fourni depuis l'extérieur est stocké temporairement dans la mémoire de trame 108.

Au cours de la trame suivante, les données stockées dans la mémoire de trame 108 sont fournies au dispositif d'excitation d'adressage 105 en synchronisme avec un signal de début qui est fourni par le bloc 109 de commande d'excitation de panneau et qui indique le début d'une période d'adressage à l'intérieur de chaque sous-trame. De plus, au cours d'une période de repositionnement et d'une période de décharge d'entretien, toutes les électrodes d'adressage sont maintenues à un potentiel donné Vaw (environ 100 V). Le circuit 132 de commande de balayage possède le circuit représenté sur la figure 10 et est commandé par le

microrégisseur 133.

Dans le circuit représenté sur la figure 10, les ondes d'impulsions devant être appliquées à l'électrode X et aux électrodes Y pendant des périodes de fonctionnement respectives sont stockées dans une ROM d'ondes (51). Les ondes

sont lues dans l'ordre de façon à produire des ondes pendant les périodes de fonc-

tionnement. Seule la plus petite unité d'une onde d'impulsions devant être appli-

quée au cours de chaque période de fonctionnement est stockée dans la ROM

d'ondes 51. Lorsqu'une même composante de l'onde se répète, par exemple pen-

dant une période d'adressage ou une période de décharge d'entretien, un signal d'adressage utilisé pour appliquer en boucle les données correspondantes de la plus petite unité contenues dans la ROM d'ondes 51 est délivré par un compteur d'adressage 52. Ainsi, une onde voulue est produite. Plus spécialement, lorsque le

signal Vc (effacement de Vsync) est appliqué en entrée, chaque bloc est reposi-

tionné et le compteur d'adressage 52 est activé. Dans ces conditions, tout d'abord les données correspondant à une onde d'impulsions devant être appliquée pendant une période de repositionnement sont lues. Lorsqu'une adresse à laquelle sont stockées des données correspondant à une onde d'impulsions devant être appliquée pendant une période d'adressage est indiquée, des données correspondant à une

onde d'impulsions de décalage devant être appliquée pendant une période d'adres-

sage sont délivrées par la ROM d'ondes 51. A ce moment, la première adresse est

verrouillée par un circuit 50 de verrouillage d'adresse. Lorsqu'une adresse conte-

nant la donnée correspondante de la fin de la plus petite unité est indiquée, la pre-

mière adresse verrouillée est alors chargée dans le compteur d'adressage 52. Cette opération se répète. L'opération se poursuit jusqu'à ce que la valeur de comptage fournie par un compteur 57 s'accorde avec la fréquence de répétition de la plus petite unité de l'onde d'impulsions devant être appliquée pendant une période d'adressage qui a été maintenue et est délivrée par un registre 60, et la charge du

signal de sortie du circuit de verrouillage d'adresse 50 dans le compteur d'adres-

sage 52 est empêchée par un signal de sortie venant d'un comparateur 58. Par conséquent, le nombre voulu d'impulsions de décalage est produit pendant une

période d'adressage.

Lorsque le chargement est empêché, le compteur d'adressage 52

abandonne le cycle de production d'une impulsion relative à une période d'adres-

sage et commence le cycle de production d'une impulsion relative à une période de décharge d'entretien. A ce moment, le compteur 57 est repositionné par un signal envoyé par une ROM 53 de commande de compteur d'adressage. Le registre 60 commute de façon à délivrer une fréquence de répétition de la plus petite unité d'onde d'impulsions devant être appliquée pendant une période de décharge d'entretien. Par conséquent, une opération analogue à celle devant être effectuée pendant une période d'adressage est exécutée, et l'onde d'impulsions à appliquer

pendant une période de décharge d'entretien se répète à une fréquence voulue.

Après qu'une onde d'impulsions voulue a été répétée pendant la période de décharge d'entretien, si la valeur de comptage fournie par le compteur 57 s'accorde avec la fréquence de répétition de la plus petite unité d'une onde

d'impulsions à appliquer pendant une période de décharge d'entretien, le charge-

ment du signal de sortie du circuit de verrouillage d'adresse 50 dans le compteur d'adressage 52 est empêché par le signal de sortie du comparateur 58. Lorsque la valeur d'adressage indiquée par le compteur d'adressage 52 s'est incrémentée en conséquence, un repositionnement est immédiatement exécuté par la ROM 53 de commande de compteur d'adressage. Le fonctionnement recommence ensuite à une adresse contenant des données qui correspondent à une impulsion devant être produite pendant la première période de repositionnement. A ce moment, le comp- teur 57 est repositionné par un signal envoyé par la ROM 53 de commande de compteur d'adresse, et le registre 60 est également repositionné de façon à délivrer

la première valeur.

Le microrégisseur 133 peut faire accès au compteur d'adressage 52, à la ROM 53 de commande de compteur d'adressage et au compteur 57 et peut déterminer leur état, bien que ceci ne soit pas illustré. Le microrégisseur 133 peut charger une valeur donnée dans le compteur. De plus, le microrégisseur 133 peut

faire accès au registre 60 et positionner une valeur donnée dans le registre 60.

Lorsqu'une interruption est produite par le circuit de détection de tension 120, le

microrégisseur 133 fait immédiatement accès aux unités ci-dessus afin de con-

trôler leur état, et il détecte donc, à tout moment, la période courante d'excitation.

Le microrégisseur 133 exécute le traitement de coupure, qui sera décrit ci-après, en fonction des états détectés. Par exemple, une adresse de donnée est chargée dans le compteur d'adressage 52. Le positionnement est effectué de façon que les données correspondant à une onde d'impulsions que l'on utilise pour le traitement de coupure et qui est utilisée séparément dans la ROM d'onde 51 peuvent être lues, et de façon que, lorsque la lecture des données correspondant à une impulsion utilisée pour le traitement de coupure a été effectuée, la ROM 53 de commande de compteur d'adressage arrête le fonctionnement du compteur

d'adressage 52.

On aura noté que le compteur d'adressage 52 reçoit un signal d'horloge

CLK de 6 Mliz.

La figure 11 montre la configuration du circuit de détection de tension représenté sur la figure 8. Des premier et deuxième détecteurs de tension 122 et 123 ont des niveaux de seuil différents l'un de l'autre et possèdent le même circuit

que celui représenté sur la figure 12.

Le détecteur de tension que l'on peut voir sur la figure 12 est un com-

parateur qui présente une certaine hystérésis par rapport à la tension de détection.

Lorsqu'une tension d'entrée Vin devient égale ou supérieure à une tension donnée Vs + Vhis, un signal de sortie /RESET passe au niveau haut. Ceci fait commencer la détection. Lorsque la tension Vin devient inférieure à la tension Vs, le signal

/RESET passe au niveau haut.

Le circuit de détection de tension représenté sur la figure 11 comporte deux détecteurs de tension ayant chacun le circuit décrit en liaison avec la figure 12. Dans le premier détecteur de tension 122, lorsque la tension d'entrée Vin devient égale ou inférieure à une valeur Vthl, un signal de sortie /RESETI effectue une transition du niveau haut vers le niveau bas. Dans le deuxième circuit

de détection de tension 123, lorsque la tension d'entrée Vin devient égale ou infé-

rieure à une valeur Vth2, un signal de sortie /RESET2 effectue une transition du niveau haut vers le niveau bas. Ici, les valeurs Vthl et Vth2 sont dans la relation Vthl > Vth2. Lorsqu'une chute de tension se produit, un signal de détection est délivré avec un niveau de tension différent et est appliqué à l'entrée du bloc 109 de

commande d'excitation de panneau.

Dans le bloc 109 de commande d'excitation de panneau, une interrup-

tion a lieu sur le flanc terminal du signal de sortie /RESETI. Une période courante

d'excitation est alors identifiée, et la commande est aussitôt transmise au traite-

ment de coupure. Lorsque le signal de sortie /RESET2 effectue une transition du

niveau haut vers le niveau bas, toutes les opérations s'arrêtent.

La figure 13 est un diagramme montrant la séquence d'opérations qui vont se suivre dans le cas d'une coupure d'alimentation électrique, selon ce mode de réalisation. Comme précédemment décrit, un condensateur de grande capacité

est compris dans l'alimentation électrique de haute tension d'excitation du PDP.

Pour cette raison, et pour d'autres raisons, lorsque la coupure d'alimentation élec-

trique se produit, du fait que l'alimentation en courant alternatif a été arrêtée depuis l'extérieur, la tension relative à l'alimentation électrique de circuits logiques commence à diminuer, mais la tension relative à l'alimentation électrique de haute tension de l'excitation du PDP ne diminue pas immédiatement. Dans ce mode de réalisation, une chute de la tension Vcc intervenant dans l'alimentation électrique

des circuits logiques est toujours contrôlée par le circuit de détection de tension.

Lorsque la tension de l'alimentation électrique des circuits logiques commence de diminuer et devient égale ou inférieure à la valeur Vthl, un signal /RESETI est appliqué à l'entrée du bloc de commande d'excitation de panneau 109. Une demande d'interruption (IRQI) est produite sur le flanc postérieur du signal /RESET I. Le traitement de coupure est exécuté immédiatement. Après cela, lorsque la tension Vcc existant dans l'alimentation électrique du circuit logique devient égale ou inférieure à la valeur Vth2, un signal /RESET2 est appliqué en

entrée. Toutes les opérations s'arrêtent.

* Le traitement de coupure est disponible en diverses séquences. La plus simple est celle o, après que le signal /RESET1 a été appliqué en entrée, des données d'affichage ne provoquant pas de décharge sont sélectionnées sur une base fixe de façon que les cellules puissent être positionnées en fonction de données d'affichage introduites depuis l'extérieur. Comme ci-dessus mentionné, puisque la tension présente dans l'alimentation électrique de haute tension d'excitation du PDP diminue plus lentement que celle de l'alimentation électrique des circuits logiques, un repositionnement, un adressage et une décharge d'entretien sont exécutés successivement. Tout ce qui est décrit est constitué de données ne provoquant pas de décharge. Un état dépourvu de charges de paroi qui est atteint après que l'écriture sur tout l'écran a été effectuée par exécution du

repositionnement est entretenu.

I10 Un autre traitement de coupure est le suivant: à chaque fois que

l'opération est en cours au moment de l'introduction d'un signal /RESET1, l'opéra-

tion et le repositionnement lui faisant suite sont exécutés; et, une fois le reposi-

tionnement achevé, le PDP s'arrête.

Les séquences ci-dessus indiquées du traitement de coupure ne posent aucun problème pour autant que la chute de tension de l'alimentation électrique de

haute tension d'excitation du PDP est plus lente que celle intervenant dans l'ali-

mentation électrique des circuits logiques. Lorsque la chute de tension ayant lieu dans l'alimentation électrique de haute tension d'excitation du PDP est plutôt rapide, un problème survient en ce que l'effacement ne peut pas être effectué. De

plus, lorsqu'il est demandé d'effectuer l'effacement aussi vite que possible, le trai-

tement de coupure est donc le suivant: les opérations en cours cessent immédia-

tement; et, si des charges de paroi se sont accumulées, une impulsion d'efface-

ment est appliquée de manière à mettre toutes les cellules dans un état homogène, dans lequel il n'y a aucune charge de paroi. La figure 14 est un organigramme qui

décrit cette séquences d'opérations.

Le circuit 120 de détection de tension détecte une chute de tension dans l'alimentation électrique des circuits logiques. Une interruption est produite du fait qu'une coupure d'alimentation électrique a été détectée; ainsi, un signal /RESETI devant être introduit dans le microrégisseur (MCU) 13 provoque une transition du niveau haut vers le niveau bas. Par conséquent, le microrégisseur 13 active un programme 500 de traitement de coupure. A l'étape 503, il est déterminé

si une période de repositionnement est en cours. Si une période de repositionne-

ment est en cours, la commande est transmise à l'étape 504. L'application d'une

impulsion d'écriture sur tout l'écran, qui est en cours, se poursuit jusqu'à la fin.

Après cela, le PDP arrête son fonctionnement. Si une période derepositionnement n'est pas en cours, il est détermniné, à l'étape 505, si une période d'adressage est en cours. Si une période d'adressage est en cours, la commande est transmise à l'étape 506. A l'étape 506, l'adressage cesse sous l'action d'une écriture sélective sur une ligne qui est en traitement. A l'étape 507, une décharge d'entretien est exécutée pendant un cycle. Cette opération vise à fixer les polarités des charges restantes et efface donc de manière plus fiable les charges accumulées. La commande est ensuite transmise à l'étape 508. S'il est déterminé, à l'étape 505, qu'aucune période d'adressage n'est en cours, c'est qu'une période de décharge d'entretien est en cours. La commande est donc directement passée à l'étape 508. A l'étape 508, une commande est exécutée demandant une écriture sur tout l'écran. Après cela, le

PDP cesse de fonctionner.

Les figures 15 à 17 sont des organigrammes concernant le traitement de coupure. La figure 15 montre le traitement qui doit être appliqué lorsqu'une période de repositionnement est en cours au moment de la transition du niveau haut au niveau bas du signal /RESET1. La figure 16 montre le traitement qui devrait être effectué lorsqu'une période d'adressage est en cours. La figure 17 montre le traitement qui devrait être effectué lorsqu'une période de décharge

d'entretien est en cours.

Lorsqu'une période de repositionnement est en cours au moment de la transition du niveau haut au niveau bas du signal /RESET1, comme représenté sur la figure 15, on termine l'application de l'impulsion d'écriture sur tout l'écran qui

est en cours à ce moment. Les opérations s'arrêtent alors.

Lorsqu'une période d'adressage est en cours au moment de la transition du niveau haut au niveau bas du signal /RESETI, on termine l'application d'une impulsion de décalage à une électrode Y, l'application d'un signal de données à une électrode d'adresse, et l'application d'une tension donnée à l'électrode X, qui sont en cours à ce moment. Ensuite, on annule l'application des impulsions. Après cela, on effectue la décharge d'entretien sur un cycle afin de stabiliser les charges résiduelles. Après cela, on applique une impulsion d'effacement ressemblant à une impulsion d'écriture sur tout l'écran, afin d'arrêter les opérations. Sur la figure 16, deux impulsions d'effacement, de polarités opposées, sont appliquées. Ceci vise à

effacer de manière fiable les charges de paroi ayant des polarités opposées.

Lorsqu'une période de décharge d'entretien est en cours au moment de la transition du niveau haut au niveau bas du signal /RESETI, aussitôt terminée l'application d'une impulsion de décharge d'entretien qui est en cours à ce moment, les applications suivantes d'impulsions sont annulées. Après cela, on applique une

impulsion d'effacement.

En effectuant la séquence précédente du traitement de coupure, on peut amener les états de toutes les cellules du PDP dans un état homogène, dans

lequel il ne reste aucune charge de paroi.

Dans l'exemple ci-dessus présenté, une décharge d'auto-effacement au cours de laquelle une impulsion de haute tension ressemblant à une impulsion

d'écriture sur tout l'écran est appliquée comme impulsion d'effacement est exécu-

tée. Selon une autre possibilité, on appliquera ledit effacement de courte durée ou bien un effacement de longue durée. Comme ci-dessus mentionné, selon le premier mode de réalisation de

l'invention, l'influence de l'état atteint au moment de l'arrêt sur l'activation ulté-

rieure est annulée. Le problème selon lequel des données d'affichage antérieures

apparaissent au moment de l'activation ne se produit plus.

Un PDP selon le premier mode de l'invention a été décrit. Pour pro-

duire un signal d'excitation dans ce type de PDP, on a adopté largement un circuit

dans lequel des données représentant un signal concernant une onde et sa com-

mande sont mémorisées dans une ROM en unités d'une période de base de pro-

duction d'onde et les données mémorisées dans la ROM sont lues consécutivement dans l'ordre, afin de produire une onde. Ce type de circuit n'est pas limité au PDP

et peut être adopté de manière plus large.

On va maintenant décrire un mode de réalisation selon le deuxième mode de l'invention, qui concerne un circuit générateur d'onde comportant la ROM.

Avant cela, on va d'abord brièvement décrire un circuit connu généra-

teur d'onde.

La figure 18 est un schéma fonctionnel montrant la configuration d'un

circuit de commande destiné à un dispositif connu d'affichage par plasma en cou-

leur. La figure 19 est un diagramme temporel montrant des exemples d'ondes d'excitation. La figure 20 est un schéma fonctionnel d'un circuit générateur d'onde

d'excitation. Un circuit générateur d'onde d'excitation pour dispositif connu d'affi-

chage par PDP en couleur va être décrit brièvement en liaison avec les figures 18 à 20. Comme on peut le voir sur la figure 18, un circuit de commande 70 comprend un moyen 71 de mise en oeuvre d'échelle de gris à plusieurs niveaux, une mémoire de trame 72, un circuit 73 générateur d'adresse d'écriture/lecture dans la mémoire de trame, un générateur d'impulsions 74, et un circuit 75 générateur

d'onde d'excitation.

La figure 19 montre des signaux produits par le circuit de commande 70. Un signal A, apparaissant à la position supérieure de la figure 19, est un signal qui doit être appliqué aux électrodes d'adressage par le dispositif 105 d'excitation d'adressage. Un signal X, en position intermédiaire, est un signal destiné à être appliqué à l'électrode X par le dispositif d'excitation X. Un signal Y, disposé en position inférieure, est un signal destiné à être appliqué aux électrodes Y par le dispositif 102 d'excitation de balayage Y. Sur la figure 19, un signal Va, qui est une composante du signal A à appliquer aux électrodes d'adressage et qui est appliqué pendant une période d'adressage, représente des données d'affichage. Les autres signaux sont produits par le circuit 75 générateur d'onde d'excitation. Au titre du circuit destiné à produire une onde, comme le circuit 75 générateur d'onde d'excitation, un circuit dans lequel des données représentant un signal concernant une onde et sa commande sont mémorisées dans une ROM en unités d'une période de base de génération d'onde et dans lequel les données mémorisées dans la ROM sont lues consécutivement dans l'ordre permettant de produire une onde, a été largement adopté. Lorsqu'une quantité voulue de données ne peut pas être acquise par une seule lecture, les données nécessaires pendant chaque période de base sont

séparées en plusieurs parties, puis sont stockées. La lecture est exécutée en plu-

sieurs fois, pendant chaque période de base, de façon que la quantité voulue de

données soit délivrée.

La demanderesse a décrit un circuit générateur d'onde d'excitation pour dispositif d'affichage à PDP dans le brevet japonais publié avant examen (Kokai) n 4-284491. La figure 20 montre un exemple de la configuration d'un

circuit générateur d'onde d'excitation 75 connu, qui est décrit dans ce brevet.

Comme représenté sur la figure 20, le circuit générateur d'onde d'excitation 75 connu comprend une ROM 651 d'onde d'excitation/signal de commande, un compteur 652 d'adressage de la ROM, un moyen 653 de mémorisation d'adresses, un moyen 655 de conversion de données de ROM, un moyen 654 de commande de génération d'onde d'excitation servant à délivrer un signal de commande au compteur 652 d'adressage de la ROM, au moyen 653 de mémorisation d'adresses,

et au moyen 655 de conversion de données de ROM.

Comme procédé d'excitation servant à permettre un affichage en échelle de gris dans un dispositif d'affichage à PDP, un procédé d'adressage multiple est généralement adopté. Selon le procédé d'adressage multiple, une trame d'affichage est divisée en plusieurs sous-trames; des périodes d'entretien (périodes de décharge d'entretien) comprises à l'intérieur des sous-trames qui déterminent une luminosité effective présentent le rapport 1:2:4:8:16: etc.; des données en échelle de gris sont affichées pendant les sous-trames, auxquelles des poids (coefficients de pondération) associés aux niveaux de l'échelle de gris sont appliqués; et, ainsi, l'affichage en échelle de gris est réalisé. Des données représentant une onde d'excitation devant être appliquées pendant une sous-trame et un signal de commande devant être délivré au moyen 654 de commande de génération d'onde d'excitation sont mémorisés dans' la ROM 651 d'onde d'excitation/signal de commande. La durée d'une période d'entretien est déterminée par la fréquence de répétition d'une composante répétitive de l'onde d'excitation, comme décrit ci-après. Ainsi qu'on peut le voir sur la figure 19, une sous-trame est subdivisée en une période de repositionnement, une période d'adressage et une période d'entretien. Si les données représentant une onde d'excitation et un signal de commande à appliquer pendant une sous-trame étaient toutes mémorisées, la ROM 651 d'onde d'excitation/signal de commande devrait avoir une grande capacité de stockage. Pour une composante de l'onde d'excitation qui présente des répétitions, on lit à répétition la même adresse afin de produire à répétition la même composante. En ce qui concerne les signaux d'excitation représentés sur la figure 19, les mêmes composantes sont répétées pendant une période d'adressage et une période d'entretien. Pour permettre la production des composantes, seules les données correspondant à la plus petite unité de la composante répétitive de l'onde d'excitation sont mémorisées. Une adresse de tête de la zone de la ROM 651 d'onde d'excitation/signal de commande dans laquelle les données correspondant à la plus petite unité de la composante répétitive de l'onde d'excitation, que délivre le compteur 652 d'adressage de ROM, est maintenue dans le moyen 653 de mémorisation d'adresse au début de la composante répétitive de l'onde d'excitation. Lorsque la ROM 651 d'onde d'excitation/signal de commande manipule des données d'une longueur de 8 bits, puisqu'une donnée de 8 bits ne suffit pas pour produire une onde d'excitation voulue, des groupes de données sont convertis en données de plus de 8 bits par le moyen 655 de conversion de données de ROM. Par exemple, lorsque des données de 32 bits représentant une onde d'excitation et son signal de commande et ayant une fréquence de 3 MHz sont nécessaires pour produire une onde d'excitation voulue, des groupes de données sont mémorisés sous la forme d'un plan d'affectation de mémoire représenté sur la figure 21 dans la ROM 651 d'onde d'excitation/signal de commande, qui traite des données de 8 bits de longueur. Des zones A, B, C et D sont ensuite lues dans cet ordre à une fréquence de 12 MHz. Le moyen 655 de conversion de données de ROM convertit quatre groupes de données lues en données de 32 bits ayant une fréquence de 3 MHz. Les données de ROM délivrées par le moyen 655 de conversion de données de ROM sont délivrées, au titre de signal de commande de dispositif d'excitation, à chacun des dispositifs que constituent le dispositif 2 d'excitation d'adressage, le dispositif 3

d'excitation X, le dispositif 4 d'excitation de balayage Y, et le dispositif 5 d'excita-

tion Y, à l'exception d'un signal de commande ADTT devant être fourni au circuit générateur d'adresses d'écriture/lecture de la mémoire de trame, lequel signal de

commande ADTT est appliqué à l'entrée du moyen 654 de commande de généra-

tion d'onde d'excitation. Chaque dispositif d'excitation est doté d'un circuit per-

mettant de produire un signal ayant une tension donnée qui doit être appliqué à des électrodes associées en réponse au signal de commande fourni. Des signaux tels

que ceux présentés sur la figure 19 sont ensuite produits pour exciter le panneau 1.

L'opération ci-dessus indiquée se répète autant de fois qu'il y a de sous-trames, de

sorte que l'affichage d'un écran est réalisé.

Dans les dispositifs d'affichage par PDP, il est nécessaire de comman-

der de manière plus précise l'excitation d'un panneau au moyen de dispositifs

d'excitation dans le but d'améliorer encore la qualité d'affichage et la durée d'uti-

lisation. Pour tenir compte de cette nécessité, il faut produire de manière plus pré-

cise une onde d'excitation devant être fournie aux dispositifs d'excitation. Toute-

fois, pour produire une onde d'excitation de manière plus précise, il faut augmen-

ter la capacité de la ROM 651 d'onde d'excitation/signal de commande, et il faut augmenter la quantité de données à lire dans la ROM 651 d'onde d'excitation/ signal de commande au cours de chaque période de base. Ceci signifie qu'il faut élever la vitesse de lecture des données dans la ROM 651 d'onde d'excitation/ signal de commande. Toutefois, si l'on tente d'élever la vitesse de lecture d'une

ROM, il faut faire appel à une ROM rapide. Ceci pose un problème d'augmen-

tation de coût pour cette ROM. Dans les dispositifs d'affichage par PDP, on ne

peut donc pas obtenir facilement une onde d'excitation plus précise.

Ce problème n'est pas limité à un circuit générateur d'onde devant être employé dans des dispositifs d'affichage par PDP, mais on l'observe également

dans un circuit générateur d'onde à utiliser dans n'importe quel autre but. Ce pro-

blème se pose de façon commune aux situations dans lesquelles il faut produire de nombreuses ondes et o il faut produire une onde précise. Le deuxième mode de

l'invention vise à résoudre ce genre de problème.

La figure 22 est un schéma qui présente les principes et la configura-

tion du deuxième mode de l'invention.

Comme on peut le voir sur la figure 22, un circuit générateur d'onde selon l'invention comprend une ROM d'onde/signal de commande 71 servant à stocker des données de ROM concernant une onde et sa production, un moyen 72 de lecture de données de ROM servant à lire consécutivement les données de ROM dans la ROM 71 d'onde/signal de commande, et un moyen 73 de conversion de données de ROM servant à produire une onde de façon continue sur la base des données de ROM lues par le moyen 72 de lecture de données de ROM. La ROM d'onde/signal de commande 71 mémorise les données de ROM sous forme divisée en données de période de base (des données devant être stockées dans les zones A, B et C) qui varient à intervalles d'une période de base, et en données de période

longue (les données devant être stockées dans les zones D et E) qui varient à inter-

valles d'une période longue, valant plusieurs fois la période de base. Le moyen 72 de lecture de données de ROM lit les données de période de base et les données de période longue à intervalles des périodes associées. Le moyen 73 de conversion de données de ROM convertit les données de période de base et les données de période longue, qui sont lues par le moyen 72 de lecture de données de ROM, à

intervalles des périodes associées.

Les données de ROM qui concernent une onde et sa production com-

portent généralement, non seulement des données de période de base, mais aussi des données de période longue qui varient à intervalles d'une période plus longue que la période de base. Dans le passé, toutes les données comportant les données de période longue étaient stockées sous la forme de données de période de base, et

étaient lues à intervalles de la période de base, en vue de la production d'une onde.

Toutefois, les données de période longue ne doivent pas être stockées comme les données de période de base et être lues à intervalles de la période de base. Les données de période longue doivent simplement être stockées sous la forme de données devant être lues à intervalles d'une période longue coïncidant avec le cycle des données, et être lues à intervalles de la période longue. Dans un circuit générateur d'onde selon l'invention, les données de ROM sont divisées en données de période de base et en données de période longue, puis sont mémorisées. Les données de période de base et les données de période longue sont lues à intervalles des périodes qui coïncident avec les cycles des données, puis sont converties en une onde. Par conséquent, si l'on suppose que le rapport d'une période longue à une période de base est donné par X, la capacité de stockage nécessaire pour mémoriser des données de période longue vaut 1/X fois la capacité de stockage nécessaire pour stocker les données à intervalles d'une période de base. La période à intervalles de laquelle le moyen 72 de lecture de données de ROM lit des données de période longue est X fois plus longue que la période de lecture à intervalles de laquelle les données sont lues lorsqu'elles sont stockées sous fornme de données de période de base. La fréquence de lecture vaut l/X fois celle avec laquelle les données sont lues lorsqu'elles sont stockées sous la fonne de données de période de base. Par conséquent, on peut minimiser la capacité de stockage et la

vitesse de lecture de la ROM d'onde/signal de commande 71.

Sur la figure 22, les données de période de base ont une taille qui est trois fois supérieure à la longueur de données manipulée par la ROM d'onde/signal de commande 71 et sont mémorisées dans les zones A, B et C. Les données de période longue varient à intervalles d'une période qui est deux fois plus grande que

la période de base, présentent une taille qui est deux fois plus grande que la Ion-

gueur de données manipulée par la ROM d'onde/signal de commande 71, et sont mémorisées dans les zones D et E. En dehors de ces définitions, diverses autres définitions peuvent être envisagées. Par exemple, les données de base peuvent avoir une taille qui est deux fois plus grande que la longueur de données. Les données de période longue peuvent varier à intervalles d'une période qui est trois fois plus grande que la période de base, et présentent une taille qui est deux fois plus grande que la longueur de données. De plus, les données de longue période ne sont pas limitées à une seule sorte de données. Au contraire, il peut exister plusieurs sortes de données de période longue; ainsi, il peut exister deux sortes de données de période longue, à savoir des données dont le cycle est deux fois la période de base et d'autres dont le cycle est trois fois la période de base. Ici, on effectue la lecture le plus efficacement lorsque la fréquence avec laquelle le moyen 12 de lecture de données de ROM lit les données de ROM dans la ROM d'onde/signal de commande 71 pendant une période longue s'accorde avec la somme de la valeur que l'on obtient en multipliant par X la fréquence de lecture des données de période de base pendant une période de base et de la fréquence de lecture des données de période longue pendant la période longue. Dans tout autre cas, le moyen 72 de lecture de données de ROM peut

suspendre la lecture, c'est-à-dire réduire le nombre de données (les "éclaircir").

Les figures 23A, 23B et 24 sont des diagrammes servant à expliquer le fonctionnement du moyen 72 de lecture de données de ROM dans un circuit générateur d'onde selon l'invention, afin de lire des données de ROM dans la

ROM d'onde/signal de commande 71.

Sur les figures 23A et 23B, les données de période de base ne com-

portent que des données A ayant la même longueur que celles manipulées par la ROM d'onde/signal de commande 71 et qui sont mémorisées dans la zone A. Les données de période longue comportent des données B et C qui sont des données d'une période double, dont le cycle est deux fois plus long qu'une période de base, et qui sont deux fois plus grandes que les données manipulées par la ROM d'onde/signal de commande 71, et qui sont stockées dans les zones B et C. Sur la figure 23A, les données B et C sont en phase l'une avec l'autre. Sur la figure 23B, les données B et C sont mutuellement déphasées de la période de base. Ainsi, une période de base T constitue le cycle à intervalles duquel les données A sont délivrées. La période longue est donc exprimée par 2T. Le cycle à intervalles duquel le moyen 72 de lecture de données de ROM lit les données dans la ROM

d'onde/signal de commande 71 est exprimé par T/2.

Comme représenté sur la figure 23A, lorsque les données B et C sont mutuellement en phase, tout d'abord, le moyen 72 de lecture de données de ROM

lit les données An, Bn et Cn, dans cet ordre, et les délivre au moyen 73 de con-

version de données de ROM. Lorsque les trois types de données ont été recueillis, le moyen 73 de conversion de données de ROM les délivre en parallèle. Le moyen 73 de conversion de données de ROM a donc besoin d'un registre pour maintenir les données d'entrée. En particulier, lorsque la longueur des données manipulées par la ROM d'onde/signal de commande 71 est de 8 bits, le moyen 73 de conversion de données de ROM convertit trois groupes de données de 8 bits en données de 24 bits et délivre des données de 24 bits. Le moyen de lecture de données de ROM 72 lit ensuite les données An+l suivantes et les délivre au moyen de conversion de données de ROM 73. A cet instant, seul un temps T/2 s'est écoulé depuis la délivrance de la donnée An. Le moyen de conversion de données de ROM 73 maintient les données An+l pendant un autre temps T/2, puis délivre la donnée An+l à la place de la donnée An. Pendant ce temps, les données Bn et Cn continuent d'être délivrées telles quelles sont. Tandis que le moyen de conversion de données de ROM 73 maintient les données An+l, le moyen de lecture de données de ROM 72 délivre les données An+2 suivantes. Dans ce but, il faut que le moyen de conversion de données de ROM 73 comporte un registre de maintien à deux étages permettant de maintenir les données A de façon que le moyen de conversion de données de ROM 73 puisse recevoir les données An+2

suivantes tout en maintenant les données An+ l.

Après délivrance des données An+l au moyen de conversion de données ROM 73, le moyen de lecture de données ROM 72 répète l'opération précédente de façon à délivrer les données An+2, Bn+2, Cn+2 et An+3. En d'autres termnes, le moyen de lecture de données de ROM 72 fait accès aux zones A, B, C et A de la ROM d'onde/signal de commande 71, dans cet ordre, et répète la lecture de données consécutives. Le temps nécessaire pour lire les données des zones A, B et C est 3T/2, et le temps nécessaire pour lire les données dans la zone A suivante est T/2. Le temps arrive jusqu'au temps 2T. En résumé, au cours d'une période 2T, qui est deux fois plus longue que la période de base, la lecture de la zone A est effectuée deux fois et la lecture dans chacune des zones B et C est

effectuée une fois.

Comme on peut le voir sur la figure 23B, lorsque les données B et C sont mutuellement déphasées, il est fait accès aux zones A, B, A et C de la ROM

d'onde/signal de commande 71, dans cet ordre, pour lire les données consécuti-

vement. Sur la figure 24, les données de période de base ne comportent que les données A. Les données de période longue sont des données de période triple, dont le cycle est trois fois plus long que la période de base, et possèdent une taille qui est trois fois plus grande que la longueur des données manipulées par la ROM d'onde/signal de commande 71. Les données de période longue comprennent les données B, C et D. Dans ce cas, le cycle à intervalles duquel le moyen de lecture de données de ROM 72 lit les données dans la ROM d'onde/signal de commande

71 a une durée T/2. Les données A doivent être maintenues par le moyen de con-

version de données de ROM 73 pendant une durée de 2T au plus. Le moyen de conversion de données de ROM 73 doit donc comporter un registre de maintien à trois étages pour maintenir les données A. Comme décrit en liaison avec la figure 20, pour produire une même composante d'onde, une partie des données de ROM stockées dans la ROM d'onde/ signal de commande 71 est lue de manière répétée. L'invention peut être appliquée à un circuit générateur d'onde servant à lire à répétition une partie des

données de ROM de façon à produire la même composante d'onde.

Dans ce type de circuit générateur d'onde, la ROM d'onde/signal de

commande 71 stocke une partie de données de ROM correspondant à une com-

posante répétitive d'une onde, que l'on peut produire en lisant à répétition les mêmes données, en même temps que des données indiquant le début et la fin de la composante répétitive et des données représentant la fréquence de répétition. Le moyen de lecture de données de ROM 72 identifie les données indiquant le début et la fin de la composante répétitive et les données représentant la fréquence de répétition, et il répète la lecture de la partie des données de ROM correspondant à

la composante répétitive, avec la fréquence de répétition.

Dans ce cas, si la composante répétitive est en phase avec les données de période longue, la partie répétitive correspondante des données de ROM est simplement lue de manière répétée. Il n'y a aucun problème. Toutefois, lorsque la composante répétitive n'est pas en phase avec les données de période longue, un

problème se pose, o, lorsque toutes les données de ROM qui doivent être déli-

vrées sont lues au début de la composante répétitive, la délivrance n'est pas effec-

tuée dans le temps, ou bien le cycle de lecture des données de ROM prend du retard. La figure 25 est un diagramme servant à expliquer la nécessité de

changer la lecture en fonction de la relation de phase entre une composante répé-

titive et des données de période longue.

On suppose que les données de ROM sont lues et converties dans les conditions indiquées en liaison avec la figure 23A et que l'onde WA est l'onde produite dont le cycle est la période de base tandis que l'onde WB est l'onde

produire dont le cycle est une période double. Les phases d'une composante répé-

titive et de l'onde WB, dont le cycle est la période double, peuvent avoir, comme

représenté sur la figure 25, une relation (1) telle que le début et la fin de la com-

posante répétitive sont en phase avec l'onde WB, une relation (2) telle que le début de la composante répétitive est en phase avec l'onde WB tandis que sa fin n'est pas

en phase avec elle, une relation (3) selon laquelle le début de la composante répé-

titive n'est pas en phase avec l'onde WB tandis que sa fin est en phase avec elle, ou bien une relation (4) telle que le début et la fin de la composante répétitive ne sont

pas en phase avec l'onde WB.

Les lignes en trait continu indiquent les durées de la partie répétitive de l'onde ayant respectivement les relations ci-dessus indiquées. La lecture des données de ROM et la délivrance du résultat de la conversion s'effectuent comme indiqué. La période de répétition pendant la lecture est indiquée par une ligne en trait interrompu. Lorsque la relation (1) est établie, la période de répétition redémarre à la fin de la lecture de la donnée An+3. Le temps nécessaire pour arriver à la délivrance de la composante répétitive d'une onde une fois terminée la lecture des données An+3 est de 3T/2 (o T désigne la période de base). Puisque le temps estégal au temps 3T/2 nécessaire pour faire commencer la délivrance de la composante répétitive après le début de la lecture de la donnée An au début de la composante répétitive, les données lues au début de la composante répétitive

sont utilisées.

Lorsque la relation (2) est établie, la période de répétition redémarre à la fin de la lecture de la donnée Cn+4. Le temps nécessaire pour arriver à la délivrance de la composante répétitive d'une onde, une fois tenminée la lecture de la donnée Cn+4, est T. Il faut un temps 3T/2 pour faire commencer la délivrance de la composante répétitive après le début de la lecture des données du début de la composante répétitive. Si les données An, Bn et Cn ont été lues, le début de la composante répétitive de l'onde ne sera pas délivré dans le temps. Les données de période double Bn et Cn, qui sont délivrées au moment o sont détectées les données indiquant que la composante répétitive commence d'être détectée, sont mémorisées. Lorsque la période de répétition redémarre, à la fin de la lecture des données Cn+4, alors seules les données An sont lues, et les données mémorisées sont utilisées au titre des données Bn et Cn. Dans ce cas, il faut seulement un

temps T/2 pour achever la lecture des données An. La lecture est suspendue pen-

dant le temps T/2 restant.

Lorsque la relation (3) est établie, il est nécessaire de délivrer les données An+l, Bn et Cn au début de la composante répétitive d'une onde. Le positionnement temporel de la lecture des données Bn arrive 2T plutôt que le début de la composante répétitive. Si l'on faisait redémarrer la période de répétition en fonction du positionnement temporel de la lecture des données Bn, on ne pourrait pas délivrer dans le temps le début de la composante répétitive. Les données stockées comme ci- dessus indiqué sont utilisées au titre des données de période double Bn et Cn, et les données An+l seules sont lues. Après la lecture des données An+l, la lecture est suspendue pendant un temps T/2. Après cela, la

lecture des données An+2 commence.

Lorsque la relation (4) est établie, si l'on faisait redémarrer la période de répétition en fonction du positionnement temporel de la lecture des données Bn, le début de la composante de répétition ne pourrait pas être délivré dans le temps. Par conséquent, on utilise les données mémorisées au titre des données de période double Bn et Cn, et seules les données An+l sont lues. Dans ce cas, la lecture des données An+2 commence immédiatement après l'achèvement de la

lecture des données An+l.

La figure 26 est un schéma montrant la configuration de base dans laquelle l'invention s'applique à un circuit générateur d'onde permettant de lire à répétition une partie des données de la ROM, dans l'ordre de lecture présenté sur

la figure 23A, puis de produire une onde.

Comme on peut le voir sur la figure 26, le circuit générateur d'onde comprend: une ROM 81 d'onde/signal de commande, servant à mémoriser des données de ROM concernant une onde et sa production, les données étant divisées en données de période de base et en données de période longue; un compteur d'adressage 82 servant à produire un signal d'adressage est utilisé pour lire consécutivement des données de ROM mémorisées dans la ROM d'onde/signal de commande 81 un moyen 83 de changement d'adresse servant à changer le signal

d'adressage délivré par le compteur d'adressage 82 en fonction de celles des don-

nées qui sont lues, à savoir les données de période de base ou les données de période longue; un moyen 84 de mémorisation d'adresse répétitive servant à

mémoriser une adresse de tête dans une zone qui contient des données corres-

pondant à une composante répétitive d'une onde; un moyen 85A de conversion de données de période de base servant à convertir des données de période de base; un moyen 85B de conversion de données de période longue servant à convertir des données de période longue; un moyen 86 de mémorisation de données de début de répétition servant à mémoriser des données de période longue au début de la composante répétitive; un moyen 87 de détermination de la phase de début de répétition servant à déterminer si le début de la composante répétitive d'une onde est en phase avec les données de période longue; un moyen 88 de détermination de la phase de fin de répétition servant à déterminer si la fin de la composante répétitive d'une onde est en phase avec les données de période longue; et un

moyen de commande 89.

Dans le cas o le début ou la fin de la composante répétitive d'une onde n'est pas en phase avec les données de période longue, ou bien dans le cas o le début et la fin de la composante répétitive de l'onde ne sont ni l'une ni l'autre en phase avec les données de période longue, lorsque la composante répétitive arrive à sa fin pour revenir à son début pendant la production de l'onde, le moyen de conversion de données de ROM 73 continue de produire l'onde selon les données mémorisées dans un moyen de mémorisation de données de période longue de début. De plus, dans le cas o ni le début ni la fin de la composante répétitive

d'une onde ne sont en phase avec les données de période longue, lorsque la com-

posante répétitive passe de sa fin à son début pendant la production de l'onde, le moyen 72 de lecture de données de ROM suspend la lecture des données de ROM dans la ROM d'onde/signal de commande 71 et ajuste donc le positionnement temporel. En raison de la configuration ci-dessus présentée, quelle que soit la relation de phase entre la composante répétitive d'une onde et des données de

période longue, on peut effectuer la répétition.

Les figures 27A à 27D sont des schémas montrant la configuration d'un deuxième mode de réalisation, dans lequel l'invention s'applique à un circuit

générateur d'onde d'excitation destiné à un dispositif d'affichage à panneau d'affi-

chage par plasma (PDP) en couleur, représenté sur la figure 18. La figure 28 est un plan d'affectation de la mémoire pour les données de ROM qui sont mémorisées

dans une ROM d'onde d'excitation/signal de commande de ce mode de réalisation.

La ROM d'onde d'excitation/signal de commande manipule des données de

longueur 8 bits. Les données de période de base, qui doivent être lues à une fré-

quence de 3 MHz, sont séparées et sont stockées dans des zones A, B et C. Des données de période double, qui peuvent être lues à une fréquence de 1,5 MHz, sont séparées et stockées dans des zones DA et DB. On peut donc dire que les données de la période de base ont une longueur de données de 17 bits ou plus et de 24 bits ou moins, et que les données de la période double ont une longueur de données de 9 bits ou plus et de 16 bits ou moins. La lecture des données de ROM s'effectue à une fréquence de 12 MHz. Les deux zones DA et DB sont lues une fois tandis que les trois zones A, B et C sont lues deux fois. De plus, les données de période double mémorisées dans les zones DA et DB sont en phase entre elles

et doivent être délivrées simultanément.

Un circuit générateur d'onde d'excitation selon le deuxième mode de

réalisation comprend: une ROM 91 d'onde d'excitation/signal de commande ser-

vant à mémoriser des données représentant une onde d'excitation et des données de commande utilisées pour commander la production de l'onde d'excitation dans ce circuit; deux compteurs d'adressage 92A et 92B servant à produire un signal d'adresse destiné à être délivré à la ROM 91; une unité 93 de changement d'adresse servant à convertir des signaux d'adresse délivrés par les compteurs d'adressage 92A et 92B en une adresse appropriée pendant la lecture des données de ROM; une unité 94 de mémorisation d'adresse servant à maintenir une adresse de tête des données relativement au début de la composante répétitive d'une onde d'excitation; une unité de commande 95 répondant à divers types de commande;

et des unités 96A à 96C et 97DA, 97DB de conversion de données de ROM ser-

vant à verrouiller les données de ROM délivrées par la ROM d'onde d'excitation/ signal de commande 91 en fonction de signaux ROMLAT0 à ROMLAT6 envoyés par l'unité de commande 5. De plus, l'unité 96A de conversion de données de ROM comporte deux étages de circuits de verrouillage 961 et 962 servant à maintenir des données de ROM. Les unités 96B et 96C de conversion de données de ROM présentent le même circuit que l'unité de conversion de données de ROM 96A, à l'exception du fait que les signaux verrouillés sont différents. L'unité de conversion de données de ROM 97A comportent trois circuits de verrouillage 971, 973 et 974 et un sélecteur 972. L'unité de conversion de données de ROM 97DB possède le même circuit que l'unité de conversion de données de ROM 97DA, sauf que le circuit de verrouillage 971 est exclus. Un sélecteur 976 correspond au sélecteur 972, et des circuits de verrouillage 977 et 978 correspondent aux circuits

de verrouillage 973 et 974.

La relation de correspondance entre le circuit de base présenté sur la figure 26 et la configuration des figures 27A à 27D est la suivante: la ROM 81 d'onde/signal de commande correspond à la ROM 91 d'onde d'excitation/signal de commande; le compteur d'adressage 82 correspond aux compteurs d'adressage

92A et 92B; le moyen de changement d'adresse 83 correspond à l'unité de chan-

gement d'adresse 93, le moyen 84 de mémorisation d'adresse de répétition corres-

pond à l'unité 94 de mémorisation d'adresse; le moyen 85A de conversion de données de période de base correspond aux unités 96A à 96C de conversion de données de ROM; le moyen 85B de conversion de données de période longue correspond aux unités 97DA et 97DB de conversion de données de ROM; et le

moyen 86 de mémorisation de données de début de répétition correspond aux cir-

cuits de verrouillage 974 et 978. Le moyen 96 de détermination de la phase de début de répétition, le moyen 88 de détermination de la phase de fin de répétition

et le moyen de commande 89 sont réalisés par l'unité de commande 95.

Les figures 29A à 29D, 30A à 30D, 31A à 31D et 32A à 32D sont des diagrammes temporels illustrant le fonctionnement du circuit générateur d'onde d'excitation de ce mode de réalisation. Les figures 29A et 29B, 29C et 29D, 30A et 30B, 30C et 30D, 31A et 3lB, 31C et 31D, 32A et 32B, et 33C et 33D sont chacune des moitiés d'un diagramme temporel divisé en raison du grand nombre de signaux devant être illustrés. Chaque paire a en commun un même axe temporel. De plus, les paires des figures 29A et 29B et des figures 29C et 29D, les paires des figures 30A et 30B et des figures 30C et 30D, les paires des figures 3 IA et 31 B et les figures 31C et 31D, et les paires des figures 32A et 32B et des figures 33A et 33C sont chacune appariées. Les paires appariées représentent le début et la fin de la composante répétitive d'une onde dans des conditions correspondant aux relations existant entre les phases de la composante répétitive et les données de période longue. Les figures 29C et 29D, les figures 30C et 30D, les figures 31 C et 31D, et les figures 33C et 33D représentent les mêmes signaux que les figures 29A et 29B, les figures 30A et 30B, les figures 31A et 31B, et les figures 32A et

32B, respectivement.

On va maintenant décrire le fonctionnement en liaison avec les dessins

ci-dessus. Sur les dessins, la référence CLK désigne un signal d'horloge de fré-

quence 12 MHz. La référence FCLR désigne un signal qui est délivré par l'unité de commande 95 au début du fonctionnement et qui efface les compteurs d'adressage 92A et 92B et la mémoire d'adresse 94. Les références QA0, QA I et QA2 désignent les signaux délivrés par le compteur d'adressage 92B. Les références QB0 à QB9 désignent les signaux qui sont délivrés par le compteur d'adressage 92B et sont appliquées à l'entrée de l'unité 93 de changement d'adresse au titre des signaux d'entrée DO à D9. L"'adresse de la ROM" signifie les signaux d'adressage Y0 à Y 1l, qui sont délivrés par l'unité 93 de changement d'adresse. Les "données de ROM" désignent les données délivrées par la ROM 91 d'onde d'excitation/ signal de commande. Les références A, B et C désignent respectivement des

données existant entre chaque paire de circuits de verrouillage des unités de con-

version de données de ROM 96A à 96C. La référence DA désigne des données existant entre les circuits dc verrouillage 961 et 962 de l'unité de conversion de données de ROM 97DA. Les références A0 à A7, B0 à B7, CO à C7, DA0 à DA7,

et DB0 à DB7 désignent respectivement les signaux de sortie des unités de con-

version de données de ROM 96A à 96C, 97DA et 97DB. La référence "mémori-

sation d'adresse" désigne l'adresse mémorisée dans l'unité 94 de mémorisation d'adresse. On note que les valeurs de l'adresse sont toutes exprimées en notation hexadécimale. Comme ci-dessus mentionné, les données de période double mémorisées dans les zones DA et DB sont en phase entre elles et doivent être lues simultanément. La lecture est donc réalisée par répétition de la lecture des zones

A, B, C, DA, DB, A, B et C, dans cet ordre.

Les figures 29A et 29B sont des diagrammes temporels montrant le fonctionnement normal, au cours duquel la répétition n'est pas faite. Le compteur

92B d'adressage de la ROM est commandé de façon à répéter l'opération consis-

tant à compter de 0 à 4 et l'opération consistant à compter de 0 à 2 en réponse à un signal QBEN. Le signal de sortie QA0 ou QAI du compteur d'adressage 92B est appliqué en tant que bit d'ordre élevé à l'entrée de l'unité de changement d'adresse 93. Lorsque la valeur de comptage produite par le compteur 92B d'adressage de ROM s'étend de 0 à 2, l'unité 93 de changement d'adresse délivre des valeurs d'entrée DO à Dl 1 au titre des signaux Y0 à YI 1, dans leurs entièretés. Lorsque la valeur de comptage produite par le compteur d'adresse de ROM 92B est 3 ou 4, un

signal ROMADSEL délivré par l'unité de commande 95 est mis au niveau haut.

Par conséquent, l'unité 93 de changement d'adresse fait passer les signaux Y10 et Yl 1 au niveau haut. L'unité de changement d'adresse 93 décale vers la droite, d'un seul bit, les valeurs d'entrée DO à D9, c'est-à-dire divise en deux le nombre indiqué et délivre la moitié de ce nombre sous la forme des signaux Y0 à Y8. Dans le même temps, l'unité de changement d'adresse 93 inverse la valeur d'entrée D 10 et délivre une valeur résultante sous la forme du signal Y9. Lorsque la valeur de comptage est 3, le signal Y9 est mis au niveau bas. Lorsque la valeur de comptage est 4, le signal Y9 est mis au niveau haut. Lorsque le compteur d'adresse de ROM 92B compte de 0 à 4, la valeur de comptage fait fonction de signal d'adresse

utilisé pour faire accès aux zones A, B, C, DA et DB, de manière ordonnée. Lors-

que le compteur d'adresse de ROM 92B compte de 0 à 2, la valeur de comptage

sert de signal d'adresse pour faire accès aux zones A, B et C, de manière ordonnée.

Le compteur d'adresse de ROM 92A produit un signal d'adresse utilisé pour faire accès aux adresses de chaque zone, de manière ordonnée. Ainsi, les données sont lues dans les zones A, B, C, DA, DB, A, B et C, dans cet ordre. Les données lues sont maintenues au titre des signaux ROMLAT0 à ROMLAT3. Dans les circuits de verrouillage respectifs, au niveau des premiers étages, dans les unités de conversion de données de ROM 96A à 96C et 97DA. Lorsque les données des zones A, B, C, DA et DB ont toutes été lues, les signaux ROMLAT4 et ROMLAT5 sont délivrés, sont maintenus dans les circuits de verrouillage respectifs des deuxièmes étages des unités de conversion des données de ROM 96A à 96C, 97DA et 97DB, puis sont délivrés. Dans le cas o les zones DA et DB ne sont pas lues, lorsque les données des zones A, B et C ont toutes été lues, le signal ROMLAT5 est délivré, est maintenu dans les circuits de verrouillage des deuxièmes étages des unités de conversion de données de ROM 96A et 96C, puis sont délivrées. En résumé, seuls les signaux de sortie des unités de conversion de données de ROM 96A à 96A changent, tandis que les signaux de sortie des unités de conversion de données de ROM 97DA et 97DB ne changent pas. Comme cidessus indiqué, les données sont lues dans les zones A, B, C, DA, DB, A, B et C, dans cet ordre, si bien qu'une onde est produite. Les figures 29A et 29B n'illustrent pas une composante répétitive d'une onde. Un signal STCEN, dont la valeur est mémorisée dans la ROM d'onde d'excitation/signal de commande 91 est lue, puis délivrée par l'unité de conversion de données de ROM 96A, cette valeur indique

que la composante répétitive reste au niveau bas.

Les figures 30A à 30D sont des diagrammes temporels servant à

expliquer la répétition effectuée lorsque le début et la fin d'une composante répé-

titive d'une onde coïncident avec le cycle des données de période double, c'est-à-

dire lorsque la composante répétitive est en phase avec les données de période double. Comme ci-dessus indiqué, les données sont lues dans les zones A, B, C, DA, DB, A et B, dans cet ordre. Ici, on suppose que, après que les données de période de base ont été lues à une adresse paire des zones respectives, les données de période double sont lues ensuite. Comme illustré, la valeur du signal STCEN indiquant le début de la composante répétitive est mémorisée à une adresse impaire n de la zone A, tandis que sa valeur indiquant la fin de la composante de répétition est mémorisée à une adresse paire m de la zone A. Après que les données A(n-l), B(n-l), C(n-l), DA((n-1)/2), et DB((n-l)/2) ont été lues et délivrées entièrement, les données A(n), B(n) et C(n) sont lues et délivrées. Les

données A(n) contiennent la valeur qui excite le signal STCEN au niveau haut.

Pendant que les données A(n) sont en train d'être délivrées, le signal STCEN reste au niveau haut. En réponse au signal STCEN, l'unité de commande 95 délivre un signal de verrouillage (noté "verrouill.") à l'unité de mémorisation d'adresse 94 pendant la durée du dernier des signaux d'horloge délivrés, tandis que les données A(n) sont en train d'être délivrées. Par conséquent, l'unité de mémorisation d'adresse 94 verrouille un signal d'adresse n+l qui est en train d'être délivré à ce moment et maintient le signal d'adresse. Lorsque le signal STCEN est délivré au début de la composante répétitive, l'unité de commande 95 délivre un signal ROMLAT6. Les circuits de verrouillage 974 et 978 maintiennent les données

DA((n+l)*2) et DB((n+l)*2), respectivement, en fonction du signal ROMLAT6.

Tandis que la lecture des données correspondant à la composante répétitive avance, les données A(m) contenant la valeur du signal STCEN qui indique la fin de la composante répétitive sont lues. Le signal STCEN reste au niveau haut, tandis que les données A(m) sont en train d'être délivrées. En réponse au signal STCEN, l'unité de commande 95 délivre un signal de charge ("charge") au compteur d'adressage 32A pendant la lecture des données C(m). En réponse au signal "charge", le compteur d'adressage 92A charge un signal d'adresse n+l délivré par l'unité de mémorisation d'adresse 94. Une fois la lecture des données C(m+l) terminée, la lecture des données A(n+l), B(n+l), C(n+l), DA((n+ l)/2) et DB((n+1)/2), dans cet ordre, commence. Dans le même temps, les données A(m+l), B(m+l) et C(m+l), qui ont déjà été lues, sont délivrées après écoulement d'un cycle d'horloge. Après cela, les données A(n+1), B(n+l), C(n+l), DA((n+l)/2), et DB((n+l)/2) sont délivrées. L'opération ci-dessus se répète à une certaine fréquence de répétition. Par conséquent, les données DA((n+l)*2) et DB((n+1)*2) qui sont maintenues dans les circuits de verrouillage 974 et 978

restent inutilisées.

Les figures 31A à 31 B sont des diagrammes temporels servant à expliquer la répétition effectuée lorsque le début d'une composante répétitive d'une onde coïncide avec le cycle des données de période double, tandis que sa fin ne coïncide pas avec son cycle. Comme représenté, on suppose que la valeur du signal STCEN indiquant le début de la composante répétitive est emmagasinée à une adresse impaire n de la zone A, et que la valeur de celui-ci indiquant la fin de la composante répétitive est mémorisée à une adresse impaire m de la zone A. L'opération à effectuer en réponse au signal STCEN indiquant le début de la

composante répétitive est sensiblement le même que dans l'exemple précédent.

Lorsque le signal STCEN est délivré au début de la composante répétitive, un signal d'adresse n+l est verrouillé dans l'unité de mémorisation d'adresse 94 et un signal ROMLAT6 est délivré. Les circuits de verrouillage 974 et 978 maintiennent

les données DA((n+I)/2) et DB((n+l)/2) en fonction du signal ROMLAT6.

Les données A(m) contenant la valeur du signal STCEN qui indique la fin de la composante répétitive sont lues. Le signal STCEN reste au niveau haut pendant que la donnée A(m) est en train d'être délivrée. En réponse au signal

STCEN, l'unité de commande 95 délivre un signal "charge" au compteur d'adres-

sage 92A. En réponse au signal "charge", le compteur d'adressage 92A charge le signal d'adresse n+l délivré par l'unité de mémorisation d'adresse 94. Lorsque la délivrance des données A(m) est termninée, la lecture des données DB((m+l)/2) s'achève. La délivrance des données A(m+ l), B(m+l), C(m+l), DA((m+l)/2) et DB((m+l)/2) commence immédiatement. Les données suivantes doivent être délivrées quatre cycles d'horloge plus tard. Puisque l'adresse n+l est chargée dans le compteur d'adressage 92A, la lecture des données A(n+l), B(n+l), C(n+l), DA((n+ l)/2), et DB((n+l)/2) est exécutée dans l'état normal. Toutefois, puisqu'il faut cinq cycles d'horloge pour achever la lecture, la donnée ne peut pas être délivrée dans le temps. Par conséquent, les données A(n+ l), B(n+l) et C(n+l) sont lues, et les données mémorisées au début de la composante répétitive sont

utilisées au titre des données DA((n+l)/2 et DB((n+l)/2. Dans ce but, les sélec-

teurs 972 et 976 commutent de façon à commander les circuits de verrouillage 974 et 978, de sorte que les données maintenues dans les circuits de verrouillage 974 et

978 peuvent être sélectionnées et délivrées.

Les figures 32A à 32D sont des diagrammes temporels servant à expliquer la répétition effectuée lorsque la fin d'une composante répétitive d'une onde coïncide avec le cycle des données de période double, tandis que son début ne coïncide pas avec son cycle. Comme illustré, on suppose que la valeur d'un signal STCEN indiquant le début de la composante répétitive est mémorisée à une adresse paire n de la zone A et qu'une valeur de celui-ci indiquant la fin de la composante répétitive est mémorisée à une adresse paire m de la zone A. Immédiatement après que les données A(n), B(n), C(n), DA(n/2) et DB(n/2) ont été lues, elles sont délivrées. Tandis que les données A(n) sont en train d'être délivrées, le signal STCEN reste au niveau haut. En réponse au signal STCEN, l'unité de commande 95 délivre un signal de verrouillage "verrouill.". Par conséquent, l'unité de mémorisation d'adresse 94 verrouille et maintient un signal d'adresse n+l en train d'être délivré à ce moment. Immédiatement après cela, les circuits de verrouillage 974 et 978 maintiennent les données DA(n/2) et DB(n/2)

en fonction d'un signal ROMLAT6.

Les données A(m) contenant la valeur du signal STCEN qui indique la fin de la composante répétitive sont lues. Le signal STCEN reste au niveau haut pendant que les données A(m) sont en train d'être délivrées. En réponse au signal STCEN, l'unité de commande 95 délivre un signal de charge "charge" au compteur d'adressage 92A. En réponse au signal "charge", le compteur d'adressage 92A charge le signal d'adresse n+l délivré par l'unité de mémorisation d'adresse 94. La lecture des données C(m+l) s'achève un cycle d'horloge avant la délivrance des

données A(m). Les données A(n+l), B(n+l) et C(n+l) sont lues ensuite. Toute-

fois, n+l désigne un nombre impair et des données de période double ne sont pas disponibles. Les données mémorisées au début de la composante répétitive sont donc utilisées au titre des données DA(n*2) et DB(n*2), c'est-à-dire que les sélecteurs 972 et 976 prennent la commande des circuits de verrouillage 974 et 978, de sorte que les données maintenues dans les circuits de verrouillage 974 et

978 peuvent être sélectionnées et délivrées.

Les figures 33A et 33B sont des diagrammes temporels servant à

titive d'une onde ne coïncident ni l'un ni l'autre avec le cycle des données de période double. Comme illustré, on suppose que la valeur d'un signal STCEN indiquant le début de la composante répétitive est mémorisée à une adresse paire n de la zone A, tandis que sa valeur indiquant la fin de la composante répétitive est mémorisée à une adresse impaire m de la zone A. Immédiatement après que les données A(n), B(n), C(n), DA(n/2) et DB(n/2) ont été lues, elles sont délivrées. Lorsque les données A(n) sont en train d'être délivrées, le signal STCEN reste au niveau haut. En réponse au signal STCEN, l'unité de commande 95 délivre un signal de verrouillage "verrouilla." à

l'unité de mémorisation d'adresse 94 pendant la lecture des données C(n+ l).

Immédiatement après cela, les circuits de verrouillage 974 et 978 maintiennent les

* données DA(n/2) et DB(n/2) en fonction d'un signal ROMLAT6.

Les données A(m) contenant la valeur du signal STCEN qui indique la fin de la composante répétitive sont lues ensuite. Pendant que les données A(m) sont en train d'être délivrées, le signal STCEN reste au niveau haut. En réponse au signal STCEN, l'unité de commande 95 délivre un signal de charge "charge" au compteur d'adresse 92A. En réponse au signal "charge", le compteur d'adressage 92A charge un signal d'adresse n+l délivré par l'unité de mémorisation d'adresse 94. Lorsque la délivrance des données A(m) est achevée, la lecture des données DB((m+ l)/2) s'achève. La délivrance des données A(m+l), B(m+l), C(m+l), DA((m+ l)/2) et DB((m+l)/2) commence immédiatement. Dans le même temps, les données A(n+l), B(n+l) et C(n+l) sont lues. Toutefois, n+l désigne un nombre impair, et des données de période double ne sont pas disponibles. Les données maintenues au début de la composante répétitive sont donc utilisées au titre des données DA(n*2) et DB(n*2), c'est-à-dire que les sélecteurs 972 et 976 prennent la commande des circuits de verrouillage 974 et 978 si bien que les données maintenues dans les circuits de verrouillage peuvent être sélectionnées et délivrées.

Une description vient d'être donnée en prenant à titre d'exemple un

mode dans lequel les données de la période de base sont divisées et mémorisées en trois zones et des données de la période double sont divisées et mémorisées dans deux zones. Une autre possibilité consisterait en ce que les données de la période de base, décrites en liaison avec les figures 23A, 23B et 24, puissent être mémorisées dans une seule zone etque les données de la période double puissent être divisées et mémorisées dans deux zones, ou bien que les données de la période de base puissent être mémorisées dans une seule zone et que les données de la période triple puissent être divisées et mémorisées en trois zones. Diverses

combinaisons peuvent être envisagées.

Le circuit générateur d'onde selon l'invention n'est pas limité à un dis-

positif d'affichage à PDP, mais peut s'appliquer à n'importe quelle unité dans la mesure o cette unité produit une onde par lecture des données d'onde et des données de commande utilisées pour commander la production d'une onde, qui sont mémorisées dans une ROM. Comme décrit ci-dessus, on peut étendre une quantité effective de données représentées par une onde d'excitation sans qu'il soit nécessaire d'augmenter pour autant la capacité de mémorisation d'une ROM et de diminuer la fréquence de sortie de l'onde d'excitation. Ceci offre la possibilité de commander de manière plus précise l'excitation par des moyens d'excitation. Enfin, on peut améliorer la qualité d'un dispositif d'affichage à panneau d'affichage par plasma

(PDP) en couleur.

Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir des

dispositifs et des procédés dont la description vient d'être donnée à titre simple-

ment illustratif et nullement limitatif, diverses variantes et modifications ne

sortant pas du cadre de l'invention.

Claims

REVENDICATIONS

1. Circuit générateur d'onde, comprenant: une ROM d'onde/signal de commande (71; 651), servant à mémoriser des données de ROM se rapportant à une onde et à sa production;

un circuit (72) de lecture de données de ROM, servant à lire consé-

cutivement lesdites données de ROM dans ladite ROM d'onde/signal de com-

mande; et un circuit (73; 655) de conversion de données de ROM, servant à produire de façon continue une onde sur la base desdites données de ROM qui sont lues par ledit circuit de lecture de données de ROM, ledit circuit générateur d'onde étant caractérisé en ce que ladite ROM d'onde/signal de commande mémorise lesdites données de ROM de façon que celles-ci soient divisées en données de période de base, qui varient à intervalles d'une période de base, et en données de période longue, qui varient à intervalles d'une période longue, laquelle est un multiple entier de ladite période de base, ledit circuit de lecture de données de ROM lit lesdites données de période de base et lesdites données de période longue à intervalles des périodes associées; et

ledit circuit de conversion de données de ROM convertit lesdites don-

nées de période de base et lesdites données de période longue, qui sont lues par

ledit circuit de lecture de données de ROM, à intervalles des périodes associées.

2. Circuit générateur d'onde selon la revendication 1. caractérisé en ce que la fréquence à laquelle ledit circuit de lecture de données de ROM lit lesdites données de ROM dans ladite ROM d'onde/signal de commande pendant ladite période longue est la somme de la valeur qu'on obtient en multipliant la fréquence de lecture desdites données de période de base pendant ladite période de base par le rapport de ladite période longue à ladite période de base, et de la fréquence de

lecture desdites données de période longue pendant ladite période longue.

3. Circuit générateur d'onde selon la revendication 2, caractérisé en ce que: ladite ROM d'onde/signal de commande mémorise une partie desdites données de ROM correspondant à l'unité la plus petite de la composante répétitive d'une onde qui peut être produite par lecture répétée des mêmes données, en même temps que les données indiquant le début et la fin de ladite composante répétitive et les données représentant la fréquence de répétition; et ledit circuit de lecture de données de ROM identifie lesdites données indiquant le début et la fin de ladite composante répétitive et lesdites données représentant ladite fréquence de répétition, et il répète la lecture de ladite partie

desdites données de ROM correspondant à ladite composante répétitive.

4. Circuit générateur d'onde selon la revendication 3, caractérisé en ce qu'il comprend en outre un circuit de mémorisation de données de période longue de début, servant à mémoriser lesdites données de période longue audit début de

ladite composante répétitive.

5. Circuit générateur d'onde selon la revendication 4, caractérisé en ce qu'il comprend en outre un circuit de détermination de phase de début de répétition, qui sert à déterminer si ledit début de ladite composante répétitive est ou non en phase avec lesdites données de période longue, et un circuit de détermnination de phase de fin de répétition, servant à détenrminer si ladite fin de ladite composante répétitive est ou non en phase avec lesdites données de période

longue.

6. Circuit générateur d'onde selon la revendication 5, caractérisé en ce que, dans le cas o le début ou bien la fin de ladite composante répétitive n'est pas en phase avec lesdites données de période longue, lorsque ladite composante répétitive revient de son extrémité à son début pendant la production d'une onde, ledit circuit de conversion de données de ROM produit de façon continue l'onde sur la base des données mémorisées dans ledit circuit de mémorisation de données

de période longue de début.

7. Circuit générateur d'onde selon la revendication 5, caractérisé en ce que, dans le cas o ledit début et ladite fin de ladite composante répétitive ne sont ni l'un ni l'autre en phase avec lesdites données de période longue, lorsque ladite composante répétitive revient de sa fin à son début pendant la production d'une onde, ledit circuit de conversion de données de ROM produit de façon continue l'onde sur la base de données mémorisées dans ledit circuit de mémorisation de

données de période longue de début.

8. Circuit générateur d'onde selon la revendication 6, caractérisé en ce que, lorsque ladite composante répétitive revient de sa fin à son début pendant la production d'une onde, ledit circuit de lecture de données de ROM suspend la

lecture desdites données de ROM dans ladite ROM d'onde/signal de commande.

9. Dispositif d'affichage du type à matrice plane, caractérisé en ce qu'il comprend: un panneau d'affichage comportant une pluralité de cellules qui sont sélectivement déchargées de façon à émettre des lueurs

un circuit de positionnement de données d'affichage servant à posi-

tionner ladite pluralité de cellules dans des états associés à des données d'affi-

chage; et un circuit d'émission de lueurs d'affichage, servant à permettre à ladite pluralité de cellules d'émettre des lueurs en fonction desdits états positionnés, ledit dispositif d'affichage du type à matrice plane comprenant en outre: un circuit générateur d'onde qui comporte une ROM d'onde/signal de commande, servant à mémoriser des données de ROM se rapportant à une onde et à sa production;

un circuit de lecture de données de ROM, servant à lire consécutive-

ment lesdites données de ROM dans ladite ROM d'onde/signal de commande; et un circuit de conversion de données de ROM, servant à produire de façon continue une onde sur la base desdites données de ROM lues par ledit circuit de lecture de données de ROM, o: ladite ROM d'onde/signal de commande mémorise lesdites données de ROM de façon que celles-ci soient divisées en données de période de base, qui varient à intervalles d'une période de base, et en données de période longue, qui varient à intervalles d'une période longue, laquelle est un multiple entier de ladite période de base; ledit circuit de lecture de données de ROM lit lesdites données de période de base et lesdites données de période longue à intervalles des périodes associées; et

ledit circuit de conversion de données de ROM convertit lesdites don-

nées de période de base et lesdites données de période longue, qui sont lues par ledit circuit de lecture de données de ROM, à intervalles des périodes associées, ledit dispositif d'affichage du type à matrice plane comporte ledit circuit générateur d'onde au titre d'un circuit générateur d'onde d'excitation permettant de produire un signal de commande d'excitation destiné à être fourni audit circuit de positionnement de données d'affichage et audit circuit d'émission de lueurs d'affichage.