FR2717948A1 - Condensateur mos et composants électroniques incorporant un tel condensateur. - Google Patents
Condensateur mos et composants électroniques incorporant un tel condensateur. Download PDFInfo
- Publication number
- FR2717948A1 FR2717948A1 FR9503496A FR9503496A FR2717948A1 FR 2717948 A1 FR2717948 A1 FR 2717948A1 FR 9503496 A FR9503496 A FR 9503496A FR 9503496 A FR9503496 A FR 9503496A FR 2717948 A1 FR2717948 A1 FR 2717948A1
- Authority
- FR
- France
- Prior art keywords
- field
- vpp
- mos
- mos capacitor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 241000158147 Sator Species 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000002147 killing effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microcomputers (AREA)
Abstract
Ce condensateur MOS comprend un substrat semi-conducteur (27) présentant sur sa surface au moins un champ (21) formant une section, une pellicule isolante (28), formée sur la surface du substrat (27) de façon qu'elle couvre le champ (21), et qui présente au moins une ouverture (28a) à une position correspondant à la partie intérieure du champ (21), une couche conductrice (22), formée sur la pellicule isolante (28), et qui présente une ouverture (22a) formée à une position correspondant à la position de l'ouverture sur la pellicule isolante, une première couche (23) d'électrode connectée électriquement à la couche conductrice (22), et une seconde couche (25) d' électrode passant à travers l'ouverture (22a) de la couche conductrice (22) et l'ouverture (28a) de la couche isolante (28) et connectée électriquement à la surface du substrat (27), au niveau de la partie intérieure du champ, ce qui diminue la résistance et améliore les caractéristiques en fréquence.
Description
CONDENSATEUR MOS ET COMPOSANTS ELECTRONIQUES
INCORPORANT UN TEL CONDENSATEUR
La présente invention concerne un condensateur MOS à caractéristiques en fréquences améliorées et des composants électroniques incorporant un tel condensateur, en particulier un circuit commutateur de Vp,, o Vp, désigne une tension d'écriture dans une mémoire, un circuit de pompe de charge,
une mémoire à lecture seule, programmable, effaçable électri-
quement (habituellement désignée par EEPROM), un microcalcu-
lateur, et une carte à circuit intégré.
Les figures 14 et 15 représentent un condensateur MOS classique. Dans ce condensateur, la pellicule 8 d'oxyde de grille est formée entre une pellicule 2 de polysilicium et un substrat P 7 pour former la pellicule 2 de polysilicium au-dessus du substrat P 7. Une pellicule 9 d'oxyde est formée sur la pellicule 2 de polysilicium. Des couches 3 et 5 d'électrode d'aluminium sont formées sur la pellicule 9 d'oxyde. D'une part, une partie de la couche 3 d'électrode d'aluminium passe à travers la pellicule 9 d'oxyde et vient en contact avec la pellicule 2 de polysilicium pour former le contact 6 d'aluminium. D'autre part, une partie de la couche 5 d' électrode d' aluminium passe à travers la pellicule 9 d'oxyde et vient en contact avec la couche 10 de diffusion N formée sur le substrat P 7 pour former un contact 4 de champ. Ce contact 4 de champ est disposé le long d'un côté la d'un champ rectangulaire 1 formant une section sur le
substrat P 7 délimitée par une pellicule 11 d'oxyde de champ.
L'application d'une tension entre les couches 3 et 5 d'électrode d'aluminium présentant une valeur supérieure à la valeur Vth de tension de seuil requise pour la formation d'un canal forme une couche 12 d'inversion N, agissant comme un canal, progressivement de la partie adjacente à la couche de diffusion N jusqu'à l'intérieur du champ 1. Des charges s'accumulent au niveau de la partie o le champ 1 est formé
au-dessus de la pellicule 2 de polysilicium grâce à la pelli-
cule 8 d'oxyde de grille formée entre eux. Cette partie fonctionne comme un condensateur. C'est-à-dire, comme représenté sur le circuit équivalent de la figure 16, que plusieurs petits condensateurs sont connectés par des résistances placées entre eux vers un côté lb opposé au côté la du champ 1. L'application d'une tension V provoque l'application d'une tension à partir du petit condensateur adjacent au côté la du champ 1 successivement aux autres condensateurs vers le côté lb. Cela signifie que davantage de temps est requis pour la charge et la décharge des petits condensateurs plus proches du côté lb opposé au côté la que pour ceux qui sont plus proches du côté la du champ 1. C'est pour cette raison que lorsqu'il se produit des changements de tension à des fréquences élevées, les condensateurs sont
incapables de fonctionner comme on le souhaite.
Dans le processus de fabrication d'un condensateur MOS, en soumettant la surface du substrat P 7 o est formé le canal à un dopage de condensateur, on peut réduire la valeur
Vth de tension de seuil requise pour la formation du canal.
La réduction de la valeur Vth de tension de seuil de cette façon réduit le temps de charge et de décharge requis, même pour les petits condensateurs plus proches du côté lb du
champ 1 opposé au côté la. On peut ainsi former un condensa-
teur MOS capable de fonctionner à des fréquences élevées.
L'utilisation d'un tel condensateur MOS présentant une faible valeur Vth de tension de seuil dans un circuit commutateur de Vpp utilisé, par exemple, pour sélectionner soit "fournir une tension Vpp pour écrire dans 1'EEPROM", soit "ne pas fournir de tension Vpp pour écrire dans l'EEPROM", provoque l'apparition de davantage de courant de fuite, d'o il résulte souvent un défaut de fonctionnement du condensateur. Même quand un circuit de pompe de charge qui produit une tension Vpp pour écrire dans 1'EEPROM ou le circuit commutateur de Vpp ne fonctionne pas, la consommation de courant devient importante en raison d'une capacité de charge importante du fait que le condensateur est incorporé
dans le circuit.
Comme décrit ci-dessus, les condensateurs MOS classiques présentent l'inconvénient de mal fonctionner à des fréquences élevées. Un autre problème réside en ce que la diminution de la valeur Vth de tension de seuil pour permettre au conden- sateur de fonctionner à des fréquences élevées aboutit souvent à un défaut de fonctionnement de celui-ci quand il est utilisé dans un circuit commutateur de Vpp. Un problème supplémentaire réside en ce que les circuits commutateurs de
vpp et les circuits de pompe de charge utilisant des conden-
sateurs classiques présentent une consommation de courant
plus élevée due à une capacité de charge plus élevée.
Considérant les problèmes décrits ci-dessus, la présente invention vise à proposer un condensateur MOS hautement
fiable capable de fonctionner même à des fréquences élevées.
La présente invention vise également à proposer un circuit commutateur de Vpp et un circuit de pompe de charge utilisant
un tel condensateur MOS.
La présente invention vise en outre à proposer une EEPROM, un microcalculateur et une carte à circuit intégré utilisant un tel circuit commutateur de Vpp ou un tel circuit
de pompe de charge.
Selon un premier aspect de la présente invention, on
propose un condensateur MOS comprenant un substrat semi-
conducteur présentant sur sa surface au moins un champ formant une section, une pellicule isolante, formée sur la surface dudit substrat semi-conducteur de façon qu'elle couvre le champ, présentant au moins une ouverture à une position correspondant à la partie intérieure du champ, une couche conductrice, formée sur ladite pellicule isolante, présentant une ouverture formée à une position correspondant à la position de l'ouverture dans ladite pellicule isolante, une première couche d'électrode connectée électriquement à ladite couche conductrice, et une seconde couche d'électrode passant à travers l'ouverture de ladite couche conductrice et l'ouverture de ladite couche isolante et connectée
électriquement à la surface du substrat semi-conducteur.
Dans un mode particulier de réalisation, une pluralité d'ouvertures sont formées dans ladite couche isolante, une pluralité d'ouvertures sont formées dans ladite couche conductrice à des positions correspondant aux positions de la pluralité d'ouvertures de ladite couche isolante, et
ladite seconde couche d'électrode passe à travers la plura-
lité d'ouvertures de ladite couche conductrice et la plura-
lité d'ouvertures de ladite couche isolante et est connectée électriquement à la surface dudit substrat semi-conducteur
en une pluralité d'emplacements.
Dans un autre mode de réalisation, ledit substrat semi-
conducteur présente sur sa surface un champ formant une section, et ladite pellicule isolante présente une pluralité
d'ouvertures à des positions correspondant à la partie inté-
rieure du champ.
Dans un autre mode de réalisation, ledit substrat semi-
conducteur présente sur sa surface une pluralité de champs formant des sections, et ladite pellicule isolante présente
une pluralité d'ouvertures formées dans chaque champ.
Dans un autre mode de réalisation, ledit substrat semi-
conducteur présente sur sa surface un champ formant une section, et ladite pellicule isolante présente une ouverture formée à une position correspondant à la partie centrale du
champ.
Selon un deuxième aspect de la présente invention, on propose un circuit commutateur de Vpp comprenant au moins un condensateur MOS présentant au moins un contact de champ dans la partie intérieure du champ, une ligne de signal de sélection pour sélectionner *fournir une tension d'écriture vpp" ou "ne pas fournir de tension d'écriture Vpp", et au moins un transistor connecté au condensateur MOS et rendu conducteur ou bloqué suivant le niveau de signal sur la ligne de signal de sélection. Dans un tel circuit commutateur de Vpp, ledit condensateur MOS présente avantageusement une valeur de tension de seuil supérieure à la valeur de tension
de seuil du transistor.
Selon un troisième aspect de la présente invention, on
propose un circuit de pompe de charge comprenant une plura-
lité de condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ, et une pluralité de transistors, dont chacun est connecté à son
condensateur MOS correspondant dans un agencement série.
Selon un quatrième aspect de la présente invention, on propose une mémoire à lecture seule programmable effaçable
électriquement (habituellement désignée par EEPROM), compre-
nant un circuit de pompe de charge comprenant une pluralité de premiers condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ et générant une tension Vpp pour écrire dans 1'EEPROM, une matrice de cellules mémoire comprenant plusieurs cellules mémoire, et une pluralité de circuits commutateurs de V comprenant chacun un deuxième condensateur MOS présentant au moins un contact de champ dans la partie intérieure du champ, et fournissant sélectivement une tension d'écriture V générée par le circuit de pompe de charge aux cellules mémoire de la matrice de cellules mémoire respective. Dans une telle EEPROM, ledit circuit de pompe de charge comprend avantageusement une pluralité de premiers transistors dont
chacun est connecté à un premier condensateur MOS correspon-
dant en série, chacun de ladite pluralité de circuits commutateurs de Vpp comprend avantageusement une ligne de signal de sélection pour sélectionner soit fournir une tension d'écriture VppO, soit "ne pas fournir de tension d'écriture Vpp", et des deuxièmes transistors connectés à des deuxièmes condensateurs MOS, rendus conducteurs ou bloqués suivant le niveau de signal sur ladite ligne de signal de sélection, et lesdits deuxièmes condensateurs MOS de ladite pluralité de circuits commutateurs de Vpp présentent chacun des valeurs de seuil supérieures aux valeurs de seuil des premiers condensateurs MOS dudit circuit de pompe de charge, des premiers transistors et des deuxièmes transistors desdits
circuits commutateurs de Vpp.
Selon un cinquième aspect de la présente invention, on propose un microcalculateur comprenant une unité centrale de
traitement pour traitement de signal, et une EEPROM compor-
tant un circuit de pompe de charge avec une pluralité de condensateurs MOS présentant chacun au moins un contact de champ dans le champ, une matrice mémoire comprenant une pluralité de cellules mémoire, et une pluralité de circuits
commutateurs de Vpp comprenant des condensateurs MOS présen-
tant chacun au moins un contact de champ dans la partie
intérieure du champ.
Selon un sixième aspect de la présente invention, on propose une carte à circuit intégré comprenant une unité centrale de traitement pour traitement de données, et une EEPROM comportant un circuit de pompe de charge avec une pluralité de condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ, une matrice de cellules mémoire comprenant une pluralité de cellules mémoire, et une pluralité de circuits commutateurs de Vpp comprenant des condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ. D'autres caractéristiques et avantages de la présente
invention ressortiront clairement de la description détaillée
suivante de modes particuliers de réalisation donnés à titre
d'exemples non limitatifs. La description se réfère aux
dessins annexés, dans lesquels: - la figure 1 est une vue de dessus d'un premier mode de réalisation d'un condensateur MOS selon l'invention; - la figure 2 est une vue en coupe transversale prise suivant la ligne I-I de la figure 1; - la figure 3 est un schéma de circuit équivalent du condensateur du premier mode de réalisation;
- la figure 4 est un graphique représentant la caracté-
ristique en fréquence du condensateur du premier mode de réalisation; les figures 5 à 7 sont des vues de dessus représentant des condensateurs MOS dans un deuxième à un quatrième mode de réalisation, respectivement; la figure 8 est un schéma de circuit d'un circuit de pompe de charge constituant un cinquième mode de réalisation;
- la figure 9 est un chronogramme illustrant le fonc-
tionnement du circuit du cinquième mode de réalisation; - la figure 10 est un schéma de circuit d'un circuit commutateur de Vppconstituant un sixième mode de réalisation;
- la figure 11 est un bloc-diagramme d'une EEPROM consti-
tuant un huitième mode de réalisation; - la figure 12 représente un microcalculateur constituant un neuvième mode de réalisation; - la figure 13 représente une carte à circuit intégré constituant un dixième mode de réalisation; - la figure 14 est une vue de dessus d'un condensateur MOS classique; - la figure 15 est une vue en coupe transversale prise suivant la ligne II-II de la figure 14; et - la figure 16 est un schéma de circuit équivalent du
condensateur de la figure 14.
Premier mode de réalisation Les figures 1 et 2 représentent chacune un condensateur MOS d'un premier mode de réalisation de l'invention. Comme le montrent ces figures, un champ rectangulaire 21 forme une section sur la surface d'un substrat P 27 définie par une
pellicule 31 d'oxyde de champ. Une pellicule 22 en polysili-
cium est formée au-dessus du champ 21 par l'intermédiaire d'une pellicule 28 d'oxyde de grille, et une pellicule 29 d'oxyde est formée sur la pellicule 22 en polysilicium. Des couches 23 et 25 d'électrode d'aluminium sont formées sur la pellicule 29 d'oxyde. Une partie de la couche 23 d'électrode d'aluminium passe à travers la pellicule 29 d'oxyde, et vient en contact avec la pellicule 22 de polysilicium pour former un contact 26 en aluminium. Quatre ouvertures 28a sont formées dans la pellicule 28 d'oxyde de grille, et quatre ouvertures 22a sont également formées dans la pellicule 22
de polysilicium à des positions correspondantes. Ces ouvertu-
res 28a et 22a sont disposées uniformément dans le champ 21. Des parties de la couche 25 d'électrode d'aluminium passent à travers la pellicule 29 d'oxyde et passent à travers les ouvertures 22a de la pellicule 22 de polysilicium et les ouvertures 28a de la pellicule 28 d'oxyde de grille, et viennent en contact avec des couches 30 de diffusion N sur la surface du substrat P 27 pour y former des contacts 24 de champ. C'est-à- dire, comme représenté sur la figure 1, que quatre contacts 24 de champ sont disposés uniformément dans le champ 21, les contacts 24 de champ étant connectés à la
couche 25 d'électrode d'aluminium.
Le substrat P 27 constitue le substrat semi-conducteur, la pellicule 28 d'oxyde de grille constitue la couche isolante, la pellicule 22 de polysilicium constitue la couche conductrice, et les couches 23 et 25 d'électrode d'aluminium constituent respectivement les première et seconde couches d'électrode. L'application d'une tension V supérieure à la valeur de tension de seuil Vth requise pour la formation du canal entre les couches 23 et 25 d'électrode d'aluminium provoque la formation d'une couche 32 d'inversion N agissant comme un canal à l'intérieur du champ 21. Les charges s'accumulent sur la partie o le champ 21 et la pellicule 22 de polysilicium sont superposés l'un à l'autre par l'intermédiaire de la pellicule 28 d'oxyde de grille. Cette partie fonctionne comme un condensateur. Dans le condensateur MOS du premier mode de réalisation, des contacts 24 de champ sont disposés dans le champ 21, de sorte que le circuit équivalent devient celui de la figure 3, dans lequel des électrodes sont issues des parties centrales de plusieurs petits condensateurs. Cela
réduit la résistance. La comparaison du condensateur classi-
que des figures 14 et 15 avec le condensateur de l'invention a montré que la caractéristique en fréquence est améliorée, comme représenté sur la figure 4. Dans le condensateur classique, une fréquence plus élevée réduit considérablement sa capacité, tandis que dans le condensateur du premier mode de réalisation, cette réduction de capacité est moindre. En d'autres termes, le condensateur de l'invention est capable
de fonctionner normalement à des fréquences plus élevées.
Dans le premier mode de réalisation décrit ci-dessus,
bien qu'on ait utilisé un substrat P comme substrat semi-
conducteur, on peut également utiliser un substrat N pour
réaliser un condensateur ayant la même structure.
Deuxième mode de réalisation La figure 5 représente un condensateur MOS présentant
huit contacts 44 de champ disposés dans le champ rectangu-
laire 41 comme dans le premier mode de réalisation. Comparons un condensateur selon le deuxième mode de réalisation à un condensateur classique. Avec un champ 41 de dimensions 50 x 90 Um, huit ouvertures 42a et 48a formées dans une pellicule de polysilicium et une pellicule d'oxyde de grille mesurant chacune 3,3 x 3,3 pm, et une capacité de grille en couche de 0,83 x 10-5 F/um2, le condensateur du deuxième mode de réalisation a une capacité statique C1 = ((50 x 90) - (3,3 x 3,3 x 3 x 8)} x 0,83 x 10-'5 = 3,66 pF. D'autre part, le condensateur classique présentant la structure de la figure 14 et les mêmes dimensions a une capacité statique C2 = 50 x 90 x 0,83 x 10-'5 = 3, 75 pF. Etant donné que le condensateur du deuxième mode de réalisation comporte huit contacts 44 de champ disposés dans le champ 41, la capacité statique est
légèrement réduite par cette proportion.
Si on calcule la conductance p à partir de la distribu-
tion de tension, vu que dans le condensateur du deuxième mode de réalisation, L = (Lx + Ly)/2 = 11,2 pim, W = (<22,5 x 25)/L)} x 8 = 401 pm, pl = (W/L) x k = 35,8 k, o k est une constante. D'autre part, dans le condensateur de structure classique, L = 90 x 2 = 180 Jm, et W = 50/2 = 25 im, de sorte que la conductance vaut P2 = 0,14 k. Comme la valeur de la
résistance est calculée en prenant l'inverse de la conductan-
ce, la résistance du condensateur du deuxième mode de réalisation est d'environ 1/250ème de celle du condensateur
classique présentant un champ de mêmes dimensions.
Les parties du champ 41 o les contacts 44 de champ sont disposés produisent une capacité de charge inutile. Etant donné que huit contacts 44 de champ sont disposés dans le deuxième mode de réalisation, une capacité de charge inutile correspondant à une aire S1 = 3,3 x 3,3 x 8 = 87,1 pm2 est produite. D'autre part, dans le condensateur de structure classique, étant donné que les contacts de champ sont formés
de façon linéaire le long d'une partie du champ rectangulai-
re, lors de la formation de contacts de champ de 3,3 pm de large le long d'un plus petit côté du champ ayant les mêmes dimensions que dans le deuxième mode de réalisation, à savoir x 90 pn, une capacité de charge inutile correspondant à une aire S2 = 3,3 x 50 = 165 pm2 est produite. Cela signifie que dans le condensateur du deuxième mode de réalisation, la capacité de charge inutile est approximativement réduite de moitié.
Dans le condensateur de structure classique, la résis-
tance peut être réduite par dopage du condensateur. Toute-
fois, dans ce cas, la totalité du champ a une capacité constante, ce qui aboutit à la production de davantage de
capacité de charge inutile.
Troisième mode de réalisation La figure 6 représente un condensateur MOS d'un troisième mode de réalisation. Dans ce condensateur, le champ est divisé en quatre sections 51 de champ. Sur la partie centrale
de chacune de ces sections est formé un contact 54 de champ.
Ces quatre contacts 54 sont connectés à une couche 55
d'électrode d'aluminium. Le condensateur a des caractéristi-
l1 ques similaires à celles du condensateur du premier mode de réalisation. Vu que le champ est divisé, toutefois, il est plus facile de simuler des caractéristiques telles que, par
exemple, capacité ou résistance.
Quatrième mode de réalisation La figure 7 représente un condensateur MOS d'un quatrième mode de réalisation. Dans ce condensateur, un contact 64 de champ est formé dans la partie centrale du champ 61, et est connecté à la couche 65 d'électrode d'aluminium. Une telle structure simplifiée dans laquelle le contact de champ est formé uniquement au niveau de la partie centrale du champ, de la même façon, aboutit à une capacité de charge inutile et une résistance réduites, et à des caractéristiques en
fréquence améliorées.
Cinquième mode de réalisation La figure 8 représente un circuit de pompe de charge utilisant le condensateur MOS selon l'invention. Plusieurs transistors 71 sont connectés en série, et un condensateur MOS 72 selon l'invention est connecté à chacun d'eux. Un signal d'horloge CLK et un signal d'horloge CLK inversé produit par le circuit inverseur 73 sont respectivement fournis à un condensateur 72 sur deux. Avec cette structure, la valeur de la tension VD, à un extrémité de l'agencement série appliquée aux transistors 71 augmente jusqu'à la tension Vpp et la sortie du transistor 71 à l'autre extrémité de l'agencement série. La relation entre le signal d'horloge CLK et la tension de sortie Vpp dans le circuit de pompe de
charge est illustrée par le chronogramme de la figure 9.
La capacité d'attaque du circuit de pompe de charge est virtuellement déterminée par la fréquence du signal d'horloge CLK et la capacité du condensateur utilisé. Dans ce mode de réalisation, on utilise des condensateurs 72 capables de fonctionner à des fréquences plus élevées que le condensateur
classique, de sorte qu'un circuit de pompe de charge présen-
tant le même motif que le condensateur classique aura une meilleure capacité d'attaque. De plus, dans les condensateurs 72 de l'invention, il est possible de diminuer la capacité de charge, de sorte que les valeurs limites de Vcc et Ióó
peuvent être améliorées.
Sixième mode de réalisation La figure 10 représente un circuit commutateur de Vpp utilisant le condensateur MOS de l'invention. Les transistors 82 et 83 sont connectés en série entre la grille et la source du transistor 81. A chacun de ces transistors est connecté
un condensateur MOS, respectivement 84 et 85, selon l'inven-
tion. Les signaux d'horloge CLK et les signaux inversés du signal d'horloge CLK produits par le circuit inverseur 86 sont appliqués aux condensateurs 84 et 85. Une ligne de
signal de sélection SEL est connectée à la grille du transis-
tor 81 pour sélectionner soit "fournir une tension d'écriture Vpp", soit "ne pas fournir de tension d'écriture Vpp". Quand la ligne de signal de sélection SEL présente un niveau de signal élevé, la tension Vpp fournie au drain du transistor 81 est appliquée à la ligne de signal de sélection SEL. En revanche, quand elle présente un faible niveau de signal, la
tension Vpp ne lui sera pas appliquée.
La capacité d'attaque du circuit commutateur de Vpp est virtuellement déterminée par la fréquence du signal d'horloge CLK et la capacité du condensateur utilisé. Vu que, dans ce mode de réalisation, on utilise des condensateurs 84 et 85 capables de fonctionner à des fréquences plus élevées que le condensateur classique, un circuit commutateur de Vpp présentant le même motif que le condensateur classique aura une meilleure capacité d'attaque. Dans les condensateurs 84 et 85 de l'invention, il est possible de diminuer la capacité de charge, de sorte que les valeurs limites de V,ó et IcC
peuvent être améliorées.
Septième mode de réalisation On peut éviter des défauts de fonctionnement et améliorer
ICc en fixant une plus grande valeur de seuil pour le conden-
sateur utilisé dans le circuit commutateur de Vpp du sixième mode de réalisation, c'est-à-dire un plus haut niveau de tension Vth requis pour former la couche d'inversion, que les valeurs de seuil des autres transistors dans le circuit commutateur de Vpp. Bien que la tension Vpp ne soit pas appliquée aux condensateurs 84 et 85 quand la ligne de signal de sélection SEL du circuit commutateur de Vpp présente un faible niveau de signal, lorsque les valeurs de seuil Vth de ces condensateurs sont fixées inférieures aux valeurs de seuil des transistors 82 et 83, le niveau de la ligne de signal de sélection SEL peut être accru par un courant de fuite et ainsi inversé. Afin d'éviter une inversion erronée
de la ligne de signal de sélection, dans ce mode de réalisa-
tion, les valeurs de seuil Vth des condensateurs 84 et 85 sont fixées supérieures aux valeurs de seuil des transistors
82 et 83.
Huitième mode de réalisation La figure 11 représente une EEPROM du huitième mode de réalisation. Le circuit de pompe de charge du cinquième mode de réalisation et le circuit commutateur de V, du sixième ou
du septième mode de réalisation sont utilisés dans 1'EEPROM.
Des groupes 93 de circuits commutateurs de Vpp sont connec-
tées à une matrice 92 de cellules mémoire présentant plu-
sieurs cellules mémoire 91. Les groupes 93 de circuits
commutateurs de Vpp comprennent plusieurs circuits commuta-
teurs de Vpp du sixième et du septième mode de réalisation disposés de façon à correspondre à chaque ligne de bit et
chaque ligne de mot de la matrice 92 de cellules mémoire.
C'est-à-dire, comme représenté sur la figure 10, que chaque
circuit commutateur de Vpp comprend des deuxièmes condensa-
teurs MOS 84 et 85 ayant chacun au moins un contact de champ dans le champ; une ligne de signal de sélection SEL pour sélectionner soit "fournir une tension d'écriture Vpp", soit "ne pas fournir de tension d'écriture Vpp"; et des deuxièmes transistors 81 à 83 connectés aux deuxièmes condensateurs MOS 84 et 85 et rendus conducteurs ou bloqués suivant le niveau
de la ligne de signal de sélection.
Le circuit 94 de pompe de charge dans le cinquième mode de réalisation est connecté à ces groupes 93 de circuits commutateurs de Vpp. C'est-à- dire, comme représenté sur la figure 8, que le circuit 94 de pompe de charge comprend plusieurs premiers condensateurs MOS 72 ayant chacun au moins un contact de champ dans la partie intérieure du champ; et plusieurs premiers transistors 71 dont chacun est connecté à un condensateur MOS 72 correspondant en série. Un circuit de génération d'horloge est connecté au circuit 94 de pompe de charge, et un circuit 96 de commande est connecté au groupe 93 de circuits commutateurs de Vpp. Vu qu'on utilise plusieurs circuits commutateurs de Vpp et un circuit de pompe de charge utilisant des condensateurs MOS selon l'invention, on peut obtenir un fonctionnement hautement fiable à des fréquences élevées et une amélioration des
valeurs limites de Ic, et Vcc.
Neuvième mode de réalisation La figure 12 représente un microcalculateur à EEPROM
incorporée dans le neuvième mode de réalisation. Ce microcal-
culateur comporte une unité centrale de traitement (CPU) 97 pour traitement de signal, et l'EEPROM 98 du huitième mode de réalisation. Ainsi, un fonctionnement hautement fiable à des fréquences élevées et une amélioration des valeurs
limites de I, et V, peuvent être obtenus. Dixième mode de réalisation La figure 13 représente une carte à circuit
intégré dans le dixième mode de réalisation. Un microcalculateur 99 à EEPROM incorporée du neuvième mode de réalisation est monté
sur la carte à circuit intégré. L'incorporation du microcal-
culateur 99 aboutit à des valeurs limites de Ice et Vóó améliorées, ce qui permet le fonctionnement du circuit intégré, par exemple, en utilisant une pile ayant une tension de trois volts. De plus, il en résulte un fonctionnement plus
fiable de la carte à circuit intégré.
Claims (12)
1. Condensateur MOS comprenant un substrat semi-conducteur (27) présentant sur sa surface au moins un champ (21;41;51;61) formant une section, une pellicule isolante (28), formée sur la surface dudit substrat semi-conducteur (27) de façon qu'elle couvre le champ (21; 41;51;61), présentant au moins une ouverture (28a; 48a) à une position correspondant à la partie intérieure du champ (21;41;51;61), une couche conductrice (22), formée sur ladite pellicule isolante (28), présentant une ouverture (22a;42a) formée à une position correspondant à la position de l'ouverture (28a; 48a) dans ladite pellicule isolante,
une première couche (23) d'électrode connectée électri-
quement à ladite couche conductrice (22), et une seconde couche (25) d'électrode passant à travers l'ouverture (22a;42a) de ladite couche conductrice (22) et l'ouverture (28a;48a) de ladite couche isolante (28) et
connectée électriquement à la surface du substrat semi-
conducteur (27).
2. Condensateur MOS selon la revendication 1, dans lequel une pluralité d'ouvertures (28a;48a) sont formées dans ladite couche isolante (28), une pluralité d'ouvertures (22a;42a) sont formées dans ladite couche conductrice (22) à des positions correspondant aux positions de la pluralité d'ouvertures de ladite couche isolante (28), et ladite seconde couche d'électrode passe à travers la pluralité d'ouvertures (22a;42a) de ladite couche conductrice (22) et la pluralité d'ouverture (28a;48a) de ladite couche isolante (28) et est connectée électriquement à la surface dudit
substrat semi-conducteur (27) en une pluralité d'emplace-
ments.
3. Condensateur MOS selon la revendication 2, dans lequel ledit substrat semi-conducteur (27) présente sur sa surface un champ (21; 41) formant une section, et ladite pellicule isolante (28) présente une pluralité d'ouvertures (28a;48a) à des positions correspondant à la partie intérieure du champ.
4. Condensateur MOS selon la revendication 2, dans lequel ledit substrat semi-conducteur (27) présente sur sa surface une pluralité de champs (51) formant des sections, et ladite pellicule isolante (28) présente une pluralité d'ouvertures
(28a) formées dans chaque champ.
5. Condensateur MOS selon la revendication 1, dans lequel ledit substrat semi-conducteur (27) présente sur sa surface un champ (61) formant une section, et ladite pellicule isolante (28) présente une ouverture formée à une position
correspondant à la partie centrale du champ.
6. Circuit commutateur de Vpp comprenant au moins un condensateur MOS (84,85) présentant au moins un contact de champ dans la partie intérieure du champ, une ligne de signal de sélection (SEL) pour sélectionner "fournir une tension d'écriture Vpp" ou "ne pas fournir de tension d'écriture Vpp", et au moins un transistor (82,83) connecté au condensateur MOS (84,85) et rendu conducteur ou bloqué suivant le niveau
de signal sur la ligne de signal de sélection (SEL).
7. Circuit commutateur de Vpp selon la revendication 6, dans lequel ledit condensateur MOS (84,85) présente une valeur de tension de seuil (Vth) supérieure à la valeur de tension de
seuil du transistor (82,83).
8. Circuit de pompe de charge comprenant une pluralité de condensateurs MOS (72) présentant chacun au moins un contact de champ dans la partie intérieure du champ, et une pluralité de transistors (71), dont chacun est connecté à son condensateur MOS (72) correspondant dans un
agencement série.
9. Mémoire à lecture seule programmable effaçable électri-
quement (habituellement désignée par EEPROM), comprenant
un circuit (94) de pompe de charge comprenant une plura-
lité de premiers condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ et générant une tension Vpp pour écrire dans 1'EEPROM, une matrice (92) de cellules mémoire comprenant plusieurs cellules mémoire (91), et une pluralité de circuits commutateurs de Vpp (93) comprenant chacun un deuxième condensateur MOS présentant au moins un contact de champ dans la partie intérieure du champ, et fournissant sélectivement une tension d'écriture V générée par le circuit (94) de pompe de charge aux cellules
mémoire (91) de la matrice (92) de cellules mémoire respecti-
ve.
10. EEPROM selon la revendication 9, dans laquelle ledit cir-
cuit (94) de pompe de charge comprend une pluralité de premiers transistors (71) dont chacun est connecté à un premier condensateur MOS (72) correspondant en série, dans
laquelle chacun de ladite pluralité (93) de circuits commuta-
teurs de Vpp comprend une ligne de signal de sélection (SEL) pour sélectionner soit wfournir une tension d'écriture Vpp", soit "ne pas fournir de tension d'écriture Vpp", et des deuxièmes transistors (81,82, 83) connectés à des deuxièmes condensateurs MOS (84,85), rendus conducteurs ou bloqués
suivant niveau de signal sur ladite ligne de signal de sélec-
tion (SEL) et dans laquelle lesdits deuxièmes condensateurs MOS (84,85) de ladite pluralité (93) de circuits commutateurs de Vpp présentent chacun des valeurs de seuil supérieures aux valeurs de seuil des premiers condensateurs MOS (72) dudit circuit (94) de pompe de charge, des premiers transistors (71), et des seconds transistors (81,82,83) desdits circuits
(93) commutateurs de Vpp.
11. Microcalculateur comprenant une unité centrale de traitement (97) pour traitement de signal, et une EEPROM (98) comportant un circuit de pompe de charge avec une pluralité de condensateurs MOS présentant chacun au moins un contact de champ dans le champ, une matrice mémoire
comprenant une pluralité de cellules mémoire, et une plura-
lité de circuits commutateurs de Vpp comprenant des condensa-
teurs MOS présentant chacun au moins un contact de champ dans
la partie intérieure du champ.
12. Carte à circuit intégré comprenant une unité centrale de traitement pour traitement de données, et une EEPROM comportant un circuit de pompe de charge avec une pluralité de condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ, une matrice de cellules mémoire comprenant une pluralité de cellules mémoire, et une pluralité de circuits coimmutateurs de Vpp comprenant des condensateurs MOS présentant chacun au moins un contact de champ dans la partie intérieure du champ.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05567194A JP3369296B2 (ja) | 1994-03-25 | 1994-03-25 | Ｍｏｓ型コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2717948A1 true FR2717948A1 (fr) | 1995-09-29 |
| FR2717948B1 FR2717948B1 (fr) | 1997-01-03 |
Family
ID=13005339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9503496A Expired - Fee Related FR2717948B1 (fr) | 1994-03-25 | 1995-03-24 | Condensateur mos et composants électroniques incorporant un tel condensateur. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5530274A (fr) |
| JP (1) | JP3369296B2 (fr) |
| FR (1) | FR2717948B1 (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997014185A1 (fr) * | 1995-10-11 | 1997-04-17 | Paradigm Technology, Inc. | Dispositif semiconducteur a interconnexion aplanie, a fiche multiple et contacts auto-alignes |
| JP3592028B2 (ja) * | 1997-04-03 | 2004-11-24 | 富士通株式会社 | 昇圧回路および半導体集積回路 |
| KR100311179B1 (ko) * | 1999-10-21 | 2001-11-02 | 박종섭 | 모스캐패시터 |
| JP2002217304A (ja) * | 2000-11-17 | 2002-08-02 | Rohm Co Ltd | 半導体装置 |
| JP6231735B2 (ja) * | 2011-06-01 | 2017-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0053213A1 (fr) * | 1980-11-28 | 1982-06-09 | International Business Machines Corporation | Nouveau condensateur à structure de quadripôle dont l'intégrité peut être contrôlée à l'aide de tests en courant continu |
| EP0263287A2 (fr) * | 1986-09-29 | 1988-04-13 | International Business Machines Corporation | Fabrication d'un capaciteur dans un circuit intégré |
| GB2268829A (en) * | 1992-07-06 | 1994-01-19 | Ericsson Telefon Ab L M | Mos capacitor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3704384A (en) * | 1971-03-30 | 1972-11-28 | Ibm | Monolithic capacitor structure |
| JPS5819143B2 (ja) * | 1977-09-30 | 1983-04-16 | 株式会社東芝 | 半導体メモリ装置 |
| JPS5658253A (en) * | 1979-10-17 | 1981-05-21 | Oki Electric Ind Co Ltd | Capacitor for integrated circuit |
| JPS59104561A (ja) * | 1982-12-06 | 1984-06-16 | Komatsu Ltd | オプトガルパニツクスペクトルスコピ−によるプラズマ電流密度測定方法 |
| JPS62161036U (fr) * | 1986-03-31 | 1987-10-13 | ||
| JPH05136363A (ja) * | 1991-11-15 | 1993-06-01 | Sharp Corp | 半導体記憶装置 |
-
1994
- 1994-03-25 JP JP05567194A patent/JP3369296B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-21 US US08/407,716 patent/US5530274A/en not_active Expired - Lifetime
- 1995-03-24 FR FR9503496A patent/FR2717948B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0053213A1 (fr) * | 1980-11-28 | 1982-06-09 | International Business Machines Corporation | Nouveau condensateur à structure de quadripôle dont l'intégrité peut être contrôlée à l'aide de tests en courant continu |
| EP0263287A2 (fr) * | 1986-09-29 | 1988-04-13 | International Business Machines Corporation | Fabrication d'un capaciteur dans un circuit intégré |
| GB2268829A (en) * | 1992-07-06 | 1994-01-19 | Ericsson Telefon Ab L M | Mos capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263638A (ja) | 1995-10-13 |
| JP3369296B2 (ja) | 2003-01-20 |
| US5530274A (en) | 1996-06-25 |
| FR2717948B1 (fr) | 1997-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2524714A1 (fr) | Transistor a couche mince | |
| FR2472270A1 (fr) | Circuit integre semi-conducteur ayant des circuits generateurs de signaux de commande | |
| FR2484124A1 (fr) | Cellule de memoire remanente a " gachette " flottante, modifiable electriquement | |
| EP2240956B1 (fr) | Cellule EEPROM à perte de charges, son procédé de formation et procédé de mesure d'une information temporelle | |
| EP3627275B1 (fr) | Dispositif électronique capable de former un capteur de température ou une source de courant délivrant un courant indépendant de la température | |
| US7193264B2 (en) | Floating gate transistors | |
| FR2597262A1 (fr) | Circuit integre a semi-conducteur avec condensateur de derivation associe a son cablage | |
| FR2485808A1 (fr) | Circuit de protection d'entree pour dispositif semi-conducteur | |
| FR2515875A1 (fr) | Circuit de chaine de transistors a effet de champ | |
| EP0750244B1 (fr) | Circuit générateur de tension négative du type pompe de charge | |
| FR2717948A1 (fr) | Condensateur mos et composants électroniques incorporant un tel condensateur. | |
| FR2877513A1 (fr) | Commutateur analogique a circulation externe tres limitee de courant de fuite et filtre a capacites commutees comportant le commutateur analogique | |
| FR2525014A1 (fr) | Systemes de distribution et de commande de haute tension integres | |
| FR2509907A1 (fr) | Dispositif a capacite variable | |
| FR2830329A1 (fr) | Circuit de detection de tension pour dispositifs d'accumulation | |
| EP1569332B1 (fr) | Circuit d'amplification de puissance et amplificateur operationnel l'incorporant | |
| US6215170B1 (en) | Structure for single conductor acting as ground and capacitor plate electrode using reduced area | |
| EP0129470B1 (fr) | Dispositif photosensible à l'état solide | |
| EP0562980A1 (fr) | Pont diviseur auto-protégé | |
| FR2496343A1 (fr) | Condensateur variable | |
| JP2642901B2 (ja) | 集積回路における設計オプションを選択するための装置 | |
| US11502129B2 (en) | Three-dimensional semiconductor integrated circuit | |
| EP2463632A1 (fr) | Dispositif de détection comportant un circuit de test robuste | |
| US6100747A (en) | Device for selecting design options in an integrated circuit | |
| US6175137B1 (en) | Monolithic resistor having dynamically controllable impedance and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20101130 |