FR2621714A1 - Circuit pour la commande interactive d'un ensemble d'elements de commande - Google Patents
Circuit pour la commande interactive d'un ensemble d'elements de commande Download PDFInfo
- Publication number
- FR2621714A1 FR2621714A1 FR8813115A FR8813115A FR2621714A1 FR 2621714 A1 FR2621714 A1 FR 2621714A1 FR 8813115 A FR8813115 A FR 8813115A FR 8813115 A FR8813115 A FR 8813115A FR 2621714 A1 FR2621714 A1 FR 2621714A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- local
- control
- circuits
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25431—Dual Port memory
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Selective Calling Equipment (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Multi Processors (AREA)
- Control By Computers (AREA)
Abstract
Un circuit pour la commande interactive d'un ensemble d'éléments de commande comprend un ensemble de circuits de commande locaux 22, 24, 26, 28, 30 qui commandent des éléments de commande respectifs 12, 14, 16, 18, 20. Chaque circuit de commande local comprend un microprocesseur 32, un bus local 34 qui assure la communication à l'intérieur du circuit de commande local, une mémoire vive de messages 36 connectée au bus local et une interface d'élément de commande. Un bus de système 40 est connecté aux mémoires vives de message 36 dans chaque circuit de commande local, et un circuit de diffusion 38 incorporé dans chaque circuit de commande local transmet des messages par le bus de système vers les mémoires vives de messages.
Description
CIRCUIT POUR LA COMMANDE INTERACTIVE D'UN
ENSEMBLE D'ELEMENTS DE COMMANDE
La présente invention concerne un circuit destiné à permettre une commande rapide d'un ensemble d'éléments de commande, comme par exemple un actionneur et un transducteur de position, un transducteur de charge et des transducteurs de déformation d'une structure d'application de charge pour
le test de matériaux.
Une application de commande en boucle fermée con-
cerne une structure d'application de charge pour le test de
matériaux, qui teste les caractéristiques d'effort-déforma-
tion d'un échantillon d'un matériau en soumettant l'échan-
tillon à une force au moyen d'un actionneur, et endétectant la déformation résultante de l'échantillon, au moyen d'un ou
de plusieurs extensomètres. Selon le type de test, l'échan-
tillon peut être soumis à une compression ou une traction, ou aux deux en alternance, en employant diverses formes
d'ondes et/ou diverses fréquences, de la manière désirée.
Dans la commande en boucle fermée, on règle le signal de commande qui est appliqué à l'actionneur sous la dépendance d'un signal d'erreur basé sur la comparaison entre un signal de réponse attendu et un ou plusieurs signaux provenant d'un transducteur de position, d'un transducteur de charge
et/ou d'un ou plusieurs transducteurs de déformation.
On a utilisé de façon caractéristique des cir-
cuits de commande analogiques pour la commande en boucle fermée de structures d'application de charge; on a également
utilisé un traitement numérique pour régler des potentiomè-
tres des circuits de commande analogiques.
On a découvert qu'on pouvait avantageusement réaliser une commande interactive fiable et rapide pour un ensemble d'éléments de commande (par exemple un actionneur et un transducteur de position, un transducteur de charge
et des transducteurs de déformation d'une structure d'ap-
plication de charge pour le test de matériaux), en établis-
sant pour chaque élément de commande un circuit de commande local séparé, basé sur un microprocesseur. Chaque circuit
de commande local comporte un bus local pour la communica-
tion avec l'élément de commande et le reste du circuit de commande local, et une mémoire vive de messages qui est
connectée au bus local et qui est connectée, par l'intermé-
diaire d'un bus de système séparé, aux autres circuits de commande locaux. On transmet des messages vers les circuits de commande locaux par "diffusion" sur le bus de système, en écrivant simultanément les messages dans toutes les mémoires
vives de messages.
Dans des modes de réalisation préférés, des cir-
cuits de diffusion sont incorporés dans les circuits de commande locaux; les messages sont émis vers des positions de mémoire prédéterminées qui correspondent à la nature du message; les circuits de commande locaux comprennent des
moyens pour identifier l'arrivée de messages dans des posi-
tions de mémoire prédéterminées sélectionnées; les moyens d'identification comprennent une mémoire vive d'interruption
ayant des adresses qui correspondent aux positions de mé-
moire prédéterminées, et des moyens pour émettre une demande d'interruption wrs le processeur local; il existe un arbitre de bus de système qui limite l'accès au système à un seul des circuits de diffusion à la fois; un circuit de diffusion cesse d'émettre un message seulement après la réception d'un
signal d'acquittement à partir de tous les circuits de com-
mande locaux; il existe un arbitre de mémoire vive de messa-
ges qui limite l'accès à la mémoire vive de messages de fa-
çon que le circuit de diffusion et le processeur dans le
circuit de commande local ne puissent pas accéder simulta-
nément à cette mémoire; les éléments de commande compren-
nent au moins un actionneur et au moins un transducteur; et
le transducteur détecte la réponse de l'actionneur à un si-
gnal d'ordre, le circuit de commande local pour le transduc-
teur est programmé de façon à diffuser, par son circuit de diffusion, un message indiquant la réponse, et le processeur du circuit de commande local pour l'actionneur est programmé de façon à lire le message et à l'utiliser dans la commande
en boucle fermée de l'actionneur.
L'invention sera mieux comprise à la lecture de
la description qui va suivre d'un mode de réalisation, don-
né à titre d'exemple non limitatif. La suite de la descrip-
tion se réfère aux dessins annexes sur lesquels: La figure 1 est un schéma synoptique d'un circuit destiné à commander des éléments de commande d'une structure d'application de charge pour le test de matériaux conforme à l'invention; et La figure 2 est un schéma synoptique d'un circuit parmi un ensemble de circuits de commande locaux représentés
sur la figure 1.
En considérant la figure 1, on voit un circuit 10 destiné à réaliser une commande en boucle fermée d'une structure d'application de charge pour le test de matériaux du type général qui est décrit dans la demande de brevet des
E.U.A. n 909 271, déposée le 19 septembre 1986. La structu-
re d'application de charge comprend un actionneur à cellule de charge 12 (destiné à appliquer une force à l'échantillon
de matériau sous test), un transducteur de charge 14 (des-
tind à détecter la charge qui est appliquée), un transduc-
teur de position 16 (destiné à détecter la position de l'ac-
tionneur), et des transducteurs de déformation 18, 20 (des-
tinés à détecter des déformations en deux positions diffé-
rentes de l'échantillon de matériau sous test), ces compo-
sants constituant ce qu'on appelle ici des "éléments de com-
mande". Chaque élément de commande 12, 14, 16, 18, 20 com-
porte un circuit de commande local respectif et identique 22, 24, 26, 28, 30. Chaque circuit de commande local com- prend un microprocesseur 32, un bus local 34 (qui assure une communication locale entre le microprocesseur, l'élément de commande et le reste du circuit local), une mémoire vive
de messages à deux accès 36, et un circuit de diffusion 38.
Chaque mémoire vive de messages à deux accès 36 comporte un accès connecté au bus local 34 pour la lecture et l'écriture
par le microprocesseur 32, et un autre accès qui est connec-
té au bus de système 40, pour l'écriture par des circuits de diffusion 38 du même circuit de commande local ou d'autres circuits de commande locaux. Le circuit de commande local 22 remplit à la fois la fonction d'un dispositif maitre qui
gère les communications avec la face avant 42 et l'ordina-
teur 44, et celle d'un contrôleur pour l'actionneur 12. Les
circuits de commande locaux restants 24, 26, 28, 30 remplis-
sent la fonction de dispositifs de conditionnement pour les
transducteurs respectifs.
En considérant la figure 2, on voit le circuit de commande local 22, qu'on appelle également une structure
centrale ou un "noyau"; les autres circuits de commande lo-
caux sont identiques. Le noyau est physiquement et électri-
quement un élément de base qui est placé sur une carte de circuit imprimé avant l'ajout de tout circuit spécialisé pour la fonction ou l'élément de commande particulier du noyau. Le circuit de commande local 22 comporte deux parties fonctionnelles fondamentales: le noyau de diagnostic 46 et
le noyau local 48.
Le noyau de diagnostic 46 comprend les circuits nécessaires pour faire fonctionner le microprocesseur 32 (Motorola 68000, 12 MHz) et pour exécuter des auto-tests de diagnostic. Le noyau de diagnostic 46 comprend un circuit de restauration d'unité centrale 52, des circuits d'horloge et de commande d'unité centrale 54, un circuit de commande d'interruption (comprenant un dispositif d'affectation de priorité d'interruption et un générateur d'acquittement d'interruption), une mémoire centrale 58 (comprenant jus- qu'à 128 K mots de mémoire de programme, qui est spécifique du fonctionnement du circuit de commande local particulier,
et jusqu'à 64 K mots de mémoire vive CMOS rapide et à fai-
ble consommation pour l'enregistrement de données),des cir-
cuits de diagnostic 60, des amplificateurs-séparateurs de bus local 62 (comprenant des circuits d'attaque à courant
élevé pour des lignes d'adresse et de commande de post-pro-
cesseur, et un émetteur-récepteur pour toutes les lignes de
données, dans le but d'attaquer et d'isoler tous les cir-
cuits situés à l'extérieur du noyau de diagnostic 46), un décodeur d'adresse 64 et des lignes d'adresse, de commande
et de données 66, 68, 70 du microprocesseur 32.
Le noyau local 48 établit la liaison entre le microprocesseur 32 et le matériel d'applications 50 (qui remplit la fonction d'interface avec l'actionneur 12) et les autres circuits de commande locaux 24, 26, 28, 30, par l'intermédiaire du bus de système 40 (qui est un bus du type VME). Le noyau local 48 communique avec le noyau de diagnostic 46 par le bus local 34, qui comprend des lignes d'adresse, de commande et de données 72, 74, 76, qui sont
des prolongements directs, avec interposition d'amplifica-
teurs-séparateurs, de lignes correspondantes 66, 68, 70 du microprocesseur 32. Les lignes 72, 74, 76 sont connectées au circuit de diffusion 38, qui est lui-même connecté au
bus de système 40 par l'intermédiaire d'émetteurs-récep-
teurs 78 qu'on utilise pour transférer des données vers le bus de système 40 et pour recevoir des données à partir de ce dernier. Le dispositif de requête/arbitre de bus VME 80 comprend une fonction de requête, qui est opérationnelle dans tous les circuits de commande locaux 22-30, et une
fonction d'arbitre qui n'est effective que dans un seul cir-
cuit de commande local. Le dispositif de requête/arbitre de bus VME 80 est connecté à une ligne de requête de bus de système (qui est utilisée par un circuit de commande local pour demander la maîtrise du bus dans le but de diffuser un message sur ce dernier), et à une ligne d'autorisation (que
la fonction d'arbitre utilise pour autoriser l'opération de-
mandée par une requête).
La mémoire vive de messages à deux accès (consti-
tuée par des mémoires vives statiques CMOS) comporte deux ensembles d'amplificateurs-séparateurs de lignes d'adresse, de données et de commande externes, pour permettre un accès
sélectif aussi bien à partir du bus local 34 (avec possibi-
lité de lecture et d'écriture) qu'à partir du bus de système 40 (avec possibilité d'écriture seulement). L'arbitre de mémoire vive à deux accès 82 est connecté et est conçu de
façon à empêcher l'accès simultané à la mémoire vive de mes-
sages à deux accès 36; les accès de la mémoire sont normale-
ment invalidés et ils le restent jusqu'à ce que l'arbitre 82 autorise l'accès. Les récepteurs de bus de mémoire vive à deux accès 84 sont connectés de façon à transférer des données de manière unidirectionnelle du bus de système 40
vers la mémoire vive de messages à deux accès 36, et de fa-
çon à adresser la mémoire vive d'interruption locale 86. Les adresses de la mémoire vive 36 sont réparties en 256 accès de message représentés par des blocs de quatre mots pouvant être adressés individuellement; chaque accès de message est attribué pour la réception d'un message particulier, et à
chaque circuit de commande local est associé un sous-ensem-
ble du nombre total d'accès de message. La mémoire vive 86 contient-des mots d'étiquette à 4 bits qui sont charges à des adresses correspondant à des accès de message utilisés par le circuit local 22; la mémoire vive 86 est utilisée avec l'accès d'entrée d'interruption local 88 pour indiquer qu'un message vient d'être écrit dans un accès de message
(adresse) de la mémoire vive 36 qui est utilisé pour un mes-
sage qui concerne le fonctionnement du circuit de commande
local 22.
Le décodeur d'adresse 90 décode des adresses sur les lignes d'adresse 72 du bus local 34, et des temporisa-
teurs programmables d'usage général 92 remplissent des fonc-
tions de temporisation pour le noyau local 48.
En ce qui concerne le fonctionnement, on note qu'avant le test d'un matériau, pendant l'initialisation, on charge les mémoires vives d'interruption locale 86 avec des mots d'étiquette, aux adresses qui correspondent-aux accès de messages (adresses de blocs de quatre mots) des
mémoires vives à deux accès 36. Pendant le test, l'action-
neur 12 applique une force de traction et/ou de compression à l'échantillon; le transducteur de charge 14 contrôle la
charge qui est réellement appliquée; le transducteur de po-
sition 16 contrôle la position de l'actionneur 12; et les
transducteurs de déformation 18, 20 contrôlent les déforma-
tions aux emplacements respectifs de l'échantillon de maté-
riaux.
Dans l'accomplissement de ces fonctions, chaque
élément de commande (c'est-à-dire l'actionneur 12, le trans-
ducteur de charge 14, le transducteur de position 16 ou le
transducteur de déformation 18 ou 20) fonctionne sous com-
mande locale, exercée par son microprocesseur 32 respectif,
conformément à des instructions de programme qui sont enre-
gistrées en mémoire morte programmable dans la mémoire cen-
trale 58. L'information de commande qui provient du micro-
processeur 32 est entièrement contenue dans le circuit lo-
cal 22 et elle est communiquée par le bus local 34 et des * éléments de matériel respectifs de bus local (par exemple des convertisseurs analogique-numérique) qu'on utilise pour remplir la fonction d'interface entre les signaux numériques et l'élément de commande. Les mémoires vives de données dans les mémoires centrales 58 sont utilisées pour enregistrer
des données, par exemple une information de déformation pro-
venant d'un transducteur de déformation 18 ou 20.
L'actionneur 12 fonctionne sous la dépendance d'une commande en boucle fermée de façon à tendre vers un fonctionnement commandé, correspondant par exemple à une forme d'onde désirée qui est synthérisée conformément à son programme dans sa mémoire centrale 58. La commande en boucle fermée fait intervenir la comparaison d'un signal de réponse
réelle, basé sur la charge, la position et/ou les déforma-
tions détectées par les transducteurs 14, 16, 18, 20, avec une réponse attendue (c'est-à-dire commandée), dans le but d'obtenir un signal d'erreur qu'on utilise pour régler un
signal de commande appliqué à l'actionneur 12. -
A des intervalles d'une milliseconde, on échan-
tillonne la charge, la position (qu'on appelle encore la course) et les déformations, et on diffuse ces valeurs sous la forme de messages à 4 mots, par des circuits de diffusion respectifs 38, vers les mêmes adresses (c'est-à-dire des accès de messages) dans toutes les mémoires vives à deux accès 36. Le signal d'ordre et le signal d'erreur, calculés à des intervalle d'une milliseconde et utilisés pour régler le signal de commande qui est appliqué à l'actionneur 14, sont diffusés de façon similaire par le circuit de diffusion 38 dans le circuit de commande local 22, à des intervalles d'une milliseconde. Comme représenté sur la figure 1, les mêmes messages sont écrits dans les mêmes positions dans toutes les mémoires vives à deux accès 36; un circuit de commande local particulier 22, 24, 26, 28 ou 30 n'accède,
dès qu'il le peut, qu'aux messages qui concernent le fonc-
tionnement de ce circuit de commande.
En passant maintenant à une description plus dé-
taillée de la diffusion et de la lecture de messages (qu'on appelle encore des "jetons"), on note qu'un seul circuit de commande peut diffuser un message sur le bus de système 40
à un moment donné. Lorsqu'un circuit de commande local con-
tient un message à diffuser, la fonction de requête du dis-
positif de requête/arbitre de bus VME 80 émet un signal de requête vers l'arbitre, et si le bus 40 n'est pas occupé, l'arbitre émet ensuite un signal d'autorisation vers le dispositif de requête. Le dispositif de requête active en-
suite un signal d'occupation de bus, et le circuit de com-
mande local qui a émis la requête commence à transférer des données, les circuits d'attaque dans le circuit de diffusion de bus VME 38 écrivant un message par le bus de système dans les mêmes adresses de toutes les mémoires vives à deux accès
36, par l'intermédiaire des récepteurs 84. L'arbitre de mé-
moire vive à deux accès 82 empêche l'accès simultané à la mémoire vive à deux accès 36 par le bus de système 40 et le bus local 34. Les deux accès de la mémoire sont normalement
invalidés et ils restent dans cet état jusqu'à ce que l'ar-
bitre 82 autorise l'accès, ce qu'il ne fait que lorsqu'il reçoit une requête émise par un accès, et à condition que l'autre accès ne soit pas déjà en cours d'utilisation. Dans le cas de requêtes simultanées pour accéder à la mémoire vive à deux accès 36, l'autorisation d'accès est accordée au bus de système 40, et le bus local attend jusqu'à ce que le
bus de système 40 ait terminé son transfert. Lorsque l'auto-
risation d'accès est accordée, un transfert de données fait l'objet d'un acquittement (dirigé vers le processeur local
ou le maître du bus, ou les deux). Après que des acquitte-
ments ont été reçus à partir de tous les circuits locaux, le circuit de diffusion achève le cycle de transfert de données et il libère le bus de système 40 pour l'utilisation par d'autres circuits de commande locaux. Les acquittements sont indiqués sur une ligne du bus de système 40, au moyen de circuits d'attaque à collecteur ouvert dans tous les circuits locaux; les circuits d'attaque sont normalement à l'état conducteur, ce qui maintient la ligne dans un état
bas; lorsqu'une diffusion a lieu, chaque circuit local réa-
git lorsqu'il a achevé le transfert de données, en bloquant
son circuit d'attaque après un retard de courte durée; lors-
que tous les circuits d'attaque ont été bloqués, la ligne
monte vers un état haut.
Pour permettre l'utilisation en temps réel des messages pertinents par un circuit de commande local, par exemple dans une commande en boucle fermée ou pour fournir des messages de supervision, le microprocesseur local 32
est interrompu par l'intermédiaire de la mémoire vive d'in-
terruption locale 86 et de l'accès d'entrée d'interruption locale 88, dans le cas o une opération est effectuée pour
accéder à des accès de messages particuliers, par l'inter-
médiaire du bus de système 40. Comme mentionné ci-dessus, la mémoire vive d'interruption locale 86 est chargée par le
microprocesseur local 32, pendant l'initialisation du sys-
tème, avec des mots d'étiquette qui sont enregistrés à des
adresses correspondant à des accès de messages qui se rap-
portent au fonctionnement d'un circuit de commande local; le contenu de la mémoire vive 86 ne change pas jusqu'à ce que cette dernière soit reprogrammée de façon spécifique par le microprocesseur local 32. Lorsque le bus de système accède à un accès de message ayant un mot d'étiquette correspondant dans la mémoire vive d'interruption locale 86 (ce qui correspond à un accès de message "actif"), la mémoire vive d'interruption locale 86 est adressée par les lignes d'adresse qui adressent également la mémoire vive à deux accès 36. A ce moment, la mémoire vive d'interruption
locale 86 n'est pas validée pour l'écriture mais est vali-
dée pour la lecture, et le mot d'étiquette qui est adressé apparait sur ses lignes de données de sortie, ce qui a pour effet d'instaurer à "1" un bit d'état correspondant d'un
réseau de bascules adressable à 8 bits dans l'accès d'en-
trée d'interruption locale 88, simultanément à l'activation
d'une requête d'interruption qui est dirigée vers le cir-
cuit de commande d'interruption 56 du microprocesseur local 32. Le microprocesseur local 32 peut lire directement le 1 1 contenu du réseau de bascules adressables à 8 bits comme un accès d'entrée, pour déterminer les accès de message de la
mémoire vive à deux accès 36 auxquels on vient d'accéder.
L'accès d'entrée 88 accumule l'état de tous les accès de messages actifs jusqu'à ce qu'il fasse l'objet d'une opéra- tion de lecture par le microprocesseur local 32, et à ce
moment tous les bits mémorisés sont automatiquement restau-
rés à "0". Si le nombre d'accès de messages actifs dépasse 8, des bits d'état sont utilisés en commun et on utilise avec les interruptions une interrogation cyclique des accès
de messages pour identifier de nouveaux messages pertinents.
Le microprocesseur 32 ayant été informé de l'arrivée de mes-
sages pertinents lit ces derniers dès qu'il en a l'opportu-
nité.
Les mémôires vives à deux accès 36 et les cir-
cuits de diffusion 38 constituent un mécanisme de communi-
cation efficace et d'usage général pour diffuser des messa-
ges vers tous les circuits de commande locaux 22, 24, 26,
28, 30 qui doivent accéder seulement à un petit sous-ensem-
ble du nombre total de messages. En isolant le bus de sys-
tème 40 vis-à-vis des bus locaux 34, on évite des goulots d'étranglement du trafic dans le bus de système 40, et on peut simultanément utiliser efficacement les bus locaux 34
pour des données et des programmes associés au fonctionne-
ment de l'élément de commande local. La diffusion de messa-
ge ne nécessite donc aucune opération de servitude (c'est-
à-dire des opérations spéciales d'établissement de liaison) et elie est transparente pour les processeurs locaux 32, dans l'accomplissement de leur fonction de commande locale,
les processeurs locaux étant simplement informés de l'arri-
vée dans la mémoire vive à deux accès 38 de messages perti-
nents, qui peuvent ensuite être lus dès que l'occasion de présente. Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits
et représentés, sans sortir du cadre de l'invention.
Claims (22)
1. Circuit pour la commande interactive d'un en-
semble d'éléments de commande, caractérisé en ce qu'il com-
prend: un ensemble d'éléments de commande (12, 14, 16, 18, 20) ayant des fonctions spécifiées; un ensemble de circuits de commande locaux (22, 24, 26, 28, 30) qui commandent des éléments de commande respectifs, chaque circuit de commande local (22, 24, 26, 28, 30) comprenant un processeur (32) qui est destiné à commander le fonctionnement du circuit de commande local et de son élément de commande respectif, un bus local (34) qui est connecté au processeur (32) pour
assurer la communication à l'intérieur du circuit de com-
mande local, une mémoire vive de messages (36) qui est con-
nectée au bus local (34), et une interface d'élément de
commande qui est connectée entre le bus local (34) et l'élé-
ment de commande respectif (12, 14, 16, 18, 20); un bus de système (40) qui est connecté aux mémoires vives de messages (36) dans les circuits de commande locaux (22, 24, 26, 28,
); et un circuit de diffusion (38) qui est destiné à émet-
tre des messages sur le bus de système (40) vers les mémoi-
res vives de messages (36).
2. Circuit selon la revendication 1, caractérisé en ce qu'il comprend un ensemble de circuits de diffusion (38), chacun d'eux se trouvant dans un circuit de commande
local (22, 24, 26, 28, 30).
3.Circuit selon la revendication 2, caractérisé en ce que les circuits de diffusion (38) sont conçus de façon à émettre les messages vers des positions de mémoire
prédéterminées qui correspondent à la nature du message.
4. Circuit selon la revendication 3, caractérisé en ce que chaque circuit de commande local (22, 24, 26, 28, ) comprend des moyens destinés à identifier l'arrivée de
messages dans des positions de mémoire prédéterminées sé-
lectionnées.
5. Circuit selon la revendication 4, caractérisé
en ce que les moyens d'identification comprennent une mé-
moire vive d'interruption (86) avant des adresses qui correspondent aux positions de mémoire prédéterminées, cette mémoire vive d'interruption (86) est connectée de façon à être validée pour la lecture lorsque le circuit de diffusion (38) accède à la mémoire vive de messages (36) pour l'écriture, et cette mémoire vive d'interruption est
chargée avec des mots d'étiquette à des adresses qui cor-
respondent aux positions de mémoire prédéterminées sélec-
tionnées.
6. Circuit selon la revendication 5, caractérisé en ce que les moyens d'identification comprennent des moyens
destinés à émettre une demande d'interruption vers le pro-
cesseur (32), et un réseau de bascules adressables qui con-
tient des bits d'état qui sont instaurés par des mots
d'étiquette respectifs et que le processeur (32) peut lire.
7. Circuit selon la revendication 2, caractérisé en ce qu'il comprend en outre un arbitre de bus de système (80) qui limite l'accès au bus de système (40) à un seul circuit à la fois parmi l'ensemble de circuits de diffusion (38).
8. Circuit selon la revendication 7, caractérisé en ce que les circuits de commande locaux (22, 24, 26, 28, ) comprennent des moyens destinés à émettre des signaux d'acquittement pour confirmer l'accès aux mémoires vives de messages (36), et en ce que les circuits de diffusion
(38) sont conçus de façon à ne cesser l'émission d'un mes-
sage qu'après avoir reçu un signal d'acquittement à partir de tous les circuits de commande locaux (22, 24, 26, 28, 30).
9. Circuit selon la revendication 2, caractérisé en ce que chaque circuit de commande local (22, 24, 26, 28, ) comprend un arbitre de mémoire vive de messages (82) qui limite l'accès à la mémoire vive de messages (36) de façon qu'un circuit de diffusion (38) et le processeur
(32) dans le circuit de commande local ne puissent pas accé-
der simultanément à la mémoire vive de messages.
10. Circuit selon l'une quelconque des revendica-
tions 1 à 9, caractérisé en ce que les éléments de commande comprennent au moins un actionneur (12) et au moins un
transducteur (14, 16, 18, 20).
11. Circuit selon la revendication 10, caractéri-
sé en ce que le transducteur (14) est conçu pour détecter
la réponse de l'actionneur (12) à un signal d'ordre, le pro-
cesseur (32) du circuit de commande local pour le transduc-
teur est programmé de façon à émettre par son circuit de diffusion (38) un message qui indique cette réponse, et le
processeur (32) du circuit de commande local pour l'action-
neur (12) est programmé de façon à lire ce message et à l'utiliser dans la commande en boucle fermée de l'actionneur (12).
12. Circuit de commande pour une structure d'ap-
plication de charge pour le test de matériaux, caractérisé en ce qu'il comprend: un ensemble d'éléments de commande (12, 14, 16, 18, 20) ayant des fonctions spécifiées, ces éléments de commande comprenant un actionneur (12) destiné à appliquer une force à un échantillon de matériau, un transducteur de charge (14) destiné à détecter la charge qu'applique l'actionneur (12), un transducteur de position (16) destiné à détecter la position de l'actionneur (12),
et un transducteur de déformation (18, 20) destiné à détec-
ter la déformation de l'échantillon de matériau; un ensemble
de circuits de commande locaux (22, 24, 26, 28, 30) qui com-
mandent des éléments de commande respectifs, chaque circuit
de commande local (22, 24, 26, 28, 30) comprenant un proces-
seur (32) qui est destiné à commander le fonctionnement du
circuit de commande local et de son élément de commande res-
pectif, un bus local (34) qui est connecté au processeur
(32) pour permettre la communication à l'intérieur du cir-
cuit de commande local, une mémoire vive de messaqes (36) qui est connectée au bus local, et une interface d'élément de commande qui est connectée entre le bus local (34) et l'élément de commande respectif (12, 14, 16, 18, 20), un bus de système (40) qui est connecté aux mémoires vives de messages (36) dans les circuits de commande locaux (22, 24, 26, 28, 30), et un circuit de diffusion (38) destiné à émettre des messages par le bus de système (40) vers les
mémoires vives de messages (36).
13. Circuit selon la revendication 12. caracté-
risé en ce au'il comDrend un ensemble de circuits de diffu-
sion (38), et chacun d'eux se trouve dans un circuit de
commande local (22, 24, 26, 28, 30).
14. Circuit selon la revendication 13, caractéri-
sé en ce que les circuits de diffusion (38) sont conçus de façon à émettre les messages vers des positions de mémoire
prédéterminées qui correspondent à la nature du message.
15. Circuit selon la revendication 14, caractéri-
sé en ce que chaque circuit de commande local (22, 24, 26, 28, 30) comprend des moyens destinés à identifier l'arrivée de messages dans des positions de mémoire prédéterminées sélectionnées.
16. Circuit selon la revendication 15, caractéri-
sé en ce que les moyens d'identification comprennent une memoire vive d'interruption (86) ayant dés adresses qui correspondent aux positions de mémoire prédéterminées, cette mémoire vive d'interruption (86) est connectée de façon à être validée pour la lecture lorsque le circuit de diffusion (38) accède à la mémoire vive de messages (36) pour l'écriture, et cette mémoire vive d'interruption est
chargée avec des mots d'étiquette à des adresses qui cor-
respondent aux positions de mémoire prédéterminées sélec-
tionnées.
17. Circuit selon la revendication 16, caractéri-
sé en ce que les moyens d'identification comprennent des moyens destines à émettre une demande d'interruption vers le processeur (32), et un réseau de bascules adressables qui contient des bits d'état qui sont instaurés par des mots d'étiquette respectifs et que le processeur (32) peut lire.
18. Circuit selon la revendication 13, caracté- risé en ce qu'il comprend en outre un arbitre de bus de système (80) qui limite l'accès au bus de système (40) à un seul circuit à la fois parmi l'ensemble de circuits de
diffusion (38).
19. Circuit selon la revendication 18, caracté-
risé en ce que les circuits de commande locaux (22, 24, 26, 28, 30) comprennent des moyens destinés à émettre des signaux d'acquittement pour confirmer l'accès aux mémoires
vives de messages (36), et en ce que les circuits de diffu-
sion (38) sont conçus de façon à ne cesser l'émission d'un
message qu'après avoir reçu un signal d'acquittement à par-
tir de tous les circuits de commande locaux (22, 24, 26,
28, 30).
20. Circuit selon la revendication 13, caracté-
risé en ce que chaque circuit de commande local (22, 24, 26, 28, 30) comprend un arbitre de mémoire vive de messages (82) qui limite l'accès à la mémoire vive de messages (36) de façon qu'un circuit de diffusion (38) et le processeur
(32) dans le circuit de commande local ne puissent pas ac-
céder simultanément à la mémoire vive de messages.
21. Circuit selon la revendication 20, caracté-
risé en ce que le transducteur (14) est conçu pour détecter la réponse de l'actionneur (12) à un signal d'ordre, le
processeur (32) du circuit de commande local pour le trans-
ducteur est programmé de façon à émettre par son circuit de diffusion (38) un message qui indique cette réponse, et le
processeur (32) du circuit de commande local pour l'action-
neur (12) est programmé de façon à lire ce message et à l'utiliser dans la commande en boucle fermée de l'actionneur
(12).
22. Circuit selon l'une quelconque des revendi-
cations 8 ou 19, caractérisé en ce que les moyens destinés à émettre des signaux d'acquittement comprennent une ligne d'acquittement qui fait partie du bus de système (40) et des circuits d'attaque dans chaque circuit de commande lo-
cal (22, 24, 26, 28, 30), connectés à la ligne d'acquitte-
ment, chacun de ces circuits d'attaque est capable de fai-
re passer la ligne d'acquittement dans un état lorsqu'il est placé à l'état conducteur, la ligne passant dans un autre état lorsque tous les circuits d'attaque ont été
placés à l'état non conducteur, et cet autre état consti-
tue le signal d'acquittement.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10685287A | 1987-10-09 | 1987-10-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2621714A1 true FR2621714A1 (fr) | 1989-04-14 |
Family
ID=22313606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8813115A Pending FR2621714A1 (fr) | 1987-10-09 | 1988-10-06 | Circuit pour la commande interactive d'un ensemble d'elements de commande |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPH01109403A (fr) |
| DE (1) | DE3834199A1 (fr) |
| FR (1) | FR2621714A1 (fr) |
| GB (1) | GB2211000B (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2048944A1 (fr) * | 1990-08-31 | 1992-03-01 | Otomar S. Schmidt | Processeur pour controleur programmable |
| DE4125374C2 (de) * | 1991-07-31 | 1995-03-09 | Siemens Ag | Automatisiert arbeitende, mehrere Anlagenteile aufweisende Kokerei |
| AU2052192A (en) * | 1991-08-07 | 1993-02-11 | Aeci Limited | A controller |
| DE4207826C2 (de) * | 1992-03-12 | 1995-06-14 | Deutsche Aerospace | Bahn- und Lageregelungssystem (AOCS) mit Prüfsystem |
| FR2704077B1 (fr) * | 1993-04-13 | 1995-06-02 | Armand Audrand | Commande numérique à contrôle d'axes par programmes différentiels. |
| ES2101595T3 (es) * | 1994-08-12 | 1997-07-01 | Siemens Ag | Procedimiento e instalacion para la transmision periodica de datos con funcion de radiodifusion para el intercambio independiente de datos entre unidades externas. |
| FR2730080B1 (fr) * | 1995-01-30 | 1997-04-25 | Trazic Pierre | Unite centrale eclatee |
| DE102005054843A1 (de) * | 2005-11-15 | 2007-05-16 | Dewert Antriebs Systemtech | Verfahren zur Steuerung einer Elektrogeräteanordnung, insbesondere für ein Möbel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2169104A (en) * | 1984-12-27 | 1986-07-02 | Textima Veb K | Control of a circulating carriage knitting machine |
| US4608661A (en) * | 1981-11-16 | 1986-08-26 | Toshiba Kikai Kabushiki Kaisha | Programmable sequence controller |
| EP0201081A2 (fr) * | 1985-05-10 | 1986-11-12 | Hitachi, Ltd. | Dispositif de commande |
| EP0103714B1 (fr) * | 1982-09-07 | 1989-10-25 | General Electric Company | Commande d'axes à multi-processeur |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51140521A (en) * | 1975-05-30 | 1976-12-03 | Nec Corp | Address exchange device |
| US4155115A (en) * | 1977-12-30 | 1979-05-15 | Honeywell Inc. | Process control system with analog output control circuit |
| JPS5515542A (en) * | 1978-07-18 | 1980-02-02 | Nec Corp | Data transmitter |
| GB2046476B (en) * | 1979-03-26 | 1983-02-23 | Shelton Instr Ltd | Programmable logic controllers |
| GB2141838B (en) * | 1980-05-01 | 1985-07-24 | Rank Organisation Plc | Stage lighting control system |
| JPS5717014A (en) * | 1980-07-07 | 1982-01-28 | Fanuc Ltd | Numerical controller |
| JPS5776604A (en) * | 1980-10-30 | 1982-05-13 | Fanuc Ltd | Numeric controller |
| JPS6019810B2 (ja) * | 1980-12-05 | 1985-05-18 | 富士通株式会社 | バッファメモリ制御方式 |
| CA1208687A (fr) * | 1982-09-21 | 1986-07-29 | Ernest L. Legg | Topographie memoire a multiprocesseur |
| JPS59114663A (ja) * | 1982-12-22 | 1984-07-02 | Nec Corp | デ−タ送信装置 |
| US4607256A (en) * | 1983-10-07 | 1986-08-19 | Honeywell, Inc. | Plant management system |
| CA1232050A (fr) * | 1984-02-28 | 1988-01-26 | James A. Zeitlin | Systeme regulateur de fermentation |
| JP2503950B2 (ja) * | 1985-07-10 | 1996-06-05 | 株式会社島津製作所 | 材料試験機の制御装置 |
| JPS6252663A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | 情報処理方法及び装置 |
| JPH07104836B2 (ja) * | 1985-09-02 | 1995-11-13 | 株式会社日立製作所 | マルチプロセツサシステムのジヨブ管理方法 |
| JPS6259439A (ja) * | 1985-09-10 | 1987-03-16 | Mitsubishi Electric Corp | 伝送制御方式 |
| JPS62209651A (ja) * | 1986-02-12 | 1987-09-14 | Fujitsu Ltd | 共通バス制御方式 |
| JPH0756647B2 (ja) * | 1986-03-04 | 1995-06-14 | 富士通株式会社 | ネツトワークによる共有メモリ方式 |
| JPS62204363A (ja) * | 1986-03-04 | 1987-09-09 | Fujitsu Ltd | 共有メモリ方式 |
| JPS62219295A (ja) * | 1986-03-19 | 1987-09-26 | Canon Inc | メモリ制御回路 |
| JPS62219045A (ja) * | 1986-03-19 | 1987-09-26 | Fujitsu Ltd | Ｌｒｕ制御回路 |
| JPS62217768A (ja) * | 1986-03-19 | 1987-09-25 | Canon Inc | メモリ制御回路 |
-
1988
- 1988-09-13 JP JP22971088A patent/JPH01109403A/ja active Pending
- 1988-10-06 GB GB8823539A patent/GB2211000B/en not_active Expired - Fee Related
- 1988-10-06 FR FR8813115A patent/FR2621714A1/fr active Pending
- 1988-10-07 DE DE19883834199 patent/DE3834199A1/de not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608661A (en) * | 1981-11-16 | 1986-08-26 | Toshiba Kikai Kabushiki Kaisha | Programmable sequence controller |
| EP0103714B1 (fr) * | 1982-09-07 | 1989-10-25 | General Electric Company | Commande d'axes à multi-processeur |
| GB2169104A (en) * | 1984-12-27 | 1986-07-02 | Textima Veb K | Control of a circulating carriage knitting machine |
| EP0201081A2 (fr) * | 1985-05-10 | 1986-11-12 | Hitachi, Ltd. | Dispositif de commande |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3834199A1 (de) | 1989-04-27 |
| JPH01109403A (ja) | 1989-04-26 |
| GB2211000B (en) | 1992-01-15 |
| GB2211000A (en) | 1989-06-21 |
| GB8823539D0 (en) | 1988-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2630840A1 (fr) | Procede et dispositif de controle de l'acces a un bus dans un systeme informatique | |
| FR2578338A1 (fr) | Simulateur logique cable | |
| FR2621714A1 (fr) | Circuit pour la commande interactive d'un ensemble d'elements de commande | |
| FR2531230A1 (fr) | Ensemble destine au test automatique centralise de circuits imprimes et procede de test de circuits a microprocesseur faisant application de cet ensemble | |
| FR2737029A1 (fr) | Dispositif d'interface entre un calculateur a architecture redondante et un moyen de communication | |
| US20040015744A1 (en) | Scalable multithreaded network testing tool | |
| FR2925191A1 (fr) | Architecture de traitement numerique a haute integrite a multiples ressources supervisees | |
| EP0102434A1 (fr) | Dispositif pour signaler à l'unité de commande centrale d'un équipement de traitement de données, les erreurs se produisant dans les adaptateurs | |
| EP0166838B1 (fr) | Procédé et dispositif pour détecter une configuration de bits particulière dans un train de bits en série | |
| CH621201A5 (fr) | ||
| EP0032862B1 (fr) | Dispositif pour superposer les phases successives du transfert des informations entre plusieurs unités d'un système de traitement de l'information | |
| FR2466808A1 (fr) | Systeme pour controler la duree de l'intervalle de temps entre blocs dans un systeme de communication calculateur a calculateur | |
| KR960029991A (ko) | 버스중재방법 및 그 장치 | |
| EP0573317B1 (fr) | Dispositif de gestion de la priorité d'accès à des ressources communes, de modules fonctionnels répartis dans une pluralité d'unités locales en formant dans chacune de celles-ci une "daisy chain" locale | |
| US20050114436A1 (en) | Terminating file handling system | |
| FR2518781A1 (fr) | Ensemble de traitement reparti de donnees et controleur de transmissions | |
| EP0884223A1 (fr) | Dispositif et procédé de communication pour outil de diagnostic d'un véhicule automobile | |
| US20050283541A1 (en) | Command accumulation tool | |
| FR2656707A1 (fr) | Procede d'exploitation d'un bus d'ordinateur. | |
| BE1001290A4 (fr) | Dispositif d'arbitrage d'acces a memoire direct. | |
| CA1268246A (fr) | Dispositif de cartographie sonore | |
| BE1006934A6 (fr) | Commande automatique de processus. | |
| US20050102372A1 (en) | File transfer system | |
| EP0463901A1 (fr) | Procédé de dialogue entre les processeurs d'un système, système pour sa mise en oeuvre et utilisation pour la répartition des processus aux processeurs | |
| JP3176479B2 (ja) | Ｓｃｓｉシミュレータ |