FR2615679A1 - Circuit integre de separation de signaux de synchronisation fournissant des impulsions de porte de salve de chrominance - Google Patents
Circuit integre de separation de signaux de synchronisation fournissant des impulsions de porte de salve de chrominance Download PDFInfo
- Publication number
- FR2615679A1 FR2615679A1 FR8806711A FR8806711A FR2615679A1 FR 2615679 A1 FR2615679 A1 FR 2615679A1 FR 8806711 A FR8806711 A FR 8806711A FR 8806711 A FR8806711 A FR 8806711A FR 2615679 A1 FR2615679 A1 FR 2615679A1
- Authority
- FR
- France
- Prior art keywords
- signal
- synchronization
- horizontal
- horizontal synchronization
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
L'INVENTION CONCERNE LES CIRCUITS DE SEPARATION DE SYNCHRONISATION DE SIGNAUX DE TELEVISION. UN CIRCUIT INTEGRE DE SEPARATION D'IMPULSIONS DE PORTE DE SALVE DE CHROMINANCE, PREVU POUR L'UTILISATION DANS UN SYSTEME VIDEO NUMERIQUE, FOURNIT UN SIGNAL D'IMPULSIONS DE PORTE DE SALVE DE CHROMINANCE, EN PLUS DES SIGNAUX DE SYNCHRONISATION HORIZONTALE, VERTICALE ET COMPOSITE. CE CIRCUIT COMPREND NOTAMMENT UN INVERSEUR 12, UN CIRCUIT DE FIXATION DE NIVEAU 13 ET UN GENERATEUR D'IMPULSIONS DE PORTE DE SALVE DE CHROMINANCE 14, QUI SONT ATTAQUES PAR UN CIRCUIT DE SORTIE DE SYNCHRONISATION HORIZONTALE 6 ET QUI FOURNISSENT DES IMPULSIONS DE PORTE DE SALVE DE CHROMINANCE. APPLICATION A LA TELEVISION.
Description
La présente invention concerne un circuit utilisé dans un système vidéo
numérique, et elle porte en particulier
sur un circuit intégré de séparation de signaux de synchroni-
sation, qui reçoit un signal vidéo composite positif prove-
nant d'un élément extérieur, et qui génère à partir de ce si- gnal un signal de synchronisation horizontale, un signal de
synchronisation verticale, un signal de synchronisation com-
posite formé par la combinaison des signaux de synchronisa-
tion horizontale et verticale, et un signal d'impulsions de porte de salve de chrominance qui est détecté dans la-période
de salve de chrominance du signal.
Dans un système vidéo qui utilise un signal vidéo composite positif, on a besoin d'un signal d'impulsions de porte de salve de chrominance qui est utilisé dans une boucle de verrouillage de phase vidéo, ainsi que de certains signaux
de synchronisation de référence tels que des signaux de syn-
chronisation horizontale, verticale et composite. Le système
de boucle de verrouillage de phase a donc besoin'd'un oscil-
lateur local ayant une fréquence d'oscillation de 3,58 MHz (dans d'autres systèmes, cette fréquence peut être obtenue
par division de fréquence à partir de 14,32 MHz), dont le si-
gnal est utilisé en tant que signal de référence pour des si-
gnaux de couleur dans un récepteur du système vidéo. Pour faire coïncider la phase de la fréquence d'oscillation avec un signal de salve de chrominance du signal vidéo composite d'entrée, un signal sous forme d'impulsionsest nécessaire
pour désigner la position du signal de salve de chrominance.
On a appelle ce signal sous forme d'impulsions le signal
d'impulsions de porte de salve de chrominance.
Un système vidéo de l'art antérieur a été équipé
d'un circuit de synchronisation externe qui utilise des am-
plificateurs discrets et des amplificateurs opérationnels,
dans lequel on fait coïncider la phase avec le signal de sal-
ve de chrominance du signal vidéo composite d'entrée, en gé-
nérant un signal ayant la même fréquence et le même rapport
261'5679
cyclique que la salve de chrominance. Du fait que le circuit externe comprend plusieurs composants, il augmente le coût
de fabrication du système. En outre, il devient très diffici-
le de faire coincider la phase avec le signal de salve de chrominance du signal vidéo composite d'entrée, si un autre
circuit de synchronisation n'est pas équipé du circuit exter-
ne, ce qui fait que la qualité de l'impulsion de porte de
salve de chrominance se trouve dégradée.
L'invention a donc pour but de procurer un seul circuit intégré destiné à émettre une impulsion de porte de
salve de chrominance, ainsi que les signaux de synchronisa-
tion de référence, comprenant les signaux de synchronisation
horizontale et verticale et le signal de synchronisation com-
posite dans un système vidéo, permettant de réduire effecti-
vement l'aire de la carte de circuit imprimé du système, et
permettant d'économiser des heures de travail dans la fabri-
cation du système.
Un but supplémentaire de l'invention est de procu-
rer un circuit intégré de séparation de signaux de synchronii-
sation, qui permette de réaliser un système vidéo stabilisé, par la génération de signaux de synchronisatibn précis, de
qualité élevée.
Ces buts de l'invention, ainsi que d'autres, sont
atteints par le circuit de l'invention qui comprend un pre-
mier inverseur destiné à inverser la phase du signal d'entrée vidéo composite, un filtre de synchronisation horizontale destiné à éliminer une composante de haute fréquence dans le signal de sortie du premier inverseur, qui est le signal vidéo composite inversé, un premier circuit de fixation de
niveau, destiné à fixer le signal de sortie du filtre de syn-
chronisation horizontale à une tension fixe, pour séparer aisément de ce signal de sortie un signal de synchronisation
horizontale, des moyens de séparation de synchronisation ho-
rizontale destinés à séparer le signal de synchronisation horizontale à partir du signal de sortie à niveau fixé du
premier circuit de fixation de niveau, des moyens de compensa-
tion de retard de synchronisation horizontale destinés à com-
penser le retard du signal de sortie de niveau fixé, des moyens de sortie de synchronisation horizontale destinés à recevoir le signal de synchronisation horizontale provenant des moyens de séparation de synchronisation horizontale, et le signal de sortie compensé des moyens de compensation de retard de synchronisation horizontale, et à fournir à partir de ces
signaux le signal de synchronisation horizontale ayant un ni-
veau spécifié, un filtre de synchronisation verticale destiné à éliminer le signal de synchronisation horizontale et une impulsion d'égalisation, dans le signal de sortie de niveau fixé du premier circuit de fixation de niveau, un comparateur
destiné à comparer le signal de sortie du filtre de synchroni-
sation verticale avec une tension de référence, et à séparer ainsi un signal de synchronisation verticale, des moyens de génération de tension de référence destinés à appliquer la tension de référence au comparateur, des moyens de sortie de synchronisation verticale destinés à recevoir le signal de synchronisation verticale et à fournir à partir de celui-ci le signal de synchronisation verticale ayant un niveau spécifié, des moyens de sortie de synchronisation composite, destinés à fournir un signal de synchronisation composite ayant un niveau spécifié, en combinant le signal de synchronisation verticale du comparateur et le signal de synchronisation horizontale compensé, un second inverseur destiné à inverser la phase du signal de synchronisation horizontale des moyens de sortie de synchronisation horizontale, un second circuit de fixation de
niveau, destiné à fixer à une tension fixe le signal de syn-
chronisation horizontale inversé du second inverseur, et des
moyens de génération d'impulsions de porte de salve de chro-
minance, destinés à fournir des impulsions de porte de salve
de chrominance, à partir du signal de synchronisation hori-
zontale de niveau fixé du second circuit de fixation de niveau.
D'autres caractéristiques et avantages de l'invention
seront mieux compris à la lecture de la description qui va
suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels:
La figure 1 est un schéma synoptique du circuit in-
tégré conforme à l'invention. Les figures 2A et 2B sont un schéma d'un circuit
électrique conforme à un mode de réalisation préféré de l'in-
vention. Les figures 3A à 3C sont des diagrammes séquentiels qui illustrent des aspects du fonctionnement dans une partie de circuit prévue pour la fixation du niveau du signal vidéo
composite conformément au mode de réalisation préféré.
Les figures 4A à 4F sont des diagrammes séquentiels qui illustrent des aspects du fonctionnement dans une partie
de circuit prévue pour la séparation du signal de synchroni-
sation horizontale, conformément au mode de réalisation pré-
féré. Les figures 5A à 5C sont des diagrammes séquentiels qui illustrent des aspects du fonctionnement dans une partie
de circuit prévue pour la séparation du signal de synchroni-
sation verticale, conformément au mode de réalisation préféré.
Les figures 6A à 6D sont des diagrammes séquentiels qui illustrent des aspects du fonctionnement dans un circuit de sortie de synchronisation composite, destiné à fournir le signal composite correspondant aux signaux de synchronisation horizontale et verticale, conformément au mode de réalisation préféré. Les figures 7A à 7H sont des diagrammes séquentiels qui illustrent des aspects du fonctionnement dans un circuit de génération d'impulsions de porte de salve de chrominance, destiné à fournir le signal d'impulsionsde porte de salve de
chrominance, conformément au mode de réalisation préféré.
La figure 1 représente un schéma synoptique du cir-
cuit intégré conforme à l'invention, qui comprend un premier inverseur 1, un filtre de synchronisation horizontale 2, un premier circuit de fixation de niveau 3, un séparateur de synchronisation horizontale 4, un compensateur de retard de
synchronisation horizontale 5, un circuit de sortie de syn-
chronisation horizontale 6, un filtre de synchronisation ver-
ticale 7, un comparateur 8, un générateur de tension de réfé- rence 9, un circuit de sortie de synchronisation verticale 10,
un circuit de sortie de synchronisation composite 11, un se-
cond inverseur 12, un second circuit de fixation de niveau 13 et un générateur d'impulsions de porte de salve de chrominance 14. Le premier inverseur 1 inverse la phase d'un signal vidéo composite d'entrée. La composante de haute fréquence du signal de sortie du premier inverseur 1 est éliminée dans le filtre
de synchronisation horizontale 2. Le premier circuit de fixa-
tion de niveau 3 fixe le niveau du signal de sortie du filtre de synchronisation horizontale 2, pour pouvoir en séparer le
signal de synchronisation horizontale. Le signal dont le ni-
veau a été fixé dans le premier circuit de fixation de niveau 3, entre dans le séparateur de synchronisation horizontale 4,
qui a pour but d'en séparer le signal de synchronisation ho-
rizontale. Le compensateur de retard de synchronisation hori-
zontale 5 compense le retard qui affecte le signal dont le
niveau a été fixé dans le premier circuit de fixation de ni-
veau 3. Le circuit de sortie de synchronisation horizontale 6
procure un niveau approprié de signal de synchronisation ho-
rizontale, qui est converti à partir du signal de sortie du séparateur de synchronisation horizontale 4 et du signal de sortie de synchronisation horizontale compensé du compensateur
de retard de synchronisation horizontale. Le filte de synchro-
nisation verticale 7 élimine le signal de synchronisation ho-
rizontale et les impulsions d'égalisation qui sont présents dans le signal de sortie du premier circuit de fixation de
niveau 3. Ensuite, le comparateur 8 compare le signal de sor-
tie du filtre de synchronisation verticale 7 avec une tension de référence qui est fournie par le générateur de tension de référence 9, pour fournir ainsi le signal de synchronisation verticale. Le circuit de sortie de synchronisation verticale fournit un niveau approprié de signal de synchronisation verticale, à partir du signal de sortie du comparateur 8. Le signal de synchronisation verticale du comparateur 8 et le signal de synchronisation horizontale compensé sont combinés dans le circuit de sortie de synchronisation composite, pour
donner le signal de synchronisation composite.'Le second in-
verseur 12 inverse la phase du signal de sortie de synchroni-
sation horizontale du circuit de sortie de synchronisation horizontale. Le second circuit de fixation de niveau 13 fixe le signal de sortie de synchronisation horizontale inversé à
un niveau de tension fixé. Ensuite, le générateur d'impul-
sions de porte de salve de chrominance 14 reçoit le signal de synchronisation horizontale de niveau fixé et il fournit à
partir de celui-ci les impulsions de porte de salve de chro-
minance.
En examinant de façon plus détaillée le schéma sy-
noptique de la figure 1, on note qu'un signal vidéo appliqué par une borne d'entrée IN, qui est le signal vidéo composite,
est inversé en phase par le premier inverseur 11 et est en-
suite appliqué au filtre de synchronisation horizontale 2.
Après élimination dans le filtre 2 des composantes de haute fréquence de ce signal, qui sont inutiles pour la séparation des signaux de synchronisation horizontale et verticale, le
signal vidéo inversé du filtre 2 est appliqué au premier cir-
cuit de fixation de niveau 3 et il est fixé dans ce dernier à un niveau de tension fixe, pour permettre de séparer aisément des signaux de synchronisation. Le signal vidéo.de niveau
fixé est appliqué au séparateur de synchronisation horizonta-
le 4, au compensateur de retard de synchronisation horizonta-
le 5 et au filtre de synchronisation verticale 7. Le circuit de sortie de synchronisation horizontale 6 reçoit le signal
de synchronisation horizontale qui est séparé par le sépara-
teur de synchronisation horizontale 4, et le signal de syn-
chronisation horizontale compensé en ce qui concerne le re-
tard du signal, par l'intermédiaire du compensateur de retard de synchronisation horizontale 5. Le circuit de sortie de
synchronisation horizontale 6 fournit donc le signal de syn-
chronisation horizontale complet, compensé en ce qui concerne le retard, avec un niveau TTL (logique transistor-transistor),
sur une borne de sortie OH du circuit de synchronisation hori-
zontale. Le signal de synchronisation horizontale qui a été compensé en ce qui concerne le retard dans le compensateur de
retard de synchronisation horizontale 5, est appliqué -au cir-
cuit de sortie de synchronisation composite 11. Ensuite, le
signal vidéo positif qui est appliqué au filtre de synchroni-
sation verticale 7 est converti dans ce dernier en une tension
d'intégration de laquelle sont éliminés le signal de synchro-
nisation horizontale de les impulsions d'égalisation. Le si-
gnal de sortie de tension d'intégration est comparé dans le
comparateur 8 avec la tension de référence que fournit le gé-
nérateur de tension de référence 9. Le signal de sortie du comparateur 8, c'est-à-dire le signal de synchronisation
verticale, est appliqué au circuit de sortie de synchronisa-
tion composite 11 et au circuit de sortie de synchronisation
verticale 10. Par conséquent, le circuit de sortie de syn-
chronisation verticale 10 fournit sur sa borne de sortie 0V le signal de synchronisation verticale de niveau TTL, pour l'utilisation habituelle. Le signal de sortie du compensateur de retard de synchronisation horizontale 5, c'est-à-dire le signal de synchronisation horizontale compensé, et le signal
de sortie du comparateur 8, c'est-à-dire le signal de syn-
chronisation verticale, sont combinés dans le circuit de sor-
tie de synchronisation composite 11 pour donner le signal de synchronisation composite, et le signal de synchronisation
composite résultant est émis sur la borne de sortie 0C. D'au-
tre part, le signal de sortie du circuit de sortie de syn-
chronisation horizontale 6, qui est le signal qui a été com-
pensé en ce qui concerne le retard dans le compensateur de
retard de synchronisation horizontale 5 (on appellera seule-
ment ci-après ce signal "signal de synchronisation horizon-
tale"), est inversé en phase dans le second inverseur 12 et
il est ensuite fixé à un niveau de tension fixe dans le se-
cond circuit de fixation de niveau 13. Le signal de synchro- nisation horizontale inversé en phase et à niveau fixé, est appliqué au générateur d'impulsions de porte de salve de chrominance 14, pour fournir ainsi sur la borne de sortie 0G des impulsions de porte de salve de chrominance stabilisées
de haute qualité.
Les figures 2A et 2B représentent un schéma de cir-
cuit électrique d'un mode de réalisation préféré d'un circuit intégré de séparation de signaux de synchronisation, prévu pour générer des impulsions de porte de salve de chrominance conformément à l'invention. Dans le dessin mentionné, les syhboles de référence Q1-Q46 représentent des transistors, R1-R55 représentent des résistances, C1-C5 représentent des condensateurs, Vcc représente une tension de source et VBB représente une source de 5 volts correspondant au niveau TTL, et les résistances R12, R32-R35, R47, R54 et R55 ainsi que les condensateurs C1-C5 sont les composants extérieurs, qui
sont connectés à la partie extérieure du circuit intégré con-
forme à l'invention.
En considérant maintenant les figures 2A et 2B, on
note que le premier inverseur 1 comprend des transistors Q1-
Q7 et des résistances R1-R11. Le filtre de synchronisation horizontale 2 comprend une résistance R7 et un condensateur C1. Le premier circuit de fixation de niveau 3 comprend des résistances R12 et R13, un transistor Q8 et un condensateur C2. Le séparateur de synchronisation horizontale 4 comprend
des résistances R14-R16 et des transistors Q9-Q11. Le compen-
sateur de retard de synchronisation horizontale 5 comprend des transistors Q14-Q17 et Q24, des résistances R17, R18, R24 et R23, et un condensateur C3. Le circuit de sortie de synchronisation horizontale 6 comprend des transistors Q12 et Q13, et une résistance R32. Le filtre de synchronisation
verticale 7 comprend des transistors Q18 et Q23, des résistan-
ces R19-R23 et R25 et un condensateur C4. Le comparateur 8
comprend des transistors Q29 et Q30, et des résistances R27-
R29. Le générateur de tension de référence 9 comprend des ré-
sistances R30 et R31, et le circuit de sortie de synchronisa-
tion verticale 10 comprend un transistor Q28 et une résistance
R35. Le circuit de sortie de synchronisation composite 11 com-
prend des transistors Q25-Q27 et des résistances R26 et R34.
Le second inverseur 12 comprend des transistors Q31-Q37 et des résistances R36-R46. Le second circuit-de fixation de niveau
13 comprend un transistor Q37 et des résistances R47 et R48.
Enfin, le générateur d'impulsions de porte de salve de chromi-
nance 14 comprend des transistors Q36-Q46, des résistances
R49-R55 et un condensateur C5.
On décrira ci-après en détail le fonctionnement du mode de réalisation préféré de l'invention exposé ci-dessus,
en se référant aux formes d'onde des figures 3 à 7. On se ré-
férera tout d'abord aux figures 3A-3C et aux figures 4A-4F, pour expliquer le fonctionnement du circuit pour produire le signal de synchronisation horizontale. Si le signal vidéo composite positif 31 qui est appliqué par la borne d'entrée IN, comme représenté sur la figure 3A, entre dans la base du -transistor Q1 dans le premier inverseur 1, sa forme d'onde inversée 32, représentée sur la figure 3B, apparaît sur le collecteur du transistor Q3. Le signal vidéo inversé 32 est
appliqué au filtre de synchronisation horizontale 2 dans le-
quel sa composante de haute fréquence est éliminoe. Ensuite, le signal de sortie du filtre 2 est appliqué à la base du
transistor Q9 dans le séparateur de synchronisation horizon-
tale 4, par l'intermédiaire du premier- circuit de fixation de niveau 3, dans lequel ce signal de sortie est fixé à un
niveau de tension fixe 33, comme représenté sur la figure 3C.
Lorsque le signal vidéo composite inversé et à niveau fixé, 34, atteint le niveau de tension de fixation 33, c'est-à-dire
pendant la période de synchronisation horizontale, le tran-
sistor Q9 devient conducteur. Une forme d'onde représentée
sur la figure 4C apparaît donc sur le collecteur du transis-
tor Q9.
La figure 4A représente également le signal vidéo composite positif reçu, et dans ce signal une forme d'onde 41 représente un signal de salve de chrominance et une forme
d'onde 42 représente une impulsion de synchronisation hori-
zontale. Le signal de la figure 4C, qui est le signal de
sortie de collecteur du transistor Q9, est appliqué au sépa-
rateur de synchronisation horizontale 4 et au compensateur de retard de synchronisation horizontale 5. Par conséquent, le signal de sortie de collecteur du transistor Q9 devient une forme d'onde telle que celle représentée sur la figure 4B, sur la base du transistor Q12 dans le circuit de sortie
de synchronisation horizontale 6, et il est également appli-
qué à la base du transistor Q16 dans le compensateur de re-
tard de synchronisation horizontale 5. Si le signal de sortie de collecteur représenté sur la figure 4C est à l'état bas, le transistor Q16 se bloque. Par conséquent, le condensateur
C3 se charge et sa constante de temps est donnée par la rela-
tion -Cl=R33xC3. Lorsque la tension de charge du condensateur C3 atteint une tension qui peut provoquer le déblocage du
transistor Q15, comme représenté sur la figure 4D, le tran-
sistor 15 devient conducteur. Si le signal de la figure 4C change d'état logique en passant de l'état bas à l'état haut, le transistor Q16 devient conducteur et, simultanément, le condensateur C3 commence à se décharger, comme représenté sur
la figure 4D. Par conséquent, lorsque la tension du condensa-
teur C3 devient inférieure à la tension de déblocage du tran-
sistor Q15, ce dernier passe de l'état conducteur à l'état bloqué. Un niveau-de tension 43 qu'on voit sur la figure 4D représente la tension de déblocage du transistor Q15, et une forme d'onde 44 sur cette figure représente la forme d'onde de charge et de décharge du condensateur C3. La forme d'onde qu'on voit sur la figure 4E représente un signal d'entrée qui est appliqué à la base du transistor Q13, c'est-à-dire le
signal d'entrée du circuit de sortie de synchronisation hori-
zontale 6. Le circuit de sortie de synchronisation horizontale 6 comprend une porte NON-OU qui est constituée par les tran-
sistors Q12 et Q13 et la résistance R32, et le signal de syn-
chronisation horizontale compensé en ce qui concerne le retard dans la synchronisation horizontale, est émis par la borne de sortie OH lorsque les signaux représentés sur les figures 4B et 4E sont appliqués à cette porte. La figure 4F représente ce
signal de sortie de synchronisation horizontale.
En plus de ce qui précède, on va maintenant considé-
rer les figures 5A-5C pour expliquer le fonctionnement de la partie de circuit qui fournit le signal de synchronisation verticale. Le signal de sortie de collecteur du transistor Q9, représenté sur la figure 4C, est appliqué à la base du
transistor Q18 dans le filtre de synchronisation verticale 7.
Lorsque le signal de la figure 4C est à un niveau logique haut, le transistor Q18 devient conducteur. Lorsqu'il est à
un niveau logique bas, ce transistor Q18 se bloque. Par consé-
quent, on obtient sur l'émetteur du transistor Q21 un signal vidéo de sens inverse, dont la phase est inversé par rapport au signal d'entrée de base du transistor Q18. La figure 5A
représente une période d'effacement vertical du signal d'en-
trée vidéo composite positif, et sur cette figure les référen-
ces numériques 51 et 53 désignent des périodes d'impulsions
d'égalisation et la référence 52 désigne une période d'impul-
sions de synchronisation verticale.
- Si le signal vidéo négatif traverse le circuit
d'intégration du filtre de synchronisation verticale qui com-
prend la résistance R25 et le condensateur C4, il apparaît une forme d'onde 54 ayant un niveau de tension supérieur à un niveau de tension de référence 55 du générateur de tension de
référence 9, seulement pendant la période d'impulsionsde syn-
chronisation verticale 52. Ceci donne les formes d'onde de la figure 5B, dans laquelle le niveau de tension 55 représente la tension de référence du générateur de tension de référence 9, et la forme d'onde 54 représente la tension d'intégration de la période d'impulsionsde synchronisation verticale 52. La tension d'intégration est appliquée à la base du transistor
Q29 dans le comparateur 8, et la tension de référence du gé-
nérateur de tension de référence 9 est également appliquée à la base du transistor Q30 dans ce comparateur. Par conséquent,
lorsque la tension d'intégration 54 est supérieure à la ten-
sion de référence 55, ce qui correspond à la période d'impul-
sions de synchronisation verticale, le transistor Q28 dans le circuit de sortie de synchronisation verticale 10 se bloque et le signal de synchronisation verticale 56, à niveau TTL, est donc émis par la borne de sortie 0V. Le signal de sortie de synchronisation verticale 56 est représenté sur la figure C. On voit donc qu'il sera possible de séparer à partir du signal vidéo composite un signal de synchronisation verticale de haute qualité duquel les impulsions d'égalisation et les
impulsions de synchronisation horizontale ont été éliminées.
On va maintenant considérer en outre les figures 6A à 6D, pour décrire l'opération de génération du signal de synchronisation composite, qui est un signal qui comprend à la fois le signal de synchronisation verticale et le signal
de synchronisation horizontale compensé. Les signaux de sor-
tie de collecteur du transistor Q17 dans le compensateur de retard de synchronisation horizontale 5 et du transistor Q9 dans le séparateur de synchronisation horizontale 4, sont
appliqués au circuit comprenant le transistor Q24 et la ré-
sistance R24 dans le compensateur de retard de synchronisa-
tion horizontale. Autrement dit, la base du transistor Q25 dans le circuit de sortie de synchronisation composite 11,
reçoit la forme d'onde qui est représentée sur la figure 6B.
Un autre signal d'entrée du circuit de sortie de synchronisa-
tion composite 11, qui est le signal de synchronisation ver-
ticale, est appliqué à la base du transistor Q27 dans ce cir-
cuit, à partir du collecteur du transistor Q30 dans le compa-
rateur 8. La forme d'onde de la figure 6A est la même que celle de la figure 5A. Du fait que les transistors Q25, Q26 et Q27 et les résistance R26 et R34 dans le circuit de sortie de synchronisation composite 11 forment une porte OU, les formes d'onde des figures 6B et 6C sont combinées selon une fonction OU dans ce circuit. Par conséquent, la forme d'onde de la figure 6D résulte de la fonction OU, et elle correspond au signal de synchronisation composite qui est constitué par les signaux de synchronisation horizontale et verticale. Ce signal de synchronisation composite est émis avec des niveaux TTL par la borne de sortie 0C. La forme d'onde qu'on voit sur
la figure 6C représente le signal de synchronisation vertica-
le qui est appliqué à la base du transistor Q27.
* En considérant en outre les figures 7A à 7H, on dé-
crira en détail le fonctionnement du générateur d'impulsions
de porte de salve de chrominance 14. Le signal de synchroni-
sation horizontale compensé est appliqué au second inverseur 12. La figure 7A montre une forme d'onde identique à celle de
la figure 4A, et la figure 7B montre le signal de synchroni-
sation horizontale compensé, qui est identique à celui de la figure 4F. Le signal d'entrée de synchronisation horizontale qui est appliqué au second inverseur 12, est inversé en phase
sur la sortie de collecteur du transistor Q33, et il est en-
suite fixé à un niveau de tension fixe par l'intermédiaire du second circuit de fixation de niveau 13. Le collecteur du transistor Q39 dans le générateur d'impulsions de porte de salve de chrominance 14 fournit laforme d'ondede la figure 7C, dont la phase présente un léger retard par rapport à celle de la forme d'onde de la figure 7B. Le signal de sortie
de collecteur du transistor Q39 dans le générateur d'impul-
sions de porte de salve de chrominance 14, est appliqué aux
bases du transistor Q40 et du transistor Q46, et la forme -
d'onde qui est appliquéeà la base du transistor Q40 fait ap-
paraître la forme d'onde de la figure 7G sur la base du
26 15679
transistor Q42. Si le signal de la figure 7C, qui est appliqué à la base du transistor Q46, est au niveau logique bas, le transistor Q46 se bloque et le condensateur C5 commence alors à se charger avec sa constante de temps I2 (=R55xC5). Lorsque la tension de charge du condensateur C5 atteint une tension qui peut permettre le déblocage du transistor Q45, ce dernier commence à devenir conducteur. Si le signal de la figure 7C change d'état et passe à un niveau logique haut, le transistor Q46 change également d'état en passant de l'état bloqué à
l'état conducteur, et le condensateur commence à se décharger.
Lorsque la tension du condensateur C5 qui se décharge devient inférieure à la tension de conduction du transistor Q45, ce
dernier se bloque, ce qui fait apparaître la forme d'onde re-
présentée sur la figure 7E sur le collecteur du transistor Q45. La forme d'onde 73 de la figure 7D représente la forme d'onde de charge et de décharge du condensateur C5, tandis que la forme d'onde 74 de cette figure représente la tension
de déblocage. Par conséquent, le collecteur du transistor -
Q44 fournit la forme d'onde qui est représentée sur la figure 7F. Les transistors Q42 et Q43 et la résistance R54 forment une seule porte NONOU, dans laquelle deux formes d'onde d'entrée, représentées respectivement sur les figures 7F et 7G donnent sur la borne de sortie OG de cette porte la forme
d'onde de la figure 7H, qui correspond aux impulsions de por-
te de salve de chrominance stables et de haute qualité.
Comme décrit dans ce qui précède, on obtient con-
formément à l'invention les impulsions de porte de salve de
chrominance de haute qualité, en plus du signal de synchroni-
sation horizontale, du signal de synchronisation verticale et du signal de synchronisation composite. Du fait que le signal vidéo composite est\utilisé en tant que le signal d'entrée, et que les signaux de synchronisation sont séparés à partir de ce signal, les problèmes de synchronisation de signaux pourront recevoir une meilleure solution dans le système vidéo. En outre, du fait que le circuit de séparation fournit
les impulsions de porte de salve de chrominance, il sera pos-
sible de réduire la taille du circuit extérieur et d'obtenir
des impulsions de porte de salve de chrominance stabilisées.
L'invention offre donc les avantages qui consistent en écono-
mies sur le coût de fabrication, et dans la possibilité de réaliser un système vidéo numérique perfectionné et exempt d'erreurs. Bien que l'invention ait été spécialement décrite
et représentée en relation avec un mode de réalisation pré-
féré, l'homme de l'art notera qu'il est possible d'y apporter
des modifications de détail sans sortir de son cadre.
Claims (1)
1. Circuit intégré destiné à fournir un signal d'impulsions de porte de salve de chrominance en plus d'un
signal de synchronisation horizontale, d'un signal de syn-
chronisation verticale et d'un signal de synchronisation
composite qui sont séparés à partir d'un signal vidéo compo-
site d'entrée, caractérisé en ce qu'il comprend: un premier inverseur (11) destiné à inverser la phase du signal vidéo composite d'entrée; un filtre de synchronisation horizontale (2) destiné à éliminer une composante de haute fréquence présente dans le signal de sortie du premier inverseur (1), qui est le-signal vidéo composite inversé; un premier circuit de fixation de niveau (3) destiné à fixer le signal de sortie du filtre de synchronisation horizontale (2) à une tension fixe, dans le but de séparer aisément de ce signal un signal de synchronisation horizontale; des moyens de séparation de synchronisation horizontale (4) destinés à séparer le signal de synchronisation horizontale du signal de sortie de niveau fixé du premier circuit.de fixation de niveau (3); des moyens de compensation de retard de synchronisation horizontale (5) destinés à compenser le retard du signal de sortie de niveau fixé; des moyens de sortie de synchronisation horizontale (6) destinés à recevoir le signal de synchronisation horizontale
provenant des moyens de'séparation de synchronisation hori-
zontale (4) et le signal de sortie compensé des moyens de compensation de retard de synchronisation horizontale (5),
et à fournir à partir d'eux le signal de synchronisation ho-
rizontale ayant un niveau spécifié; un filtre de synchronisa-
tion verticale (7) destiné à éliminer le signal de synchroni-
-30 sation horizontale et des impulsions d'égalisation présents dans le signal de sortie de niveau fixé du premier circuit de - fixation de niveau (3); un comparateur (8) destiné à comparer le signal de sortie du filtre de synchronisation verticale
(7) avec une tension de référence et à séparer ainsi un si-
gnal de synchronisation verticale; des moyens de génération de tension de référence (9) destinés à fournir la tension de
référence au comparateur (8); des moyens de sortie de synchro-
nisation verticale (10) destinés à recevoir le signal de syn-
chronisation verticale et à fournir à partir de celui-ci un signal de synchronisation verticale ayant un niveau spécifié;
des moyens de sortie de synchronisation composite (11) desti-
nés à fournir un signal de synchronisation composite ayant un niveau spécifié, en combinant le signal de synchronisation verticale du comparateur (8) et le signal de synchronisation
horizontale compensé; un second inverseur (12) destiné à in-
verser la phase du signal de synchronisation horizontale des moyens de sortie de synchronisation horizontale; un second
circuit de fixation de niveau (13) destiné à fixer à une ten-
sion fixe le signal de synchronisation horizontale inversé du
second inverseur (12); et des moyens de génération d'impul-
sions de porte de salve de chrominance (14) destinés à four-
nir des impulsions de porte de salve de chrominance à partir du signal de synchronisation horizontale de niveau fixé du
second circuit de fixation de niveau (13).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870005178A KR900006464B1 (ko) | 1987-05-23 | 1987-05-23 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2615679A1 true FR2615679A1 (fr) | 1988-11-25 |
| FR2615679B1 FR2615679B1 (fr) | 1991-04-05 |
Family
ID=19261626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR888806711A Expired - Lifetime FR2615679B1 (fr) | 1987-05-23 | 1988-05-19 | Circuit integre de separation de signaux de synchronisation fournissant des impulsions de porte de salve de chrominance |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US4843470A (fr) |
| JP (1) | JPH01125180A (fr) |
| KR (1) | KR900006464B1 (fr) |
| DE (1) | DE3817759A1 (fr) |
| FR (1) | FR2615679B1 (fr) |
| GB (1) | GB2205015B (fr) |
| NL (1) | NL192761C (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0375904A2 (fr) * | 1988-11-25 | 1990-07-04 | Kabushiki Kaisha Toshiba | Circuit générateur d'impulsion de porte de burst |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900006464B1 (ko) * | 1987-05-23 | 1990-08-31 | 삼성전자 주식회사 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
| JP2542707B2 (ja) * | 1989-10-27 | 1996-10-09 | 日本電気アイシーマイコンシステム株式会社 | 水平同期パルス計測回路 |
| JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
| US5844621A (en) * | 1995-06-21 | 1998-12-01 | Sony Corporation | Burst gate pulse generator |
| US5889548A (en) * | 1996-05-28 | 1999-03-30 | Nielsen Media Research, Inc. | Television receiver use metering with separate program and sync detectors |
| US6765624B1 (en) * | 1997-04-01 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | Simulated burst gate signal and video synchronization key for use in video decoding |
| US6043850A (en) * | 1997-05-08 | 2000-03-28 | Sony Corporation | Burst gate pulse generator circuit |
| US6094726A (en) * | 1998-02-05 | 2000-07-25 | George S. Sheng | Digital signal processor using a reconfigurable array of macrocells |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2089131A5 (fr) * | 1970-04-02 | 1972-01-07 | Sony Corp | |
| FR2551297A1 (fr) * | 1983-08-30 | 1985-03-01 | Rca Corp | Dispositif de production d'impulsions de verrouillage d'une porte d'un signal de synchronisation de sous-porteuse de chrominance de largeur constante |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3135826A (en) * | 1961-02-13 | 1964-06-02 | Rca Corp | Color television receiver control apparatus |
| FR1604559A (fr) * | 1968-08-16 | 1971-12-06 | ||
| JPS5226822B2 (fr) * | 1973-05-31 | 1977-07-16 | ||
| US4051518A (en) * | 1976-02-27 | 1977-09-27 | Rca Corporation | Burst gate pulse generator |
| US4202012A (en) * | 1977-03-15 | 1980-05-06 | Matsushita Electric Industrial Co., Ltd. | Sampling clock reproducing device |
| JPS5539946A (en) * | 1978-09-12 | 1980-03-21 | Canon Inc | Electronic equipment with solar battery |
| US4263610A (en) * | 1980-01-18 | 1981-04-21 | Rca Corporation | Controlled output composite keying signal generator for a television receiver |
| US4491870A (en) * | 1982-08-17 | 1985-01-01 | Rca Corporation | Digital sync separator |
| JPS5936068U (ja) * | 1982-08-31 | 1984-03-06 | 赤井電機株式会社 | リニヤトラツキング装置 |
| FR2565448B1 (fr) * | 1984-06-04 | 1986-10-10 | France Etat | Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques |
| US4665437A (en) * | 1985-02-04 | 1987-05-12 | Rca Corporation | Adaptive field or frame store processor |
| US4707740A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Sync detector having noise adjusted slice level |
| KR900006464B1 (ko) * | 1987-05-23 | 1990-08-31 | 삼성전자 주식회사 | 버어스트 게이트 펄스를 출력 할 수 있는 동기신호 분리 집적회로 |
-
1987
- 1987-05-23 KR KR1019870005178A patent/KR900006464B1/ko not_active IP Right Cessation
-
1988
- 1988-05-19 FR FR888806711A patent/FR2615679B1/fr not_active Expired - Lifetime
- 1988-05-19 JP JP63120804A patent/JPH01125180A/ja active Pending
- 1988-05-20 DE DE3817759A patent/DE3817759A1/de active Granted
- 1988-05-20 US US07/196,246 patent/US4843470A/en not_active Expired - Lifetime
- 1988-05-23 GB GB8812121A patent/GB2205015B/en not_active Expired - Lifetime
- 1988-05-24 NL NL8801333A patent/NL192761C/nl not_active IP Right Cessation
-
1989
- 1989-06-26 US US07/372,694 patent/US5130785A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2089131A5 (fr) * | 1970-04-02 | 1972-01-07 | Sony Corp | |
| FR2551297A1 (fr) * | 1983-08-30 | 1985-03-01 | Rca Corp | Dispositif de production d'impulsions de verrouillage d'une porte d'un signal de synchronisation de sous-porteuse de chrominance de largeur constante |
Non-Patent Citations (2)
| Title |
|---|
| IEEE TRANS. CONSUMER ELECTRON., vol. CE-24, no. 4, novembre 1978, pages 535-543; S. KONDO et al.: "Single chip deflection system IC for color TV * |
| IEEE TRANSACTIONS ON CONSUMER ELECTRONICS, vol. CE-29, no. 3, août 1983, pages 287-296, IEEE, New York, US; I. NISHIMURA et al.: "A new self-alignment system for television receivers in LSI era" * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0375904A2 (fr) * | 1988-11-25 | 1990-07-04 | Kabushiki Kaisha Toshiba | Circuit générateur d'impulsion de porte de burst |
| EP0375904A3 (fr) * | 1988-11-25 | 1992-09-23 | Kabushiki Kaisha Toshiba | Circuit générateur d'impulsion de porte de burst |
Also Published As
| Publication number | Publication date |
|---|---|
| US4843470A (en) | 1989-06-27 |
| GB8812121D0 (en) | 1988-06-29 |
| DE3817759A1 (de) | 1988-12-22 |
| GB2205015B (en) | 1991-09-18 |
| NL192761C (nl) | 1998-01-06 |
| JPH01125180A (ja) | 1989-05-17 |
| KR900006464B1 (ko) | 1990-08-31 |
| NL8801333A (nl) | 1988-12-16 |
| US5130785A (en) | 1992-07-14 |
| NL192761B (nl) | 1997-09-01 |
| GB2205015A (en) | 1988-11-23 |
| DE3817759C2 (fr) | 1991-09-05 |
| KR880014797A (ko) | 1988-12-24 |
| FR2615679B1 (fr) | 1991-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596372A (en) | Video signal data and composite synchronization extraction circuit for on-screen display | |
| US8248464B2 (en) | Endoscope signal processor, endoscope apparatus and endoscope signal processing method | |
| US5585840A (en) | Endoscope apparatus in which image pickup means and signal control means are connected to each other by signal transmitting means | |
| JPS6326111A (ja) | フイルタ回路の時定数自動調整回路 | |
| FR2615679A1 (fr) | Circuit integre de separation de signaux de synchronisation fournissant des impulsions de porte de salve de chrominance | |
| US5530389A (en) | Circuit arrangement for a clock generator | |
| FR2502435A1 (fr) | Dispositif multiplicateur de la frequence de balayage horizontal | |
| FR2473816A1 (fr) | Systeme a blocage de boucle | |
| FR2526619A1 (fr) | Circuit de multiplication de la frequence de balayage | |
| FR2728118A1 (fr) | Comparateur de phase entre un signal numerique et un signal d'horloge, et boucle a verrouillage de phase correspondante | |
| FR2538656A1 (fr) | Procede et circuit d'asservissement en frequence et en phase d'un oscillateur local en television | |
| FR2585913A1 (fr) | Montage de correction de temporisation tel que pour des filtres recursifs de signaux de television | |
| EP0329576A1 (fr) | Circuit de reconnaissance de synchronisation ligne | |
| FR2490041A1 (fr) | Circuit pour engendrer un signal periodique variant en dent de scie | |
| FR2536232A1 (fr) | Systeme de commande de synchronisation verticale pour un recepteur de television | |
| JPS5846784A (ja) | タイミングパルス発生回路 | |
| FR2488760A1 (fr) | Systeme d'annulation d'image fantome de television | |
| JPH04184509A (ja) | サンプルホールド回路 | |
| FR2556161A1 (fr) | Circuit de television pour une correction de papillotement d'image | |
| JP3296839B2 (ja) | ヘッド分離型ビデオカメラにおけるケーブル長位相遅延補償方式 | |
| FR2494948A1 (fr) | Generateur de signaux composes de temporisation ayant un niveau previsible de sortie | |
| FR2565381A1 (fr) | Systeme de traitement d'image avec verrouillage sur la frequence du secteur | |
| FR2785751A1 (fr) | Procede de synchronisation d'une horloge locale d'un appareil sur l'horloge d'un reseau de communication sans fil et dispositif de synchronisation associe | |
| EP0132196A1 (fr) | Synthétiseur de fréquence pour téléviseur | |
| FR2629657A1 (fr) | Agencement de synchronisation pour appareil de television |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |