FR2564260A1

FR2564260A1 - Circuit de preaccentuation

Info

Publication number: FR2564260A1
Application number: FR8507021A
Authority: FR
Inventors: Mahesh Kumar; James Charles Whartenby
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1984-05-09
Filing date: 1985-05-09
Publication date: 1985-11-15
Anticipated expiration: 2005-05-09
Also published as: GB8511628D0; CA1216638A; GB2158625A; US4564816A; DE3516603C2; FR2564260B1; JPS60246107A; JPH0752812B2; DE3516603A1; GB2158625B

Abstract

UN CIRCUIT DE PREACCENTUATION SELON L'INVENTION EST PREVU POUR ETRE UTILISE AVEC UN AMPLIFICATEUR DE PUISSANCE 16 PRESENTANT DES NON-LINEARITES DE PHASE ET D'AMPLITUDE. LE CIRCUIT DE PREACCENTUATION 10, QUI PRODUIT UNE DISTORSION DE GAIN ET DE PHASE COMPENSANT CELLE DE L'AMPLIFICATEUR DE PUISSANCE ASSOCIE, COMPREND: UN CIRCUIT DIFFERENTIEL DE 90 24 POUR DIVISER LE SIGNAL D'ENTREE EN DEUX SIGNAUX DE SORTIE A DES BORNES DE SORTIE RESPECTIVES 0 ET 90, CES SIGNAUX ETANT DEPHASES DE 90; UNE PAIRE DE DISPOSITIFS NON LINEAIRES ACTIFS 30, 32, TELS QUE DES TRANSISTORS A EFFET DE CHAMP FET A DOUBLE GRILLE, CONNECTES CHACUN A UNE BORNE RESPECTIVE DES DEUX BORNES DE SORTIE; ET UN COMBINATEUR 40 POUR COMBINER EN PHASE LES SIGNAUX DE SORTIE DES TRANSISTORS. LA TENSION DE POLARISATION V, V APPLIQUEE A LA GRILLE DE CONTROLE G DE CHAQUE TRANSISTOR FET EST REGLEE POUR QU'ELLE PRODUISE, DANS LE CIRCUIT DE REACCENTUATION, DES NON-LINEARITES DE PHASE ET D'AMPLITUDE COMPENSANT CELLES DE L'AMPLIFICATEUR DE PUISSANCE. APPLICATION AUX AMPLIFICATEURS DE PUISSANCE HYPERFREQUENCES.

Description

1 2564260

L'invention concerne des circuits de préaccentuation uti-

lisés pour linéariser des amplificateurs de puissance et, plus

particulièrement, de tels circuits qui fonctionnent en hyperfré-

quences. Les amplificateurs de puissance en hyperfréquences du type à tube à ondes progressives ou du type à l'état solide utilisés dans des émetteurs de stations au sol et dans des satellites de communications doivent avoir théoriquement un très bon rendement et assurer une amplification linéaire. Les performances de ces

amplificateurs sont inopportunément limitées par des non-linéari-

tés. Afin de réduire les distorsions d'amplitude et de phase des

signaux engendrés dans les amplificateurs de puissance en hyper-

fréquences et afin d'obtenir des taux supérieurs de porteurs par rapport aux produits de distorsion d'intermodulation (C/I), on fait normalement fonctionner les amplificateurs bien au-dessous du

niveau de saturation, ce qui entraîne une perte de rendement.

Dans les amplificateurs à tube à ondes progressives (TWTA) ou dans les amplificateurs de puissance à l'état solide (SSPA),par exemple, il y deux sources de non-linéarités: a) une non-linéarité

d'amplitude et b) une non-linéarité de phase. La distorsion d'inter-

modulation (IMD) engendrée par la non-linéarité de phase est or-

thogonale à la distorsion IMD engendrée par la non-linéarité d'am-

plitude. La préaccentuation est un des meilleurs moyens utilisés dans les nombreux procédés de compensation de non-linéarité. Dans

cette technique, les non-linéarités d'amplitude et de phase in-

verses sont ajoutées au signal d'entrée de TWTA/SSPA pour suppri-

mer les non-linéarités de sortie de TWTA/SSPA. Un circuit de pré-

accentuation doit pouvoir engendrer à la fois des non-linéarités

inverses d'amplitude et de phase pour obtenir une réduction impor-

tante dans les produits de IMD. Les circuits de distorsion anté-

rieurs utilisent typiquement des diodes ou des transistors à effet

de champ à métal-semiconducteur (MESFET) comme élémentsnon linéai-

res ainsi que des circuits associés compliqués tels que des dé-

phaseurs, des atténuateurs, etc.

2 2564260

L'invention est mise en oeuvre dans un circuit de préac-

centuation pour préaccentuer un signal d'entrée avant son entrée

dans un amplificateur de puissance, o la préaccentuation intro-

duite par le circuit compense les distorsions de non-linéarité de phase et d'amplitude qui sont autrement introduites dans le si-

gnal par l'amplificateur de puissance, ces distorsions de non-

linéarité étant des fonctions de la puissance du signal d'entrée.

Selon l'invention, le circuit de préaccentuation comprend:

un moyen pour diviser en puissance le signal d'entrée en des pre-

mier et second signaux, qui sont déphasés de 90 entre eux; des premier et second moyens non linéaires actifs, qui sont agencés

pour recevoir les signaux respectifs des signaux déphasés prove-

nant du moyen de division en puissance, et qui sont agencés pour produire des signaux de sortie respectifs; et un moyen couplé pour

recevoir les signaux de sortie des moyens non linéaires pour com-

biner en phase le signal produit par les moyens non linéaires ac-

tifs. Les moyens non linéaires actifs sont agencés pour recevoir des tensions de polarisation respectives qui sont choisies pour

introduire, à l'intérieur du circuit de préaccentuation, une quan-

tité de distorsion qui compense la distorsion de phase et d'ampli-

tude produite par l'amplificateur de puissance suivant.

D'autres caractéristiques et avantages de la présente in-

vention seront mis en évidence dans la description suivante, don-

née à titre d'exemple non limitatif, en référence aux dessins an-

nexés dans lesquels: Figure 1 est un circuit de préaccentuation sous forme de schéma électrique selon un exemple de réalisation préféré de la

présente invention et un circuit amplificateur suivant dont la dis-

torsion doit être compensée; Figures 2a et 2b sont des groupes de courbes représentant

la distorsion d'amplitude et de phase du circuit de préaccentua-

tion et du circuit amplificateur suivant de la Figure 1;

Figures 3a et 3b sont des groupes de diagrammes de fré-

quence représentant la distorsion d'intermodulation respectivement dans un amplificateur de puissance seul et dans la combinaison

d'un amplificateur de puissance et d'un circuit de préaccentuation -

3 2564260

selon un exemple de réalisation préféré de l'invention;

Figures 4a et 4b représentent respectivement des varia-

tions de gain et de phase d'un transistor à effet de champ à double grille en fonction du niveau de signal de polarisation de grille de contrôle; Figure 5 est un diagramme vectoriel utile pour comprendre le fonctionnement du circuit de préaccentuation de la Figure l;et Figure 6 est un second circuit de préaccentuation sous forme de schéma électrique selon un autre exemple de réalisation

préféré de la présente invention.

On va se référer maintenant à la Figure 1 qui représente un circuit de préaccentuation 10 à l'intérieur d'un bloc de tirets

12,selon un exemple de réalisation préféré de la présente inven-

tion, qui est connecté en série avec un amplificateur linéaire 14

et un amplificateur à tube à ondes progressives (TWTA) ou un ampli-

ficateur de puissance à l'état solide (SSPA) 16, connecté à une

borne de sortie de dispositif 17. Les amplificateurs sont de con-

ception classique.

Le circuit de préaccentuation 10 est connecté entre une borne d'entrée 20 et une borne de sortie 22. Un signal d'entrée est appliqué à la borne 20. Le circuit 10 comprend un moyen 24 servant à diviser le signal d'entrée à la borne 20 en deux signaux de sortie déphasés entre eux. Un circuit différentiel de 90 ,24,

est représenté à titre d'exemple. En utilisant le circuit diffé-

rentiel de 90 typique, on obtient des niveaux de puissance aux deux sorties indiquées par 0 et 90 , respectivement, qui sont au

même niveau de puissance. Cependant, une division de puissance iné-

gale est acceptable. La quatrième borne du circuit différentiel de , 24, est couplée par une résistance à la masse au moyen d'une

résistance d'extrémité non réfléchissante 28. Les signaux de sor-

tie déphasés 0 et 90 du circuit différentiel 24 sont respective-

ment envoyés à la grille G1 d'un premier transistor à effet de champ (FET) à double grille 30 et à la grille G1 d'un transistor

FET à double grille 32.

Comme on le décrira plus complètement dans la suite, la

fonction des transistors (FET) à effet de champ à double qrille 30-

4 2564260

et 32 est de fournir dans le circuit 10 une non-linéarité de phase et de gain dans le signal de sortie par rapport au signal d'entrée en fonction du niveau de signal d'entrée. On peut remplacer les transistors FET 30 et 32 par d'autres dispositifs non linéaires actifs avec des circuits appropriés, mais on peut assurer un con- trôle particulièrement bon sur la nature de la non-linéarité par

l'utilisation de ces transistors FET à double grille.

La grille G1 de chaque transistor FET est couplée par un

réseau de polarisation, comprenant un inducteur LG et un condensa-

teur CG, à une source de tension de polarisation VG1 réglable

(VG1A pour le transistor 30 et VG1B pour le transistor 32). Pareil-

lement, la grille de contrôle G2 de chacun des transistors 30 et 32 est couplée par l'intermédiaire d'un réseau de polarisation

semblable à une source de tension VG2 réglable (VG2A pour le tran-

sistor 30 et VG2B pour le transistor 32). Le drain de chacun des transistors 30 et 32 est couplé d'une manière inductive à une

source de tension de drain VD et il est couplé par des lignes in-

diquées par AA et BB, respectivement, à des entrées d'un combina-

teur de puissances en phase 40. Le combinateur en phase 40 peut avoir une conception classique et sa sortie est connectée par une

ligne CC à la borne de sortie 22 du circuit de préaccentuation 10.

Le circuit de préaccentuation 10 introduit un affaiblis-

sement du signal fourni à la borne d'entrée 20. Cet affai-

blissement est compensé par l'amplificateur linéaire 14.

Par conséquent, théoriquement, le signal produit à la sortie de l'amplificateur linéaire 14 a sensiblement la même grandeur

que le signal d'entrée à la borne 20, mais il comporte des distor-

sions d'amplitude et de phase ajoutées à dessein qui sont opposées

à la distorsion d'amplitude et de phase produite par l'amplifica-

teur 16. Dans le cas théorique, il n'y a pas de distorsion d'ampli-

tude et de phase résultante de la combinaison du circuit de préac-

centuation 10 et de l'amplificateur 16. Le fonctionnement du cir-

cuit de la Figure 1 sera mieux compris en se référant d'abord aux Figures 2a, 2b, 3a, 3b, 4a, 4b et 5 auxquelles on va maintenant

porter notre attention.

La Figure 2a représente trois courbes partageant des axes

de coordonnées horizontal et vertical communs de puissance d'en-

trée et de puissance de sortie. La courbe à laquelle est associée la légende "amplificateur" représente la puissance d'entrée à la borne 22 en fonction de la puissance de sortie à la borne 17 d'un amplificateur typique SSPA ou TWTA tel que l'amplificateur 16 de

la Figure 1. On doit noter que la courbe est celle d'un amplifi-

cateur non linéaire puisque la courbe n'est pas une ligne droite qui est celle voulue. La courbe à laquelle est associée la légende

"préaccentuation" établit la fonction de corrélation entre le si-

gnal d'entrée à la borne 20 et le signal de sortie à la borne 22 et elle est également non linéaire par nature dans le sens inverse de celui de la non-linéarité présente dans l'amplificateur 16. La troisième courbe à laquelle est associée la légende "amplificateur plus préaccentuation" établit la fonction de corrélation entre la puissance d'entrée de dispositif à la borne 20 et la puissance de sortie à la borne 17 et elle est essentiellement linéaire jusqu'à

pratiquement le point de saturation de l'amplificateur de puissan-

ce 16, (le point de croisement des trois formes d'onde).

D'une manière semblable, la Figure 2b représente trois courbes partageant des axes de coordonnées horizontal et vertical

communs. La courbe à laquelle est associée la légende "amplifica-

teur" représente la puissance d'entrée en fonction de la variation de phase relative du signal dans l'amplificateur 16, c'est-à-dire,

une phase variant négativement en fonction de niveaux de puissan-

ce d'entrée augmentés. La courbe à laquelle est-associée la légen-

de "préaccentuation" représente une variation de phase du signal dans le circuit de préaccentuation 10,de la borne d'entrée 20 à la borne de sortie 22 de celui-ci, et elle est orientée(d'une

manière à décrire) dans le sens inverse de celui de l'amplifica-

teur 16. C'est-à-dire que le circuit de préaccentuation produit une variation de phase positive du signal quand l'amplitude du signal d'entrée augmente. Enfin, la courbe combinée, à laquelle est associée la légende "amplificateur plus préaccentuation", est avantageusement une ligne droite représentant une phase nulle à

tous les niveaux intéressants de la puissance d'entrée.

Les non-linéarités de phase et de puissance d'amplificateur entraînent la présence très inopportune de produits IMD aux niveaux

supérieurs de la-puissance d'entrée. Comme les produits IMO cau-

sent des problèmes quand on fait agir différentes fréquences sur un amplificateur particulier, il est courant de faire fonctionner l'amplificateur à des niveaux sensiblement réduits à partir de sa

tension d'amplification maximale.

La Figure 3a représente le problème de la distorsion d'in-

termodulation dans un amplificateur non linéaire. On suppose que

des fréquences fl et f2 sont appliquées à la borne d'entrée d'am-

plificateur 22. La Figure 3a représente l'amplitude sur l'axe Y et la fréquence sur l'axe X. L'amplitude des troisièmes,cinquièmes2et septièmesproduits IMD est telle que représentée. En particulier,

les troisièmes produits IMD sont aux fréquences 2fl - f2 et 2f2-fl.

La différence d'amplitude entre les fréquences fondamentales et les troisièmes harmoniques est égale à C/3e. IMO qui représente

le taux de porteurs par rapport à la distorsion d'intermodulation.

En comparaison, la Figure 3b représente les deux mêmes signaux d'entrée fi et f2 mais qui passent maintenant à la fois dans le circuit de préaccentuation et dans l'amplificateur de

puissance. On notera que, contrairement à la Figure 3a, les troi-

sièmes et également les cinquièmes et septièmes produits IMD ont

une valeur sensiblement inférieure à celle des signaux de fréquen-

ces fondamentales fl et f2. C'est-à-dire que le taux C/3e IMD est bien supérieur sur la Figure 3b par rapport à celui de la

Figure 3a.

La Figure 4a est une courbe représentant le gain d'un transistor FET à double grille tel que les transistors FET 30 et 32 en fonction de la tension de polarisation appliquée à la grille de contrôle G2 pour une valeur fixe de la tension de polarisation

de grille 1 (VG1) et de la tension de polarisation de drain (VD).

Ainsi, en réglant VG2Aet VG2B, les gains des transistors FET 30

et 32 sont respectivement réglés.

La Figure 4b est une courbe représentant la variation de la phase d'un signal traversant un transistor FET à double grille

en fonction de la tension de polarisation appliquée à la grille -

de contrôle G2 pour une valeur fixe de la tension de polarisation

de grille 1 (VG1) et de la tension de polarisation de drain (VD).

Ainsi, en réglant VG2A et VG2B, on règle non seulement le gain des

transistors FET respectifs mais également la phase du signal tra-

versant ceux-ci est affectée. Des courbes semblables s'appliquent

également à VG1 (VGlA et VGiB), VG2 et VD étant fixes.

La Figure 5 à laquelle on va maintenant porter notre at-

tention est un diagramme vectoriel représentant les effets d'un ré-

glage de polarisation particulier des transistors 30 et 32 qui montre mieux le fonctionnement du circuit de préaccentuation. L'amplitude et la direction du signal produit à la sortie du transistor 30 (Figure 1) sur la ligne AA, pour une valeur particulière du signal

d'entrée à la borne 20,sont indiquéespar un vecteur A sur la Fi-

gure 5. Pareillement, l'amplitude et la direction du signal produit

à la sortie du transistor 32 sur la ligne BB pour la valeur parti-

culière du signal d'entrée à la borne 20, sont indiquées par un

vecteur B sur la Figure 5. Si les tensions de polarisation de gril-

le 2 des deux transistors 30 et 32 sont identiques, comme les si-

gnaux d'entrée à la grille 1 des transistors 30 et 32 sont dépha-

sés de 900, les vecteurs A et B sont dans un rapport de quadra-

ture entre eux, mais, comme les tensions de polarisation de gril-

le G2 sont choisies à dessein différentes en vue d'affecter la nonlinéarité, les vecteurs A et B ne sont pas dans un rapport de quadrature entre eux, mais ils sont plutôt tels que représentés sur la Figure 5. Le vecteur C de la Figure 5 représente le signal de sortie à la borne 22 (Figure 1) résultant de la sommation de

vecteurs par le combinateur en phase 40.

A une valeur différente du signal d'entrée à la borne 20,

supérieure à celles donnant les vecteurs A et B, un signal appa-

rait à la sortie du transistor 30, sa direction et son amplitude

étant indiquées par la ligne de tirets A' sur la Figure 5.. Pareil-

lement, le signal de sortie résultant du signal d'entrée du tran-

sistor 32 supérieur, résultant du signal d'entrée à la borne 20 supérieur, est représenté par le vecteur B' formé par une ligne de tirets sur la Figure 5. Le vecteur C' est le résultat de la

sommation vectorielle des vecteurs A' et B' et il représente le -

signal apparaissant à la borne 22 pour le signal d'entrée supé-

rieur donné. On notera qu'en raison des non-linéarités différen-

tes introduites dans les deux transistors 30 et 32, la variation de l'angle de phase entre A et A' indiquée par A sur la Figure 5 est typiquement différente de la variation de phase entre B et B' indiquée par B pour deux niveaux différents du signal d'entrée

à la borne 20 (Figure 1).

Sur la Figure 5, l'angle PC représente la variation de phase du signal de sortie à la borne 22 (Figure 1) pour les signaux d'entrée différents représentés. Bien que cela ne ressorte pas de la Figure 5, l'amplitude des signaux de sortie représentés par les vecteurs C et C' n'est pas typiquement en relation directe avec les niveaux différents du signal d'entrée, mais elle est plutôt affectée par la non-linéarité des transistors respectifs 30 et 32 qui est elle-même fonction des valeurs de tension de polarisation

VG1 et VG2.

Les tensions de polarisation particulières VG1 et VG2

pour chaque transistor FET à double grille déterminent la non-li-

néarité produite par ce transistor FET à double grille. Les régla-

ges particuliers de VGlA, VG2A, VGlB et VG2B déterminent la non-

linéarité d'ensemble produite par le circuit de préaccentuation.

L'amplitude et la phase de la non-linéarité produite par le cir-

cuit de préaccentuation peuvent être rendues variables en faisant varier les tensions de polarisation appliquées aux deux grilles des deux transistors FET 30 et 32. Les tensions de polarisation peuvent être réglées pour produire des non-linéarités différentes

d'amplitude et de phase qui soient inverses de celles de l'ampli-

ficateur TWTA/SSPA 16. Ainsi, le circuit de préaccentuation 10 peut être accordé pour linéariser des amplificateurs TWTA/SSPA différents.Les valeursparticulièrt de VGiA, VGiB, VG2A, VG2B sont réglées empiriquement en observant simplement les résultats à la borne de sortie de dispositif 17 et en faisant varier les tensions

de polarisation jusqu'à ce qu'on obtienne un signal de sortie li-

néaire. Pour un amplificateur TWTA de 17 watts particulier, n de catalogue 1653 de Hughes Aircraft, Torrance, Californie, et pour

des transistors FET à double grille 30, 32, n de modèle NE46385, -

fabriqués par Nippon Electric Corp. (NEC), Kawasaki, Japon, on uti-

lise les tensions de polarisation suivantes: VG1A = - 0,9 volt VG1B = - 1, 2 volts VG2A = - 1,8 volts VG2B = - 2,5 volts VD = 4 volts. Avec les produits et tensions énumérés ci-dessus, on a obtenu une réduction de 5 à. 10 DB des produits 3e IMD de distorsion à la

saturation ou au voisinage de celle-ci.

En fonction du type d'amplificateur de puissance 16 choisi, de la quantité de linéarisation voulue et de l'environnement dans

lequel celui-ci et le circuit de préaccentuation fonctionnent (tem-

pérature contrôlée en fonction des températures fluctuant largement),

il peut être souhaitable ou nécessaire d'effectuer un réglage dy-

namique de préaccentuation. La Figure 6 représente un tel disposi-

tif dans lequel est assuré un réglage dynamique. Le circuit de la

Figure 6 est en grande partie identique au circuit de la Figure 1.

Le circuit est connecté entre une borne d'entrée de dispositif 20 et une borne de sortie de dispositif 17. La borne d'entrée 20 est connectée à un circuit différentiel de 90 24 dont les sorties sont connectées à des transistors FET à double grille 30 et 32. Les

connexions de drain des deux transistors sont connectées à un com-

binateur en phase 40 qui a sa borne de sortie 22 connectée à un

amplificateur linéaire 14 qui est lui-même relié à un amplifica-

teur TWTA ou SSPA 16.dont la sortie est reliée à la borne de sor-

tie de dispositif 17.

La quantité de non-linéarité dans les transistors FET est,

entre autres, une fonction de la température du transistor. La non-

linéarité de chacun des transistors 30 et 32 est non seulement

fonction de la tension de grille G2 mais elle est également fonc-

tion dé la température des transistors. Cette non-linéarité est particulièrement inopportune puisqu'un amplificateur TWTA ou SSPA

est typiquement corrigé séparément pour des variations de tempéra-

ture. Pour compenser la non-linéarité non voulue, on peut inclure des thermistances, indiquées par la lettre T encerclée, dans le

circuit de polarisation de drain de chacun des deux transistors.

Par un choix approprié des thermistances, on peut faire en sorte que la tension de polarisation de drain compense essentiellement

la non-linéarité créée par la température.

Dans le circuit de la Figure 6, la tension de polarisa-

tion de grille G2 du transistor 32 n'est pas simplement préréglée comme dans le circuit de la Figure 1, mais elle est plutôt déter- minée dynamiquement en fonction de la tension d'entrée. A cette fin, un coupleur 60 est connecté à un détecteur à cristal 62 pour détecter le signal RF appliqué à la borne d'entrée 20. La sortie

du détecteur 62 est connectée à un amplificateur à large bande 64.

La sortie de l'amplificateur 64 est couplée à un réseau de résis-

tances comprenant des résistances 66 et 68 dans le circuit de grillepolarisation du transistor 32. Un circuit semblable pourrait être connecté pour affecter la tension de polarisation de grille G2 du transistor 30. Le fonctionnement du circuit de la Figure 6 est semblable à celui de la Figure 1 et il est représenté sur la Figure 5, excepté que, bien sûr, les tensions de polarisation de

drain de chacun des transistors 30 et 32, sont fonction de la tem-

pérature des transistors et, par conséquent, des thermistances T, et le degré de non-linéarité du transistor 32 n'est pas fixé comme sur la Figure 1, mais il est plutôt fonction de la valeur du signal d'entrée à la borne 20, ce signal étant converti en une

tension par la combinaison du détecteur à cristal 62 et de l'am-

plificateur 64.

Claims

REVENDICATIONS

1. Circuit de préaccentuation (10, Figure 1 ou 6) pour pré-

accentuer un signal d'entrée (ENTREE) avant de l'appliquer à une entrée (14) d'un amplificateur de puissance (16), dans lequel la préaccentuation introduite par ce circuit compense les distorsions de non-linéarité d'amplitude et de phase introduites autrement dans ce signal par l'amplificateur de puissance, caractérisé en ce qu'il comprend: un moyen (24) pour diviser en puissance le signal d'entrée en des premier et second signaux qui sont déphasés de 90 entre eux; des premier et second moyens non linéaires actifs (30,32)

couplés audit moyen de division en puissance pour recevoir et opé-

rer une distorsion des premier et second signaux déphasés, res-

pectivement; et

un moyen (40) couplé aux premier et second moyens non li-

néaires pour combiner en phase les signaux déphasés ayant subi une distorsion, produits par les deux moyens non linéaires actifs; et en ce que les premier et second moyens non linéaires actifs sont sensibles à des tensions de polarisation respectives appliquées à ceux-ci pour régler la quantité de distorsion produite par le

circuit de préaccentuation.

2. Circuit de préaccentuation selon la revendication 1, caractérisé en ce que:

les premier et second moyens non linéaires actifs compren-

nent respectivement des premier et second transistors à effet de champ (FET) à double grille;

les premier et second signaux provenant du moyen de divi-

sion en puissance sont envoyés respectivement aux grilles de si-

gnal respectives (G1) des premier et second transistors; les bornes de sortie (D) des premier et second transistors

sont couplées à des entrées respectives (AA,BB) du moyen de combi-

naison de signaux; et en ce que des grilles de contrôle (G2) des premier et second transistors sont couplées pour recevoir les tensions de

polarisation respectives (VG2A, VG2B).

3. Circuit de préaccentuation selon la revendication 2, caractérisé en ce que ledit moyen de division en puissance (24)

est un circuit différentiel de 90 .

4. Circuit de préaccentuation selon l'une quelconque des

revendications 2 et 3, caractérisé en ce que l'une des tensions de

polarisation appliquée à la grille de contrôle (G2) du premier

transistor FET (30) est différente de l'autre des tensions de po-

larisation appliquée à la grille de contrôle (G2) du second tran-

sistor FET (32).

5. Circuit de préaccentuation selon la revendication 2,

caractérisé en ce que la tension de polarisation d'un niveau choi-

si est appliquée à une grille de signal(G1) de chacun des transis-

tors FET (30,32).

6. Circuit de préaccentuation selon la revendication 5, caractérisé en ce que la tension de polarisation appliquée à la grille de signal (G1) du premier transistor (30) est différente de la tension de polarisation appliquée à la grille de signal (G1)

du second transistor (32).

7. Circuit de préaccentuation selon l'une quelconque des

revendications 2 à 6, caractérisé en ce qu'il comprend en outre

un moyen (62,64) pour appliquer à la grille de contrôle d'un des transistors FET une tension de polarisation supplémentaire qui est

fonction d'un paramètre pouvant varier.

8. Circuit de préaccentuation selon la revendication 7, caractérisé en ce que ladit tension de polarisation supplémentaire

est fonction de la puissance du signal d'entrée.

9. Circuit de préaccentuation selon l'une quelconque des

revendications 2 à 8, caractérisé en ce qu'il comprend en outre

un moyen de polarisation (T) couplé en série avec les bornes de

drain et de source des transistors respectifs pour régler la ten-

sion appliquée à I'une des bornes de source et de drain qui sert

de borne de sortie en fonction d'un paramètre pouvant varier.

10. Circuit de préaccentuation selon la revendication 9,

caractérisé en ce que le paramètre pouvant varier est la tempéra-

ture du circuit de préaccentuation.