FI94697B - Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri - Google Patents
Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri Download PDFInfo
- Publication number
- FI94697B FI94697B FI934544A FI934544A FI94697B FI 94697 B FI94697 B FI 94697B FI 934544 A FI934544 A FI 934544A FI 934544 A FI934544 A FI 934544A FI 94697 B FI94697 B FI 94697B
- Authority
- FI
- Finland
- Prior art keywords
- buffer
- data
- synchronization
- bit
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
94697
Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri 5 Keksinnön kohteena on oheisen patenttivaatimuksen 1 johdanto-osan mukainen menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä oheisen patenttivaatimuksen 2 johdanto-osan mukainen puskuri.
10 Usein olisi toivottavaa pystyä hoitamaan sekä asyn kronisten että bitti- ja tavusynkronisten signaalien puskurointia samalla piirillä. Tämä pätee erityisesti tilanteeseen, jossa dataa siirretään vanhemmista plesiokroni-sista järjestelmistä uudempiin synkronisiin järjestelmiin, 15 kuten esim. SDH-järjestelmään. Esim. 2048 kbit/s signaalille CCITT määrittelee (suositus G.709) useita erilaisia mapitustapoja (asynkroninen, bittisynkroninen ja tavusyn-kroninen) SDH-järjestelmän kehysrakenteeseen, sen mukaan millainen on tuleva 2048 kbit/s signaali (eli tuleeko 20 bittejä esim. asynkronisesti, tai tuleeko kellosignaalin lisäksi esim. tavusynkronointitietoa (joka kertoo, mitkä 8 bittiä kuuluvat samaan tavuun), kehyssynkronointitietoa tai ylikehyssynkronointitietoa). Asynkroninen, bittisynkroninen ja tavusynkroninen signaali on määritelty CCITT:n 25 suosituksissa G.703 ja G.704.
Bitti- ja tavusynkronisten signaalien tapauksessa on synkronointi siirretty puskurin läpi tyypillisesti siten, että jokaisen databitin rinnalla on siirretty erillinen synkronointibitti.
30 Esillä olevan keksinnön tarkoituksena on saada aikaan ratkaisu, joka mahdollistaa yhdistetyn bitti- ja ' tavupuskurin toteuttamisen mahdollisimman yksinkertaisella tavalla. Tämä päämäärä saavutetaan keksinnön mukaisella menetelmällä ja keksinnön mukaisella puskurilla, joista 35 menetelmälle on tunnusomaista se, mitä kuvataan oheisen 2 94697 patenttivaatimuksen 1 tunnusmerkkiosassa ja puskurille puolestaan se, mitä kuvataan oheisen patenttivaatimuksen 2 tunnusmerkkiosassa.
Keksinnön ajatuksena on toteuttaa puskuri siirret-5 tävän datan kehyksen pituuteen ja tavun pituuteen nähden määrätyn pituisena ja käyttää tällaista pituutta hyväksi synkronointisignaalin läpiviennissä muodostamalla synkro-nointisignaalin bitille muistipaikka vain yhden databitin rinnalle. Tällä tavoin saadaan mahdollisimman yksinkertai-10 sella tavalla siirrettyä synkronointisignaali puskurin läpi oikein, toisin sanoen siten, että synkronointibitti pysyy puskuria luettaessa koko ajan oikealla paikallaan.
Saman puskurin läpi voidaan siten siirtää sekä asynkronista signaalia biteittäin (ei erillistä synkronointisignaa-15 lia) tai esim. tavusynkronista signaalia, jolloin synkronointi saadaan siis menemään puskurin läpi vain yhden bitin levyisen lisämuistipaikan avulla.
Keksinnön mukaisen ratkaisun ansiosta komponenttien määrä pienenee tai säästetään piipinta-alaa niissä ASIC-20 piireissä (Application Specific Integrated Circuit, asiakaskohtainen piiri) , joissa puskurointeja toteutetaan, koska enää ei tarvita erillisiä bitti- ja tavupohjaisia puskureita, vaan ne voidaan yhdistää yhdeksi keksinnön mukaiseksi bittimuotoiseksi puskuriksi.
25 Seuraavassa keksintöä ja sen edullisia suoritus muotoja kuvataan tarkemmin viitaten esimerkinomaisesti oheisten piirustusten mukaisiin esimerkkeihin, joissa kuvio IA esittää keksinnön mukaisen bittipuskurin periaatteellista rakennetta, 30 kuvio IB havainnollistaa puskuriin tulevan datan kehysrakenteen ja puskurin keskinäistä riippuvuutta, ja kuvio 2 esittää keksinnön mukaisen bittipuskurin erästä yksityiskohtaisempaa rakennevaihtoehtoa.
Kuviossa 1 on esitetty keksinnön mukaisen joustavan 35 bittipuskurin periaatetta yksinkertaistettuna. Puskurin n 94697 3 ytimen muodostaa datan väliaikaisena varastona toimiva puskurimuisti 13, johon liittyy sinänsä tunnetusti (a) kirjoituslaskuri 11, joka ohjaa puskurimuistiin tapahtuvaa kirjoitusta antamalla kirjoitusosoitteet puskurimuistin 5 kirjoitussisäänmenoon ja (b) lukulaskuri 12, joka ohjaa puskurimuistista lukua antamalla lukuosoitteet puskuri-muistin lukusisäänmenoon. Kirjoituslaskuri askeltaa kir-joituskellon WR_CLK tahdissa ja lukulaskuri vastaavasti lukukellon RD_CLK tahdissa.
10 Keksinnön mukaisesti muodostuu puskurimuisti M
kappaleesta yhden bitin levyisiä datamuistipaikkoja 14, jotka on numeroitu nollasta (M-l):een, sekä yhdestä synk-ronointibittiä varten järjestetystä muistipaikasta 15, joka on yhden datamuistipaikan 14 rinnalla. Puskurimuistin 15 pituus M on sidoksissa tulevan signaalin kehykseen 16 (kuvio IB) siten, että kehyksen pituus bitteinä vastaa puskurimuistin pituuden monikertaa. Lisäksi puskurimuistin pituuden M on oltava jaollinen tavun pituudella (joka on tyypillisesti kahdeksan). Kehyksen pituuden F ja puskuri-20 muistin pituuden M välillä on siis seuraavanlainen riippuvuus: F=KXM=LXB, missä B on tavun pituus (=8), K on jokin kokonaisluku (K=l,2,3...), L on samoin jokin kokonaisluku (aikaväli-25 en lukumäärä kehyksessä) ja L/K on jokin kokonaisluku.
Esim. 2048 kbit/s peruskanavointijärjestelmän tapauksessa F=256 (32 kappaletta 8 bitin aikavälejä), jolloin puskurin pituus M voi olla esim. M=64, eli neljäsosa kehyksen pituudesta.
30 Keksinnön mukaisesti on yhden datamuistipaikan 14 rinnalla (samassa osoitteessa kuin datamuistipaikka) sa-: manlainen muistipaikka 15 synkronointibittiä varten. Synk ronointi viedään läpi puskurista kirjoittamalla synk-ronointibitti SB kyseiseen rinnakkaiseen muistipaikkaan 35 15. Tässä esimerkkitapauksessa on synkronointibitti kir- • · ....... T— 54697 4 joitettu osoitteessa nolla olevan datamuistipaikan rinnalla olevaan muistipaikkaan, mutta synkronointimuistipaikka voi periaatteessa olla missä tahansa osoitteessa 0...(M-1) (kyseisessä osoitteessa olevan datamuistipaikan rinnalla).
5 Kuviossa 2 on esitetty keksinnön mukaisen puskurin eräs yksityiskohtaisempi toteutusvaihtoehto. Datamuisti-paikat muodostuvat tässä tapauksessa M kappaleesta D-kiik-kuja 21, joiden datasisäänmenoihin D on kytketty sisääntu-leva data WR_DATA. Datamuistipaikat on kuviossa eroteltu 10 toisistaan niiden osoitteeseen viittaavalla viitemerkillä M(0)...M(M—1). Kirjoituspuolen kellosignaali WR_CLK on kytketty, paitsi kirjoituslaskurin 22 kellosisäänmenoon, myös D-kiikkujen 24 ja 25 kellosisäänmenoihin sekä data-muistipaikkojen 21 kellosisäänmenoihin. Kirjoituksen sal-15 liva signaali WR_EN on kytketty kirjoituslaskurin 22, D-kiikun 25 ja dekooderin 23 enable-sisäänmenoihin EN. Synk-ronointisignaali WR_S, joka siirretään puskurin läpi, on kytketty kirjoituslaskurin synkronointisisäänmenoon LD sekä D-kiikun 25 datasisäänmenoon D. Synkronointisignaalin 20 pulssi muodostaa synkronointibitin, joka esiintyy D-kiikun 25 ulostulossa samanaikaisesti, kun kirjoituslaskurin ulostulolla on arvo nolla.
Kirjoituslaskurin 22 ulostulo Q on kytketty dekoode-rille 23, joka koodaa laskurin arvosta jokaiselle data-25 muistipaikalle enable-signaalin, joka sallii kirjoituksen kyseiseen muistipaikkaan, jos dekooderille tuleva enable-signaali on aktiivinen. Dekooderin ulostulosta nolla saatava enable-signaali on kytketty, paitsi osoitteessa nolla olevan datamuistipaikan 21/M(0) enable-sisäänmenoon EN, 30 myös D-kiikun avulla toteutetun erillisen synkronointi-muistipaikan 24 enable-sisäänmenoon EN. Osoitteessa nolla on siis tässä tapauksessa rinnakkain datamuistipaikka 21/M(0) ja synkronointimuistipaikka 24.
Jokaisen datamuistipaikan 21 ulostulo Q on kytketty 35 datamultiplekserin 26 sitä vastaavaan sisäänmenoon, toisin 5 94697 sanoen muistipaikan nolla (M(0)) ulostulo on kytketty datamultiplekserin sisäänmenoon nolla, muistipaikan yksi (M(l)) sisäänmeno on kytketty multiplekserin sisäänmenoon yksi, jne., ja osoitteessa M-l olevan datamuistipaikan 5 (M(M-l)) ulostulo on kytketty multiplekserin sisäänmenoon (M-l).
Synkronointimuistipaikan 24 ulostulo Q on puolestaan kytketty multiplekserin 26 ensimmäiseen datasisäänmenoon (sisäänmeno nolla). Multiplekserin muihin datasisäänme-10 noihin (sisäänmenot l-(M-l)) on kytketty kiinteä arvo F (esim. nolla), ja multiplekserin valintasisäänmenoon SEL on kytketty lukulaskurin 28 ulostulo Q. Multiplekserin 27 ulostulosta saadaan näin ollen synkronointisignaali RD_S.
Kirjoituspuolen laskuri 22 askeltaa kirjoituspuolen 15 kellosignaalin WR_CLK tahdissa jatkuvasti nollasta lukuun (M-l) laskien näin sisääntulevia bittejä. Dekooderin ohjaamana databitit kirjoitetaan datamuistipaikkoihin 21 järjestyksessä siten, että ensimmäinen bitti kirjoitetaan osoitteeseen nolla, toinen bitti osoitteeseen yksi, jne., 20 ja M bitin jälkeen aloitetaan jälleen alusta kirjoittamalla jälleen osoitteeseen nolla (josta on siihen mennessä jo luettu edellinen arvo ulos). Sisääntulevan signaalin yhden kehyksen aikana kirjoituslaskuri ehtii pyöriä K (esim. 4) kierrosta (K=F/M), joten synkronointibitti SB 25 kirjoitetaan sitä vastaavaan muistipaikkaan 24 joka K:nnella kierroksella, kun oletetaan, että synkronointi-bitti esiintyy kerran kehyksessä.
Lukulaskuri askeltaa vastaavaan tapaan lukupuolen kellosignaalin RD_CLK tahdissa. Kun lukulaskurilla on arvo 30 nolla, valitaan synkronointibitti multiplekserin 27 ulostuloon, laskurin muilla arvoilla valitaan ulostuloon en- • naita määrätty kiinteä arvo F.
Datamultiplekserin 26 ulostuloon valitaan peräjälkeen kunkin datamuistin 0...(M-1) ulostulosignaali, joten 35 datamultiplekserin ulostulosta saadaan puskurin läpi siir- • • . · « 6 94697 retty datasignaali (jota on merkitty viitemerkillä RD_DA-TA) ja multiplekserin 27 ulostulosta saadaan puskurin läpi siirretty synkronointisignaali RD_S.
Vaikka keksintöä on edellä selostettu viitaten 5 oheisten piirustusten mukaisiin esimerkkeihin, on selvää, ettei keksintö ole rajoittunut siihen, vaan sitä voidaan muunnella edellä ja oheisissa patenttivaatimuksissa esitetyn keksinnöllisen ajatuksen puitteissa. Puskurin yksityiskohtaisempaa toteutusta voidaan varioida esim. muis-10 tipaikkojen osalta toteuttamalla ne D-kiikkujen asemesta esim. joko RAM-lohkoilla tai lukkopiireillä (latch). Myös puskurin läpi siirrettävän synkronointitiedon muoto voi vaihdella: voidaan esim. käyttää puskuriin tulevana synk-ronointisignaalina kehystahtimerkkiä ja varustaa puskurin 15 jälkeiset asteet laskureilla, jotka laskevat B:hen (kahdeksaan) , jolloin saadaan selville tavutahti.
» 9
II
9
Claims (2)
1. Menetelmä puskuroinnin toteuttamiseksi digitaalisessa tietoliikennejärjestelmässä, jossa dataa siir- 5 retään kehyksissä, joiden pituus on F bittiä, jonka menetelmän mukaisesti dataa kirjoitetaan puskurimuistiin kir-joituspuolen kellosignaalin (WR_CLK) määräämässä tahdissa ja dataa luetaan puskurimuistista lukupuolen kellosignaalin (RD_CLK) määräämässä tahdissa, tunnettu siilo tä, että puskurimuisti muodostetaan M kappaleesta yhden bitin levyisiä datamuistipaikkoja (14; 21), luvun M ollessa valittu siten, että kehyksen pituus F on jaollinen luvulla M ja luku M on jaollinen tavun pituudella, ja että yhden datamuistipaikan (14; 21) rinnalla olevaan yhden 15 bitin levyiseen synkronointimuistipaikkaan (15; 24) talletetaan puskurin läpi siirrettävä synkronointitieto.
2. Digitaalisessa tietoliikennejärjestelmässä käytettävä puskuri, joka käsittää - puskurimuistin (14; 21) datan tallettamiseksi 20 väliaikaisesti, - kirjoitus- ja lukuelimet (11, 12; 22, 28) datan kirjoittamiseksi puskurimuistiin (14; 21) ja datan lukemiseksi puskurimuistista, jotka kirjoitus- ja lukuelimet käsittävät kirjoitus- ja lukulaskurit (23, 24) kirjoitus- 25 ja lukuosoitteiden generoimiseksi, tunnettu siitä, että puskurimuisti (14; 21) käsittää M kappaletta yhden bitin levyisiä datamuistipaikkoja (14) , luvun M ollessa valittu siten, että kehyksen pituus F on jaollinen luvulla M ja luku M on jaollinen tavun pituudella, ja että yhden 30 datamuistipaikan (14; 21) rinnalle on sovitettu yhden bitin levyinen synkronointimuistipaikka (15; 24) puskurin läpi siirrettävän synkronointitiedon tallettamiseksi. 94697 8
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI934544A FI94697C (fi) | 1993-10-14 | 1993-10-14 | Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri |
| PCT/FI1994/000462 WO1995010897A1 (en) | 1993-10-14 | 1994-10-13 | A buffering method and a buffer |
| GB9607820A GB2297464B (en) | 1993-10-14 | 1994-10-13 | A buffering method and a buffer |
| DE4497707A DE4497707B4 (de) | 1993-10-14 | 1994-10-13 | Pufferungsverfahren und Puffer |
| AU78153/94A AU7815394A (en) | 1993-10-14 | 1994-10-13 | A buffering method and a buffer |
| DE4497707T DE4497707T1 (de) | 1993-10-14 | 1994-10-13 | Pufferungsverfahren und Puffer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI934544A FI94697C (fi) | 1993-10-14 | 1993-10-14 | Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri |
| FI934544 | 1993-10-14 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI934544A0 FI934544A0 (fi) | 1993-10-14 |
| FI934544A FI934544A (fi) | 1995-04-15 |
| FI94697B true FI94697B (fi) | 1995-06-30 |
| FI94697C FI94697C (fi) | 1995-10-10 |
Family
ID=8538782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI934544A FI94697C (fi) | 1993-10-14 | 1993-10-14 | Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri |
Country Status (5)
| Country | Link |
|---|---|
| AU (1) | AU7815394A (fi) |
| DE (2) | DE4497707B4 (fi) |
| FI (1) | FI94697C (fi) |
| GB (1) | GB2297464B (fi) |
| WO (1) | WO1995010897A1 (fi) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE515563C2 (sv) * | 1995-01-11 | 2001-08-27 | Ericsson Telefon Ab L M | Dataöverföringssystem |
| DE19529966A1 (de) * | 1995-08-14 | 1997-02-20 | Thomson Brandt Gmbh | Verfahren und Schaltungsanordnung zur Resynchronisation einer Speicherverwaltung |
| FR2746987A1 (fr) * | 1996-03-29 | 1997-10-03 | Philips Electronics Nv | Convertisseur analogique/numerique a frequence d'echantillonnage elevee |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4710920A (en) * | 1986-06-19 | 1987-12-01 | General Datacomm, Inc. | Bit interleaved multiplexer system providing byte synchronization for communicating apparatuses |
| FI94812C (fi) * | 1993-05-18 | 1995-10-25 | Nokia Telecommunications Oy | Menetelmä ja laite tasauspäätöksen aikaansaamiseksi synkronisen digitaalisen tietoliikennejärjestelmän solmupisteessä |
-
1993
- 1993-10-14 FI FI934544A patent/FI94697C/fi active
-
1994
- 1994-10-13 DE DE4497707A patent/DE4497707B4/de not_active Expired - Fee Related
- 1994-10-13 WO PCT/FI1994/000462 patent/WO1995010897A1/en active Application Filing
- 1994-10-13 DE DE4497707T patent/DE4497707T1/de active Pending
- 1994-10-13 AU AU78153/94A patent/AU7815394A/en not_active Abandoned
- 1994-10-13 GB GB9607820A patent/GB2297464B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2297464A (en) | 1996-07-31 |
| AU7815394A (en) | 1995-05-04 |
| GB9607820D0 (en) | 1996-06-19 |
| DE4497707T1 (de) | 1996-10-31 |
| FI934544A (fi) | 1995-04-15 |
| GB2297464B (en) | 1997-12-10 |
| FI934544A0 (fi) | 1993-10-14 |
| FI94697C (fi) | 1995-10-10 |
| DE4497707B4 (de) | 2004-12-23 |
| WO1995010897A1 (en) | 1995-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4415984A (en) | Synchronous clock regenerator for binary serial data signals | |
| CA1216677A (en) | Data format converter | |
| EP0559649A4 (en) | Method and means for transferring a data payload from a first sonet signal to a sonet signal of different frequency | |
| JPS60219891A (ja) | デジタル交換システム | |
| US4330856A (en) | Digital signal transmission system including means for converting asynchronous signals to the operating speed of a transmission line | |
| EP0311448B1 (en) | Digital multiplexer | |
| JPH04222133A (ja) | 異なるビット速度のディジタルビット列を時分割多重化することにより多重化されたディジタルビット列の交差接続装置用のスイッチング要素 | |
| US4713804A (en) | Method and device for converting digital channel multiframes into packet multiframes | |
| US4520479A (en) | Arrangement for re-arranging information for transmitting outgoing time-division multiplexed information obtained from incoming time-division multiplexed information | |
| FI94697B (fi) | Menetelmä digitaalisessa tietoliikennejärjestelmässä suoritettavan puskuroinnin toteuttamiseksi sekä puskuri | |
| EP0405577A2 (en) | Frame conversion circuit | |
| US8923441B2 (en) | Context-sensitive overhead processor | |
| JPS582497B2 (ja) | 信号速度補償装置 | |
| US5325404A (en) | Synchronization device for performing synchronous circuit switching functions thru an asynchronous communication node | |
| CA2021348C (en) | Elastic store memory circuit | |
| US7139293B1 (en) | Method and apparatus for changing the data rate of a data signal | |
| US5715249A (en) | ATM cell format converter using cell start indicator for generating output cell pulse | |
| US4943958A (en) | ISDN interface trunk circuit | |
| RU2180992C2 (ru) | Переключатель с однобитовым разрешением | |
| US6973101B1 (en) | N-way simultaneous framer for bit-interleaved time division multiplexed (TDM) serial bit streams | |
| US7308004B1 (en) | Method and apparatus of multiplexing and demultiplexing communication signals | |
| GB1560205A (en) | Signal transfer system for the division switching centres | |
| US7724781B1 (en) | Receive virtual concatenation processor | |
| KR920001548B1 (ko) | 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치 및 방법 | |
| EP0977390A2 (en) | Circuit for dropping and inserting control bytes in SDH frames |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application |