FI93290C - Förfarande och anordning för överföring av en asynkron signal till ett synkront system - Google Patents

Förfarande och anordning för överföring av en asynkron signal till ett synkront system Download PDF

Info

Publication number
FI93290C
FI93290C FI931454A FI931454A FI93290C FI 93290 C FI93290 C FI 93290C FI 931454 A FI931454 A FI 931454A FI 931454 A FI931454 A FI 931454A FI 93290 C FI93290 C FI 93290C
Authority
FI
Finland
Prior art keywords
signal
register
bit
clock
asynchronous
Prior art date
Application number
FI931454A
Other languages
English (en)
Finnish (fi)
Other versions
FI931454A0 (sv
FI931454L (sv
FI93290B (sv
Inventor
Matti Kaasinen
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Priority to FI931454A priority Critical patent/FI93290C/sv
Publication of FI931454A0 publication Critical patent/FI931454A0/sv
Priority to AU63781/94A priority patent/AU676290C/en
Priority to DE4491905T priority patent/DE4491905T1/de
Priority to PCT/FI1994/000121 priority patent/WO1994023518A1/en
Priority to GB9519626A priority patent/GB2292292B/en
Publication of FI931454L publication Critical patent/FI931454L/sv
Publication of FI93290B publication Critical patent/FI93290B/sv
Application granted granted Critical
Publication of FI93290C publication Critical patent/FI93290C/sv

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Claims (5)

1. Förfarande för överföring av en asynkron signal (Da) tili ett synkront system (SS), enligt vilket förfa- 5 rande utförs en hastighetsutjämning mellan den inkommande signalen (Da) och den utgäende signalen (Ds), k ä n n e -tecknat av att hastighetsutjämningen utförs medelst ett register (15) av en bits längd sä, att i registret inskrivs och ur registret avläses huvudsakligen turvis, 10 och att vid signalens start- eller slutbit (B eller E) föranleds spill eller bottning för registret genom föränd-ring av läs- och skrivordningen.
2. Förfarande enligt patentkrav 1, k ä n n e -tecknat av att spill eller bottning föranleds vid 15 signalens slutbit (E).
3. Förfarande enligt patentkrav 1, k ä n n e -tecknat av att läs- och skrivordningen förändras genom att förskjuta fasen för klocksignalen (Cs) som skö-ter inskrivningen i registret (15) i förhällande tili fa- 20 sen för klocksignalen (Cn) som sköter avläsningen ur registret sä, att den inbördes ordningen för deras läs- och skrivflanker förändras.
4. Anordning för överföring av en asynkron signal (Da) tili ett synkront system (SS), vilken anordning om- 25 fattar - ett register (15) väri inkommande data inskrivs och varifrän utgäende data avläses, och - detektormedel (13) för detektering av den inkommande asynkrona signalens flanker, kännetecknad 30 av att registret utgörs av ett en bit längt minneselement (15), och att anordingen ytterligare omfattar medel (14) kopplade tili detektormedlen för att byta den inbördes ordningen för nämnda läs- och skrivhändelser som respons pä observation av förekommande start- och/eller slutpola- 35 ritet i den asynkrona signalen. 15 93290
5. Anordning enligt patentkrav 4, k ä n n e -tecknad av att nämnda medel för att byta den inbör-des ordnlngen för läs- och skrivhändelserna omfattar medel (14) för att förskjuta registrets (15) skrivklockas (Cs) 5 fas i förhällande till registrets läsklocka (Cn).
FI931454A 1993-03-31 1993-03-31 Förfarande och anordning för överföring av en asynkron signal till ett synkront system FI93290C (sv)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FI931454A FI93290C (sv) 1993-03-31 1993-03-31 Förfarande och anordning för överföring av en asynkron signal till ett synkront system
AU63781/94A AU676290C (en) 1993-03-31 1994-03-30 Method and device for transmitting an asynchronous signal toa synchronous system
DE4491905T DE4491905T1 (de) 1993-03-31 1994-03-30 Verfahren und Vorrichtung zur Übertragung eines asynchronen Signals in ein synchrones System
PCT/FI1994/000121 WO1994023518A1 (en) 1993-03-31 1994-03-30 Method and device for transmitting an asynchronous signal to a synchronous system
GB9519626A GB2292292B (en) 1993-03-31 1994-03-30 Method and device for transmitting an asynchronous signal to a synchronous system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI931454 1993-03-31
FI931454A FI93290C (sv) 1993-03-31 1993-03-31 Förfarande och anordning för överföring av en asynkron signal till ett synkront system

Publications (4)

Publication Number Publication Date
FI931454A0 FI931454A0 (sv) 1993-03-31
FI931454L FI931454L (sv) 1994-10-01
FI93290B FI93290B (sv) 1994-11-30
FI93290C true FI93290C (sv) 1995-03-10

Family

ID=8537662

Family Applications (1)

Application Number Title Priority Date Filing Date
FI931454A FI93290C (sv) 1993-03-31 1993-03-31 Förfarande och anordning för överföring av en asynkron signal till ett synkront system

Country Status (4)

Country Link
DE (1) DE4491905T1 (sv)
FI (1) FI93290C (sv)
GB (1) GB2292292B (sv)
WO (1) WO1994023518A1 (sv)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2321821B (en) 1997-01-17 1999-03-24 Neill Eugene O Method for distributing and recovering buffer memories in an asynchronous transfer mode edge device
GB2322761B (en) * 1997-01-17 1999-02-10 Donal Casey Method for selecting virtual channels based on address p;riority in an asynchronous transfer mode device
GB2323744B (en) * 1997-01-17 1999-03-24 Connell Anne O Method of supporting unknown addresses in an interface for data transmission in an asynchronous transfer mode
GB2321351B (en) * 1997-01-17 1999-03-10 Paul Flood System and method for data transfer across multiple clock domains

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048440A (en) * 1976-11-08 1977-09-13 Bell Telephone Laboratories, Incorporated Asynchronous-to-synchronous data concentration system
US4263673A (en) * 1979-02-08 1981-04-21 Racal-Vadic, Inc. Receive buffer for converting synchronous-to-asynchronous data
DE4018539A1 (de) * 1990-06-09 1991-12-12 Philips Patentverwaltung Schaltungsanordnung zur bitratenanpassung

Also Published As

Publication number Publication date
FI931454A0 (sv) 1993-03-31
GB2292292B (en) 1996-09-25
FI931454L (sv) 1994-10-01
AU6378194A (en) 1994-10-24
WO1994023518A1 (en) 1994-10-13
DE4491905T1 (de) 1997-07-31
GB2292292A (en) 1996-02-14
GB9519626D0 (en) 1995-11-29
AU676290B2 (en) 1997-03-06
FI93290B (sv) 1994-11-30

Similar Documents

Publication Publication Date Title
US4965884A (en) Data alignment method and apparatus
US4586189A (en) Asynchronous to synchronous data interface
US6128317A (en) Transmitter and receiver supporting differing speed codecs over single links
JPH07105818B2 (ja) 並列伝送方式
JPH0856240A (ja) 全二重データ通信のための高速直列リンク
US4392234A (en) PCM Signal interface apparatus
FI93290C (sv) Förfarande och anordning för överföring av en asynkron signal till ett synkront system
EP0016336A1 (en) Digital signal transmission system
US5125089A (en) Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data
GB1163981A (en) Improvements in or relating to Time Division Communication Systems
US5033045A (en) Circuit element - cross-point between two bus lines
JPH08307407A (ja) デジタル・データ・シーケンス・パターンのフィルタリング
CA1120120A (en) Frame search control for digital transmission system
AU676290C (en) Method and device for transmitting an asynchronous signal toa synchronous system
FI65152C (fi) Foerfarande och anordning foer synkronisering av en binaer datasignal
US6594325B1 (en) Circuitry, architecture and method(s) for synchronizing data
JPH0666749B2 (ja) 分岐回路
FI61376C (fi) Detektorkrets foer pulskantkoincidens foer digital dataoeverfoering
JPS59502009A (ja) パケツト形式の高速デ−タを受信する装置
GB1449838A (en) Receivers for communication systems
US7860202B2 (en) Method and circuit for transferring data stream across multiple clock domains
KR200158764Y1 (ko) 동기식 직렬 수신 장치
US7262833B2 (en) Circuit for addressing a memory
US3553657A (en) Data transfer system
SU798785A1 (ru) Устройство дл вывода информации

Legal Events

Date Code Title Description
BB Publication of examined application