FI89432B - Genering av en klockfrekvens i ett smart card graenssnitt - Google Patents

Genering av en klockfrekvens i ett smart card graenssnitt Download PDF

Info

Publication number
FI89432B
FI89432B FI913108A FI913108A FI89432B FI 89432 B FI89432 B FI 89432B FI 913108 A FI913108 A FI 913108A FI 913108 A FI913108 A FI 913108A FI 89432 B FI89432 B FI 89432B
Authority
FI
Finland
Prior art keywords
clock frequency
smart card
circuit
uart
circuit arrangement
Prior art date
Application number
FI913108A
Other languages
English (en)
Swedish (sv)
Other versions
FI89432C (fi
FI913108A0 (fi
FI913108A (fi
Inventor
Rune Lindholm
Original Assignee
Nokia Mobile Phones Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Mobile Phones Ltd filed Critical Nokia Mobile Phones Ltd
Priority to FI913108A priority Critical patent/FI89432C/fi
Publication of FI913108A0 publication Critical patent/FI913108A0/fi
Priority to EP92305526A priority patent/EP0525963B1/en
Priority to DE69229820T priority patent/DE69229820T2/de
Priority to JP4169413A priority patent/JPH05227147A/ja
Publication of FI913108A publication Critical patent/FI913108A/fi
Publication of FI89432B publication Critical patent/FI89432B/fi
Application granted granted Critical
Publication of FI89432C publication Critical patent/FI89432C/fi
Priority to US08/288,976 priority patent/US5487084A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

1 89432
Kellotaajuuden kehittäminen älykorttiliitännässä - Gene-rering av en klockfrekvens i ett smart card gränssnitt.
5 Tämä keksintö koskee piirijärjestelyä kellotaajuuden kehittämiseksi älykortin laiteliitännässä siirrettävän datan vastaanottamista ja/tai lähettämistä varten.
10 Eräänä älykorttien sovellutuskohteena ovat matkapuhelimet, esimerkiksi saksalaisessa Netz-C -järjestelmässä. Siinä älykortille talletetaan matkapuhelimen tunnistetiedot, kuten kutsunumero ja tunnusnumero sekä mahdollisesti muita tietoja, jotka tarvittaessa luetaan matkapuhelimeen äly-15 kortin laiteliitännän kautta. Myös käynnistymässä olevassa' yleiseurooppalaisessa GSM-matkapuhelinjärjestelmässä on älykortin käyttö otettu huomioon.
Älykortin rajapinta eli liitäntä on määritelty suosituksessa 20 ISO 7816-3. GSM-järjestelmässä älykortin soveltamisessa lähdetään mainitusta ISO-suosituksesta, mutta sen lisäksi GSM-suosituksella 11.11 älykorttisovellutukselle asetetaan eräitä lisäehtoja.
- : 25 ISO-suositus 7816-3 määrittelee älykorttiliitännälle eri laisia tietoliikennemuotoja (communication modes). Pääasiassa voidaan erottaa 'Answer to reset' -mode (ATR) ja normaalit yhteysmuodot. ISO-suosituksessa on myös mainittu, että yhteysmuodoille voidaan käyttää erilaisia yhteys-30 protokollia eli yhteydenpidossa käytettyjä signaalijärjestelmiä. Eräs yhteysmuoto on määritelty mainitussa ISO-suosituksessa; sitä kutsutaan nimellä "T = 0". Tämä yhteys-muoto sisältää pariteettitarkistuksen ja uudelleenlähetyksen virhetapauksessa.
Tavallisesti muissa yhteyksissä eri laiteyksiköiden väliseen liikenteeseen käytetään edullisesti UART-piirejä 35 2 89432 ( Universal Asynchronous Receiver Transmitter, sarjaliitän-täsignaalin vastaanotin-lähetin). "T = 0" -yhteysmuodolle määritelty protokolla sisältää kuitenkin erityisenä ongelmana sen, että pariteetti on tarkistettava saapuvasta 5 bittivirrasta ja mahdollinen virhe ilmaistava 0,5 bittiä pariteettibitin vastaanottamisen jälkeen. Tämän vaatimuksen johdosta tavallista UART-piiriä ei voida käyttää älykortin liitännän liikenteen välittämiseen. Kyseiseen protokollaan liittyvä toinen ongelma koskee suositusten 10 määritelmää, että älykortin kellotaajuuden ja liitännän välittämän datanopeuden suhteen tulee olla 372. UART-pii-reissä kellotaajuus datan lukemista varten on tavallisesti 1, 16 tai 64 kertaa datanopeus. Jos sovellutuksessa käytetään kerrointa 1, UART-piiri voisi toimia, jos 15 ensimmäinen vaatimus virheenilmaisun nopeudesta voitaisiin täyttää. Jos sovellutuksessa käytetään kerrointa 16, mitään ongelmaa ei esiintyisi, jos kerroin 16 olisi tekijä luvussa 372. Näin ei kuitenkaan ole, koska 372 = 2 x 2 x 3 x 31, eikä siis jaollinen luvulla 16. Ongelma voidaan ratkaista, 20 jos järjestelmään lisätään taajuus, jolla viimeksimainittu ongelma voidaan ohittaa. Tällaisesta ratkaisusta on kuitenkin haittana se, että sitoudutaan älykortin määrättyyn kellotaajuuteen, jota laitteen, esim. matkapuhelimen käytön aikana voidaan muuttaa vain muuttamalla UART-piirin 25 ulkoisesti syötettyä kellotaajuutta vastaavalla tavalla. Tällainen tilanne johtaisi kuitenkin laitteen käyttämiseen huollossa, laitteen avaamiseen ja näin olleen suuriin kustannuksiin.
30 Keksinnön tarkoituksena on nyt osoittaa sellainen piirijärjestely, jolla edellä mainitut ongelmat voidaan voittaa yksinkertaisella tavalla. Asetettu tavoite saavutetaan patenttivaatimuksen 1 tunnusmerkein.
35 Keksinnölle ominaista on se, että UART-piirin kellotaajuus, joka on 16 kertaa datanopeus, kehitetään älykortin kellotaajuudesta vaihelukitun digitaalisen silmukan avulla 3 39432 (PLL, Phase Locked Loop). Tämä ratkaisu kattaa ISO-suosi-tuksessa 7816-3 määritellyt älykortin kellotaajuuden ja liitännän välittämän datanopeuden eri suhteet, ja erityisesti siten, että suhdeluku on ohjelmallisesti muutetta-5 vissa.
Seuraavassa keksintöä selitetään yksityiskohtaisemmin suo-ritusesimerkin avulla oheisiin piirustuksiin viitaten, joissa: 10 kuvio 1 esittää keksinnön mukaisen piirijärjestelyn yksinkertaistetun lohkokaavion, jossa UART-kellotaajuus muodostetaan älykortin kellotaajuudesta vaihelukitun silmukan avulla; 15 kuvio 2 esittää yksityiskohtaisemmin jänniteohjatun oskillaattorin ja sen oleelliset signaalit, ja kuvio 3 esittää yksityiskohtaisemmin vaiheilmaisimen ja sen oleelliset signaalit.
20 Kuviossa 1 on esitetty keksinnön mukaisen piiri järjestelyn yksinkertaistettu lohkokaavio, josta havainnollisuuden vuoksi on jätetty pois keksinnön kannalta epäoleelliset osat, esim. ohjaus- ja virransyöttöliitännät. Tämä keksinnön mukainen piirijärjestely voidaan järjestää esim. 25 matkapuhelimen älykortin liitäntään. Tällöin liitännästä johdetaan älykortin kellosignaali f(IC) piirijärjestelyn tulosignaaliksi ja piirijärjestelyn lähtösignaali f(UART) johdetaan jälleen älykortin ja laitteen väliseen liitäntään siinä siirrettävän datan vastaanottamista ja lähettämistä 30 varten. Piirijärjestelyyn kuuluvat ohjelmoitavat laskurit Nl, N2, N3 ja N4; vaiheilmaisin FD ja jänniteoh jattu oskillaattori VCO. Piirin tulosignaalina on älykortin (IC, ei esitetty) kellotaajuus f(IC) ja lähtösignaalina UART-piirille (ei esitetty) johdettava kellotaajuus f(UART).
Laskuri Nl muodostaa vaihelukitun silmukan PLL referens-sitaajuuden f(PLL) tulosignaalista f(IC), josta laskurin 35 4 39432 N4 avulla myös muodostetaan pulssitaajuus CLK vaiheil-maisimelle FD ja oskillaattorille VCO. Laskuri N2 muodostaa UART-kellon f(UART) oskillaattorin VCO lähtösignaalista SO. Laskurilla N3 muodostetaan vaihelukitun silmukan 5 takaisinkytkentäsignaali f(C), niin että laskurin N3 tulona on lähtösignaali SO. Kun vaihelukittu silmukka PLL on lukittu oikeaan taajuuteen, signaali f(C) eli laskurin N3 lähtö on yhtä suuri kuin laskurin N1 lähtö f (PLL). Laskureita ei tässä yhteydessä esitetä yksityiskohtaisem-10 min, koska ne voidaan toteuttaa alan ammattilaisen tuntemilla monilla eri tavoilla. Laskureiden Nl - N4 osalta on kuitenkin oleellista, että niiden lähtöjen aaltomuotojen tulisi olla mahdollisimman symmetriset. Keksinnön mukainen ratkaisu pätee myös tilanteessa, jolloin suhdeluku on 15 muotoa 2n (n = kokonaisluku), jolloin saadaan erityisen edullinen piiriratkaisu.
Jänniteohjattu oskillaattori VCO on tässä suoritusesimer-kissä toteutettu käyttämällä summainta (kuviossa 2) ohjel-20 moitavana elementtinä. Vaiheilmaisin FD (kuviossa 3) ohjaa oskillaattoria VCO dynaamisesti tulosignaalien FA, FB avulla. Ilman takaisinkytkentäsignaalia f(C), eli kun silmukka on lukittu oikeaan signaaliin eli keskitaajuuteen, VCO jakaa ohjaavan kellotaajuuden f(PLL) neljällä. Keksin-2 5 nön mukaisen piiri järjestelyn avulla kaikki suhdeluvut ovat jaollisia neljällä. Suhdeluvut eli älykortin kellotaajuuden f (IC) ja liitännän välittämän datanopeuden f (D) suhteet ovat tässä ohjattavissa arvoiksi f(IC)/f(D) = 372, 512, 744, 768, 1024, 1116 tai 1488. Näin ollen ei datanopeutta 30 f(D) tarvitse kehittää erikseen, vaan sen sijaan muodostetaan vaihelukitulle silmukalle referenssitaajuus f(PLL), joka on sopiva moninkerta datanopeudesta f (D) . Vaihelukittu silmukka kertoo tämän referenssitaajuuden luvulla 4 x n2 (n2 on tässä kertojan N2 kerroin), niin että lähtötaajuu-35 deksi f(UART) saadaan 16 x f(D).
Keksinnön mukaisen piirijärjestelyn toimintaa ja lähtötaa- 5 89432 juuden muuntelumahdollisuuksia tarkastellaan seuraavassa kaavojen avulla. Kuten jo mainittiin, VCO jakaa signaalin f(PLL) neljällä, kun silmukka on lukittu keskitaajuuteen fc.
5
Keskitaajuus fc voidaan ilmaista: fc = f(IC)/[N4 x 4 x N3].
Vaihelukitun silmukan PLL tulotaajuus f(PLL) = f(IC)/nl, 10 jolloin nl on kertojan Nl kerroin. Muiden kertojien N2 -N4 kertoimet n2 - n4 on esitetty vastaavalla tavalla.
Vaihelukittu silmukka PLL pysyy lukittuna keskitaajuuteen fc, kun tulosignaali f (PLL) poikkeaa enintään lukitusalueen 15 fl verran keskitaajuudesta fc: fc - fl < f(PLL) < fc + fl.
Lukitusalue fl vastaa vaihelukitun piirin PLL dynaamista 20 toiminta-aluetta valitun keskitaajuuden suhteen, ja se voidaan ilmaista: fl = [f(IC) /[n4 x 4 x n3]]2/[f(IC)/n4], 25 ja edellä oleva voidaan sieventää muotoon: fl = f(IC)/[[4 x n3)2 x n4].
Laitteen, tässä suoritusesimerkissä matkapuhelimen proses-30 sorin ohjaamana laskureihin Nl - N4 voidaan esittämättä olevia ohjaussignaaleja käyttäen ohjelmoida eri kertoimia nl - n4. Kyseeseen tulevat mahdolliset yhdistelmät on esitetty alla olevassa taulukossa 1. Otsikkorivin nimike "Suhde" tarkoittaa aikaisemmin mainittua älykortin kello-35 taajuuden f(IC) ja liitännän välittämän datanopeuden f(D) välistä suhdetta f(IC)/f(D).
6 89432
Taulukko 1. PLL-piirillä aikaansaatavat suhteet f(IC)/f(D)
Suhde N1_N2 N3 N4 372 93 1 4 6 5 512 64 2 4 4 744 93 2 4 4 768 64 344 1024 64 4 4 4 1116 93 346 10 1488 93 446
Kuviossa 2a on esitetty VCO-piirin yksityiskohtaisempi kaavio. Kuten mainittiin, VCO on toteutettu suiranaimena, jonka oleellisina elementteinä on kaksi kiikkua FF. Muina 15 elementteinä ovat NAND-portit (NA), NOR-portit (NO), AND-portit (A) ja Exclusive OR-portit (EO) sekä NOT-piirit (I). Ohjaussignaalien FA, FB, CLK arvoista riippuen VCO:n ja siten PLL-piirin lähtö SO voidaan pitää ennallaan, jakaa kahdella tai jakaa neljällä. Kuviossa 2b on esitetty piirin 20 simuloinnilla saatu pulssikaavio, jossa esitetään signaalien FA, FB, CLK, SO ja nollaussignaalin R väliset loogiset aikariippuvuudet.
Kuviossa 3a on esitetty vaiheilmaisimen piirikaavio. 25 Tulosignaaleina ovat vaihelukitun piirin PLL sulosignaali f(PLL) ja takaisinkytkentäsignaali f(C), kuten edellä kuvion 1 selityksen yhteydessä mainittiin. Vaiheilmaisimen lähtösignaaleina ovat FA, FB. Kuviossa 3b on esitetty piirin simuloinnilla saatu pulssikaavio, josta nähdään 30 vaiheilmaisimen toimintalogiikka aikakaaviona. Kun tu-losignaalin f(PLL) taajuus on liian suuri, muodostuu lähtöhaaraan FA pulsseja, kuten kuvion 3b vasemmalla puolella on esitetty. Vastaavasti, kun tulosignaalin f(PLL) taajuus on liian pieni, muodostuu pulsseja lähtöhaaraan 35 FB, kuten kuvion 3b oikealla puolella on esitetty.
Kuvioiden 2 ja 3 piiriratkaisut on esitetty vain eräänä 7 89432 esimerkkinä siitä, miten keksinnön mukainen piirijärjes-tely voidaan toteuttaa. Alan ammattilainen ymmärtää että nämä piirit voidaan toteuttaa monella muullakin tavalla, riippuen käytettävissä olevista piirielementeistä. Vastaa-5 vasti piirit voidaan osittain tai kokonaan toteuttaa ohjelmallisesti, esim. laitteen sisältämässä prosessorissa.
10 15 20 25 ‘I : 30 ;· 35

Claims (5)

1. Piiri järjestely kellotaajuuden kehittämiseksi älykortin laiteliitännässä siirrettävän datan vastaanottamista ja/tai lähettämistä varten, tunnettu siitä, että vaihelu- 5 kitun silmukan (PLL) avulla piirijärjestelyssä johdetaan älykortin kellotaajuudesta (f(IC)) UART-piirin kellotaajuus (f(UART)) älykortin liitäntään.
2. Patenttivaatimuksen 1 mukainen piirijärjestely, tunnet-10 tu siitä, että se lisäksi käsittää ohjelmoitavia laskureita (Nl - N4 ) , joilla älykortin kellotaajuuden (f(IC)) ja liitännän välittämän datanopeuden (f(D)) suhteeksi voidaan ulkoisella ohjauksella asettaa ennalta asetettuja arvoja.
3. Patenttivaatimuksen 1 tai 2 mukainen piirijärjestely, tunnettu siitä, että UART-piirin kellotaajuus (f(UART)) on 16 kertaa datanopeus (f(D)).
4. Jonkin edellisen patenttivaatimuksen mukainen piirijär-20 jestely, tunnettu siitä, että ohjelmoitavien laskureiden kertoimet voidaan valita siten, että älykortin kellotaajuuden (f(IC)) ja liitännän välittämän datanopeuden (f(D)) suhteeksi tulee 372, 512, 744, 768, 1024, 1116 tai 1488.
5. Jonkin edellisen patenttivaatimuksen 1-3 mukainen piirijärjestely, tunnettu siitä, että ohjelmoitavien laskureiden kertoimet voidaan valita siten, että älykortin kellotaajuuden (f(IC)) ja liitännän välittämän datanopeuden (f(D)) suhteeksi tulee 2n. 30 35 9 89432
FI913108A 1991-06-26 1991-06-26 Genering av en klockfrekvens i ett smart card graenssnitt FI89432C (fi)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FI913108A FI89432C (fi) 1991-06-26 1991-06-26 Genering av en klockfrekvens i ett smart card graenssnitt
EP92305526A EP0525963B1 (en) 1991-06-26 1992-06-17 Generation of a clock frequency in a smart card interface
DE69229820T DE69229820T2 (de) 1991-06-26 1992-06-17 Taktfrequenzgeneration in einer Chipkartenschnittstelle
JP4169413A JPH05227147A (ja) 1991-06-26 1992-06-26 スマートカードインターフェースにおけるクロック周波数の生成回路
US08/288,976 US5487084A (en) 1991-06-26 1994-08-11 Generation of a clock frequency in a smart card interface

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI913108 1991-06-26
FI913108A FI89432C (fi) 1991-06-26 1991-06-26 Genering av en klockfrekvens i ett smart card graenssnitt

Publications (4)

Publication Number Publication Date
FI913108A0 FI913108A0 (fi) 1991-06-26
FI913108A FI913108A (fi) 1992-12-27
FI89432B true FI89432B (fi) 1993-06-15
FI89432C FI89432C (fi) 1993-09-27

Family

ID=8532797

Family Applications (1)

Application Number Title Priority Date Filing Date
FI913108A FI89432C (fi) 1991-06-26 1991-06-26 Genering av en klockfrekvens i ett smart card graenssnitt

Country Status (5)

Country Link
US (1) US5487084A (fi)
EP (1) EP0525963B1 (fi)
JP (1) JPH05227147A (fi)
DE (1) DE69229820T2 (fi)
FI (1) FI89432C (fi)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9100583U1 (de) * 1991-01-16 1991-06-13 Behncke, Eberhard, 1000 Berlin Kontergewicht für Gegengewichtzüge
FI89432C (fi) * 1991-06-26 1993-09-27 Nokia Mobile Phones Ltd Genering av en klockfrekvens i ett smart card graenssnitt
US5666330A (en) * 1994-07-21 1997-09-09 Telecom Solutions, Inc. Disciplined time scale generator for primary reference clocks
FI99071C (fi) * 1995-02-15 1997-09-25 Nokia Mobile Phones Ltd Menetelmä sovellusten käyttämiseksi matkaviestimessä ja matkaviestin
EP0746136A3 (en) * 1995-06-02 1999-06-23 Nokia Mobile Phones Ltd. Automatic credit card calling system
FI101255B (fi) * 1995-06-19 1998-05-15 Nokia Mobile Phones Ltd Menetelmä matkaviestimen käyttöoikeuden hallitsemiseksi ja menetelmän toteuttava laitteisto
KR0181165B1 (ko) * 1995-06-29 1999-04-01 김광호 유한장 임펄스응답 필터 및 그 필터링 방법
IT1277386B1 (it) * 1995-07-28 1997-11-10 Alcatel Italia Apparato per lo scambio di informazioni tra carte di identificazione a circuiti integrati e un dispositivo terminale
US6031521A (en) * 1995-08-14 2000-02-29 Luzzatto; Marco Computer operating pointer devices and computer operating processes
US5887250A (en) * 1996-07-12 1999-03-23 Nokia Mobile Phones Limited Mobile station having lock code based on secure value
JP3144312B2 (ja) * 1996-08-28 2001-03-12 日本電気株式会社 クロック周期調節方法とその装置
FI104223B (fi) * 1996-12-17 1999-11-30 Nokia Mobile Phones Ltd Menetelmä SIM-kortin ohjauskomentojen välittämiseksi ulkopuoliselta laitteelta SM-kortille
IL120213A (en) 1997-02-13 2000-08-13 Luzzatto Marco Method and apparatus for recording and reproducing computer pointer outputs and events
KR100237443B1 (ko) * 1997-02-26 2000-01-15 윤종용 디지털 셀룰라 무선 복합 단말기 및 그 단말기에서의 지역시각 표시방법
JPH11150608A (ja) * 1997-07-09 1999-06-02 Hisao Itou プリペイドカード式携帯電話機
JPH1139806A (ja) * 1997-07-14 1999-02-12 Oki Electric Ind Co Ltd クロック逓倍回路
EP0932112A1 (fr) * 1998-01-20 1999-07-28 Koninklijke Philips Electronics N.V. Lecteur de carte à puce muni d'un commutateur d'horloge
DE59900243D1 (de) * 1998-02-16 2001-10-11 Swisscom Mobile Ag Identifizierungskarte und verrechnungsverfahren mit einer identifizierungskarte
GB2337649B (en) * 1998-05-23 2000-06-07 Plessey Telecomm Voltage-controlled oscillator
GB2338811B (en) 1998-06-26 2002-10-02 Nokia Mobile Phones Ltd A cardholder
FI108197B (fi) 1998-09-11 2001-11-30 Nokia Mobile Phones Ltd Menetelmä ja järjestely tilaajatietojen käsittelemiseksi matkaviestimessä
FI109756B (fi) 1998-09-21 2002-09-30 Nokia Corp Menetelmä tiedonsiirtojärjestelmässä paikallisten resurssien hyödyntämiseksi, tiedonsiirtojärjestelmä ja langaton viestin
KR100470827B1 (ko) * 1999-05-07 2005-03-07 윈본드 일렉트로닉스 코포레이션 범용 비동기 송수신기용 클럭 신호 발생 방법
FR2793576B1 (fr) * 1999-05-11 2001-11-16 Gemplus Card Int Terminal radiotelephonique avec une carte a puce dotee d'un navigateur
US6591116B1 (en) 1999-06-07 2003-07-08 Nokia Mobile Phones Limited Mobile equipment and networks providing selection between USIM/SIM dependent features
CN1429462A (zh) * 2000-02-04 2003-07-09 高通股份有限公司 调制解调器与用户接口模块间的接口
US6343364B1 (en) * 2000-07-13 2002-01-29 Schlumberger Malco Inc. Method and device for local clock generation using universal serial bus downstream received signals DP and DM
EP1646150B1 (de) 2002-12-23 2007-02-14 Infineon Technologies AG Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
DE10262079A1 (de) * 2002-12-23 2004-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
DE10260656B4 (de) * 2002-12-23 2006-03-30 Infineon Technologies Ag Verfahren und Vorrichtung zum Extrahieren einer einem Datenstrom zugrundeliegenden Taktfrequenz
US7339365B2 (en) * 2003-05-27 2008-03-04 Nxp B.V. Phase detector and method of phase detection
JP2006303794A (ja) * 2005-04-19 2006-11-02 Mitsubishi Electric Corp デジタル制御型位相合成回路システム
KR101506337B1 (ko) 2008-03-07 2015-03-26 삼성전자주식회사 스마트 카드 시스템 및 그 구동 방법
TWI410806B (zh) * 2009-10-16 2013-10-01 Elan Microelectronics Corp A method and a circuit for correcting the frequency of the USB device, and a method of identifying whether or not the input packet is a tag packet
CN101859395A (zh) * 2010-05-14 2010-10-13 中兴通讯股份有限公司 信息传输的实现方法和系统、主控设备、以及智能卡
KR101901321B1 (ko) * 2012-06-01 2018-09-21 삼성전자주식회사 클럭 발생기 및 클럭 발생 방법
SE1750548A1 (en) * 2017-05-05 2018-11-06 Fingerprint Cards Ab Field-powered biometric device, and method of controlling a field-powered biometric device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215245A (en) * 1978-12-29 1980-07-29 Bell Telephone Laboratories, Incorporated Variable rate synchronous digital transmission system
US4445193A (en) * 1981-06-16 1984-04-24 International Business Machines Corporation Bisynchronous host/terminal communication system with non-clock-generating modem & PLL generated clock signal
BR8407147A (pt) * 1983-11-07 1985-10-08 Motorola Inc Microcomputador,sistema de microcomputador eficiente em energia e gerador de frequencia de pulso de relatorio de pulso de relatorio para microcomputador
US4761800A (en) * 1987-03-02 1988-08-02 American Telephone And Telegraph Company, At&T Bell Laboratories Method and apparatus for detecting a rate of data transmission
JPS63239579A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 携帯可能電子装置
US4815099A (en) * 1987-07-30 1989-03-21 Iwatsu Electric Co., Ltd. Data circuit-terminating equipment
NL8802532A (nl) * 1988-10-14 1990-05-01 Philips Nv Data-verwerkend systeem met klokpulsgenerator.
US5187722A (en) * 1990-08-13 1993-02-16 At&T Bell Laboratories Frequency synthesis using fractional frequency multiplication
US5140284A (en) * 1991-02-20 1992-08-18 Telefonaktiebolaget L M Ericsson Broad band frequency synthesizer for quick frequency retuning
FI89432C (fi) * 1991-06-26 1993-09-27 Nokia Mobile Phones Ltd Genering av en klockfrekvens i ett smart card graenssnitt
US5258877A (en) * 1992-04-16 1993-11-02 Vtc Inc. Data separator having a restart circuit

Also Published As

Publication number Publication date
EP0525963A3 (en) 1994-06-15
EP0525963A2 (en) 1993-02-03
EP0525963B1 (en) 1999-08-18
US5487084A (en) 1996-01-23
FI89432C (fi) 1993-09-27
FI913108A0 (fi) 1991-06-26
FI913108A (fi) 1992-12-27
DE69229820D1 (de) 1999-09-23
DE69229820T2 (de) 2000-01-27
JPH05227147A (ja) 1993-09-03

Similar Documents

Publication Publication Date Title
FI89432B (fi) Genering av en klockfrekvens i ett smart card graenssnitt
US5889828A (en) Clock reproduction circuit and elements used in the same
US7493510B2 (en) Clock signal generator circuit for serial bus communication
KR100545501B1 (ko) 반도체 집적 회로
AU674322B2 (en) Clock extraction circuit for fiber optical receivers
US7236024B2 (en) Configurable circuit structure having reduced susceptibility to interference when using at least two such circuits to perform like functions
EP1493231A2 (en) Improved frequency divider with reduced jitter and transmitter based thereon
US7145367B2 (en) Fractional-integer phase-locked loop system with a fractional-frequency-interval phase frequency detector
CN101420294B (zh) 一种时钟锁相环控制方法及装置
US6459310B1 (en) Divide by 15 clock circuit
EP0597583B1 (en) Serial bus between integrated circuits
JP2003125015A (ja) 送信フィルタ
KR100721727B1 (ko) Ｐｌｌ 회로와 분주 방법
CN207869088U (zh) 一种低噪声低抖动多频率时钟产生装置
JPH04260239A (ja) タイミング抽出回路
CN113225071B (zh) 一种相位校准方法、锁相环电路和电子设备
US6707343B2 (en) Frequency synthesis apparatus, systems, and methods
US20090037760A1 (en) Circuit arrangement having a plurality of communication interfaces
CN103825609A (zh) 通信系统及其直接转换传送器
CN1196608A (zh) 同步数字微波设备的数字处理锁相环
CN114337696A (zh) 一种基于arm控制的中频产生装置
KR19980023890A (ko) 위상 동기 루프 주파수 합성 회로
JPH0831792B2 (ja) Ｐｌｌ回路
KR20000030720A (ko) 새로운 위상검출방식의 듀얼 위상주파수검출기
KR20000044472A (ko) 소수 분주기 회로

Legal Events

Date Code Title Description
BB Publication of examined application
MA Patent expired