NL8802532A - Data-verwerkend systeem met klokpulsgenerator. - Google Patents

Data-verwerkend systeem met klokpulsgenerator. Download PDF

Info

Publication number
NL8802532A
NL8802532A NL8802532A NL8802532A NL8802532A NL 8802532 A NL8802532 A NL 8802532A NL 8802532 A NL8802532 A NL 8802532A NL 8802532 A NL8802532 A NL 8802532A NL 8802532 A NL8802532 A NL 8802532A
Authority
NL
Netherlands
Prior art keywords
clock pulse
data processing
processing system
comparator
frequency divider
Prior art date
Application number
NL8802532A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8802532A priority Critical patent/NL8802532A/nl
Publication of NL8802532A publication Critical patent/NL8802532A/nl

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

N.V. Philips' Gloeilampenfabrieken te Eindhoven Data-verwerkend systeem met klokpulsgenerator.
De uitvinding betreft een data-verwerkend syteem voorzien van een door klokpulsen regelbare data-verwerkende eenheid en van een programmeerbare klokpulsgenerator.
ACHTERGROND VAN DE UITVINDING
Een dergelijk data-verwerkend systeem in de vorm van een geïntegreerde schakeling is bekend uit de Europese octrooiaanvrage EP-A-144 158, De programmeerbare klokpulsgenerator in het bekende systeem is van het fase-regelkring-type (PLL) en bevat een programmeerbare frequentiedeler tussen een in frequentie regelbare oscillator en een comparator voor vergelijken van een uitgangssignaal van de frequentiedeler met een referentiesignaal en het daarop regelen van de oscillator. De programmeerbare frequentiedeler is voorzien van schakelaars in de vorm van zekeringen of niet-vluchtige geheugenelementen. Door het opblazen van geselekteerde zekeringen of het programmeren van de niet-vluchtige geheugenelementen wordt de frequentiedeler ingesteld en daarmee de klokpulsfrequentie. Het opblazen van zekeringen is onomkeerbaar, en het herprogrammeren van niet-vluchtige geheugenelementen omslachtig, waardoor het toepassingsgebied en de inzetbaarheid van de geïntegreerde schakeling wordt beperkt.
DOEL VAN DE UITVINDING
De uitvinding beoogt daarom ook onder meer te voorzien in een data-verwerkend systeem van de in de aanhef vermelde soort, waarbij het toepassingsgebied van het systeem aanzienlijk is vergroot ten opzichte van dat van de stand van de techniek.
BESCHRIJVING VAN DE UITVINDING
Een data-verwerkend systeem volgens de uitvinding wordt daartoe gekenmerkt, doordat de klokpulsgenerator door het data-verwerkend systeem herprogrammeerbaar is. Het voordeel van een door het systeem herprogrammeerbare klokpulsgenerator is tweeërlei.
Ten eerste is de klokpulsfrequentie door het systeem zelf regelbaar, bijvoorbeeld in afhankelijkheid van de door de data-verwerkende eenheid (bijvoorbeeld een microprocessor) uit te voeren instrukties. In dat verband zij bij wijze van voorbeeld verwezen naar de Europese octrooiaanvrage EP-A-256 594. Hierin is beschreven hoe groot de klokpulsfrequentie dient te zijn in afhankelijkheid van onder meer het aantal uit te voeren instrukties per tijdseenheid, opdat een zo laag mogelijk energieverbruik wordt gerealiseerd.
Ten tweede is een door het systeem met behulp van instrukties herprogrammeerbare klokpulsgenerator eveneens van buitenaf door een gebruiker eenvoudig te programmeren, bijvoorbeeld door het schrijven van een codewoord in een register.
Een data-verwerkend systeem volgens de uitvinding wordt verder gekenmerkt, doordat de frequentiedeler door het data-verwerkend systeem herprogrammeerbaar is. Tijdens de opstartprocedure of tijdens een frequentiewisselingsprocedure kan het systeem de klokfrequentie zodanig regelen, dat deze bijvoorbeeld zo snel mogelijk binnen het bereik van de regellus komt. In de opstartprocedure gebeurt dit regelen vanuit een voorafbepaalde initiële klokfrequentie.
Een data-verwerkend systeem volgens de uitvinding wordt verder gekenmerkt, doordat de frequentiedeler een programmeerbare klokpulsteller omvat. De programmeerbare teller, die bijvoorbeeld een modulo-teller omvat, doorloopt een eerste regelmatige reeks toestanden, waaruit met behulp van logische middelen een tweede, anderssoortig regelmatige reeks toestanden is af te leiden. Het uitgangssignaal wordt dan bijvoorbeeld door een toestand uit de tweede reeks bepaald.
Een eerste uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding wordt gekenmerkt, doordat de frequentiedeler behalve de klokpulsteller omvat: een register voor opslag van een codewoord en met de klokpulsteller en het register gekoppelde logische middelen voor het in afhankelijkheid van het codewoord geven van het uitgangssignaal. De logische middelen omvatten bijvoorbeeld een comparator, die is aangesloten op het register en op de klokpulsteller. Bij overeenstemming van het codewoord met de relevante bit of bits van de tellerwaarde treedt dan het uitgangssignaal op.
Een tweede uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding wordt gekenmerkt, doordat de frequentiedeler behalve de klokpulsteller omvat: een register voor opslag van een codewoord voor vastleggen van een telbereik van de klokpulsteller in afhankelijkheid van dat codewoord; en logische middelen bevat voor het geven van het uitgangssignaal bij optreden van minstens één voorafbepaalde klokpulstellertoestand in het telbereik. De logische middelen omvatten bijvoorbeeld een comparator voor het vergelijken van een actuele klokpulstellertoestand met het codewoord. Bij overeenstemming wordt de klokpulsteller teruggezet in een voorafbepaalde begintoestand, waarin bijvoorbeeld het uitgangssignaal wordt gegeven. Of de logische middelen zetten bijvoorbeeld de klokpulsteller na het bereiken van een extreme stand (overflow) terug in een door het codewoord aangegeven begintoestand, waarbij het uitgangssignaal wordt gegeven in de extreme stand.
Indien verder het register een intern register van de data-verwerkende eenheid omvat, is een compact systeem verkregen, dat bijvoorbeeld op één chip kan worden gerealiseerd.
BESCHRIJVING VAN DE UITVINDING IN DETAIL
De uitvinding zal verder worden toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld van een data-verwerkend systeem volgens de uitvinding is weergegeven.
Het systeem omvat een data-verwerkende eenheid 10, bijvoorbeeld een microcontroller en een klokpulsgenerator 20, die gestuurd wordt door een referentiesignaal op ingang 22. De klokpulsgenerator 20 is van een op zich bekend fase-regelkring-type (PPL). De regellus omvat een regelbare oscillator 30, bijvoorbeeld een VCO, die data-verwerkende eenheid 10 met klokpulsen stuurt over kloklijn 32, alsmede een comparator 34, die de, door frequentiedeler 36 naar een lagere frequentie getransformeerde, klokpulsen vergelijkt met het referentiesignaal op ingang 22. Afhankelijk van een verschil tussen de ingangssignalen van de comparator 34 wordt oscillator 30 geregeld via stuurlijn 38. De frequentiedeler 36 omvat een modulo-klokpulsteller 40, voor het tellen van de klokpulsen, en een register 42 voor opslag van een codewoord. Ofschoon in dit voorbeeld afzonderlijk getekend, kan dit register bijvoorbeeld ook het I/O-register van data-verwerkende eenheid 10 zijn. Het codewoord wordt met de tellerstand van klokpulsteller 40 vergeleken in een verdere comparator 44. Zodra de tellerstand overeenstemt met het codewoord, geeft de verdere comparator 44 een signaal af, dat de klokpulsteller 40 in een beginstand terugzet en dat ter vergelijking met het referentiesignaal op ingang 22 toegevoerd wordt aan comparator 34. De frequentie van het uitgangssignaal van frequentiedeler 36 wordt dus ingesteld door het schrijven van een codewoord in register 42. Het schrijven wordt door de data-verwerkende eenheid 10 zelf verricht over datalijn 46. Voor toevoer van buitenaf van het codewoord is voorzien in een datalijn 48. Afhankelijk van bijvoorbeeld de aan de data-verwerkende eenheid opgedragen taken (aantallen instrukties) kan een reeks van, met voorafbepaalde criteria overeenstemmende, klokfrequenties worden geselekteerd door een reeks codewoorden beschikbaar te stellen aan het register 42.

Claims (6)

1. Data-verwerkend syteem voorzien van een door klokpulsen regelbare data-verwerkende eenheid en van een programmeerbare klokpulsgenerator, gekenmerkt, doordat de klokpulsgenerator door het data-verwerkend systeem herprogrammeerbaar is.
2. Data-verwerkend systeem volgens conclusie 1, waarbij de klokpulsgenerator voorzien is van een regellus, welke regellus omvat: een in frequentie regelbare oscillator; een programmeerbare frequentiedeler gekoppeld met een oscillatoruitgang; een comparator voor vergelijken van een uitgangssignaal van de frequentiedeler met een referentiesignaal en een daarop afgeven van een regelsignaal van de oscillator, gekenmerkt, doordat de frequentiedeler door het data-verwerkend systeem herprogrammeerbaar is.
3. Data-verwerkend systeem volgens conclusie 2, gekenmerkt, doordat de frequentiedeler een programmeerbare klokpulsteller omvat.
4. Data-verwerkend systeem volgens conclusie 3, gekenmerkt, doordat de frequentiedeler behalve de klokpulsteller omvat: een register voor opslag van een codewoord en met de klokpulsteller en het register gekoppelde logische middelen voor het in afhankelijkheid van het codewoord geven van het uitgangssignaal.
5. Data-verwerkend systeem volgens conclusie 3, gekenmerkt, doordat de frequentiedeler behalve de klokpulsteller omvat: een register voor opslag van een codewoord voor vastleggen van een telbereik van de klokpulsteller in afhankelijkheid van dat codewoord; en logische middelen bevat voor het geven van het uitgangssignaal bij optreden van minstens één voorafbepaalde klokpulstellertoestand in het telbereik.
6. Data-verwerkend systeem volgens conclusie 4 of 5, gekenmerkt, doordat het register een intern register van de data-verwerkende eenheid omvat.
NL8802532A 1988-10-14 1988-10-14 Data-verwerkend systeem met klokpulsgenerator. NL8802532A (nl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
NL8802532A NL8802532A (nl) 1988-10-14 1988-10-14 Data-verwerkend systeem met klokpulsgenerator.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8802532 1988-10-14
NL8802532A NL8802532A (nl) 1988-10-14 1988-10-14 Data-verwerkend systeem met klokpulsgenerator.

Publications (1)

Publication Number Publication Date
NL8802532A true NL8802532A (nl) 1990-05-01

Family

ID=19853057

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8802532A NL8802532A (nl) 1988-10-14 1988-10-14 Data-verwerkend systeem met klokpulsgenerator.

Country Status (1)

Country Link
NL (1) NL8802532A (nl)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666424A1 (fr) * 1990-08-30 1992-03-06 Bull Sa Procede et dispositif de reglage des signaux d'horloge dans un systeme synchrone.
EP0525963A2 (en) * 1991-06-26 1993-02-03 Nokia Mobile Phones Ltd. Generation of a clock frequency in a smart card interface

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2666424A1 (fr) * 1990-08-30 1992-03-06 Bull Sa Procede et dispositif de reglage des signaux d'horloge dans un systeme synchrone.
EP0474541A1 (fr) * 1990-08-30 1992-03-11 Bull S.A. Procédé et dispositif de réglage des signaux d'horloge dans un système synchrone
US5305453A (en) * 1990-08-30 1994-04-19 Bull S.A. Process and device for adjusting clock signals in a synchronous system
EP0525963A2 (en) * 1991-06-26 1993-02-03 Nokia Mobile Phones Ltd. Generation of a clock frequency in a smart card interface
EP0525963A3 (en) * 1991-06-26 1994-06-15 Nokia Mobile Phones Ltd Generation of a clock frequency in a smart card interface
US5487084A (en) * 1991-06-26 1996-01-23 Nokia Mobile Phones Ltd. Generation of a clock frequency in a smart card interface

Similar Documents

Publication Publication Date Title
US5182528A (en) Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO
EP0840955B1 (en) Microcontroller with firmware selectable oscillator trimming
US5319598A (en) Nonvolatile serially programmable devices
US6151238A (en) Calibrating functions of an integrated circuit and storing calibration parameters thereof in a programmable fuse array
US5684434A (en) Erasable and programmable single chip clock generator
US5686864A (en) Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
US5629651A (en) Phase lock loop having a reduced synchronization transfer period
US6670852B1 (en) Oscillator tuning method
US6285264B1 (en) Crystal oscillator with frequency trim
US6404246B1 (en) Precision clock synthesizer using RC oscillator and calibration circuit
US5668503A (en) System and method for calibrating damping factor or analog PLL
US6687321B1 (en) Digital PLL circuit
EP0657796A2 (en) A clock generator and phase comparator for use in such a clock generator
US7977987B2 (en) System and method for signal adjustment
NL8802532A (nl) Data-verwerkend systeem met klokpulsgenerator.
US7242229B1 (en) Phase locked loop (PLL) and delay locked loop (DLL) counter and delay element programming in user mode
EP0471502A1 (en) Phase locked loop circuit and semiconductor integrated circuit using the phase locked loop circuit
US6711082B1 (en) Method and implementation of an on-chip self refresh feature
JP2001285056A (ja) 発振器の自動トリミング回路
US6469583B1 (en) PLL control circuit for digital oscillation frequency control and control method adopted in the same
US6625731B1 (en) Method of configuring a microcontroller during reset mode by generating auxiliary oscillator signal as supply voltage ramps up to read option word from central memory
JP2000341092A (ja) クロック信号発生回路及びそのクロック周波数調整方法
US20020097101A1 (en) Frequency-variable RC oscillator and microcomputer
JPH09116426A (ja) ディジタルpll回路
US6925139B2 (en) Microprocessor comprising a self-calibrated time base circuit

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed