NL8802532A

NL8802532A - Data processor with controlled clock pulse generator - has registering circuit and comparator allowing access to be controlled by external codeword signal

Info

Publication number: NL8802532A
Application number: NL8802532A
Authority: NL
Original assignee: Philips Nv
Priority date: 1988-10-14
Filing date: 1988-10-14
Publication date: 1990-05-01

Abstract

The input data (48) to the data processing unit (10) are fed via a clock generator (20) which incorporates a PLL. The input (48) and output (46) data lines are fed via a register circuit (42) to a comparator (44). The external reference signal input (22) is fed to another circuit (34) where it is compared with output of the other comparator (44). The comparator output (38) is used to control the internal oscillator (30). The oscillator output, which is the system clock, feeds a clock pulse counter (40) together with feedback from the comparator (44). The clock pulse counter (40) provides the other input to the comparator (44). The system can be programmed by an external signal (22) or preset by PROMs or by 'burn-out' links. @(7pp Dwg.No.1/1)@.

Description

N.V. Philips' Gloeilampenfabrieken te Eindhoven Data-verwerkend systeem met klokpulsgenerator.N.V. Philips' Incandescent light factories in Eindhoven Data-processing system with clock pulse generator.

De uitvinding betreft een data-verwerkend syteem voorzien van een door klokpulsen regelbare data-verwerkende eenheid en van een programmeerbare klokpulsgenerator.The invention relates to a data-processing system provided with a clock-controllable data-processing unit and a programmable clock-pulse generator.

ACHTERGROND VAN DE UITVINDINGBACKGROUND OF THE INVENTION

Een dergelijk data-verwerkend systeem in de vorm van een geïntegreerde schakeling is bekend uit de Europese octrooiaanvrage EP-A-144 158, De programmeerbare klokpulsgenerator in het bekende systeem is van het fase-regelkring-type (PLL) en bevat een programmeerbare frequentiedeler tussen een in frequentie regelbare oscillator en een comparator voor vergelijken van een uitgangssignaal van de frequentiedeler met een referentiesignaal en het daarop regelen van de oscillator. De programmeerbare frequentiedeler is voorzien van schakelaars in de vorm van zekeringen of niet-vluchtige geheugenelementen. Door het opblazen van geselekteerde zekeringen of het programmeren van de niet-vluchtige geheugenelementen wordt de frequentiedeler ingesteld en daarmee de klokpulsfrequentie. Het opblazen van zekeringen is onomkeerbaar, en het herprogrammeren van niet-vluchtige geheugenelementen omslachtig, waardoor het toepassingsgebied en de inzetbaarheid van de geïntegreerde schakeling wordt beperkt.Such an integrated circuit data processing system is known from European patent application EP-A-144 158. The programmable clock pulse generator in the known system is of the phase control circuit type (PLL) and contains a programmable frequency divider between a frequency-adjustable oscillator and a comparator for comparing an output signal from the frequency divider to a reference signal and controlling the oscillator thereon. The programmable frequency divider features switches in the form of fuses or non-volatile memory elements. The frequency divider and thus the clock pulse frequency is set by blowing selected fuses or programming the non-volatile memory elements. Blowing fuses is irreversible, and reprogramming non-volatile memory elements is cumbersome, limiting the scope and deployability of the integrated circuit.

DOEL VAN DE UITVINDINGPURPOSE OF THE INVENTION

De uitvinding beoogt daarom ook onder meer te voorzien in een data-verwerkend systeem van de in de aanhef vermelde soort, waarbij het toepassingsgebied van het systeem aanzienlijk is vergroot ten opzichte van dat van de stand van de techniek.The invention therefore also aims, inter alia, to provide a data processing system of the type stated in the preamble, wherein the field of application of the system has been considerably increased compared to that of the prior art.

BESCHRIJVING VAN DE UITVINDINGDESCRIPTION OF THE INVENTION

Een data-verwerkend systeem volgens de uitvinding wordt daartoe gekenmerkt, doordat de klokpulsgenerator door het data-verwerkend systeem herprogrammeerbaar is. Het voordeel van een door het systeem herprogrammeerbare klokpulsgenerator is tweeërlei.A data processing system according to the invention is therefore characterized in that the clock pulse generator can be reprogrammed by the data processing system. The advantage of a clock pulse generator that can be reprogrammed by the system is twofold.

Ten eerste is de klokpulsfrequentie door het systeem zelf regelbaar, bijvoorbeeld in afhankelijkheid van de door de data-verwerkende eenheid (bijvoorbeeld een microprocessor) uit te voeren instrukties. In dat verband zij bij wijze van voorbeeld verwezen naar de Europese octrooiaanvrage EP-A-256 594. Hierin is beschreven hoe groot de klokpulsfrequentie dient te zijn in afhankelijkheid van onder meer het aantal uit te voeren instrukties per tijdseenheid, opdat een zo laag mogelijk energieverbruik wordt gerealiseerd.First, the clock pulse frequency is controllable by the system itself, for example, depending on the instructions to be performed by the data processing unit (e.g., a microprocessor). In this connection, reference is made, for example, to European patent application EP-A-256 594. This describes how large the clock pulse frequency should be, depending on, inter alia, the number of instructions to be performed per unit time, so that the lowest possible energy consumption is realized.

Ten tweede is een door het systeem met behulp van instrukties herprogrammeerbare klokpulsgenerator eveneens van buitenaf door een gebruiker eenvoudig te programmeren, bijvoorbeeld door het schrijven van een codewoord in een register.Second, a clock pulse generator reprogrammable by the system with instructions is also easy to program from the outside by a user, for example by writing a code word into a register.

Een data-verwerkend systeem volgens de uitvinding wordt verder gekenmerkt, doordat de frequentiedeler door het data-verwerkend systeem herprogrammeerbaar is. Tijdens de opstartprocedure of tijdens een frequentiewisselingsprocedure kan het systeem de klokfrequentie zodanig regelen, dat deze bijvoorbeeld zo snel mogelijk binnen het bereik van de regellus komt. In de opstartprocedure gebeurt dit regelen vanuit een voorafbepaalde initiële klokfrequentie.A data processing system according to the invention is further characterized in that the frequency divider is reprogrammable by the data processing system. During the start-up procedure or during a frequency change procedure, the system can control the clock frequency so that it comes within range of the control loop, for example, as quickly as possible. In the start-up procedure, this is controlled from a predetermined initial clock frequency.

Een data-verwerkend systeem volgens de uitvinding wordt verder gekenmerkt, doordat de frequentiedeler een programmeerbare klokpulsteller omvat. De programmeerbare teller, die bijvoorbeeld een modulo-teller omvat, doorloopt een eerste regelmatige reeks toestanden, waaruit met behulp van logische middelen een tweede, anderssoortig regelmatige reeks toestanden is af te leiden. Het uitgangssignaal wordt dan bijvoorbeeld door een toestand uit de tweede reeks bepaald.A data processing system according to the invention is further characterized in that the frequency divider comprises a programmable clock pulse counter. The programmable counter, which comprises, for example, a modulo counter, runs through a first regular series of states, from which a second, otherwise regular series of states can be derived by means of logic means. The output signal is then determined, for example, by a state from the second series.

Een eerste uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding wordt gekenmerkt, doordat de frequentiedeler behalve de klokpulsteller omvat: een register voor opslag van een codewoord en met de klokpulsteller en het register gekoppelde logische middelen voor het in afhankelijkheid van het codewoord geven van het uitgangssignaal. De logische middelen omvatten bijvoorbeeld een comparator, die is aangesloten op het register en op de klokpulsteller. Bij overeenstemming van het codewoord met de relevante bit of bits van de tellerwaarde treedt dan het uitgangssignaal op.A first embodiment of a data processing system according to the invention is characterized in that the frequency divider comprises, in addition to the clock pulse counter: a register for storing a code word and logic means coupled to the clock pulse counter and the register for giving the code word in dependence on the code word. output signal. The logic means include, for example, a comparator, which is connected to the register and to the clock pulse counter. If the code word matches the relevant bit or bits of the counter value, the output signal then occurs.

Een tweede uitvoeringsvorm van een data-verwerkend systeem volgens de uitvinding wordt gekenmerkt, doordat de frequentiedeler behalve de klokpulsteller omvat: een register voor opslag van een codewoord voor vastleggen van een telbereik van de klokpulsteller in afhankelijkheid van dat codewoord; en logische middelen bevat voor het geven van het uitgangssignaal bij optreden van minstens één voorafbepaalde klokpulstellertoestand in het telbereik. De logische middelen omvatten bijvoorbeeld een comparator voor het vergelijken van een actuele klokpulstellertoestand met het codewoord. Bij overeenstemming wordt de klokpulsteller teruggezet in een voorafbepaalde begintoestand, waarin bijvoorbeeld het uitgangssignaal wordt gegeven. Of de logische middelen zetten bijvoorbeeld de klokpulsteller na het bereiken van een extreme stand (overflow) terug in een door het codewoord aangegeven begintoestand, waarbij het uitgangssignaal wordt gegeven in de extreme stand.A second embodiment of a data processing system according to the invention is characterized in that the frequency divider comprises, in addition to the clock pulse counter: a register for storing a code word for recording a counting range of the clock pulse counter depending on that code word; and includes logic means for outputting the output upon occurrence of at least one predetermined clock pulse state in the counting range. The logic means include, for example, a comparator for comparing a current clock pulse state with the codeword. Accordingly, the clock pulse counter is reset to a predetermined initial state, in which, for example, the output signal is given. Or the logic means, for example, reset the clock pulse counter after an extreme position (overflow) has been reached, to an initial state indicated by the code word, the output signal being given in the extreme position.

Indien verder het register een intern register van de data-verwerkende eenheid omvat, is een compact systeem verkregen, dat bijvoorbeeld op één chip kan worden gerealiseerd.If the register further comprises an internal register of the data processing unit, a compact system has been obtained, which can be realized, for example, on one chip.

BESCHRIJVING VAN DE UITVINDING IN DETAILDESCRIPTION OF THE INVENTION IN DETAIL

De uitvinding zal verder worden toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld van een data-verwerkend systeem volgens de uitvinding is weergegeven.The invention will be further elucidated with reference to the drawing, which shows an exemplary embodiment of a data processing system according to the invention.

Het systeem omvat een data-verwerkende eenheid 10, bijvoorbeeld een microcontroller en een klokpulsgenerator 20, die gestuurd wordt door een referentiesignaal op ingang 22. De klokpulsgenerator 20 is van een op zich bekend fase-regelkring-type (PPL). De regellus omvat een regelbare oscillator 30, bijvoorbeeld een VCO, die data-verwerkende eenheid 10 met klokpulsen stuurt over kloklijn 32, alsmede een comparator 34, die de, door frequentiedeler 36 naar een lagere frequentie getransformeerde, klokpulsen vergelijkt met het referentiesignaal op ingang 22. Afhankelijk van een verschil tussen de ingangssignalen van de comparator 34 wordt oscillator 30 geregeld via stuurlijn 38. De frequentiedeler 36 omvat een modulo-klokpulsteller 40, voor het tellen van de klokpulsen, en een register 42 voor opslag van een codewoord. Ofschoon in dit voorbeeld afzonderlijk getekend, kan dit register bijvoorbeeld ook het I/O-register van data-verwerkende eenheid 10 zijn. Het codewoord wordt met de tellerstand van klokpulsteller 40 vergeleken in een verdere comparator 44. Zodra de tellerstand overeenstemt met het codewoord, geeft de verdere comparator 44 een signaal af, dat de klokpulsteller 40 in een beginstand terugzet en dat ter vergelijking met het referentiesignaal op ingang 22 toegevoerd wordt aan comparator 34. De frequentie van het uitgangssignaal van frequentiedeler 36 wordt dus ingesteld door het schrijven van een codewoord in register 42. Het schrijven wordt door de data-verwerkende eenheid 10 zelf verricht over datalijn 46. Voor toevoer van buitenaf van het codewoord is voorzien in een datalijn 48. Afhankelijk van bijvoorbeeld de aan de data-verwerkende eenheid opgedragen taken (aantallen instrukties) kan een reeks van, met voorafbepaalde criteria overeenstemmende, klokfrequenties worden geselekteerd door een reeks codewoorden beschikbaar te stellen aan het register 42.The system comprises a data processing unit 10, for example a microcontroller and a clock pulse generator 20, which is controlled by a reference signal on input 22. The clock pulse generator 20 is of a phase control circuit (PPL) known per se. The control loop comprises a controllable oscillator 30, for example a VCO, which sends clock pulse data processing unit 10 over clock line 32, as well as a comparator 34, which compares the clock pulses transformed by frequency divider 36 to a lower frequency with the reference signal on input 22. Depending on a difference between the input signals of comparator 34, oscillator 30 is controlled via control line 38. Frequency divider 36 includes a modulo clock pulse counter 40, for counting the clock pulses, and a register 42 for storing a code word. Although drawn separately in this example, this register may also be, for example, the I / O register of data processing unit 10. The code word is compared with the counter position of clock pulse counter 40 in a further comparator 44. As soon as the counter position corresponds to the code word, the further comparator 44 outputs a signal which resets the clock pulse counter 40 to an initial position and that for comparison with the reference signal at the input 22 is supplied to comparator 34. The frequency of the output signal of frequency divider 36 is thus set by writing a code word in register 42. The writing is performed by the data processing unit 10 itself on data line 46. For external supply of the code word is provided with a data line 48. Depending on, for example, the tasks assigned to the data processing unit (numbers of instructions), a series of clock frequencies corresponding to predetermined criteria can be selected by making a series of code words available to register 42.

Claims

A data processing system provided with a clock processor controllable data processing unit and a programmable clock pulse generator, characterized in that the clock pulse generator is reprogrammable by the data processing system.

The data processing system of claim 1, wherein the clock pulse generator includes a control loop, which control loop includes: a frequency-adjustable oscillator; a programmable frequency divider coupled to an oscillator output; a comparator for comparing an output signal of the frequency divider with a reference signal and outputting a control signal from the oscillator thereon, characterized in that the frequency divider is reprogrammable by the data processing system.

Data processing system according to claim 2, characterized in that the frequency divider comprises a programmable clock pulse counter.

The data processing system according to claim 3, characterized in that the frequency divider comprises, in addition to the clock pulse counter: a register for storing a code word and logic means coupled to the clock pulse counter and the register for supplying the output signal in dependence on the code word.

The data processing system according to claim 3, characterized in that the frequency divider comprises, in addition to the clock pulse counter: a register for storing a code word for recording a counting range of the clock pulse counter depending on said code word; and includes logic means for outputting the output upon occurrence of at least one predetermined clock pulse state in the counting range.

Data processing system according to claim 4 or 5, characterized in that the register comprises an internal register of the data processing unit.