FI83570C - Minnessystem. - Google Patents

Description

83570

Muistijärjestelmä - Minnessystem

Esillä oleva keksintö liittyy muistijärjestelmiin ja täsmällisemmin tällaisten järjestelmien rakennetta ja laa-5 jentamista yksinkertaistavaan laitteeseen.

On yleisesti tunnettua, että modulaariset muistijärjestelmät mahdollistavat käyttäjän muistijärjestelmän tai muistiavaruuden helpon laajentamisen. Tällaisen laajentamisen mahdollistamiseksi muistijärjestelmien valmistajien on 10 ollut konstruoitava useita erilaisia muistijärjestelmiä, joilla on erilaisia muistikapasiteetteja tai erisuuruiset muistinlaajennusportaat. Tämä on vuorostaan edellyttänyt useiden eri tyyppisten muistiyksiköiden rakentamista.

Eräässä tunnetussa järjestelmässä, joka on esitetty 15 hakijan US-patentissa 4 001 790, käytetään järjestelyä, jossa voidaan käyttää samaa muistipiirilevykonstruktiot mille tahansa useista muistimoduleista, jotka kytketään muistin-ohjaimeen. Tässä järjestelyssä ohjauslogiikkapiirit sisältyvät ensimmäistä tyyppiä olevaan muistipiirilevyyn (äiti-20 levyyn) ja toista tyyppiä oleva muistipiirilevy (tytärlevy) sisältää muistimodulin. Vaatimuksena on, että muistimoduli on voitava asettaa mihin tahansa useista eri paikoista.

Tämän tyyppisessä järjestelyssä muistijärjestelmän kapasiteettia voidaan täydentää ja laajentaa käyttämällä edel-25 lä mainittuja kahta tyyppiä olevia muistipiirilevyjä. Muistin laajennusporras tai muistin koko vastaa tässä tapauksessa tytärlevyn kapasiteettia.

Eri tyyppisten muistilevyjen lukumäärän pienentämiseksi US-patentissa 4 296 467 esitetyssä tunnetussa järjestel-30 mässä käytetään useita layoutiltaan ja rakenteeltaan samanlaisia muistimoduleja. Jokaisessa piirilevyssä on kiertävät piirinvalintapiirit, joihin sisältyy joukko kytkimiä ja aritmeettinen yksikkö. Kytkinryhmän asentoja muuttamalla aritmeettinen yksikkö sovitetaan kehittämään halutun loogi-35 sen riviosoitteen ensimmäisessä rivipaikassa fysikaalisesti sijaitsevien piirien aktivoimiseksi eri osoitearvojen vaikutuksesta.

2 83570

Vaikkakin tämä järjestely pienentää erityyppisten muis-tilevyjen lukumäärän pienimmäksi mahdolliseksi, järjestelmässä on oltava osoitekarttapiirit. Nämä piirit sisältävät tavallisesti toisen kytkinryhmän ja vertailulogiikkapiirit tietyllä kortilla osoitettavissa olevaa muistiavaruutta tai muistinlaajennusta edustavien signaalien kehittämiseksi.

Myös piirilevyn maksimikapasiteetin ylittävä laajennus edellyttää vielä erilaisen piirilevytyyppien käyttämistä.

Hakijan US-patentissa 4 303 993 on esitetty muistiali-järjestelmä, jossa käytetään rakenteeltaan samanlaisia muis-timodulilevyjä. Jokaiseen levyyn sisältyy kytkinryhmä, joka on kytketty muistin läsnäolon ilmaiseviin piireihin. Kytkimien asentoja muuttamalla muistin läsnäolon ilmaisevat piirit voidaan ohjata kehittämään lähtösignaalin, joka ilmoittaa tämän muistinlaajennuksen tai muistimodulilevyn paikal-laolon, kun toista muistin osaa osoitetaan.

Selitetyn tyyppiset järjestelyt edullyttävät, että huolto- tai asennushenkilöstö asettaa jokaisen muistilevyn kyt-kinryhmät määrittelemään järjestelmään lisättävän tai asennettavan laajennuksen koon, lohkon tai muistiavaruuden. Tämä pyrkii monimutkaistamaan kokoonpano- ja huoltotoimintoja etenkin, kun muistijärjestelmä voidaan konstruoida aikaansaamaan useita erilaisia osoitealueita. Tämä ongelma monimutkaistuu edelleen, kun muistilevyt voi olla konstruoitu monista erityyppisistä muistikomponenteista ja käyttäen erilaisia muistikomponenttitiheyksiä.

US-julkaisussa 4 281 392, joka sisältää alamuistijärjes-telmän, jossa on useita muistimoduleita, jotka jokainen on kytketty muistiosoitteita tuottaviin piireihin vastaanot-taakseen moduliosoitesignaaleja, vältetään edellä mainittujen kytkimien käyttö ja automaattinen muistin uudellenjär-jestely saadaan aikaan järjestämällä jokaisesta muistimodu-lista takaisinkytkentäsignaali vastaten vastaavan muistimo-dulin muistin kokoa. Kaikkien modulien takaisinkytkentäsig- il 3 83570 naaleja käytetään muistiosoitteita tuottavien piirien ohjauspiireissä osoitetilan uudelleenjärjestelyyn. Tämä järjestely rajoittaa kuitenkin muistimodulin yhteen kahdesta muistimodulin koosta eikä tyydytä sellaisten tytärlevyjen käyttöä, joissa on vaihtelevia sirutiheyksiä.

Esillä olevan keksinnön muistijärjestelmä sisältää samoin kuin US 4 281 392 yhden tai usean muistimodulin, jotka jokainen ovat rakenteeltaan identtisiä, ja yhden ainoan osoiteosan, joka sisältää useita osoiterekistereitä vastaten jokaisen osoitekoodin ensimmäistä osaa tuottaakseen muisti-modulien muistipaikkojen osoitteita ja dekooderipiirin vastaten osoitekoodin osaa, joka sisältää ainakin toisen osan siitä, joka riippuu mainitusta takaisinkytkentäsignaalista, johon myös viitataan "moduliparametrisignaalina", tuottaakseen osoitesigaaleja, jotka sopivat muistiosan osoiteraken-teelle. Keksinnölle on tunnusomaista, että jokainen muisti-moduli on tytärlevy joka on kytketty yhteen ainoaan pääle-vyyn, joka sisältää mainitun osoiteosan. Jokaiseen tytärle-vyyn sisältyy useita rivejä erillisiä muistisiruja, jotka ovat ennalta valittavaa ja osoitettavaa muistikokoa ja siinä on tunnisteosa, joka sisältää piirejä mainitun modulipara-metrin tuottamiseksi vähintään kahden logiikkasignaalin muodossa, jotka ilmaisevat levyn karakteristiikan. Logiikkasig-naalit sisältävät ainakin yhden, joka edustaa sirutiheyttä ja vähintään toisen, joka edustaa mainitun sirun kokoa. Kaikkien tytärlevyjen logiikkasignaalit on yhdistetty dekooderipiirin otossa siten, että se asetetaan kaikkien tytärlevyjen moduliparametrisignaaleilla tulkitakseen osoitesignaa-lit, jotka on kytketty siihen ja siten tuottaa rivinvalinta-sigaaleja sopivassa sekvenssissä riippuen populaatiotiheydestä ja sirukoosta suhteessa jokaiseen mainituista tytärle-vyistä.

Tässä selostetussa suoritusmuodossa päälevyn ohjauspiirit sisältävät usean dekooderipiirin, jotka ovat yhteydessä 4 83570 kunkin muistimodulilevyn tunnusosaan ja muistiosaan. Dekoo-deripiirit on kytketty siten, että ne vastaanottavat erilaiset osoitebittikombinaatiot muistipaikan sisällön osoitukseen käytetyn muistinkäyttöpyynnön osoitteen ennaltamäärä-tystä monibittisestä osoiteosasta. Paikalleen asennettujen muistilevyjen tunnusosien kehittämät signaalit aktivoivat dekooderipiirit valinnaisesti dekoodaamaan tunnusosien yksi-köimät osoiteosan bittikombinaatiot. Tämä vuorostaan aikaansaa halutun riviosoitevalintasignaalien sekvenssin, jotka syötetään selektiivisesti järjestelmään asennetuille muisti-levyille aktivoimaan levyjen muistiosien muistipiiririveissä olevien muistipaikkaryhmien peräkkäisen osoituksen.

Parhaana pidetyssä suoritusmuodossa muistimodulilevyt voi olla konstruoitu jommasta kummasta kahdesta muistipiiri-tyypistä ja niillä voi olla jompi kumpi kahdesta tiheydestä. Kun muistiosa on täydellisesti kalustettu, muistimodulile-vyllä on suuri piiritiheys, jota kutsutaan "kaksinkertaiseksi tiheydeksi". Kun muistiosa on puoliksi kalustettu, muistimo-dulilevyllä on alempi tiheys, jota kutsutaan "nomaalitihey-deksi". Tunnusosan sisällyttämisellä jokaiseen modulilevyyn esillä olevan keksinnön järjestelmä voi generoida automaattisesti halutun riviosoitevalintasignaalisekvenssin minkä tahansa muistipaikan osoittamiseksi muistijärjestelmässä. Tällä vältetään ylimääräisten asetusvaiheiden käytön tarve muistiomodulilevyjä järjestelmään lisättäessä tai vaihdettaessa. Se myös parantaa järjestelmän luotettavuutta.

h 5 83570

Lisäksi järjestelmään asennettujen muistimodulilevy-jen muodostamat osoiteryhmät tai -rivit kehitetään automaattisesti tarvitsematta ylimääräisiä kytkimiä tai logiikka-piirejä. Xieäksi normaalitiheyksiset muistimodulilevyt voi-5 daan korvata muietimodulilevyillS, joilla on kaksinkertainen tiheys, ja tietyn typpisistä muistikomponenteista (esim.

64 k RAM-piireistä) konstruoidut muistimodulilevyt voidaan koravat toisen tyyppisistä muistikomponenteista (esim. 256 k RAM-piireistä) konstruoiduilla muistimodulilevyillä tar-10 vitseraatta tehdä muutoksia järjestelmään.

Uudet ominaisuudet, joiden uskotaan olevan sekä keksinnön organisaatiolle että toimintatavalle luonteenomaisia, sekä muut tavoitteet ja edut ovat paremmin ymmärrettävissä seuraavasta selityksestä tarkasteltuna oheisten piirustusten 15 yhteydessä. On kuitenkin erikoisesti ymmärrettävä, että kaikki piirustukset on esitetty vain havainnollistamista ja selittämistä varten eikä niitä ole tarkoitettu määrittelemään esillä olevan keksinnön rajoja.

Kuvio 1 on esillä olevan keksinnön sisältävän muisti-20 järjestelmän lohkokaavio.

Kuviot 2a-2c esittävät kuvion 1 dekoodauslaitteen erilaisia suoritusmuotoja, jotka on konstruoitu esillä olevan keksinnön ajatusten mukaisesti.

Kuviot 3-5 esittävät yksityiskohtaisemmin kuvion 1 25 eri lohkoja.

Kuvio 6 esittää muistipaikkoja osoitettaessa käytetyn muistin osoitesanan muotoa.

Kuvio 7 esittää erityyppisiä muistimodulilevyjä, joita voidaan käyttää kuvion 1 järjestelmässä.

30 Kuviot 8a-8d esittävät kuvion 1 modulilevyjen esillä olevan keksinnön ajatusten mukaista konstruktiota.

Kuvio 1 esittää lohkokaaviomuodossa esillä olevan keksinnön muistijärjestelmän parhaana pidettyä suoritusmuotoa. Muistijärjestelmä sisältää esitetyllä tavalla yhden tieto-35 konepää/äitilevyn 10 ja kaksi paikalleen työnnettävää muis-timodulitytärlevyä 20-1 ja 20-2. Tytärlevyt 20-1 ja 20-2 kytkeytyvät levyyn 10 80-napaisten I/O-liittimien 22-1 ja 6 83570 22-2 kautta.

Levy 10 sisältää kaikki järjestelmän muistinohjauslo-giikkapiirit. Näihin piirehin sisältyy lohkon 18 osoitere-kisteripiirit, lohkon 14 muistin ajoitus- ja ohjauspiirit 5 ja lohkon 12 piirityyppi- ja muistitiheyspiirit. Lohkon 18 osoiterekisterippirit, jotka on esitetty yksityiskohtasem-min kuviossa 4, vastaanottavat tallennettavaksi jokaisen järjestelmäväylän kautta syötetyn muistinkäyttöpyyntökomen-non osoiteosan. Rekisteripiirit syöttävät näistä osoitesig-10 naaleista eri osoitesignaalit tytärlevyille 20-1 ja 20-2 ja lohkon 12 piireille.

Lohkon 14 piirit, jotka on esitetty yksityiskohtaisemmin kuviossa 3, kehittävät vaaditun ajoituspoimintasignaa-lien sekvenssin muistin luku- tai kirjoitusjaksojen suorit-15 tamiseksi. Nämä piirit syöttävät ajoitussignaalit tytärlevyille 20-1 ja 20-2, kuten on esitetty.

Lohkon 12 piirityypin ja muistitiheyden dekooderipii-rit, jotka on esitetty yksityiskohtamisemmin kuvioissa 2a-2c, kehittävät joukon riviosoitedekoodaussginaaleja lohkon 20 18 piireiltä vastaanotettujen osoitesignaalien valittujen kombinaatioiden vaikutuksesta tytärlevyiltä 20-1 ja 20-2 vastaanotetuista sginaaleista riippuvaisesti. Lohkon 12 piirit antavat valitut näistä signaaleista tytärlevyille 20-1 ja 20-2.

25 Molemmat tytärlevyt 20-1 ja 20-2 ovat toiminnaltaan ja rakenteeltaan samanlaisia. Tämän vuoksi riittää, kun vain toinen tytärlevy selitetään yksityiskohtaisesti. Esillä olevan keksinnön mukainen yksi ainoa muistitytärlevy on konstruoitu siten, että siinä voidaan käyttää erityyppisiä muistikom-30 ponentteja, kuten on mainittu. Tämän aikaansaamiseksi levy on suunnitelty (syövytetty) siten, että siihen mahtuu maksimikokoiset muistipiirit. Alueet, jotka edellyttävät erilaisia signaalien järjestelyjä, kuten osoitus, asetetaan tai johdetaan paikalleen levyllä.

35 Kuten kuviosta 1 havaitaan, kuhunkin tytärlevyyn sisäl tyy muistiosa (ts. osat 24-1 ja 24-2), piirityypin ja tiheyden tunnusosa (ts. osat 26-1 ja 26-2) ja otto/antoliitin li 7 83570 (ts. liittimet 22-1 ja 22-2). Muistiosa sisältää enintään neljä riviä 64 kbitin tai 256 kbitin (1k = 1024) dynaamisia RAM-piirejä.

Kukin muistiosa muodostaa ensintään 256 ksanan tai 5 1024 ksanan muistitilan organisoituna neljäksi lohkoksi, jotka sisältävät 64 ksanaa tai 256 ksanaa, joissa on 16 databittiä ja kuusi EDAC-tarkastusbittiä. 64 kbitin tai 256 kbitin dynaamiset MOS RAM-piirit ovat rakenteitaan tavanomaisia. Ne voivat muodostua 65536 tai 262144 sanaa x 1-bi-10 tin piireistä tyyppinumeroiltaan 2164, jota valmistaa Intel Corporation, ja MSM37256, jota valmistaa Oki Semiconductor Corporation.

Kummankin levyn tunnusosa on johdotettu tai asetettu osoittamaan siihen liittyvän muistiosan piirityyppi- ja ti-15 heystiedot. Koska muistilevyt ovat samanlaisia, molempien osien antonavat on kytketty yhteen (ts. langoitettuun TAI-kytkentään).

Yhden piirilevyn tietokone 10

Seuraavassa tarkastellaan yksityiskohtasemmin esillä 20 olevan keksinnön kannalta merkityksellisiä muistipiirilevyn 10 eri osia. Nämä osat on esitetty kuvioissa 2a-4. Piirityypin ja tiheyden dekooderipiirit - 12

Kuviot 2a-2c esittävät esillä olevan keksinnön dekoo-deripiirien erilaisia suoritusmuotoja. Tarkastellaan aluksi 25 kuviota 2a, jossa on esitetty joukko dekooderipiirejä 12—4— 12-8 niihin liittyvine ottopiireineen, joihin sisältää JA-EI-portti 12-2, JA-portti 12-20 ja ylösvetokuormitusvastuk-set 12-40 ja 12-42, ja antopiireineen, joihin sisältyy esitetyllä tavalla järjestetyt JA-EI-portit 12-22 - 12-36. Tä-30 mä dekooderipiirijärjestely muodostaa riviosoitteen dekoodauksen poimintasignaalien vaaditu sekvenssin maksimimuis-timäärän (ts. 2^) osoittamiseksi.

Yksi megasana tai kaksi megatavua osoitettavaaa muistia vastaa neljää riviä 256k RAM-piirejä. Tässä tapauksessa 35 järjestelmään asennetaan siten vain yksi tytärlevy, kun ty-tärlevy on kalustettu täyteen (kaikki neljä riviä ( 256k RAM-piireillä.

β 83570

Paitsi että tytärlevy voidaan konstruoida eri muisti-komponenteilla, levy voidaan konstruoida tiheydeltään kahdenlaiseksi, normaalitiheyttä tai kaksinkertaista tiheyttä käyttäen. Muistimodulilevystä, joka on kalustettu sisältä-5 mään kaksinkertaisen lukumäärä piirejä (ts. piirejä neljässä rivissä) verrattuna levyyn, jossa on käytetty normaali-tiheyttä (ts. piirejä kahdessa rivissä), käytetään termiä "kaksinkertainen tiheys". Toisin sanoen "standardi- tai normaalitiheys" tarkoittaa puoliksi kalustettua muistimodu-10 lilevyä, kun taas "kaksinkertainen tiheys" viittaa täysin kalustettuun tytärlevyyn.

Kuvion 2a dekooderipiiri 12-4 aikaansaa rividekoodaus-antosignaalit kahdelle normaalitiheyksiselle tytärlevylie, jotka on konstruoitu 64k RAM-piireistä. Dekooderipiiri 12-6 15 antaa rividekoodausantosignaalit kahdelle kaksinkertaisen tiheyden tytärlevylle, jotka on konstruoitu 64k RAM-muisti-piireistä. Kuvion 2a viimeinen dekooderipiiri 12-8 antaa rividekoodausantosignaalit kahdelle normaalitiheyksiselle tytärlevylle, jotka on konstruoitu 256k RAM-piireistä. Sama 20 piiri antaa lisäksi rividekoodausantosignaalit yhdelle kaksinkertaisen tiheyden tytärlevylle, joka on konstruoitu 256k RAM-piireistä.

Jokainen dekooderipiireistä 12-4 - 12-8 saa valitut signaalit singaaleista MDDBEN100, MDDBEN200, M256PR100 ja 25 M256PR200 tytärlevyjen 20-1 ja 20-2 tunnusosista ja erilai sen kombinaation osoitesignaaleista MMAD03010 - MMAD06010 lohkon 18 osoiterekisteripiireiltä.

Kuten kuviossa 2a on esitetty, signaalit MDDBEN100 ja MDDBEN200 on kytketty yhteen langoitetulla TAI-kytkennällä.

30 Tuloksena oleva signaali MDDBEN000 on binaarista nollaa edustavassa maan potentiaalissa, tämä osoittaa, että molemmilla järjestelmään asennetuilla muistimodulitytärlevyillä on kaksinkertainen tiheys (ts. neljä lohkoa/riviä muistia). Kääntäen kun singaali MDDBEN000 on jännitteen +V potentiaa--35 Iissä, joka edustaa binaarista ykköstä, tämä osoittaa, että molemmat asennetut tytärlevyt ovat normaalitiheyksisiä (ts. niissä on kaksi lohkoa/riviä muistia).

li 9 83570

Signaalit M256PR100 ja M256PR200 on samalla tavalla yhdistetty langoitetulla TAI-kytkennällä. Tuloksena oleva signaali M256PROOO ilmaisee molempien musitimodulipiirile-vyjen sisältämien muistipiirien tyypin. Kun signaali 5 M256PR000 on maan potentiaalissa, eli binaarinen nolla, tä mä osoittaa, että molemmat asennetut tytärlevyt sisältävät 256k RAM-piirejä. Kun signaali M256PR000 on jännitteen +V potentiaalissa eli binaarinen ykkönen, tämä osoittaa, että molemmat asennetut tytärlevyt sisältävät 64k RA-piirejä.

10 Kuten kuviosta 2a havaitaan, JA-EI-portti 12-2 yhdis tää molemmat tunnussignaalit MDDBEN000 ja M256PR000 akti-vointisignaalin 64KRAM000 kehittämiseksi. Kun JA-EI-portti 12-2 asettaa signaalin 64KRAM000 binaariseksi nollaksi, de-kooderipiiri 12-4 aktivoidaan dekoodaamaan sen valintaotto-15 napoihin syötettyjen otto-osoite-signaalien ensimmäisen kombinaation MMAD06010 ja MMAD05010. Dekooderipiiri 12-4 ohjataan asettamaan näistä osoitesignaaleista riippuen yhden neljästä antonavastaan Y0Y3 binaariseksi nollaksi.

Jokainen piirin 12-4 neljästä dekooderiantonavasta on 20 kytketty ottona vastaavaan eri JA-EI-porttiin 12-22 - 12-28. Siten kun dekooderipiiri 12-4 asetaa signaalin 64KDCOOOO binaariseksi nollaksi, JA-EI-portti 12-22 tulee ohjatuksi asettamaan rividekoodaussignaalin DRASTOO10 binaariseksi ykköseksi.

25 Dekooderipiirin 12-6 aktivointiottonapojen joukko G1- G2A on kytketty vastaanottamaan tunnussignaalit MDDBEN000 ja M256PROOO esitetyllä tavalla. Kun signaali MDDBENOOO on binaarinen nolla ja signaali M256PROOO on binaarinen ykkönen, dekooderipiiri 12-6 aktivoidaan dekoodaamaan sen valin-30 taottonapoihin syötetyn otto-osoitesingaalien toisen kombinaation MMAD06010-MMADO4010. Dekooderipiiri 12-6 tulee ohjatuksi näiden osoitesignaalien koodauksesta riippuen asettamaan yhden kahdeksasta antonavastaan binaariseksi nollaksi.

Jokainen dekooderipiirin 12-6 kahdeksasta dekooderi-35 antonavasta on kytketty esitetyllä tavalla ottona vastaavaan eri JA-EI-porttiin 12-22 - 12-36. Siten kun dekooderipiiri 12-6 asettaa signaalin D64DCOOOO binaariseksi nollaksi, JA- ίο 83570 EI-portti 1-22 tulee ohjatuksi asettamaan rividekoodaussig-naalin DRAST0010 binaariseksi ykköseksi.

Dekooderipiirin 12-8 aktivointiottonapa on kytketty vastaanottamaan signaalin M256PROOO. Kun tämä signaali on 5 binaarinen nolla, dekooderipiiri 12-8 tulee aktivoiduksi dekoodaamaan sen valintaottonapoihin syötettyjen otto-osoi-tesignaalien kolmannen kombinaation MMAD04010 ja MMAD03010.

Jokainen dekooderipiirin 12-8 neljästä antonavasta on kytketty ottona valittuihin JA-EI-portteihin 12-22-12-32.

10 Eli antonapa YO on kytektty JA-EI-porttiin 12-22 ja antonapa Y1 on kytketty JA-EI-porttiin 12-24 edellä selitettyjen dekooderipiirien kytkentöjä vastaavasti. Sen sijaan antonapa Y2 on yhdistetty molempiin JA-EI-portteihin 12-26 ja 12-30 ja antonapa Y3 on yhdistetty molempiin JA-EI-porttei-15 hin 12-28 ja 12-32. Tämän järjestelyn avulla dekooderi 12-8 voi kehittää halutun riviosoitteen dekoodauksen pontinta-singaalien sekvenssin, kun järjestelmään on asennettu kaksi standarditiheyksistä 256k RAM-tytärlevyä tai yksi kaksinkertaisen tiheyden 256k RAM-tytärlevy.

20 Jokainen JA-EI-porteista 12-22 - 12.36 saa lisäksi ottona syrjäytysdekoodaussgiaalin OVRDECOOO JA-portilta 21-20. Joko virkistys toimintajakson aikana tai järjestelmää alustettaessa JA-portti 12-20 asetaa signaalin OVRDECOOO binaariseksi nollaksi. Tämä ohjaa kaikki JA-EI-portit 12-22 -25 12-36 asettamaan kaikki riviosoitteen dekoodauksen poiminta- signaalit binaarisiksi ykkösiksi. JA-portti 12-20 on siten normaalisti ohjattuna pitämään signaalin OVRDECOOO binaarisena ykkösenä.

Kuviot 2b ja 2c esittävät järjestelyjä, joilla saadaan 30 laajennettu muistinosoitus. Toisin sanoen kumpikin muodostaa vaadittavan riviosoitteen dekoodauksen poimintasignaalien sekvenssien kahta megasanaa tai neljää megatavua vastaavan maksimimuistimäärän osoittamiseksi. Tässä tapauksessa järjestelmään voidaan asentaa kaksi kaksinkertaisen tiheyden 35 muistimodulitytärlevyä, jotka sisältävät 256k RAM-piirejä.

Tämän lisäosoituskyvyn aikaansaamiseksi muistinosoitebittien ... lukumäärää lisätään yhdellä bitillä.

I: 11 83570

Tarkasteltaessa aluksi kuviota 2b havaitaan, että kuvion 2a suoritusmuotoon on lisätty neljäs dekooderipiiri 12-10 sekä siihen liittyvät otto-JA-EI-portti 12-12 ja 12-14. Kuvioissa 2b ja 2c käytetään samojen elementtien osoittami-5 seksi samoja viitenumerolta kuin kuviossa 2a.

Dekooderipiirin 12-10 aktivointiottonapojen joukko G1-G2A on kytketty vastaanottoinaan tunnussignaalit M256PROOO ja 256RAMOOO. Signaali M256PROOO kytketään suoraan aktivointi-ottonapoihin G2A ja G2B, kun taas signaaliin MDDBENOOO kom-10 binoidaan signaalin M256PROOO komplementti JA-EI-portissa 12-14. Tuloksena oleva signaali 256RSMOOO syötetään aktivoin-tinapaan G1. Samaa signaalia käytetään lisäksi tässä selitetyllä tavalla dekooderipiirin 12-8 aktivointisignaalina.

Kun signaali M256PROOO asetetaan binaariseksi nollak-15 si ja JA-EI-portti 12-14 asettaa signaalin 256RAMOOO binaariseksi ykköseksi signaalin MDDBENOOO binaarisen nolla-arvon seurauksena, dekooderipiiri 12-10 aktivoidaan dekoodaamaan sen valintaottonapoihin syötettyjen otto-osoitesignaalien jäljennen kombinaation MMADO4010-MMAD02010. Dekooderipiiri 20 12-10 tulee ohjatuksi asettamaan näiden osoitesignaalien koodauksesta riippuen yhden kahdeksasta ottonavastaan YO-Y7 binaariseksi nollaksi.

Jokainen piirin 12-10 kahdeksasta dekooderiantonavas-ta on kytketty esitetyllä tavalla ottona vastaavaan eri JA-25 EI-porttiin 12-22 - 12-35. Siten kun dekooderipiiri 12-10 : asettaa signaalin D256COOO binaariseksi nollaksi, JA-EI- portti 12-22 tulee ohjatuksi asettamaan rividekoodaussig-naalin DRASTOO10 binaariseksi ykköseksi.

Laajennetun muistinosoitusominaisuuden tapauksessa jo-30 kainen dekooderipiirin 12-8 antonapa on nyt kytketty sitä vastaavaan eri JA-EI-porttiin 12-22 - 12-28. Ts. antonapoja Y2 ja Y3 ei enää ole kytketty JA-EI-portteihin 12-30 ja 12-32. Kun signaalin M256PROOO tila binaarinen nolla ja signaalin MFFBENOOO tila binaarinen ykkönen asettavat signaa-35 Iin 256RSMOOO binaariseksi nollaksi, dekooderipiiri 12-8 tulee aktivoiduksi dekoodaamaan saman kolmannen osoitesignaalien kombinaation MMAD04010 ja MMADO3010 edellä selite- 12 83570 tyllä tavalla.

Kuvio 2c esittää toista suoritusmuotoa laajennetun osoitusominaisuuden aikaansaamiseksi. Suoritusmuoto vähentää dekooderipiirien määrän puoleen ja siinä käytetään osoi-5 temultiplekseripiiriä 12-46 dekooderipiirien valintaottona-pohin syötettyjen osoitesignaalien erilaisten haluttujen kombinaatioiden valitsemiseksi piirityypin tunnussignaalin M256PROOO ohjaamana. Kuten kuviosata 2c havaitaan järjestelyyn sisältyy normaalitiheyden dekooderipiiri 12-48 ja kak-10 sinkertaisen tiheyden dekooderipiiri 12-610. Molempien dekooderipiirien kaikki antonavat on kytketty esitetyllä tavalla vastaaviin eri JA-EI-portteihin 12-22 - 12-36.

Dekooderipiirin 12-48 aktivointiottonapa saa signaalin MDDBENOOO komplementin eli invertoidun arvon otto-JA-EI-15 portin 12-44 kautta. Tämä signaali NORBENOOO syötetään myös dekooderin 12-610 ottonapaan G1. Lisäksi dekooderipiirin 12-610 ottonavat G2A ja G2B vastaanottavat signaalin MDDBENOOO. Dekooderipiirin 12-48 valintaottonavat ja dekooderipiirin 12-610 kaksi ensimmäistä valintaottonapaa on kytketty vas-20 taanottamaan signaalit MSELÄ1000 ja MSELA2000 multiplekseri-piiriltä 12-46. Dekooderipiirin 12-610 kolmas valintaotto-napa on kytketty vastaavasti vastaanottamaan signaalin MSELA4000 multiplekseripiiriltä 12.46.

Multiplekseripiirin 12-46 valintaottonapa on kytketty 25 vastaanottamaan signaalin M256PROOO, samalla kun sen kolme ensimmäistä ottonapaparia on kytketty vastaanottamaan osoitesignaalien MMADO2010-MMAD06010 eri kombinaatiot, kuten on esitetty. Piiri 12-46 on aina aktivoituna toimintaan, koska sen aktivointiotto on kytketty maahan.

30 Ku normaalitiheyssignaali NORBENOOO on binaarinen nol la, dekooderipiiri 12-48 on aktivoituna dekoodaamaan osoite-signaalien ensimmäisen tai toisen kombinaation valittuna piirityyppisignaalien M256PROOO tilasta riippuen. Ts. kun signaali M256PROOO on binaatinen nolla, dekooderipiiri 12-48 35 dekoodaa osoitesignaalit MMAD04010 ja MMAD03010. Päinvastaisessa tapauksessa kun singaali M256PROOO on binaarinen yk-köinen, dekooderipiiri 12-48 dekoodaa osoitesignaalit li 13 83570 MMAD06010 ja MMAD05010.

Sen sijaan kun normaalitiheyssignaali NORBENOOO on binaarinen ykkönen, jossa tapauksessa signaali MMBENOOO on binaarinen nolla, dekooderipiiri 12-610 aktivoidaan dekoodaa-5 maan osoitesginaalien kolmannen ja neljännen kombinaation valittuna piirityyppisignaalin M256PROOO tilasta riippuen.

Ts. kun signaali M256PROOO on binaarinen nolla, dekooderipiiri 12-610 dekoodaa osoitesignaalit MMADO2010-MMADO4010. Päinvastaisessa tapauksessa, kun signaali M256PROOO on bi- 10 naarinen ykkönen, dekooderipiiri 12-610 dekoodaa osoitesignaalit MMADO4010-MMAD06010. On selvää, että samalla kun jär-järjestely vähentää huomattavasti piirien lukumäärää, piirien viiveet kasvavat jonkin verran, minkä aiheuttaa singaalikom-binaatioiden valinta osoitemultiplekseripiiriä 12-46 käyttäen.

15 Muistin ajoitus- ja ohjauspiirit 14

Kuvio 3 esittää yksityiskohtaisemmin osan lohkon 14 muistin ajoitus- ja ohjauspiireistä. Nämä piirit kehittävät riviosoite- ja sarake-osoite-poiminta-ajoitussignaalit MRASTSO10 ja MCASTSO10, jotka syötetään tytärlevyjen 20-1 ja 20 20-2 muistiosien sisältämien piirivien kaikille piireille.

Lisäksi nämä piirit kehittävät osoiterekisterin ohjaussignaalit MCASIOOOO ja MRASIOOOO, jotka sallivat muistinkäyttö-pyynnön muistiosoitesignaalien syöttämisen tytärlevyjen 20-1 ja 20-2 piiririveille.

25 Kuten kuviosta 3 havaitaan, lohkon 14 piireihin sisäl tyy rakenteeltaan tavanomainen viivelinja-ajoitusgeneraat-tori 14-2 ja joukko puskuri-invertteripiirejä 14-4 - 14-8, jotka kaikki on kytketty vastaanottamaan eri ajoitussignaa-lin DLY020000-DLY100000 generaattorilta 14-2.

30 Lohkon 14 piireihin sisältyy lisäksi joukko JA-port- teja 14-10 - 14-14, kaksi JA-EI-porttia 14-16 ja 14-18 ja invertteripiiri 14-20, jotka kaikki on kytketty yhden pus-kuri-invertteripiirin 14-4 - 14-8 antonapaan, kuten on esitetty.

35 Yksityiskohtaisemmin selitettynä puskuri- ja invert teripiiri 14-4 ohjaa negatiiviseen suuntaan siirtyvän ajoi-tuspulssisignaalin DLY02000 vaikutuksesta JA-portin 14-10 14 83570 kehittämään riviosoitteenpoimintasignaalin MRASTS010. Signaali MRASTS010 on positiiviseen suuntaan siirtyvä pulssi-signaali, joka kehitetään muistijakson alussa (ts. hetkellä O) signaalin MCYCLEO10 vaikutuksesta, jonka järejstelmään 5 sisältyvät ei esitetyt päätöspiirit kehittävät. Yleensä sen pulssinleveys on 240-160 ns.

Puskuri- ja invertteripiiri 14-6 ohjaa negatiiviseen suuntaan siirtyvän ajoituspulssisignaalin DLY100000 vaikutuksesta JA-portin 14-12 kehittämään muistin virkistysjak-10 son ulkopuolella (ts. kun signaali RFGRNT100 on binaarinen ykkönen) sarakeosoitteenpoimintasignaalin MCASTSO10. Signaali MCASTS010 on positiiviseen suuntaan siirtyvä pulssisig-naali, joka kehitetään noin 65-75 ns muistijakson alkamisen jälkeen tai riviosoitteen poimintasignaalin MRASTSO10 alka-15 misen jälkeen. Sen pulssinleveys on 210-230 ns.

Puskuri- ja invertteripiiri 14-8 ohjaa negatiiviseen suuntaan siirtyvän ajoituspulssisignaalin DLY060000 puuttuessa invertteripiirin 14-20 muistin virkistysjakson ulkopuolella (ts. signaali RFGRNT100 on binaarinen ykkönen) aset-20 tamaan riviosoiteajoitussignaalin RASTMEO10 binaariseksi ykköseksi. Signaali RASTEO10 ohjaa JA-EI-portin 14-18 asettamaan signaalin MRASIOOOO binaariseksi nollaksi. Tämä sallii lohkon 18 osoiterekisteripiirien syöttää riviosoitesig-naalit tytärlevyillä 20-1 ja 20-2 oleville RAM-piirien ri-25 veille. Tällä hetkellä muistinkäyttöpyyntöjen päätöspiirien kehittämät signaalit IOGRNTO10 ja RFGRNT100 ovat molemmat binaarisia ykkösiä.

Kun piiri 14-8 asettaa signaalin DLY060110 binaariseksi ykköseksi negatiiviseen suuntaan siirtyvän ajoituspulssi-30 signaalin DLY060000 vaikutuksesta, JA-portti 14-14 tulee ohjatuksi asettamaan sarakeosoiteajoitussignaalin CASTMEO10 binaariseksi ykköseksi. Tällä hetkellä signaali RASTMEO10 on asetettuna binaariseksi nollaksi. Signaalin CASTME010 ohjaa JA-EI-portin 14-16 asettamaan signaalin MCASIOOOO bi-35 naariseksi nollaksi. Tämä sallii lohkon 18 osoiterekisteri-piirien syöttää sarakeosoitesignaalit tytätrlevyillä 20-1 ja 20-2 olevien RAM-piirien riveille. Tällä hetkellä signaa-

II

15 83570 li I0GRNT01O on binaarinen ykkönen.

Lisäksi lohkon 14 piirit muodostavat signaalit IOGRNTOOO, RFGRNT010 ja MEACKR710 muina ottoina lohkon 18 piireille. Muistinkäyttöpyyntöjen päätöspiirit kehittävät myös signaa-5 lit IOGRNTOOO ja RFGRNT010 ei esitettyjen muistinkuittaus- piirien kehittäessä muistinkuittaussignaalin MEACKR710. Esillä olevan keksinnön kannalta signaalit IOGRNTO10, RFGRNT100 ja MEACK710 voidaan olettaa binaarisiksi ykkösiksi muisti-toimintajakson aikana, jolloin ajoitussignaali MYCYCLE010 on 10 asetettuna binaariseksi ykköseksi. Tarkempia tietoja siitä kuinka nämä signaalit kehitetään on saatavissa rinnakkaisesta US-patentista n:o 4,600,992, "Priority lesolver with

Lowest Priority Priority Level Having Shortest Logic Path", David A. Boudreau ja Edward R. Salas, jonka hakemuspäivä 15 on 14.12.1982 ja joka on siirretty tämän hakemuksen hakijalle .

Viimeinen kuviossa 3 esitetty signaali on luku/kirjoi-tussignaali WTMODE100. Tämä signaali johdetaan järjestelmän vastaanottaman muistinkäyttöpyynnön tyypistä. Ts. sellaisen 20 muistinkäyttöpyynnön tapauksessa, joka määrittelee muistin lukutoimintajakson, signaali WTMODE100 asetetaan alempaan tilaan binaariseksi nollaksi. Sen sijaan jos pyyntö määrittelee kirjoitustoimintajakson, signaali WTMODE100 asetetaan ylempään tilaan binaariseksi ykköseksi. Esillä olevan kek-25 sinnön kannalta signaalin WTMODE100 kehittävät piirit voidaan katsoa rakenteeltaan tavanomaisiksi.

Osoiterekisteripiirit 18

Kuvio 4 esittää yksityiskohtasemmin osaa lohkon 18 osoiterekisteripiireistä. Kuten kuviossa on esitetty, näihin 30 piireihin sisältyy kolme 8-bitin D-tyyppistä osoiterekisteriä 18-2 - 18-6, multiplekseripiiri 18-8 ja kiikkupiiri 18-9. Jokainen rekistereistä 18-2 - 18-6 vastaanottaa erilaisen osan muistinkäyttöpyynnön osoitteesta järjestelmäväylältä. Täsmällisemmin esitettynä osoiterekisteri 18-2 vastaanottaa 35 osoitebiti 15-22, jotka vastaavat muistiosoitteen, jolla on muidossa 6 esitetty muoti, riviosoiteosaa. Osoiterekisteri 18-4 vastaanottaa osoitebitit 7-14, jotka vastaavat 16 83570 muistiosoitteen sarakeosoiteosaa. Kolmas osoiterekisteri 18-6 vastaanottaa muistiosoitteen osoitebitit 2-6. Muisti-osoitebittiä 2 käytetään vain muistijärjestelmän tapauksessa, jolla on laajennettu muistinosoitus (ts. 2 megasanaa).

5 Kuten kuviosta 4 havaitaan, kaikki kolme rekisteriä vastaanottavat muistinkuittaussignaalin MEACKR710 kello-ohjausottosignaalina. Osoiterekisteri 18-2 tallentaa sen ottonapoihin syötetyt riviosoitesignaalit, kun singaali MEACKR710 siirtyy positiiviseen suuntaan. Rekisterin 18-2 10 osoitesisältö syötetään sen antonapoihin, kun lohkon 14 piirit asettavat annonaktivointisignaalin MRASIOOOO binaariseksi nollaksi.

Vastaavasti osoiterekisteri 18-4 ohjataan tallentamaan sen ottonapoihin syötetyt sarakeosoitesignaalit, kun signaa-15 li MEACKR710 siirtyy positiiviseen suuntaan. Rekisteri 18-4 syöttää osoitesisältönsä antonapoihinsa, kun lohkon 14 piirit asettavat signaalin MCASIOOOO binaariseksi nollaksi. Lopuksi osoiterekisteri 18-6 ohjataan signaalin MEACKR710 positiiviseen suuntaan siirtyvällä reunalla tallentamaan 20 muistilohkon tai segmentin osoitesignaalit. Kun piirit 14 asettavat signaalin IOGRNTOOO binaariseksi nollaksi, rekisteri 18-6 syöttää tallennetut osoitesignaalit antonapoihinsa.

Multiplekseripiiri 18-8 ja kiikku 18-9 antavat yhdessä kullekin rivi- ja sarakeosoitteelle yhdeksännen osoite-25 biti arvon, jota käytetään 256k RAM-piirien rivejä sisältävien tytärlevyjen osoituksessa. Multiplekseripiiri 18-8 kehittää tullessaan aktivoiduksi signaalin M256PROOO asettamisella binaariseksi nollaksi signaalin MADD08010 signaalien CASTME010 ja RFGRNT010 tilojen funktiona. Ts. riviosoiteaika-30 na virkistysjakson ulkopuolella molemmat signaalit CASTMEO10 ja RFGRNTO10 ovat binaarisia nollia. Siten multiplekseripiiri 18-8 valitsee dataottonapaan O syötetyn signaalin MMADO6010 antonapaansa syötettäväksi signaaliksi. Osoitebittiä 6 käytetään siten 9-bitin riviosoitteen yhdeksäntenä osoitebit-'35 tinä. Sen sijaan sarakeosoiteaikana virkistysjakson ulkopuolella signaalin CASTMEO10 ja signaalin RFGNTO10 arvot ovat binaarinen ykkönen ja vastaavasti binaarinen nolla.

il 17 83570 Tänä saattaa multiplekseripiirin 18-8 valitsemaan dataotto-napaan 1 syötetyn signaalin MMAD05010 annoksi. Siten osoi-tebittiä 5 käytetään 9-bitin sarakeosoitteen yhdeksäntenä osoitebittinä.

5 Virkistystoimintajakson tapauksessa riviosoiteaikana signaali CASTMEO10 on binaarinen nolla signaalin RFGRNTO10 ollessa binaarinen ykkönen. Tämä saattaa multiplekseripiirin 18-8 valitsemaan annoksi dataottonapaan 2 syötetyn signaalin REFAD8010. Siten kiikun 18-9 kehittämää signaalia 10 REFAD8010 käytetään ei esitettyjen muistin virkistysosoite-piirien antamien virkistysriviosoitesignaalien REFADOO10-REFAD7010 yhdeksäntenä bittinä. Kiikku 18-9 on kytketty vaihtamaan tilsna jokaisella signaalin REFADOO10 esiintymis-kerralla.

15 Esillä olevan keksinnön kannalta virkistysosoitepiirit voidaan katsoa rakenteeltaan tavanomaisiksi. Ne toimivat muodostaen halutun osoitesignaalien sekvenssin tytärlevyillä 20-1 ja 20-2 olevien RAM-piirien rivien virkistämiseksi. Virkistystoimintajakson sarakeosoiteaikana kehitetään pelk-20 kiä nollia sisältävä sarakeosoite. Tänä aikana molemmat signaalit CASTMEO10 ja RFGRNTO10 ovat binaarisia nollia. Tämä saattaa multiplekseripiirien 18-8 valitsemaan annoksi data-napaan 3 syötetyn binaarisen nollan. Tämä täydentää pelkästään nollia sisältävän 9-bitin sarakeosoitteen muodostamisen.

25 Voidaan todeta, että levyn 10 eri osat voidaan konstruoi da integroiduista standardipiireistä. Esimerkkejä näistä piireistä on merkitty kyseisiin lohkoihin eri piirustuksissa (esim. kuvio 2a - 74S138 - dekooderipiiri 12-6, kuvio 3 -74S240 - piirit 14-4, jne. ja kuvio 4 - 74S374 - rekisteri 30 18-2 jne.).

Muistimodulitytärlevyt 20-1 ja 20-2.

Kuvio 5 esittää yksityiskohtaisemmin esillä olevan keksinnön ajatusten mukaisesti konstruoituja muistimodulipiiri-levyjä. Koska molemmat muistimodulilevyt ovat rakenteeltaan . 35 samanalaisia, kuten edellä on selitetty, vain toisen muisti-levyn 20-1 kaikki yksityiskohdat on esitetty.

Kuten kuviosta 5 havaitaan, kumpaankin muistimoduli- 18 83570 tytärlevyyn 20-1 sisältyy i/O-liitin 22-1, joka sopii vastaavaan levyn 10 liittimeen. Vain ne signaalit, jotka auttavat esillä olevan keksinnön ymmärtämisessä, on esitetty yksityiskohtaisesti.

5 Kuten edellä on selitetty, levyyn 20-1 sisältyy myös piirityypin ja tiheyden tunnusosa 26-1 ja muistiosa 24-1. Kuten kuviosta 5 ilmenee, tunnusosaan 26-1 sisältyy hyppy-rikytkentäpari Α00Α ja Α00Β, jota käytetään sunnusginaalien MDDBENOOO ja M256POROOO kehittämiseen. Nämä signaalit kehi-10 tetään kuviossa 7 esitettyjen hyppyriasetusten mukaisesti.

Täsmällisemmin selitettynä, kun tytärlevy 20-1 on täysin kalustettu sisältämään neljä muistipiirien ryhmää tai riviä (ts. kaksinkertaisen tiheyden levy), hyppyri AOOOA kytketään paikalleen. Tämän seurauksena signaali MDDBENOOO 15 tulee asetetuksi maahan, mikä vastaa binaarista nollaa, johtuen hyppyrikytkennän toisen pään maadoittamisesta. Sen sijaan kun tytärlevy on puoliksi kalustettu sisältämään kaksi muistipiirien ryhmää tai riviä (ts. yksinkertaisen tiheyden levy), hyppyri AOOA jätetään pois. Siten signaalin MDDBENOOO 20 antavan navan annetaan kellua (ts. sitä ei maadoiteta). Koska liittimen 22-1 toinen puoli on kytketty jännitteeseen +V ylösvetovastuksen 12-40 kautta, signaali MDDBENOOO asettuu arvoon +V, joka vastaa binaarista ykköstä.

Kuviosta 7 havaitaan myös, että kun tytärlevy 20-1 on 25 kalustettu 256k RAM-piireillä, hyppyri AOOB kytketään paikalleen. Samalla tavalla kuin edellä on selitetty tästä seuraa signaalin M256PROOO tuleminen asetetuksi binaariseksi nollaksi. Sen sijaan kun tytärlevy 20-1 on kalustettu 64k RAM-piireillä, hyppyri AOOB jätetään pois. Tästä seuraa sig-30 naalin M256PROOO tuleminen asetetuksi binaariseksi ykköseksi.

Muut kuviossa 7 esitetyt hyppyriasetuksen liittyvät 64k ja 256k RAM-piirien osoitukseen. Täsmällisemmin selitettynä ne määrittelevät yhdessä ykdeksännen osoitebitin arvon virkistystoimintojen osalta, mikä vastaa signaalia MADEO8010. 35 Ts. kun tytärlevy 20-1 on kalustettu 64k RAM-piireillä, hyppyri AOOC kytketään paikalleen, kun taas hyppyriä AOOD ei sisällytetä muistiosaan 24-1. Tämän seurauksena signaali li 19 83570 MADEO8110 saa arvon binaarinen nolla johtuen hyppyrin AOOC toisen pään maadoittamisesta. Tämä saattaa invertteripiirin 246 asettamaan signaalin MADE08100 ylempään tilaan eli binaariseksi ykköseksi. Pitämällä kunkin piirin virkistysoh-5 jausnapa (refresh enable, RFE) ylemmässä tilassa virkistystoimintoja voidaan ohjata ulkoisesti levyn 10 piireillä.

Sen sijaan kun tytärlevy 20-1 on kalustettu 256k RAM-piireillä, hyppyri AOOC jätetään pois ja hyppyri AOOD kytketään paikalleen. Siten signaali MADEO8010 voi asettua 10 lohkon 18 osoiterekisteripiireistä vastaanotetun signaalin MADDO8010 tilaan.

Kuten kuviosta 5 havaitaan, muistiosan 24-1 pääosa muodostuu neljästä muistipiiririvistä, jotka on merkitty riveinä 0-3. Kuten edellä on mainittu, nämä neljä riviä voi 15 olla konstruoitu joko 64k RAM-piireistä tai 256k RAM-pii- reistä. Kaikki rivien 0-3 muistipiirit on kytketty vastaanottamaan sarakeosoitevalinnan ajoitussignaalin MCAST0010. Tämä signaali on liittimeltä 22-1 JA-EI-portin 248 kautta vastaanotetun signaalin MCASTS010 komplementti.

20 Lisäksi kunkin rivin piirit vastaanottavat määrätyn riviosoitteen dekoodauksen poimintasignaaleista DRAST0010-DRAST5010. Kuten piirustuksessa on esitetty, jokainen signaaleista DRAST001O-DRAST5010 on yhdistetty riviosoitteen valinnan ajoitussignaalin MRASTS010 kanssa vastaavaan JA-25 EI-porttiin 250-156. Kukin tuloksena olevista signaaleista DRASE0100-DRASE4100 syötetään määrätyn rivin 0-3 kaikkien piirien riviosoitteen valinnan ottonapoihin. Ts. signaali DRASE0100 syötetään rivissä O olevien piirien riviosoitteen valinnan ottonapoihin, signaali DRASE1100 syötetään kaikkien 30 rivillä 1 olevien piirien riviosoitteen valinnan ottonapoihin, signaali DRASE2100 syötetään kaikkien rivillä 2 olevien piirien riviosoitteen valinnan ottonapoihin ja signaali DRASE3100 syötetään kaikkien rivillä 3 olevien piirien rivi-osoitteen valinnan ottonapoihin.

35 Kaikki neljä muistipiiriviviä on kytketty vastaanot tamaan kirjoitussignaalin WTM0DE100 lohkon 14 piireiltä.

Tämä signaali vastaa signaalia MREADOO1O ja se syötetään 2o 83570 esitetyllä tavalla kaikkien muistipiirien kirjoitusohjaus-ottonapoihin WE. Jokaisen RAM-piirin osoiteottonavat 0-7/8 on kytketty vastaanottamaan kunkin muistiosoitteen 8- tai 9-bitin rivi- ja sarakeosoiteosan I/O-liittimen 22-1 kaut-5 ta lohkon 18 piireiltä. Signaalit MADD0001O-MADDO8010 invertoidaan vastaavalla lukumäärällä invertteripiirejä lohkoissa 246 ja 247 ja syötetään signaaleina MADEOOOOO-MADE08000 piirien osoiteottonapoihin.

Muistiosaan 24-1 kunkin muistin kirjoitustoimintajak-10 son aikana kirjoitettavien kaikkien datasanojen 16 databittiä ja kuusi EDAC-tarkastusbittiä syötetään lisäksi I/O-liittimen 22-1 kautta kunkin rivin muistipiiren dataotto-napoihin (DI). Kunkin muistin lukutoimintajakson aikana muistiosasta 24-1 luettavien kunkin datasanan 16 databittiä 15 ja kuusi EDAC-tarkastusbittiä syötetään jokaisen rivin muistipiiren data-antonavoista (DO) I/O-liittimelle 22-1 siirrettäväksi järjestelmäväylälle.

Tytärlevyllä 20-1 on sama rakenne, kun se on kalustettu normaalitiheyttä varten kaksinkertaisen tiheyden sijasta, 20 mikä on esitetty kuviossa 5. Ainoana erona on, että muisti-osassa 24-1 ei ole piirejä riveissä 2 ja 3. Siten signaaleilla DRAST4010 ja DRAST5010 ei ole vaikutusta muistitoimintoihin .

Edellä esitetty pätee levylle 20-2. Kuviosta 5 havai-25 taan myös, että tytärlevy 20-2 on paikalleen asennettuna kytkettynä vastaanottamaan signaalit DRAST2010-DRAST7010, jotka syötetään levyn eri JA-EI-porteille 250-256. Samalla tavoin konstruoitu levy reagoi siten erilailla valittuun rividekoodauspoimintasignaalien ryhmään. Kun tytärlevy 20-2 30 on kalustettu normaalitiheydelle, muistiosassa 24-2 ei ole piirejä rivesissä 2 ja 3. Siten signaaleilla DRAST6010 ja DRAST7010 ei ole vaikutusta muistitoimintoihin.

Täydellisyyden vuoksi on esitetty muistin läsnäolon ilmaisevat signaalit ONEDTROOO ja TWOTROOO. Kumpikin näistä 35 signaaleista tulee asetetuksi maahan binaarista nollaa edustaen, kun signaalia vastaava tytärlevy työnnetään järjestelmään. Molemmat signaalit johdetaan edelleen levyn 10 pii- i: 21 83570 reille, missä niitä käytetään yhdessä muiden tunnussignaa-lien kanssa varmistamaan, että osoitettavana on käytettävissä oleva muistipaikka muistijärjestelmässä. Muistin läsnäolon ilmaisevien signaalien käytöstä voidaan saada lähempiä 5 tietoja tutustumalla esillä olevan hakemuksen johdannossa mainittuun tähän liittyvään rinnakkaiseen patenttihakemukseen, jonka keksijät ovat Daniel A. Boudreau ja Edward R. Salas.

Seuraavassa selitetään esillä olevan keksinnön parhaa-10 na pidettyjen suoritusmuotojen toimintaa kuvioihin 1-7 ja kuvioiden 8a-8d kaavioihin liittyen.

Kuvio 8a esittää muistimodulilevyjen 20-1 ja 20-2 rakennetta normaalitiheyden tapauksessa käytettäessä 64k RAM-muistipiirejä. Kuten on esitetty, kumpaankin levyyn sisäl-15 tyy 64k RAM-piirejä, jotka on sijoitettu riveille 0 ja 1. Kahdella levyllä saadaan 256k sanan muistinosoituskapasi-teetti. Tässä järjestelyssä levyn 20-1 ollessa paikalleen asennettuna rivien 0 ja 1 piirit ovat kytkettyinä vastaanottamaan rividekoodauspoimintasignaalit DRAST0010 vast.

20 DRAST1010. Kun levy 20-2 on asennettu paikalleen, rivien 0 ja 1 piirit kytkeytyvät vastaanottamaan rividekoodauspoimintasignaalit DRAST2010 vast. DRAST3010. Tunnusosat 26-1 ja 26-2 on asetettu siten, että hyppyrit AOOA ja AOOB on jätetty pois kuvion 7 mukaisesti. Tunnusosat 26-1 ja 26-2 25 asettavat siten molemmat signaalit MDDBENOOO ja M256PROOO binaarisiksi ykkösiksi.

Lisäksi hyppyri AOOC kytketään paikalleen ja hyppyri AOOD jätetään pois levyjen muistiosissa 26-1 ja 26-2. Tämä mahdollistaa virkistystoimintojen ulkoisen ohjauksen.

30 Oletetaan esimerkiksi, että järjestelmäväylä antaa neljä muistinkäyttöpyynnön jonon muistille pyytäen sanojen lukemista muistin peräkkäisistä segmenteistä tai lohkoista. Pyyntöjen sisältämillä osoitteilla on kuvion 6 muoto ja ne vastaavat käytettävissä olevia muistipaikkoja (ts. jotka 35 ovat olemassa järjestelmässä).

Ensimmäisen tällaisen muistinkäyttöpyynnön oletetaan sisältävän pelkistä nollista muodostuvan muistiosoitteen.

22 83570

Muistiosoitteen eri osat ladataan kuvion 4 osoiterekisterei-hin 18-2 - 18-6 muistijakson alussa, minkä osoittaa signaalin MEACKR710 siirtyminen positiiviseen suuntaan seurauksena siitä, että muistijärjestelmä on vastaanottanut kelpaa-5 van käyttöpyynnön.

Koska signaali M256PROOO on binaarinen ykkönen, multi-plekseripiiri 18-8 on estotilassa. Tätne signaali MADD08010, joka vastaa ykdeksättä osoitebittiä, on käytännössä jätetty pois.

10 Voidaan olettaa, että signaali IOGRNTOOO on binaari nen nolla muistijakson alussa. Osoiterekisteri 18-6 on täten ohjattuna syöttämään muistiosoitebitit 2-6 lohkon 12 dekooderipiireille signaaleina MMADO2010-MMAD06010. Kuviosta 2a havaitaan, että koska molemmat signaalit MDDBENOOO 15 ja M256PROOO ovat binaarisia ykkösiä, JA-EI-portti 12-2 on ohjattuna asettamaan signaalin 64KRAMOOO binaariseksi nollaksi.

Signaalin 64KRAMOOO aktivoimana dekoodauspiiri 12-4 dekoodaa osoitesignaalit MMADO6010 ja MMADO5010. Koska mo-20 lemmat signaalit ovat binaarisia nollia, dekooderipiiri 12-4 asettaa antosignaalin 64KDCOOOO binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-22 asettamaan rividekoodaussginaa-lin DRAST0010 binaariseen ykköstilaan. Kuten kuvioista 2a ja 5 havaitaan, tämä signaali syötetään I/O-liittimen 22-1 25 kautta ottona muistiosalle 24-1.

Muistijakson alussa lohkon 14 piirit asettavat lisäksi muistin riviosoitesignaalin MRASIOOOO binaariseksi nollaksi. Ts. kuviossa 3 signaali DLY60000 on aluksi ylemmässä tilassa ja siirtyy alempaan tilaan muistijakson aikana. Si-30 ten signaali DLY060110 on binaarinen nolla, mikä saattaa invertteripiirin 14-20 asettamaan signaalin RASTME010 binaariseksi ykköseksi. Koska molemmat signaalit I0GRNT010 ja RFGRNT100 ovat binaarisia ykkösiä, signaali RASTOMEO10 ohjaa JA-EI-portin 14-18 asettamaan signaalin MRASTIOOOO bi-35 naariseksi nollaksi.

Muistijakson alussa signaali MRASIOOO saattaa siten kuvion 4 osoiterekisterin 18-2 syöttämään pelkästä nollis- il 23 83570 ta muodostuvat muistiosoitteen osoitebitit 15-22 antonapoi-hinsa signaaleina MADD00010-MADD07010. Nämä riviosoitesig-naalit syötetään I/O-liittimien 22-1 ja 22-2 kautta molempien levyjen 20-1 ja 20-2 rivien 0 ja 1 jokaisen piirin 5 osoiteottonapoihin.

Siten heti kun lohkon 12 dekooderipiirit asettavat signaalin DRAST0010 binaariseksi nollaksi, tämä valmistaa kuvion 5 JA-EI-portin 250. JA-EI-portti 250 tulee ohjatuksi tosi-tilaan, kun lohkon 14 piirit asettavat riviosoit-10 teenpoiminta-ajoitussignaalin MRASTS010 binaariseksi ykköseksi. Kuten kuviosta 3 havaitaan, näin tapahtuu, kun generaattori 14-2 kehittää negatiiviseen suuntaan siirtyvän puls-sisignaalin DLY020000.

Tultuaan ohjatuksi tosi-tilaan kuvion 5 JA-EI-portti 15 250 asettaa signaalin DRASE01000 binaariseksi nollaksi. Tä mä vuorostaan saattaa kaikki levyn 20-1 rivin O piirit tallentamaan muistiosoitebittejä 15-22 vastaavat pelkistä nollista muodostuvat riviosoitesignaalit MADEO7010-0010 piirien sisäisiin riviosoitepuskuripiireihin. Tämä päättää 20 osoitusjakson ensimmäisen puolikkaan.

Ts. jokainen 64k muistipiiri sisältää joukon muisti-elinryhmiä, jotka on organisoitu muistikennojen sarakkeiden ja rivien matriiseiksi (esim. 256x256, 128x512 jne.). Tässä suoritusmuodossa oletetaan, että 64k piirin matriisi on 25 organisoitu sisältämään 256 riviä x 256 saraketta. Piirin jonkin 65 536 (64k) muistipaikan osoitus tapahtuu kahdessa vaiheessa, kuten tässä selitetään. Ensimmäisessä vaiheessa eli osoitusjakson ensimmäisen puolikkaan aikaan täydellisen rivin 256 muistipaikkaa kytketään piirillä oleviin 256 luku-30 vahvistinsarakkeeseen. Toisessa vaiheessa eli jakson toisen puolikkaan aikana yksi lukuvahvistinpiirien 256 sarakkeesta luetaan piirin data-antonapaan DO. Lisätietoja 64k piirien sisäisen toiminnan osalta voidaan saada tutustumalla julkaisuun "The MOS Memory Data Book", Texas Instruments 35 Incorporated, Copyright 1980.

Riviosoitteen poimintasignaalin MRASTTSO10 kehittämistä seuraa 65-75 ns myöhemmin sarakeosoitteen poiminta- 24 83570 ajoitussignaalin MCASTS010 kehittäminen. Kuten kuviosta 3 havaitaan, kun generaattori 14-2 asetaa signaalin DLY100000 alemmalle tasolle, tämä saattaa JA-portin 14-12 asettamaan signaalin MCASTS010 binaariseksi ykköseksi.

5 Kuitenkin tätä ennen generaattori 14-2 asettaa signaa lin DLY060000 alemmalle tasolle. Tämä saattaa JA-portin 14-14 asettamaan sarakeosoitteen poiminta-ajoitussignaalin binaariseksi ykköseksi saattaen samalla invertteripiirin 14-20 asettamaan riviosoitteen ajoitussignaalin MRASIOOOO binaa-10 riseksi nollaksi. Tästä on seurauksena, että JA-EI-portti 14-16 asettaa muistin sarakeosoitteen poimintasignaalin MCASIOOOO binaariseksi nollaksi, samalla kun JA-EI-portti 14-18 asettaa muistin riviosoitesignaalin MRASIOOOO binaariseksi ykköseksi.

15 Kuten kuviosta 4 havaitaan, signaali MCASIOOOO ohjaa binaarisessa nollatilassa ollessaan sarakeosoiterekisterin 18-4 syöttämään pelkkiä nollia sisältävät sarakeosoitebitit 7-14 antonapoihinsa signaaleina MADD0001O-MADDO7010. Koska signaali M256PROOO on binaarinen ykkönen, multiplekseripii-20 ri 18-8 pysyy estotilassa. Siten 8-bitin sarakeosoite korvaa 75 ns jälkeen 8-bitin riviosoitteen. Kun sarakeosoitteen poiminta-ajoitussignaali MCASTS010 asetetaan binaariseksi ykköseksi, kummallakin levyllä 20-1 ja 20-2 olevat kuvion 5 JA-EI-portit 248 asettavat signaalin MCAST0010 bi-25 naariseksi nollaksi. Tällöin 8-bitin pelkistä nollista muodostuva sarakeosoite tulee lukituksi sarakepuskuripiireihin, jotka sisältyvät kaikkiien levyjen 20-1 ja 20-2 rivien 0-4 piireihin. Tämä päättää osoitusjakson toisen osan.

Tämän tuloksena lukutoimintajakson aikana (ts. kun 30 signaali MREAD9919 on binaarinen ykkönen) kunkin piirin 64k bittipaikasta luetaan bittipaikka 0 levyn 20-1 rivin O jokaisen piirin data-antonapaan. Tuloksena oleva 22-bitin sana, joka sisältää 16 data- ja kuusi EDAC-tarkastusbittiä, johdetaan edelleen järjestelmäväylälle I/O-liittimen 22-1 kautta. 35 Lohkon 12 piirejä lukuunottamatta kuvion 1 piirien toi minta voidaan pääosaltaan katsoa samanlaiseksi muita muis-tinkäyttöpyyntöjä käsiteltäessä. Tämän vuoksi tämä jätetään li 25 83570 tässä selittämättä. Oletetaan, että pyyntöjonon muut muis-tinkäyttöpyynnöt on koodattu sisältämään pelkistä nollista muodostuvia osoitteita lukuunottamatta mahdollisesti osoite-bittejä 5 ja 6. Oletetaan, että seuraavassa muistinkäyttö-5 pyynnössä osoitebiteillä 6 ja 5 on arvo "01".

Kuten kuviosta 2a havaitaan, dekooderipiiri 12-4 asettaa signaalien MMAD06010 ja MMAD05010 arvojen "01" seurauksena signaalin 64KDC1000 binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-24 asettamaan riviosoitteen dekoodauk-10 sen poimintasignaalin DRASTI 010 binaariseksi ykköseksi.

Kuten kuviosta 5 havaitaan, lohkon 14 piirien kehittäessä muistin riviosoitteen poiminta-ajoitussignaalin MRASTS010 signaali DRAST1010 ohjaa JA-EI-portin 252 asettamaan signaalin DRASE1100 binaariseksi nollaksi. Tämä saat-15 taa levyn 20-1 rivin 1 kaikki piirit tallentamaan riviosoi-tesignaalit MADEO7010-0010 piirien sisäisiin riviosoite-puskuripiireihin. Täten osoitusjakson lopussa rivin 1 kunkin piirin bittipaikka O luetaan ja siirretään järjestelmä-väylälle I/O-liittimen 22-1 kautta.

20 Vastaanotettaessa toinen muistinkäyttöpyyntö, jossa osoitebiteillä 6 ja 5 on arvo "10", dekooderipiiri 124 asettaa signaalin 64KDC2000 binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-26 asettamaan riviosoitteen dekoodauksen poimintasignaalin DRAST2010 binaariseksi ykköseksi.

25 Kuten kuviosta 5 havaitaan, levyn 20-2 muistiosan 24-2 sisällä oleva JA-EI-portti 250 asettaa riviosoitteen dekoodauksen näytteenottosignaalin DRASE0100 binaariseksi nollaksi, kun lohkon 14 piirit asettavat ajoitusignaalin MRASTS010 binaariseksi ykköseksi. Tämä saattaa levyn 20-2 rivin O kaik-30 ki piirit tallentamaan riviosoitesignaalit MADEO7010-0010 sisäisiin riviosoitepuskuripiireihin. Siten osoitusjakson lopussa rivin O kaikkien piirien bittipaikkojen O sisällöt luetaan ja siirretään järjestelmäväylälle.

Vastaanotettaessa viimeinen muistinkäyttöpyyntö, jos-35 sa osoitebiteillä 6 ja 5 on arvo "11", dekooderipiiri 12-4 asettaa signaalin 64KDC3000 binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-28 asettamaan riviosoitteen dekoo- 26 83570 dauksen poimintasignaalin DRAST3010 binaariseksi ykköseksi.

Kuten kuviosta 5 havaitaan, muistiosan 24-2 JA-EI-portti 252 asettaa riviosoitteenpoimintasignaalin DRASE1100 binaariseksi nollaksi seurauksena signaalin MRASTS010 kään-5 tymisestä binaariseksi ykköseksi. Tämä saattaa levyn 20-2 rivin 1 kaikki piirit tallentamaan riviosoitesginaalit MADE07010-0010 sisäisiin riviosoitteen puskuripiireihin.

Siten osoitusjakson lopussa rivin 1 kaikkien piirien bitti-paikkojen O sisällöt luetaan ja siirretään järjestelmäväy-10 Iälle.

Edellä selitetty osoittaa kuinka kuvion 2a ensimmäinen dekooderipiiri suorittaa normaalitiheyksisten levyjen 20-1 ja 20-2 peräkkäisten piiririvien osoituksen riippuen tunnussignaaleista M256PROOO ja MDDBENOOO, jotka tunnusosat 15 kehittävät, esnimmäisen valitun muistiosoitebittien yhdistelmän mahdollisten erilaisten arvojen seurauksena. Osoitus etenee automaattisesti eri muistisegmenttien läpi kuten kuvion 8a numero 1-4 osoittavat eikä siinä tarvita lisäpiire-jä tai kytkimiä osoitettavan muistisegmentin tai -lohkon mää-20 räämiseksi.

Kuvio 8b esitää muistimodulilevyjen 20-1 ja 20-2 rakennetta kaksinkertaisella tiheydellä käytettäessä 64k RAM-piirejä. Kuten kuviossa on esitetty, molammat levyt sisältävät 64k RAM-piirejä sijoitettuina riveihin 0-3. Molemmat 25 muistilevyt muodsotavat yhdessä 512 ksanan muistinosoitus-kapasiteetin. Kun levy 20-1 asennetaan paikalleen, rivien 0-3 piirit kytkeytyvät vastaanottamaan rividekoodauspoimin-tasignaalit DRAST001O-DRAST5010. Kun levy 20-2 asennetaan paikalleen rivien 0-3 piirit kytkeytyvät vastaanottamaan 30 rividekoodaussignaalit DRAST2010-DRAST7010. Koska levyissä on kaksinkertainen tiheys ja 64k RAM-piirejä, molemmat tunnusosat 26-1 ja 26-2 asetetaan sisältämään hyppyrin AOOA ja hyppyri AOOB jätetään pois kuvion 7 mukaisesti. Täten molemmat tunnusosat 26-1 ja 26-2 asettavat signaalien MDDBENOOO 35 binaariseksi nollaksi ja signaalin M256PROOO binaariseksi ykköseksi. Muut hyppyrit AOOC ja AOOD kytketään samalla tavalla kuin kuvion 8a levyissä.

li 27 83570

Myös tässä oletetaan, että muistille annetaan kahdeksan muistinkäyttöpyynnön jono, joissa pyydetään sanojen lukemista peräkkäisistä muistin riveistä tai ryhmistä. Jokaisessa pyynnössä on pelkistä nollista muodostuva osoite lu-5 kuunottamatta mahdollisesti osoitebittejä 4-6. Ensimmäisen muistinkäyttöpyynnön tapauksessa oletetaan, että biteillä 4-6 on arvo "000".

Muistinkäyttöpyynnön osoitteen eri osat tallennetaan kuvion 4 rekistereihin 18-2 - 18-6 ja syötetään kuvion 2a 10 dekooderipiireille ja levyille 20-1 ja 20-2, kuten edellä on selitetty. Kuviosta 2a havaitaan, että koska signaali MDDBEN000 on binaarinen nolla ja signaali M256PROOO on binaarinen ykkönen, dekooderipiiri 12-6 aktivoidaan dekoodaa-maan osoitesignaalit MMAD0601L-MMAD04010. Koska nämä signaa-15 lit ovat binaarisia nollia, dekooderipiiri 12-6 asettaa an-tosignaalin D64DCOOOO binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-22 asettamaan riviosoitteen dekoodauksen poi-mintasignaalin DRAST0010 binaariseen ykköstilaan.

Kuvion 5 levyn 20-1 JA-EI-portti 250 asettaa edellä 20 selitetyllä tavalla signaalin DRASE0100 binaariseksi nollaksi. Tämä ohjaa kaikki rivin 0 piirit tallentamaan kahdeksan pelkistä nollista muodostuvaa riviosoitesignaali MADE7010-0010 sisäisiin riviosoitepuskuripiireihin. Sarakeosoitesig-naalit tallennetaan tämän jälkeen samalla tavalla. Lopputu-25 loksena on, että lukutoimintajakso aikaansaa ensimmäisen tytärlevyn rivin 0 jokaisen piirin 64k bittipaikan joukosta bittipaikan 0 lukemisen ja tuloksena olevan 22-bitin sanan johtamisen edelleen järjestelmäväylälle.

Toisen muistinkäyttöpyynnön biteillä 4-6 oletetaan 30 olevan arvo "001". Tämä saattaa dekooderipiirin 12-6 asettamaan antosignaalin D64DC1000 binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-24 asettamaan riviosoitteen dekoodauksen poimintasignaalin DRAST1010 binaariseen ykköstilaan.

Kuvion 5 levyn 20-1 JA-EI-portti 252 asettaa edellä 35 selitetyllä tavalla signaalin DRASE1100 binaariseksi nollaksi. Tämä olijaa kaikki rivin 1 piirit tallentamaan pelkkiä nollia sisältävät riviosoitesignaalit MADEO7000-0000 sisäi- 28 83570 siin riviosoitepuskuripiireihin. Siten lukutoimintajakso aikaansaa ensimmäisen tytärlevyn rivin 1 jokaisen piirin 64k bittipaikan joukosta bittipaikan O lukemisen ja tuloksena olevan 22-bitin sanan johtamisen edelleen järjestelmä-5 väylälle.

Kolmannen ja neljännen muistinkäyttöpyynnön biteillä 4-6 oletetaan olevan arvot "010" vast. "011". Nämä saattavat dekooderipiirin 12-6 asettamaan peräkkäin antisognaa-lit D64DC2000 ja D 64DC3000 binaarisiksi nolliksi. Tämä 10 saattaa JA-EI-portit 12-30 ja 12-32 peräkkäin asettamaan ri-videkoodaussignaalit DRAST401O ja DRAST5010 binaarisiksi ykkösiksi.

Kuten kuviosta 5 havaitaan, signaalit DRAST4010 ja DRAST5010 ohjaavat peräkkäin ensimmäisen levyn 20-1 JA-EI-15 portit 254 ja 256 asettamaan signaalit DRASE2100 ja DRASE3100 binaarisiksi nolliksi. Siten kaikki rivin 2 ja tämän jälkeen rivin 3 piirit ohjataan tallentamaan kahdeksan pelkistä nollista muodostuvaa riviosoitesignaalia MADEO7000-0000 sisäisiin riviosoitepuskuripiireihinsä. Näiden peräkkäisten 20 lukujaksojen tuloksena on siten sanojen lukeminen ensimmäisen levyn 20-1 rivien 2 ja 3 piirien paikoista O.

Viidennen ja kuudennen muistikomennon biteillä 4-6 oletetaan olevan arvot "100" vast. "101". Ne saattavat dekooderipiirin 12-6 asettamaan peräkkäin antosignaalit D64DC4000 25 ja D64DC5000 binaarisiksi nolliksi. Tämä saattaa JA-EI-por-tin 12-26 ja 12-28 asettamaan peräkkäin rividekoodaussignaa-lit DRAST2010 ja DRAST3010 binaarisiksi ykkösiksi.

Kuten kuviosta 5 havaitaan signaalit DRAST2010 ja DRAST3010 ohjaavat peräkkäin toisen levyn 20-2 JA-EI-portit 30 250 ja 251 asettmaan signaalit DRASE0100 ja DRASE1100 bi naarisiksi nolliksi. Siten kaikki rivin O ja tämän jälkeen rivin 1 piirit ohjataan tallentamaan pelkkiä nollia sisältävät riviosoitesignaalit MADEO7000-0000 sisäisiin riviosoitepuskuripiireihin. Tuloksena on, että peräkkäiset luku-35 jaksot aikaansaavat sanojen lukemisen toisen levyn 20-2 rivien 0 ja 1 piirien paikoista 0.

Seitsemännen ja kahdeksannen muistikomennon biteillä il 29 83570 4-6 oletetaan olevan arvot "110" vast. "111". Ne saattavat dekooderipiirin 12-6 asettamaan peräkkäin antosignaalit D64DC6000 ja D64DC7000 binaatisiksi nolliksi. Tämä saattaa JA-EI-portit 12-34 ja 12-36 asettamaan rividekoodaussignaa-5 lit DRAST6010 ja DRAST7010 peräkkäin binaarisiksi ykkösiksi.

Kuten kuviosta 5 havaitaan, signaalit DRAST6010 ja DRAST7010 ohjaavat peräkkäin toisen levyn 20-2 JA-Ei-portit 254 ja 256 asettamaan signaalit DRASE2100 ja DRASE3100 binaarisiksi nolliksi. Siten kaikki toisen tytärlevyn 20-2 ri-10 vin 2 ja tämän jälkeen rivin 3 piirit ohjataan tallentamaan pelkästään nollista muodostuvat osoitesignaali MADE07000-0000 sisäisiin puskuripiireihinsä. Tämän tuloksena peräkkäiset lukujaksot aikaansaavat sanojen lukemisen levyn 20-2 rivien 2 ja 3 piirien paikoista O.

15 Edellä mainittu eri tavoin koodattujen muistinkäyttö- pyyntöjen sekvenssi osoittaa, kuinka kuvion 2a toinen dekoo-deripiiri suorittaa tiheydeltään kaksinkertaisten levyjen 20-1 ja 20-2 peräkkäisten piiririvien osoituksen tunnussig-naaleista M256PROOO ja MDDBENOOO riippuvaisesti. Tivit vali-20 taan muistinosoitebittien toisen valitun kombinaation mahdollisesti erilaisten arvojen perusteella. Osoitus siirtyy selitetyllä tavalla automaattisesti eri muistisegmentteihin tai riveihin, kuten kuvion 8b numeroilla 1-8 on osoitettu.

Kuvio 8c esittää normaalitiheyksisten muistimodulile-25 vujen 20-1 ja 20-2 konstruktiota 256k RAM-piireillä. Jokainen piiri on organisoitu sisäisten rivien ja sarakkeiden matriisiksi (esim. 512 x 512 jne.). Kuhunkin levyyn sisältyy esitetyllä tavalla 256k RAM-piirejä, jotka on sijoitettu riveihin 0 ja 1. Molemmat muistilevyt muodostavat yhdes-30 sä yhden megasanan (1024 ksanaa) osoitekapasiteetin. Samoin kuin kuvion 8c tapauksessa, kun levy 20-1 asennetaan paikalleen, rivien O ja 1 piirit kytkeytyvät vastaanottamaan rivi-dekoodauspoimintasignaalit DRAST0010 ja DRASTI01O. Kun piirilevy 20-2 asennetaan paikalleen, rivien O ja 1 piirit 35 kytkeytyvät vastaanottamaan rividekooduaspoimintasignaalit DRAST2010 ja DRAST3010.

Koska levyt ovat normaalitiheyksisiä ja varustettu 256k 30 83570 RAM-piireillä, molemmat tunnusosat 26-1 asetetaan siten, että niissä ei ole hyppyriä AOOA ja että ne sisältävät hyppyrin AOOB kuvion 7 mukaisesti. Täten molemmat tunnusosat 26-1 ja 26-2 asettavat signaalin MDDRENOOO binaariseksi ykkösek-5 si ja signaalin M256PROOO binaariseksi nollaksi. Lisäksi muut hyppyrit AOOC ja AOOD kytketään kuvion 7 mukaisesti.

Ts. hyppyri AOOC jätetään pois, kun taas hyppyri AOOD asetetaan paikalleen. Tämä syöttää ykdeksännen osoitebittisig-naalin MADDO8010 levyjen 20-1 ja 20-2 rivien O tai 1 kaik-10 kien piirien osoiteottonapoihin.

Samoin kuin kuvion 8a tapauksessa oletetaan, että muistille annetaan neljän muistinkäyttöpyynnön sarja, joka määrittelee sanojen lukemisen peräkkäisistä muistiriveistä tai lohkoista. Jokaiseen muistinkäyttöpyyntöön sisältyy osoite, 15 joka muodostuu pelkistä nollista lukuunottamatta mahdollisesti osoitebittejä 3 ja 4. Oletetaan, että ensimmäisen muistinkäyttöpyynnön biteillä 3 ja 4 on arvo "00".

Kuten edellä on selitetty, muistinkäyttöpyyntöjen osoitteiden eri osat tallennetaan kuvion 4 rekistereihin 18-2 -20 18-6 ja syötetään kuvion 2a dekooderipiireille ja levyille 20-1 ja 20-2. Täsmällisemmin esitettynä rivi- ja sarakeosoit-teet syötetään peräkkäin levyille 20-1 ja 20-2, kuten edellä on selitetty. Kunkin osoitteen yhdeksännen bitin antaa multiplekseripiiri 18-8. Ts. koska signaali M256PR000 on bi-: 25 naarinen nolla, multiplekseripiiri 18-8 antaa antona signaalin CASTE010 ja RFGRNT010 tilojen valitseman ottosignaalin.

Koska molemmat signaalit ovat binaarisia nollia osoitusjak-son ensimmäisen puolikkaan aikana (riviosoitteen valinta-aika) riviosoitteen yhdeksäntenä riviosoitebittinä käytetään 30 signaalia MMADO6010. Osoitusjakson toisen puolikkaan aikana (sarakeosoitteen valinta-aikana) signaalien arvot ovat "01". Siten signaalia MMADO5010 käytetään sarakeosoitteen yhdeksäntenä sarakeosoitebittinä.

Kuviosta 2a voidaan havaita, että koska signaali 35 M256PROOO on binaarinen nolla, dekooderipiiri 12-6 tulee aktivoiduksi dekoodaamaan osoitesignaali MMADO4010 ja MMADO3010.

: Koska molemmat signaalit ovat binaarisia nollia, dekooderi-

II

31 83570 piiri 12-8 asettaa antosignaalin 256DCOOOO binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-22 asettamaan riviosoi-teendekoodaussignaalin DRAST0010 binaariseen ykköstilaan.

Kuten kuviosta 5 havaitaan, tämä saataaa ensimmäisen 5 tytärlevyn 20-1 JA-EI-portin 250 asettamaan signaalin DRASE0100 binaariseksi nollaksi. Tämä ohjaa kaikki rivin O piirit tallentamaan kyseiset ykdeksän pelkistä nollista muodostuvatt riviosoitesignaalia MADE08000-0000 sisäisiin riviosoitepuskuripiirehin. Tästä seuraa lukutoimintajakson 10 aikana rivin 0 kunkin piirin 256k bittipaikan jouksota bittipaikan 0 lukeminen ja tuloksena olevan 22-bitin sanan johtaminen edelleen järjestelmäväylälle.

Toisen muistinkäyttöpyynnön biteillä 4 ja 3 oletetaan olevan arvot "01". Tämä saattaa dekooderipiirin 12-8 asetta-15 maan antosignaalin 256DC1000 binaariseksi nollaksi. Tämä saattaa JA-EI-portin 12-24 asettamaan riviosoitteen dekoodauksen poimintasignaalin DRASTO101 binaariseen ykköstilaan.

Kuvion 5 levyn 20-1 JA-EI-portti 252 asettaa edellä selitetyllä tavalla signaalin DRASE1100 binaariseksi nollak-20 si. Tämä ohjaa kaikki rivin 1 piirit tallentmaan kyseiset yhdeksän pelkkiä nollia sisältävää riviosoitesignaalia MADE08000-0000 sisäsisiin riviosoitepuskuripiireihin. Luku-toimintajakso aikaansaa siten rivin 1 kunkin piirin 256k bittipaikan joukosta bittipaikan 0 lukemisen ja siirtämisen. 25 Kolmannen ja neljännen muistinkäyttöpyynnön bittien 4 ja 3 arvoiksi oletetaan "10" vast. "11". Ne saattavat dekooderipiirin 12-8 asettamaan peräkkäin antosignaalit 256DC2000 ja 256DC3000 binaarisiksi nolliksi. Tämä saattaa JA-EI-portit 12-26 ja 12-28 asettamaan peräkkäin riviosoi-30 tuksen dekoodauksen poimintasignaalit DRAST2010 ja DRAST3010 binaarisiksi ykkösiksi.

Kuten kuviosta 5 havaitaan, signaalit DRAST2010 ja DRAST3010 ohjaavat peräkkäin toisen tytärlevyn 20-2 JA-EI-portit 250 ja 252 asettamaan signaalit DRASE0100 ja DRASE1100 35 binaarisiksi nolliksi. Siten kaikki rivin 0 ja tämän jälkeen rivin 1 piirit ohjataan tallentamaan kyseiset ykdeksän pelkistä nollista muodostuvaa riviosoitesignaalit MADE08000-0000 32 8 3 5 7 0 sisäisiin rivisoitepuskuripiireihinsä. Tuloksena on, että sanat luetaan toisen levyn 20-2 rivien 0 tai 1 piirien bittipaikoista.

Edellä esitetty osoittaa kuinka kuvion 2a kolmas de-5 kooderipiiri toimii peräkkäisten piiririvien osoittamiseksi normaalitiheyksisissä 256k RAM-piireistä kostruoiduissa levyissä 20-1 ja 20-2 tunnussignaaleista M256PROOO riippuvaisesti muistiosoitebittien kolmannen valitun yhdistelmän mahdollisesti erilaisten arvojen ohjaamana. Osoitus siirtyy 10 automaattisesti eri muistisegmentteihin tai riveihin, kuten kuviossa 8c on osoitettu numeroilla 1-4.

Kuvion 8d alaosa esittää tiheydeltään kaksinkertaisen 256k RAM-piireillä varustetun muistimodulilevyn 20-1 rakennetta. Kuten kuviossa on esitetty levyyn 20-1 sisältyy 256k 15 RAM-piirejä sijoitettuina riveihin 0-3. Muistilevy muodostaa yhden megasana muistinosoituskapasiteetin samoin kuin kuviossa 8b. Kun levy 20-1 asetetaan paikalleen rivien 0-3 piirit kytkeytyvät vastaanottamaan riviosoitteen dekoodauksen poimintasignaalit DRAST0010-DATS5010, kuten kuviossa 5 20 on esitetty.

Koska levyllä 20-1 on kaksinkertainen tiheys 256k RAM-piirejä, tunnuosa 26-1 asetetaan sisältämään hyppyrit AOOA ja AOOB kuvion 8 mukaisesti. Täten tunnusosa 26-1 asettaa signaalit MDDBENOOO ja M256PROOO binaarisiksi nolliksi.

25 Muut hyppyrit AOOC ja AOOD kytketään samalla tavalla kuin kuvion 8c levyissä.

Oletetaan, että muistille annetaan sama neljän muis-tinkäyttöpyynnön sarja. Siten dekooderipiiri 12-8 asettaa peräkkäin antosignaalit 256DCO00-256DC3OOO binaarisiksi nol-30 liksi. Tämä vuorostaan saattaa JA-EI-portit 12-22 - 12-28 asettamaan peräkkäin riviosoitteen dekoodauksen poiminta-signaali DRAST0010-DRAST3010 binaarisiksi ykkösiksi. Koska toista piirilevyä 20-2 ei ole asennettu paikalleen, rivi-osoitteen dekoodauksen poimintasignaaleilla DRASTO2010 ja .35 DRAST3010 ei ole vaikutusta muistitoimintaan. Koska signaalit 256DC2000 ja 256DC3000 syötetään myös JA-EI-porteille 12-30 ja 12-32, myös riviosoitteen dekoodauksen poiminta- li

33 83570 I

signaalit DRAST4010 ja DRAST5010 tulevat asetetuksi peräkkäin binaarisiksi ykkösiksi.

Kuviosta 5 havaitaan, että levyn 20-1 JA-EI-portit 250-252 asettavat peräkkäin signaalit DRASE0100-DRASE3100 5 binaarisiksi nolliksi. Tämä ohjaa kaikki rivien 0-3 piirit tallentamaan kyseiset ykdeksän riviosoitesignaalia MADE8000-0000 sisäisiin riviosoitepuskuripiireihin. Siten rivien 0-3 kukin piirin 256k bittipaikan joukosta bittipaikan 0 sisäl-töt luetaan peräkkäisinä lukutoimintajaksoina ja tuloksena 10 ovat 22-bitin sanat johdetaan edelleen järjestelmäväylälle.

Edellä esitetty osoittaa kuinka kuvion 2a kolmans de-kooderipiiri suorittaa peräkkäisten piiririvien osoituksen yhdessä ainoassa kaksinkertaisen tiheyden levyssä 20-1 tun-nussignaalista M256PROOO riippuen. Rivit valitaan muisti-15 osoitebittien kolmannen valitun yhdistelmän mahdollisesti erilaisten arvojen perusteella. Osoitus siirtyy selitetyllä tavalla automaattisesti eri muistisegmentteihin tai riveihin, kuten on osoitettu numeroilla 1-4 kuvion 8d alemmassa osassa.

20 Molemmat kuvion 8d osat esittävät kaksinkertaisen ti heyden muistimodulipiirilevyjen 20-1 ja 20-2 konstruktiota 256k RAM-piireillä muistijärjestelmälle, jolla on laajennettu osoitus. Jokainen levy sisältää esitetyllä tavalla 256k RAM-piirejä sijoitettuna riveihin 0-3. Molemmat muistipiiri-25 levyt muodostavat yhdessä kahden megatavun (2048 ksanan) muistinosoituskapasiteetin.

Samoin kuin kuvion 8b tapauksessa kun piirilevy 20-1 on asennettuna paikalleen, rivien 0-3 piirit ovat kytkettyinä vastaanottamaan rividek.odauspoimintasignaalit DRASTOO10-30 DRAST05010. Kun piirilevy 20-2 on asennettuna paikalleen, rivien 0-3 piirit on kytketty vastaanottmaan rividekoodaus-signaalit DRAST2010-DRAST7010. Molemmat tunnusosat 26-1 ja 26-2 on kytketty samalla tavalla kuin yksi ainoa levy 20-1.

Ts. kumpikin tunnusosa 26-1 ja 26-2 asettaa signaalit 35 MDDBENOOO ja M256PROOO binaarisiksi nolliksi. Muut hyppyrit AOOC ja AOOD on kytketty edellä selitetyllä tavalla.

Jälleen oletetaan, että muistille annetaan kahdeksan 34 83570 muistinkäyttöpyynnön sarja, joissa pyydetäänsanojen lukemista muistin peräkkäisistä lohkoista tai riveistä. Jokaiseen muistinkäyttöpyyntöön sisältyy osoitebittejä 2-4 lukuunottamatta pelkistä nollista muodostuva osoite. Kuten edellä 5 on selitetty osoitebittiä 2 tarvitaan laajennettua osoitusta varten.

Laajennetun osoituksen aikaansaamiseksi käytetään joko kuvion 2b tai kuvion 2c dekoodausjärjestelyä.

Kuvion 2b tapauksessa tunnussignaalit MDEBENOOO ja 10 M256PROOO saattavat ollessaan binaarisessa nollatilassa JA-EI-portit 12-12 ja 12-14 asettamaan signaalin 256KRAM10 binaariseksi ykköseksi. Tämä vuorostaan aktivoi dekooderipii-rin 12-10 ja samalla estää dekooderipiirin 12-8. Aktivoituna dekooderipiiri 12-10 dekoodaa osoitesginaalit MMAD04010-15 MMAD02 010.

Seuraavassa oletetaan, että ositesignaaleilla MMADO4010-MMADO2010 on arvot "000"-"111". Dekooderipiiri 12-10 asettaa siten kahdeksan muistinkäyttöpyynnön sarjan vaikutuksesta signaalit D256DC000-D256DC7000 peräkkäin binaarisiksi nol-20 liksi. Tämä saattaa JA-EI-portit 12-22 - 12-36 asettamaan rividekoodaussignaalit DRAST0010-DRAST7010 binaarisiksi ykkösiksi.

Kuten kuviosta 5 havaitaan, levyn 20-1 JA-EI-portit 250-256 ja levyn 20-2 JA-EI-portit 250-256 ohjataan peräk-25 käin asettmaan levyn 20-1 signaalit DRASE0100-DRASE3100 ja levyn 20-2 signaalit DRASE0100-DRASE3100 binaarisiksi nolliksi. Tuloksena on, että molempien levyjen rivien 0-3 kaikki piirit ohjataan vuorotelleen tallentamaan 9-bitin riviosoi-tesignaalit MADE08000-0000 sisäisiin riviosoitepuskuripii-30 reihinsä. Siten jaksojen lopussa molempien piirilevyjen rivien 0-3 jokaisen piirin bittipaikka luetaan ja siirretään järjestelmäväylälle. Riviosoitusjärjestys etenee kuviossa 8d numeroilla 1a-8a osoitetulla tavalla.

Sama tulos saavutetaan, kun kuvion 2c dekooderipiirit 35 dekoodaavat saman kahdeksan muistinkäyttöpyynnön sarjan.

Ts. koska signaali M256PROOO on binaarinen nolla, osoitebi-tit 2-4 syötetään dekooderipiirille 12-610 dekoodattavaksi.

Il 35 83570

Signaalin MDDBENOOO binaarinen nollatila aktivoi dekooderi-piirin 12-610. Dekooderipiiri 12-610 asettaa siten signaalit DDENS0000-DDENS7000 peräkkäin binaarisiksi nolliksi. Tämä vuorostaan saattaa JA-EI-portit 12-22 - 12-36 asettamaan 5 rividekoodaussignaalit DRAST0010-DRAST7010 binaarisiksi ykkösiksi. Rivi- tai segmenttiosoituksen järjestys etenee siten kuviossa 8d numeroilla 1a-8a esitetyllä tavalla.

Edellä esitetty osoittaa kuinka kuvioiden 2b ja 2c de-kooderipiirit suorittavat peräkkäisten piiririvien osoituk-10 sen kaksinkertaisen tiheyden 256k RAM levyissä 20-1 ja 20-2 tunnussignaaleista M256PROOO ja MDDBENOOO riippuen muisti-osoitebittien valitun yhdistelmän erilaisten arvojen ohjaamana .

Edellä olevasta selityksestä havaitaan kuinka esillä 15 olevan keksinnön parhaana pidettyjen suoritusmuotojen laite ja menetelmä kykenevät kehittämään automaattisesti halutun rividekoodauksen poimintasignaalien sekvenssin muistipaikkojen osoittamiseksi järjestelmään asennettujen muistimoduli-levyjen sisältämien tunnusosien muodostamista tunnussignaa-20 leista riippuvaisesti. Rivit valitaan kukin muistinkäyttö-pyynnön osoitteen määrätyn osoiteosan valittujen osoitebit-tikombinaatioiden määrittelemässä järjestyksessä.

Tämä mahdollistaa eritiheyksiseten erityyppisistä muis-tikomponenteista konstruoitujen muistimodulilevyjen asenta-25 misen samaan muistijärjestelmään ilman, että järjestelmää tarvitsisi muuttaa. Ts. osoitettavissa olevaa eli muistin osoiteavaruutta ei tarvitse määrätä. Myöskään muistin toimintoja ohjaavia piirejä (esim. ajoituspiirejä, osoitepiire-jä, jne.) ei tarvitse muuttaa.

30 Alan ammattimiehelle on selvää, että esillä olevaa kek sintöä voidaan käyttää muiden muistikomponenttien (esim. ohjelmoitavien kiintomuistikomponenttien (PROM), kiintomuisti-komponenttien) yhteydessä. Keksintöä voidaan myös käyttää erityyppisten muistikomponenttien (esim. 16k RAM-piirien, 35 1024 RAM-piirien jne.) yhteydessä ja muilla piirilevyn ti heyksillä.

Muita muutoksia voidaan tehdä parhaana pidettyihin 36 8 3 5 7 0 suoritusmuotoihin, kuten dekooderipiirien tyyppehin, osoite-bittien lukumäärään, tunnussignaalien ja muistimodulilevy-jen lukumääriin, joita käytetään muistijärjestelmässä. Myös tunnusosa voidaan konstruoida vaihtoehtoisilla tavoilla, 5 halutut kytkennät voidaan esimerkiksi syövyttää jokaiselle muistimodulilevylle.

Vaikka edellä on määräysten mukaisesti esitetty ja selitetty keksinnön edullisinta muotoa, tiettyjä muutoksia voidaan tehdä poikkeamatta keksinnön piiristä sellaisena 10 kuin se on määritelty oheisissa patenttivaatimuksissa ja tietyissä tapauksissa tiettyjä keksinnön piirteitä on edullista käyttää ilman vastaavaa muiden piirteiden käyttöä.

ii

Claims (4)

37 83570 Patenttivaatimukset;

1. Muistijärjestelmä, joka sisältää muistiosan, jossa on useita muistimoduleita ja osoiteosan, johon annetaan muis-tinkäyttöpyyntöjä osoitteen monibittisellä osoitekoodiosalla ja joka kokoonpanoltaan on muokattavissa soveltumaan erilaiseen muistiosan osoiterakenteeseen, joka mainittu osoiteosa sisältää usean osoiterekisterin, joka vastaa jokaisen osoi-tekoodin ensimmäistä osaa muistimoduleissa olevien muistipaikkojen osoitteiden tuottamiseksi ja dekooderipiirin, joka vastaa osaa osoitekoodista, joka sisältää ainakin toisen osan siitä ollen riippuva moduliparametrisignaalista tuottaakseen osoitesignaaleja, jotka sopivat muistiosan osoite-rakenteelle, tunnettu siitä, että mainittu osoite-osa sisältyy päälevyyn ja mainitut osoitemodulit (24-1, 24-2) ovat tytärlevyjä, joissa jokaisessa on rivejä, jotka on miehitetty erillisillä muistisiruilla (240-1 - 240-22), jolloin jokainen siru on ennalta valittua osoitettavaa muis-tikokoa ja jokaisella tytärlevyllä on tunnistepiiri (26-1), joka tuottaa mainitun moduliparametrisignaalin ja mainitussa moduliparametrisignaalissa on suhteessa jokaiseen tytärle-vyyn asetettu vähintään kahdella logiikkasignaalilla sisältäen ensimmäisen logiikkasignaalin (MDDBEN000), joka vastaa populaatiotiheyttä vastaavalla tytärlevyllä, eli siruilla miehitettyjen rivien lukumäärää ja toisen logiikkasignaalin (M256PR000), joka vastaa vastaavan tytärlevyn miehittävien sirujen kokoa, jolloin mainitut tytärlevyjen logiikkasignaa-lit kytketään dekooderipiirin otossa siten, että mainittu dekooderipiiri (Kuvio 2a, 2b tai 2c) asetetaan kaikkien tytärlevyjen moduliparametrisignaaleilla tulkitakseen osoite-signaalit, jotka on kytketty siihen ja siten tuottaa rivin-valintasignaaleja (DRAST0010) - DRAST7010) sopivassa sekvenssissä riippuen populaatiotiheydestä ja sirukoosta suhteessa jokaiseen mainituista tytärlevystä.

2. Vaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että muistinkäyttöpyynnön monibittinen osoitekoodiosa 38 83570 vastaa eniten merkitsevien osoitebittien lukumäärää, jotka on koodattu yksilöimään maksimilukumäärän muistisirujen rivejä, jotka voidaan sisällyttää tytärlevyille, jotka voidaan asentaa muistijärjestelmään, ja tytärlevyt ovat identtisiä keskenään.

3. Vaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että dekooderipiiri (12) sisältää useita erillisiä dekooderipiirejä (12-10 - 12-8), joissa jokaisessa on akti-vointiottopiiri ja ottovalintapiiri, jossa jokaisen dekoode-ripiirin aktivointiottopiiri on kytketty vastaanottamaan erilaisen loogisen yhdistelmän mainituista moduliparametri-signaaleista (MDDBEN100 - M256PR200), ja jossa jokaisen de-kooderipiirin ottovalintapiiri on kytketty vastaanottamaan ainakin yhden mainitun monibittisen osoiteosan useasta erilaisesta bittikombinaatiosta, jolloin jokainen dekooderipiiri kun se aktivoidaan parametrisignaalista saadulla logiik-kasignaalilla kehittää dekoodausvalintasignaaleja syötettäväksi tytärlevyille (20-1, 20-2) ennalta määrätyssä jaksossa siten kuin mainitulle dekooderipiirin ottovalintapiirille syötetyn mainitun erilaisen osoitebittikombinaatin koodaus määrää.

4. Vaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että tytärlevyt (20-1, 20-2) on rakennettu sisältämään yhden useasta populaatiotiheyksistä ja yhden useasta muisti-sirun (240-1 - 243-22) koosta, ja vastaavat tunnistepiirit (26-1, 26-2) sisältävät usean lähtöterminaalin ja vastaavan lukumäärän ylikytkentäjohtimia (Α00Α - A00D), jotka on selektiivisesti kytketty eri lähtöterminaaleihin tuottaakseen mainitut moduliparametrisignaalit. Il 39 83570