FI76439C - System foer att ge tillgaong aot flera processorer till gemensamma informationskaellor. - Google Patents

Description

7 64 3 9 Järjestelmä useiden prosessorien päästämiseksi yhteisille tietolähteille

Esillä oleva keksintö koskee useiden prosessorien 5 tai mikroprosessorien yhteiselle väylälle pääsyn ratkaisu-järjestelmää. Tämä keksintö soveltuu erityisesti useiden prosessorien ja mikroprosessorien yhteisille resursseille kuten esimerkiksi muisteihin pääsyjen hallintaan.

Prosessorien alueella tärkeä ongelma, jota asian-10 tuntijat ratkovat enemmän tai vähemmän onnistuneesti, on useiden prosessorien pääsyn ongelma yhteisille resursseille yhteisen väylän välityksellä. Tämä ongelma on tullut yhä tärkeämmäksi mikroprosessorien ilmestymisestä lähtien, koska ottaen huomioon näiden mikroprosessorien suhteelli-15 sen merkittävän tehokkuuden ja niiden pienet kustannukset ja mitat, tulee yhä kiinnostavammaksi suunnitella moniprosessorijärjestelmiä ja päästää nämä prosessorit yhteisille resursseille yhteisen väylän välityksellä.

Tiedetään, että tämän tyyppinen pääsy vaatii valin-20 taratk^isua, joka riippuu prosessorien tekeminen pääsy-pyyntöjen prioriteettikriteereistä. On myös tunnettua käyttää moniprosessorijärjestelmää joko synkronisesti tai asynkronisesti.

Synkronisesti toimivassa moniprosessorijärjestelmäs-25 sä kaikkia prosessoreja ohjaa sama ajastin. Tämäntyyppisessä järjestelmässä pääsyn yhteisille resursseille mahdollistavien väylien pituus on tärkeä parametri, koska eri moniprosessorien täytyy toimia synkronisesti ja väylän pituus vaikuttaa synkronismiin. Toinen vaikeus, jon-30 ka yhteisellä ajastimella varustettu moniprosessorijärjestely tuo mukanaan on yhteisen ajastimen vaiheviivästy-missä tämän ajastimen pulssien kulkiessa eri väylillä ja piireissä. Lopuksi pääasiallinen haitta näillä synkronisilla järjestelmillä tulee siitä, että järjestelmän 35 käytettävyys liittyy läheisesti yhteisen ajastimen jaksoon.

2 7 6 4 3 9

Moniprosessorijärjestelmissä, joissa prosessorit toimivat asynkronisesti nämä synkronisoituvat ainoastaan yhteisille resursseille pääsyn aikana. Asynkronisessa järjestelmässä on mahdollista lisätä olemassaolevaan jär-5 jestelmään prosessori ilman että eri prosessorien yhteiselle väylälle kohdistuvien pääsykyselyjen ratkaisua ohjaavia algoritmeja täytyy muuttaa. Tästä seuraa, että asynkronisilla moniprosessoreilla on merkittäviä etuja suhteessa synkronisiin järjestelmiin.

10 Paitsi, että moniprosessorijärjestelmät voivat toi mia joko synkronisesti tai asynkronisesti, toinen olennainen ero näiden eri järjestelmien välillä on yhteisiin resursseihin kohdistuvien eri prosessorien pääsypyyntöjen ratkaisujärjestelmissä yhteisen väylän välityksellä. Eri 15 ratkaisujärjestelmien joukossa, joita voidaan käyttää on erotettava sarjamuotoiset ratkaisujärjestelmät ja rinnakkaismuotoiset ratkaisujärjestelmät: - sarjamuotoisissa ratkaisujärjestelmissä jokaisella prosessilla on ratkaisupiiri tai ratkaisija jonka lähtö on 20 liitetty välittömästi alempiprioriteettisen ratkaisijan tuloon. Tästä seuraa, että eri ratkaisijat on liitetty ketjuun ja että nämä järjestelmät vaativat eri prosessorien pääsypyyntöjä yhteiseen väylään ohjaavaa ajastinta, joka samalla ohjaa eri prosessorien suorittamien käsit-25 telyjen tulostusta. Tästä seuraa, että prosessorien lukumäärä, jotka voidaan liittää ryhmäksi käyttämällä sarjamuotoisia ratkaisujärjestelmiä riippuu yhteisen ajastimen taajuudesta ja ratkaisujärjestelmien suorittamien priori-teettikäsittelyjen moniprosessorijärjestelmään aiheutta-30 mistä viivästymisajoista. Nykytekniikan vallitessa ajastin, joka tuottaa pulsseja lQMHz taajuudella ei voi ohjata ratkaisujärjestelmiä muuta kuin kolmen prosessorin järjestelmissä. Lisäksi tämäntyyppisessä ratkomisessa prioriteetti riippuu jokaisen ratkaisujärjestelmän sijainnista pro-35 sessorien ketjussa ja tästä seuraa, että prosessori, joka sijaitsee ketjun päässä ei työskentele kovin suotuisissa olosuhteissa, 3 76439 - rinnakkaismuotoiset ratkaisujärjestelmät mahdollistavat useampien prosesorien liittämisen yhteiseen väylään yhteisille resursseille pääsemiseksi. Näissä järjestelmissä jokaisella prosessorilla on väylälle pää-5 syn pyyntölinja ja linja, joka mahdollistaa ratkaisun tuloksen tuottamisen. Usein muita ohjauslinjoja liittyy mainittuihin linjoihin antamaan erityisesti ratkaisujär-jestelmän tila (varattu, kiireellinen).

Lopuksi, multiprosessorijärjestelmissä prioriteet-10 teja voidaan käsitellä eri tavoin: prioriteetit voivat olla kiinteitä, kiertäviä tai voivat olla samalla kiinteitä ja kiertäviä.

Ratkaisujärjestelmät voivat itse olla keskitettyjä tai hajautettuja. Keskitetty ratkaisujärjestelmä on lii-15 tetty prosessorien ryhmään kun taas hajautettu ratkaisu-järjestelmä on liitetty joka prosessoriin. Keskitetty järjestelmä vaatii vähemmän piirejä kuin hajautettu järjestelmä, mutta sen käytettävyys määrää moniprosessori-järjestelmän käytettävyyden.

20 Näyttää siltä, että nykyään moniprosessorijärjes telmän organisaation valinta suuntautuu rinnakkaisiin ratkaisujärjestelmiin kiinteällä prioriteetilla nopeus-syistä kun taas valinta suuntautuu ratkaisujärjestelmiin sarjamuotoisella prioriteetilla yksinkertaisuussyistä.

25 Lopuksi, yhteiseen väylään kohdistuvien pääsypyyn- töjen ratkaisujärjestelmät moniprosessorijärjestelmissä käyttävät samalla sarjamuotoista ja rinnakkaista ratkaisua.

Yleisesti ottaen juuri kuvatuilla ratkaisujärjestel-millä on seuraavat haitat: 30 Sarjamuotoinen ratkaisujärjestelmä vaatii sangen no pean ajastimen käyttöä useiden prosessorien kytkemiseksi ja tämä johtaa erittäin nopeaan kommunikaatiokomponenttien toimintavalmiiksi saattamiseen mahdollistaen signaalien, joiden taajuus on yli 10 MHz siirtämisen väylälle. Lisäksi 35 näiden järjestelmien kiinteä prioriteetti aiheuttaa eri prosessorien ohjelmoinnin rajoituksia, niin että alimmalla 4 764 39 prioriteetilla oleva prosessori ei saata koskaan päästä väylälle.

Lopuksi, joissakin moniprosessorijärjestelmissä tiedot siirretään lohkoittain; prosessorin pääsy yhtei-5 selle väylälle vaatii tässä tapauksessa useiden muisti-tapahtumien viemän ajan, niin että muistipaikalle pääsemiseksi nämä järjestelmät ovat erittäin hankalia.

Rinnakkaismuotoiset ratkaisujärjestelmät ovat useimmiten keskitettyjä ja tästä seuraa, että niillä on heikko 10 käytettävyys; tässä tapauksessa prioriteetti on usein kiinteä ratkaisujärjestelmän monimutkaisuuden vähentämiseksi.

Yleisesti ottaen kaikki tunnetut ratkaisijat toimivat ajastimen kanssa konfliktien välttämiseksi. Tämän ajastimen läsnäolo vaatii eri prosessorien synkronisoinnille 15 tämän kanssa lisäaikaa, (tämän ajan riippuessa ajastimen taajuudesta). Lisäksi eri prosessorit riippuvat ajastimesta kaikkien käytettävyysongelmien johdosta.

Mikään olemassaolevista järjestelmistä ei mahdollista sekamuotoista (sekoitus kiinteiden ja kiertävien 20 prioriteettien välillä) ratkaisua. Lopuksi, nykyisin moni-prosessori järjestelmissä ei ole mitään piiriä, joka mahdollistaa ratkaisujärjestelmien valvonnan niin, että se korvaisi ratkaisujärjestelmän toisella toisen niistä pettäessä .

25 Keksinnöllä on tarkoituksena korjata nämä puutteet ja erityisesti toteuttaa yhteisiin resursseihin kohdistuvien useiden prosessorien tai mikroprosessorien pääsypyyn-töjen ratkaisujärjestelmä yhteisen väylän välityksellä.

Tämä järjestelmä mahdollistaa yhteiseen väylään kohdis-30 tuvien pääsypyyntöjen ratkaisun ohjaamisen asynkronisessa moniprosessorijärjestelmässä, jotta ylempänä mainitut synkronisten järjestelmien haitat välttyisivät. Keksinnön mukaisessa järjestelmässä pääsykyselyjen ratkaisu on rinnakkaismuotoinen, prioriteetin ollessa joko kiinteä, kiertävä tai 35 yhdistelmätyyppinen; ratkaiseminen on hajautettu antamaan

II

, 76439 enemmän joustavuutta järjestelmään, mikä mahdolllistaa tällöin useiden prosessorien tai mikroprosessorien pääsy-pyyntöjen täyttämisen erittäin pienellä viiveellä (luokkaa 100 nanosekuntia). Tämä ratkaiseminen on asynkronista il-5 man yhteistä ajastinta ja riippumatonta väylään liitetyn mikroprosessorin tyypistä. Nämä eri tarkoitukset voidaan saavuttaa keksinnön mukaisella järjestelmällä, jonka toteutusmuodossa prioriteettien kombinaatiot saadaan koodaus- ja yhdistinpiireillä, jotka kuten myöhemmin nähdään, 10 mahdollistavat järjestelmän valmistamisen integroidun piirin muodossa standardikotelossa. Järjestelmä käsittää lisäksi valvontaryhmän, joka mahdollistaa ratkaisujärjestelmän korvaamisen toisella toisen niistä vikaantuessa. Tämä erittäin yksinkertainen järjestelmä mahdollistaa li-15 säksi toiminnan kiertävällä prioriteetilla ilman että täytyy turvautua esimerkiksi FIFO-tyyppisiin odotusjonoihin.

Keksinnön kohteena on välitysjärjestelmä useiden prosessorien pääsypyynnöille yhteisiin lähteisiin yhteisen väylän kautta, jolloin kukin prosessori käsittää välitys-20 elimen pääsypyyntöjen välisiä ristiriitoja varten, joka välityselin käsittää pääsypyyntöjen käsittelyvälineet, jotka on kytketty väylään ja prosessoriin, ja pääsypriori-teettien määrityspiiriin, joka on kytketty väylään, pääsy-pyyntöjen käsittelyvälineisiin ja prosessoriin, jonka mää-25 rityspiiri on sovitettu antamaan pääsypyynnöille prioriteetteja, jotka voivat olla kiinteitä tai kiertäviä tai prioriteetteja, jotka voivat samanaikaisesti olla kiinteitä ja kiertäviä, jotka pääsypyyntöjen käsittelyvälineet käsittävät piirin väylään kohdistuvia pääsypyyntöjä varten, 30 joka piiri vastaanottaa signaalin, joka ilmoittaa kyseistä välityselintä vastaavan prosessorin pääsypyynnön, sekä signaalin, joka ilmoittaa, ovatko muut prosessorit tehneet pääsypyynnön, sekä välityspiirin, joka antaa signaalin, joka ilmoittaa vastaavan prosessorin pääsypyynnön välitys-35 ratkaisun muiden pääsypyyntöjen funktiona, jotka pyyntö- 76439 6 piirit ja välityspiirit on kytketty väylään, prosessoriin ja prioriteettien määrityspiiriin, ja joka välitysratkai-sun välityspiiri käsittää elimet sen tunnistamiseksi, vastaako väylän isännäksi ilmoitettu välityselin proses-5 soria, joka tuottaa pääsypyyntösignaalin, ja tämän pyynnön hyväksymistä osoittavan signaalin lähettämiseksi tähän prosessoriin, jokaisen välityselimen käsittäessä lisäksi sovittimen, joka kytkee prosessin ja välitysratkai-sun välityspiirin väylään.

10 Keksinnölle on tunnusomaista, että jokaisen väli tyselimen prioriteettien määrityspiiri sisältää lisäksi prioriteettien määritysryhmän, joka sisältää kiinteän prioriteetin koodaajan kiinteällä prioriteetilla toimivien välityselinten pääsypyyntöjen koodaamiseksi, ja kiertävän 15 prioriteetin koodaajan kiertävällä prioriteetilla toimivien välityselinten prioriteettien koodaamiseksi, tämän kiertävän prioriteetin koodaajan käsittäessä vähintään yhden kiinteän prioriteetin koodaajan, jota edeltää pääsy-pyyntöjen kiertoyhdistinverkko ja jota seuraa summain arvon 20 +1 lisäämiseksi väylälle pääsyä pyytävän prosessorin nume ron, kiinteän ja kiertävän prioriteetin koodaajien tulojen ollessa kytketty loogisen piirin lähtöihin kiinteällä prioriteetilla toimivien välityspyyntöjen ja kiertävällä prioriteetilla toimivista välityselimistä tulevien pyyntöjen 25 kytkemiseksi vastaavasti kohti kiinteän ja kiertävän prioriteetin koodaajia, jokaisen prioriteettien määrityspiirin käsittäessä välineet seuraavaa väylään kohdistuvaa pääsy-pyyntöä varten aktiivisiksi tulevaa välityselintä osoittavien signaalien antamiseksi toisten välityselinten priori-30 teettien määrityspiireille.

Keksinnön edullisen tunnuspiirteen mukaisesti välitysjärjestelmä käsittää lisäksi valvontavälineet, jotka on liitetty prioriteettien määrityspiireihin väylän välityksellä välityselimen vaihdon määräävän signaalin tuottami-35 seksi näihin piireihin, mikäli välitysratkaisua ei ole I! 7 76439 tehty ennaltamäärätyn ajan kuluessa.

Toisen edullisen tunnuspiirteen mukaisesti valvontavälineet koostuvat viivevälineistä, joiden tulo on liitetty väylään muiden prosessorien tekemiä pääkyselyjä 5 osoittavien signaalien vastaanottamiseksi, näiden viive-välineiden lähdön tuottaessa vaihtosignaalin prioriteettien määrityspiireille, ellei välitysratkaisua ole tehty ennaltamäärätyn ajan kuluessa.

Jokainen välityselin on edullisesti toteutettu 10 standardikoteloon suljetulle substraatille integroidun piirin muodossa.

Keksinnön tunnuspiirteet ja edut selviävät paremmin seuraavasta kuvauksesta viitaten oheisiin kuviin, joissa 15 kuvio 1 on lohkokaavio moniprosessorijärjestelmäs- tä, johon sisältyy keksinnön mukainen ratkaisuryhmä, kuvio 2 on lohkokaavio yhteen prosessoreista liitetystä ratkaisuryhmästä keksinnön järjestelmässä, kuvio 3 on kaavio keksinnön järjestelmän valvonta-20 välineistä, kuvio 4 on yksityiskohtainen kaavio keksinnön järjestelmän välityselimestä, johon sisältyy PROM-muisti prioriteettien hallitsemiseksi, kuvio 5 on ajoituskaavio keksinnön järjestelmään 25 sisältyvistä pääasiallisista signaaleista, kuvio 6 on kaavio prioriteettien määrityspiiristä, joka keksinnön mukaisesti mahdollistaa väylälle pääsyä pyytävien prosessorien numerojen hallinnan ja koodauksen kiinteän prioriteetin, kiertävän prioriteetin tai näiden 30 kahden prioriteettityypin kombinaation mukaisesti, kuvio 7 on yksityiskohtainen esitys kiertoyhdis-tinverkosta, joka sisältyy kuvan 6 piiriin ja joka kuuluu kiertävän prioriteetin koodaajan toteutukseen.

8 76439

Kuvio 1 on lohkokaavio keksinnön järjestelmästä. Tämä järjestelmä mahdollistaa yhteisiin resursseihin 8 kohdistuvien useiden prosessorien 1, 2 pääsypyyntöjen DAB valintaratkaisun yhteisen kommunikaatioväylän BUS vä-5 lityksellä. Vaikka kuvassa esitetyssä toteutusmuodossa prosessorien tai mikroprosessorien lukumäärä on rajoitettu 2:een, tämä lukumäärä voi tietenkin olla suurempi. Yhteiset resurssit 8 voivat olla esimerkiksi muisteja.

Tämä järjestelmä käsittää pääsypyyntöjen DAB välityseli-10 met eli valintaratkaisuryhmät 3, 13; nämä valintaratkaisu-ryhmät on liitetty vastaavasti prosessoreihin ja väylään. Kukin niistä käsittää väylään kohdistuvien pääsypyyntöjen DAB käsittelyvälineet 4, 5. Nämä käsittelyvälineet on liitetty vastaaviin prosessoreihin kuten myös pääsyn prio-15 riteettien määrityspiiriin 6; määrityspiiri 6 on liitetty väylään, käsittelyvälineisiin 4, 5 ja prosessoriin 1. Kuten myöhemmin yksityiskohtaisesti nähdään, tämä prioriteettien määrityspiiri kykenee osoittamaan kiinteitä, kiertäviä tai samalla kiinteitä ja kiertäviä prioriteetteja 20 eri prosessorien pääsypyynnöille DBA. Hyväksytty pääsy-pyyntö aiheuttaa signaalin DBA ilmaantumisen valintarat-kaisuryhmän 3 lähtöön. Pääsypyyntöjen käsittelyvälineet käsittävät väyläänpääsyn pyyntöpiirin 4 ja ratkaisutuo-mion välityspiirin 5. Näitä piirejä kuvataan kauempana 25 yksityiskohtaisesti. Tässä kuvassa on myös esitetty valvontavälineet 7, joita kuvataan kauempana yksityiskohtaisesti, näiden valvontavälineiden mahdollistaessa signaalin BNA antamisen valintaratkaisuryhmille väylän välityksellä; tämä signaali määrää valintaratkaisuryhmän 30 vaihdon tämän ryhmän vikaantuessa; tämä signaali ilmaantuu kun väylän isäntänä toimiva valintaratkaisuryhmä ei ole tehnyt ratkaisutuomiota ennaltamäärätyn viiveen kuluessa .

Kuvio 2 esittää yksityiskohtaisemmalla tavalla 35 esimerkinomaisesti yhtä prosessoriin 1 ja väylään liit-

II

9 76439 tettyä valintaratkaisuryhmää keksinnön järjestelmässä. Pääsypyynnön DBA käsittelyvälineet 4, 5 käsittävät pyyn-töpiirin 4 prosessorin pääsemiseksi väylälle; tämä piiri vastaanottaa signaalin DAB, joka osoittaa, että vas-5 taava prosessori 1 haluaa päästä väylälle. Tämä piiri vastaanottaa myös signaalin BAP, joka osoittaa, että va-lintaratkaisu on mahdollinen. Pääsypyyntöjen käsittely-välineet käsittävät myös signaalin DBA (väyläpyyntö hyväksytty) välityspiirin 5 signaalin esittäessä vastaavan 10 prosessorin valintaratkaisutuomiota riippuen muiden pääsypyyntö jen prioriteeteista. Pyyntöpiiri 4 ja tuomion välityspiiri 5 ovat liitetyt väylään, prosessoriin 1 kuten myös prioriteettien hallintapiiriin 6.

Yleisesti ottaen tässä kuvassa esitetyt signaa- 15 lit ovat seuraavat: - DAB: signaali, joka osoittaa pääsypyyntöä väylälle; väylälle pääsyä haluava prosessori antaa tämän paikallisen signaalin kommunikoidessaan esimerkiksi muistin 8 kanssa, 20 - BAP: tämä signaali osoittaa, että väylällepääsyn ratkaisu on mahdollinen, tämä signaali ilmenee yhteisellä väylällä ja informoi kaikkia ratkaisuryhmiä, - DBA: väyläpyyntö hyväksytty. Tämä paikallinen signaa li tiedottaa ratkaisuryhmälle, että sen pääsypyyntö 25 väylälle on otettu lukuun ja hyväksytty, - BREQ: väyläsignaali osoittaen, että pääsypyyntö on käsiteltävänä, - BECH: vaihto väylälle; tämä signaali pysyy aktiivisena väylällevaihdon suorituksen aikana, 30 - BNA: väyläsignaali; se antaa +l:n ratkaisuryhmien prioriteetin määrityspiireille uuden ratkaisuryhmän osoittamiseksi, - BMl - BM3: 3 väylän linjaa, joilla signaalit muodostavat väylälle pääsevän prosessorin koodatun numeron, 35 - BM4: validointisignaali, joka on aktiivinen, jos sen 764 39 ίο looginen taso on 0; validoi signaalit BM1-BM3, - BAL: synkronisointisignaali, jonka tuottaa prosessori, joka pääsee väylälle tietyllä viiveellä signaaliin DBA nähden.

5 Kuten kauempana yksityiskohtaisesti nähdään rat- kaisutuomion välityspiiri 5 kuten myös prosessori on liitetty yhteiseen väylään BUS sovittimen 9 välityksellä.

Jokainen prioriteetin määrityspiiri 6 käsittää ei-esitetyt välineet, joita kuvataan myöhemmin yksityis-10 kohtaisemmin ja jotka mahdollistavat signaalien BM1, BM2, BM3, BM4, jotka osoittavat ratkaisuryhmän, joka tulee aktiiviseksi seuraavaa väylällepääsypyyntöä varten antamisen muiden ratkaisuryhmien prioriteettien määritys-piireille .

15 Ratkaisutuomion välityspiiri 5 käsittää välineet, joita kuvataan myöhemmin ja jotka mahdollistavat yhteisen väylän isännäksi osoitetun ratkaisuryhmän tunnistavan itsensä; tässä tapauksessa tuomion välityspiiri 5 tuottaa prosessorilleen signaalin DBA, joka osoittaa sen 20 pääsypyynnön hyväksymistä. Tässä kuvassa UC0, UC1, UC2 ovat paikallisia signaaleja, jotka on kuvattu prioriteettien määrityspiirille 6 prosessorin numeron osoittamiseksi; signaalit P0, PI, P2 ovat paikallisia signaaleja, jotka määrittelevät prioriteettikriteerit (kiinteä, kier-25 tävä, sekatyyppinen). Signaalit BAL, BAP, BECH ovat palvelusignaaleja, joita kuvataan myöhemmin yksityiskohtaisesti ja jotka suunnataan väylälle BUS sovittimen 9 kautta, kun ratkaisutuomion välityspiiri 5 on tuottanut väylälle kohdistuvan pääsypyynnön DAB hyväksymistä osoitta-30 van signaalin DBA.

Laitteen yleinen toiminta on seuraava; kun esimerkiksi prosessori 1 haluaa päästä väylälle, se antaa signaalin DAB vastaavan ratkaisuryhmän 3 väyläänpääsyn pyyn-töpiirille 4. Väyläänpääsyn pyyntöpiiri 4 välittää signaa-35 Iin DAB väylälle, kun se on siihen valtuutettu signaalilla li n 76439 BAP, joka osoittaa, että ratkaisu väylästä on mahdollinen. Signaalin DAB välitys väylälle tapahtuu seuraavasti: signaali BREQ aktiivisessa tilassa ilmaantuu väylälle samalla kun yksi linjoista BA17-BA24 paikannetaan osoit-5 tamaan väylälle pääsyn ehdokkaana olevan prosessorin numeroa .

Keksinnön toisessa toteutusmuodossa prioriteettien määrityspiiri 6, johon sisältyy koodaajia ja yhdistinpiiri rekisteröi muistiin väylällepääsyn ehdokkaina olevien 1Q prosessorien numerot; nämä numerot ovat käytettävissä, kuten ylempänä on mainittu kukin yhdellä linjoista BA17-BA24. Prioriteetin määrityspiiri ratkaisee ohjaussignaalien P0,Pl, P2 määrittelemien prioriteettikriteerien mukaan (kiinteä ja/tai kiertävä tai molemmat samalla kertaa) 15 pyynnöt päästä väylälle; se välittää väylälle signaalit BM1, BM2, BM3, jotka esittävät valintaratkaisun tuomiota kuten myös validointisignaalin BM4. Nämä ovat myös ne signaalit, jotka prioriteetin määrityspiiriin tulee muista ratkaisuryhmistä. Tosin nämä signaalit sallivat kysees-20 sä olevan prioriteetin määrityspiirin vain, jos se on osoitettu aktiiviseksi ratkaisuryhmäksi edellisen tietojenvaihdon lopulla väylällä. Signaalit BREQ, BAL ja BECH ovat prioriteettien määrityspiirin palvelu- ja synkronisointi-signaaleja.

25 Ratkaisutuomion välityspiirin 5 pääasiallisena teh tävänä on tunnistaa, onko sen prosessorilla vai ei ole tulevan väylän isännän ratkaisuryhmän numeroa vastaava numero, jota osoittavat signaalit BMl, BM2, BM3, BM4 .

Siinä tapauksessa kun prosessorin numero vastaa tuomiota 30 BMl, BM2, BM3, tuomion välityspiiri tuottaa signaalin DBA osoittaen, että pyyntö päästä väylälle on hyväksytty.

Sitten tämä signaali annetaan sovittimelle 9, joka on väylän ja ratkaisuryhmän välissä pääsyn ohjaamiseksi.

Väyläänpääsyn pyyntöpiirit 4 voivat olla samanaikai-35 sesti aktiivisia kaikissa ratkaisuryhmissä, sillä kaikkien prosessoreiden täytyy voida pyytää pääsyä väylälle. Prio- 12 76439 riteettien määrityspiiri 6 on aktiivinen ainoastaan parhaillaan väylän isäntänä olevassa ratkaisuryhmässä ja joka ratkaisee seuraavan vaihdon väylälle. Lopuksi, ratkaisutuomion välityspiiri 5 on aktiivinen väylän isän-5 näksi tulevassa ratkaisuryhmässä seuraavan vaihdon ohjaamiseksi.

Kuvio 3 esittää skemaattisesti keksinnön ratkaisu- järjestelmän valvontavälineitä 7; nämä välineet on liitetty propioriteettien määrityspiiriin 6 väylän välityksellä ai-10 tamaan tälle piirille ratkaisuryhmän 3 korvaamisen käsky-signaali BNA mikäli ratkaisutuomiota ei ole tehty ennalta-määrätyn viiveen aikana. Nämä valvontavälineet käsittävät ajastinvälineet 10, jotka koostuvat esimerkiksi monosta-biilista kiikusta, jonka tulopiste 11 saa signaalin BREQ, 15 joka on lähtöisin väyläänpääsyn pyyntöpiiristä 4. Kiikun 10 lähtö on liitetty invertoidun JA-portin 12 tuloon, tämän portin toisen tulon saadessa sovittimesta 9 väylän kautta signaalin BAP; tämä signaali osoittaa, että valin-taratkaisu eri väyläänpääsypyyntöjen välillä on mahdolli-20 nen. Kun kiikun 10 asettaman ennaltamäärätyn periodin päästä tuomiota ei ole tehty ja kun siis BREQ jää aktiiviseksi, portin 12 lähtö tuottaa signaalin BNA, Tämä signaali annetaan järjestelmän eri ratkaisuryhmille väylän välityksellä uuden ratkaisijan valinnan aiheuttamiseksi. Itse 25 asiassa tämä signaali mahdollistaa arvon -1 antamisen rat-kaisuryhmien prioriteettien määrityspiireille uuden ratkaisuryhmän määrittämiseksi.

Kuvio 4 esittää yksityiskohtaisemmin yhtä väyläänpääsyn ratkaisuryhmistä 3, joka tässä keksinnön ensimmäi-30 sessä toteutusmuodossa käsittää PROM-muistin prioriteettien määrittämiseksi. Tässä kuvassa erotetaan väylä, joka sallii väylän saattaa yhteyteen yhden prosessoreista, kuten prosessorin 1 tässä kuvassa ei-esitettyjen yhteisten resurssien kanssa yhden ratkaisuryhmistä välityksellä. Nämä 35 ratkaisuvälineet, kuten ylempänä on mainittu, koostuvat pääsypyyntöjen piiristä 4, tuomion välityspiiristä 5 ja il 764 39 13 prioriteettien määrityspiiristä 6, joka tässä keksinnön ensimmäisessä toteutusmuodossa käsittää PROM-muistista koostuvan prioriteettien määritysryhmän 28.

Pääsypyyntöpiiri 4 koostuu 74LS138-tyyppiä olevasta 5 dekooderista, joka mahdollistaa siirtyä kolmen binääriele-mentin koodista kahdeksan binäärielementin koodiin. Invertoitu JA-portti, jolla on kolme tuloa vastaanottaa signaalit BAP osoittaen, että valintaratkaisu väylälle on man-dollinen, DAB osoittaen, että prosessori pyytää pääsyä väv-10 Iälle ja DBA, joka tuotetaan tälle portille ainoastaan, kun pääsypyyntö on hyväksytty. Portin 15 lähtö on liitetty toisaalta dekooderin 14 aktivointituloon ja toisaalta vahvistimen 16, jonka lähtö tuottaa signaalin BREQ, tuloon. Tämä signaali osoittaa muille ratkaisuryhmille, että ainakin yk-15 si ratkaisuryhmistä on pyytänyt päästä väylälle. Dekooderi 14 vastaanottaa samoin binäärisignaalit UC0»UC1, UC2, jotka esittävät binäärimuodossa tätä kommunikaatioväylälle pääsyä pyytävää ratkaisuryhmää vastaavan prosessorin numeroa. Dekooderin 14 lähdöt ovat vastaavasti liitetyt vah-20 vistimien 17 välityksellä välityslinjoihin BA17-BA24, niin että mahdollista pääsypyyntöä vastaava kyseinen ratkaisu-ryhmän pyyntö välittyisi väylälle yhdellä sen kommunikaa-tiolinjoista, joka vastaa kyseisen ratkaisuryhmän numeroa (joka muuten on tätä ratkaisuryhmää vastaavan prosessorin 25 numero). Dekooderi 14 on aktiivinen vain, jos on olemassa pääsypyyntö väylälle DAB, jota ei ole tyydytetty (DBA) ja jos ratkaisu on signaalin BAP valtuuttama. Tässä tapauksessa aktiivista ratkaisuryhmää tiedotetaan signaalilla BREQ siitä, että pääsypyyntö on käsiteltävä heti kuin mah-30 dollista.

Ratkaisutuomion välityspiiri 5 käsittää neljän 74LS85-tyyppisen binäärielementin komparaattorin 18, joka vastaanottaa toisaalta vastaavan prosessorinsa numeron UC0, UC1, UC2 ja toisaalta binäärisignaalit BMl, BM2, BM3, 35 BM4. Kolme väylältä tulevaa kommunikaatiolinjaa tuottavat 14 7 6 4 3 9 signaalit BM1-BM3, jotka osoittavat prosessoria vastaavan ratkaisuryhmän välityksellä väylälle pääsevän prosessorin numeron. Yksi väylän kanssa kommunikoivista linjoista tuottaa samoin signaalin BM4, joka on validointi-5 signaali ollen aktiivinen kun sen looginen taso on O ja joka sallii signaalien BM1-BM3 validoinnin. Tuomion looginen välityspiiri 5 käsittää samoin invertoidun JA-portin 19 kuten myös JA-portin 20. Näiden porttien lähdöt on liitetty RS-vipan 21 ohjaustuloihin R. S. Portin 19 tulot 10 on toisaalta liitetty komparaattorin 18 lähtöön, joka tuottaa yhtäsuuruussignaalin EGAL ja toisaalta kommunikaatioväylän välityslinjaan, joka tuottaa signaalin BECH osoittaen, että vaihto on suoritettu kommunikaatioväylällä. Komparaattori 18 vastaanottaa toisaalta signaalit BMl, BM2, 15 BM3, BM4 ja toisaalta ylempänämainitut signaalit UC0, UCl, UC2. JA-portti 20 saa kommunikaatioväylältä tulevan signaalin BNA; tämä signaali mahdollistaa uuden ratkaisijan osoittamisen antamalla prioriteettien hallintapiirille signaalin -1. JA-portti 20 saa myös signaalin RZT, joka on koko 20 järjestelmän nollaussginaali. Kiikun 21 lähdöt Q ja Q on liitetty vastaavasti JA-portin 15 tuloon ja kuvassa ei-esi-tetyn sovittimen 9 komentotuloon. Nämä lähdöt tuottavat vastaavasti signaalin DBA, joka osoittaa, että pääsypyyntö väylälle on hyväksytty ja signaalin DBA, joka mahdollis-25 taa JA-portin 15 välityksellä signaalin BREQ, jolla pyyntö on käsiteltävänä, uudelleen ilmaantumisen. Tuomion väli-tyspiirin 5 tehtävänä on tiedottaa vallitsevan ratkaisijan valitsemalle ratkaisuryhmälle, että se voi päästä väylälle. Tietojenvaihdon lopulla kommunikaatioväylällä vippa 21 ase-30 tetaan O:aan kaikissa pääsypyynnön ratkaisuryhmissä kommunikaatioväylän tuottaman signaalin BECH välityksellä. Ainoastaan vallitsevan ratkaisijan osoittama ratkaisuryhmä tunnistaa itsensä signaalilla EGAL, joka pakottaa vipan 21 loogiselle tasolle 1 vaihdon lopulla kommunikaatio-35 väylällä. Vipan 21 lähtö tuottaa signaalin DBA sovittimel- le, jotta tämä voisi aloittaa vaihdon toimittamisen väylällä.

764 39 15

Prioriteettien määrityspiiri 6 käsittää rinnan kuormitetun laskurin 22; tämä hyvin tekniikassa tunnettu laskuri saa signaalit BMl, BM2, BM3, jotka osoittavat seu-raavan ratkaisuryhmän numeron kolmen binäärielementin 5 koodaamana; se saa samoin komentotuloilleen nollaussig-naalin RZT ja signaalin BNA laskentatuloilleen. Tämä laskuri on samoin liitetty tulollaan LOAD invertterit 23, 24, 25 ja invertoidun JA-portin 26 käsittävään piiriin.

Tämä piiri on samoin saa signaalit BECH ja BAL, jotka on 10 kuvattu ylempänä. Laskurin 22 lähdöt on liitetty komparaattorin 18 kanssa identtisen komparaattorin 29 tuloihin. Nämä lähdöt tuottavat tähän komparaattoriin signaalit ARI, AR2, AR3, jotka esittävät uutta vaihtoa ratkaisemaan määrätyn ratkaisuryhmän numeron kolmella binääriluvulla 15 koodattuna. Tämä komparaattori saa samoin kolmelle muulle tulolle prosessorin, jonka yläpuolella se on, numeron UC0, UCl, UC2. Periaatteessa kommunikaatioväylälle pääsevää prosessoria vastaava ratkaisuryhmä on määrätty ratkaisemaan seuraava vaihto. Laskuri 22 rekisteröi muistiin 20 osoitetun ratkaisuryhmän numeron jokaisen vaihdon alkaessa. Tämä vaihdon alkaminen tapahtuu, kun signaali BECH on loogisella tasolla O. Signaalin RZT antamisella laskuri pakotetaan nollaan. Ratkaisuryhmän vikaantumisen tapauksessa valvontavälineet, joita on kuvattu ylempänä, tuot-25 tavat signaalin BNA. Tämä signaali muodostelee komparaattoriin 29 saapuvat signaalit ARI, AR2, AR3 ohjatakseen uuden ratkaisuryhmän nimeämisen. Komparaattori sallii aktivoida vain ratkaisuryhmän, jonka numero UC0, UCl, UC2 on sama kuin ARI, AR2, AR3 koodaama numero. Prioriteet-30 tien määrityspiiri käsittää myös RS-vipan 50, jonka komen-totulot R ja S on liitetty vastaavasti JA-porttien 51 ja 52 lähtöihin. Portti 51 saa vastaavasti tuloilleen ylempänä mainitut signaalit BNA ja RZT. Portti 52 saa signaalin BREQ osoittaen, että pääsypyyntö kommunikaatioväylälle 35 on olemassa ja signaalin EGAL komparaattorin 29 lähdöstä. Vippa 50 on aktiivinen vain signaalien ARI, AR2, AR3 osoit- ie 7 6439 tamalle ratkaisuryhxnälle. Tämä vippa toimii ohjatakseen salpavipparyhmää 27. Salpavippa 27 saa tuloilleen signaalit BA17-BA24, jotka osoittavat kuten ylempänä on nähty prosessorien numerot, jotka ovat pyytäneet pääsyä kom-5 munikaatioväylälle. Vippapiiri 27 on läpäisevä, kun sille vipan 50 välityksellä tuotu signaali BREQ on loogisella tasolla 1. Salpavippa rekisteröi muistiin pyynnöt BA17-BA-24 vipan 50 lähdön tuottaman BREQ-signaalin laskevalla reunalla. Salpavippapiiri 27 tulee taas läpäiseväksi tu-10 loilleen saamilleen signaaleille, kun vippa 50 aktivoituu signaalin BAL laskevalla reunalla.

Lopuksi prioriteettien hallintapiiri käsittää samoin prioriteettien määritysryhmän 28, joka keksinnön järjestelmän ensimmäisessä toteutusmuodossa koostuu PROM-muistista, 15 johon prosessorien prioriteetit on koodattu. Tämä PROM-muisti tuottaa lähdössään prioriteettituomion riippuen sen tuloille saapuvista pyynnöistä. Ryhmä 28 saa tuloilleen salpavipasta 27 tulevat signaalit L0, LI, ... L7. Tämä prioriteettien hallintaryhmä tuottaa lähdössään singaalit 20 BMl, BM2, BM3, BM4, jotka mahdollistavat osoittaa sen rat-kaisuryhmän koodatun numeron, joka voi päästä kommunikaatioväylälle .

Kuvio 5 on ajoituskaavio keksinnön järjestelmään sisältyvistä pääasiallisista signaaleista. Tässä kuvassa 25 on esitetty eri signaalit ja niiden peräkkäisyys yhden pääsypyynnön kommunikaatioväylälle ratkaisun aikana tämän pääsypyynnön tullessa prosessorista ja ratkaisuryhmästä numero n. Toisaalta oletetaan, että edellisen vaihdon on ohjannut prosessori m, mikä implikoi, että ratkaisuryhmä m 30 ratkaisee pääsypyynnön, joka tullaan yksityiskohtaisesti kuvaamaan. Ajoituskaaviossa prosessorin ratkaisuryhmälleen n muodostama pääsypyyntö kommunikaatioväylälle on esitetty signaalilla DAB. Signaalin BAP (ratkaisu mahdollinen) meneminen loogiselle tasolle 1 aiheuttaa toisaalta signaalin 35 BREQ saattamisen aktiiviseksi ja toisaalta yhden kommuni-

II

17 76439 kaatiolinjoista BA17-BA24 vastaten numeroa n aktivoimisen. Kaikki nämä toiminnat aiheuttaa ratkaisuryhmän n pääsypyyn-töpiiri.

Ratkaisuryhmän m prioriteettien määrityspiirissä 5 vallitsee yhtäsuuruus (signaali EGAL) signaalien ARI, AR2, AR3 ja UC0, UCl, UC2 välillä; nämä signaalit esittävät kahta kolmen binäärielementin sanaa vastaten arvoa m. Komparaattorin 29 lähdössä on signaali EGAL kuvassa 4. Tämän signaalin EGAL ollessa 1 signaalin BREQ laskeva reuna aval 10 portin 52 ja aiheuttaa vipan 50 lähdön Q välityksellä signaalien BA17-BA24 lukitsemisen. Salpavipan 27 tulolle saapuvat signaalit ovat BA17-BA24. Prioriteettien määritysryh-mä 28 tekee sitten signaalien BMl, BM2, BM3 esittämän tuomion signaalin BM4 validoidessa tuomion. Tämä tuomio, ellei 15 muita pääsypyvntöjä kommunikaatioväylälle ole, on yhtä kuin kommunikaatioväylälle pääsyä pyytävän ratkaisuryhmän numero n.

Ratkaisuryhmän n ratkaisutuomion välityspiiri sitten tunnistautuu ja antaa prosessorilleen signaalin DBA sovit-20 timen 9 (kuv. 2) kautta. Tämä signaali DBA vie signaalin BAP epäaktiiviseen tilaan (looginen taso O) ja määrää rat-kaisuryhmälle n sopivan aikaperustuksen (01, 02, 03, 04) käynnistämisen. Tätä aikaperustusta ei ole esitetty kuvissa esityksen mukavuussyistä. Se mahdollistaa kaikkien rat-25 kaisuryhmän lähettämien signaalien, ja erityisesti signaalien BECH, BA17-BA24, BAL kalibroinnin. Aikaperustuksen luomat signaalit BECH ja BAL käytetään vipan 50 signaalin Q saattamiseksi uudelleen loogiselle tasolle 1 (salpavipan 27 läpipäästävä tila) ja negatiivisen pulssin LOAD (portti 30 26, kuv. 4) luomiseksi, joka mahdollistaa laskurin 22 kuor mittamisen tulevan ratkaisuryhmän n numerolla.

Kuva 6 on yksityiskohtainen kaavio prioriteettien mää-rityspiiristä 28 (kuv. 4) keksinnön järjestelmän toisessa toteutusmuodossa. Ensimmäisen toteutusmuodon PROM-muisti 35 on tässä korvattu prioriteettien määritysryhmällä, joka käsittää kiinteän prioriteetin kooderin 30 (tyyppiä LS148).

76439 18 Tämä hallintaryhmä käsittää samoin kiertävän prioriteetin koodaajan 32, jota edeltää pääsyginaalien ROT0-ROT7 kier-toyhdistinverkko 33 ja seuraa yhteenlaskija 34 lisäten välitulokseen arvon UC0, UC1, UC2 +1. Se käsittää myös loo-5 gisen suunnanohjauspiirin 36, joka ohjaa loogista suun-tauspiiriä 37. Suuntauspiiri 37 käsittää TAI-portit 55, jotka saavat vastaavasti ensimmäiselle tulolleen signaalit L0, ... L7, jotka tulevat salpavipasta 27. Ohjauspiirin 36 tuottamat suunnanohjaussignaalit MSK0, ... MSK7 anne-10 taan vastaavasti toiselle TAI-porttien 55 tulolle invert-terien 56 välityksellä. Näitä signaaleja kuvataan kauempana. Tämä suuntauspiiri 37 käsittää myös TAI-portit 57, jotka saavat tuloilleen vastaavasti signaalit L0, Li, ... L7 ja MSK0, MSK1, ... MSK7. Loogisen suuntauspiirin 37 läh-15 döt on liitetty koodaajan 30 ja kiertoyhdistinverkon 33 tuloihin ja invertoidut JA-portit 38, 39, 40, 41 käsittävän loogisen piirin tuloihin. Portin 39 lähtö on liitetty 3-tilaisen portin 31 komentotuloon, kun taas portin 41 lähtö on liitetty 3-tilaisen portin 35 komentotuloon. Port-2Q tien 38 ja 40 lähdöt on vastaavasti liitetty TAI-portin 42 tuloihin, jonka invertoitu lähtö on liitetty 3-tilaisen portin 35 tuloon. Yksi JA-portin tuloista saa vipasta 50 (kuv. 4) tulevan signaalin Q. Tämä signaali annetaan JA-portin 41 tuloon viivästyslinjän 43 kautta.

25 3-tilaiset portit 31 ja 35 ovat tyyppiä 74LS125. Ne mahdollistavat tuloilleen saatujen signaalien multiplek-soinnin signaalien tullessa vastaavasti kiinteän prioriteetin koodaajasta 30 ja summaimesta 34, joka muodostaa osan kiertävän prioriteetin koodaajasta (33, 32, 34). Por-30 teista 38, 39, 41 ja invertteristä 60 muodostuva piiri on itse asiassa kiinteiden ja kiertävien prioriteettien mul-tipleksoinnin ohjauspiiri, koska portit 39 ja 41 tuottavat aina vastakkaiset ohjaussignaalit.

Tulosignaalit L0, Li, ... L7, jotka annetaan loogi-35 sen suuntauspiirin 37 tuloille tulevat salpavipan 27 lähdöistä. Kuvassa esitetty hallintaryhmä, kuten kauempana tl 76439 19 yksityiskohtaisesti nähdään, tuottaa signaalit BM1, BM2, BM3, jotka osoittavat väylälle pääsemään määrätyn ratkai-suryhmän numeroa; tämä hallintaryhmä tuottaa samoin signaalin BM4, joka sallii ratkaisun validoinnin. Keksinnön 5 järjestelmän salliessa kiinteiden ja kiertävien prioriteettien samanaikaisen hallinnan signaaleilla P0, PI, P2 mahdollistetaan näiden prioriteettien ohjelmointi. Signaalit P0, Pi, P2 esittävät binäärikoodatussa muodossa rat-kaisuryhmien lukumäärän N, joka halutaan käsiteltävän kiin-10 teällä prioriteetilla. Oletetaan, että kiinteällä prioriteetilla toimivien ratkaisuryhmien numerot ovat 0,1, ...

N-l kun taas kiertävän prioriteetin ratkaisuryhmillä on numerot N,N+1, ... 7 (tapauksessa, jossa on esimerkiksi 8 ratkaisuryhmää kommunikaatioväylällä).

15 Oletuksen mukaan kiinteän prioriteetin ratkaisuryh- mät ovat korkeammalla prioriteetilla kuin kiertävän prioriteetin ratkaisuryhmät.

Signaalien MSK0, MSKl, ... MSK7 esittämät suuntaus-käskyt saadaan lähtien signaaleista P0, Pi, P2. Tämä suun-20 taaminen mahdollistaa suunnata signaalit L0, LI, ... ΤΠ kohti kiinteän prioriteetin koodaajaa tai kiertävän prioriteetin koodaajaa arvojen MSK0-MSK7 mukaisesti. Suuntaus-käskysignaalit MSK0-MSK7 toimivat seuraavalla tavalla: jos on koodattu P0, Pi, P2 esittämään arvoa N toivoen näin, 25 että ratkaisuryhmät 0,1 ... N-l tulisivat käsitellyiksi kiinteällä prioriteetilla ja ratkaisuryhmät N,N+1, ..., 7 kiertävällä prioriteetilla, signaalit varmistavat L0, LI, ... L(N-l) välittämisen kiinteän prioriteetin koodaajaan 30 (signaalit FIX0, ... FIX (N-l)). Ne tulevat lisäksi saatta-30 maan epäaktiiviseen tilaan signaalit ROT0, ROTl, ... , ROT(N-l), jotka eivät voi tulla kyseeseen kiertävän prioriteetin koodaajalla.

Samalla tavoin MSKN, ..., MSK7 tekevät epäaktiiveik-si FIXN, ..., FIX? kiinteän prioriteetin koodaajalla ja 35 välittävät LN...L7 kiertävän prioriteetin koodaajaan, mikä välitys ilmenee signaaleina ROTN-ROT7.

76439 20

Mahdollinen kiinteän prioriteetin aktiviteetti havaitaan portilla 38 ja se estää kiertävän prioriteetin koodaajan tuloksen pakottamalla portin 35 kolmanteen tilaan. Jos kiinteän prioriteetin koodaaja on epäaktiivinen, 5 portti 38 pakottaa päinvastoin portin 31 kolmanteen tilaan ja valtuuttaa portilla 41 kiertävän prioriteetin koodaajan tekemään tuomion, sillä normaalin toiminnan tapauksessa ainakin yksi koodaajista on aktiivinen. Jos molemmat koodaajat ovat epäaktiivisia, kiertävän prioriteetin koodaaja 10 antaa signaalin BM4 loogisella tasolla 1. Tämä on tuloksena esimerkiksi parasiittisignaalista: pääsypyyntö väylälle on olemassa, mutta mikään signaali ei ole aktiivinen salpa-vipalla.

Huomataan, että vipan 50 lähtösignaalille Q aiheu-15 tetaan viivästys, joka mahdollistaa koodaajien 30, 32 tuottaa stabiili tulos ennen kuin yksi kahdesta 3-tilaisesta portista 31, 35 on avoin.

Looginen suuntauspiiri 37 saa signaalit L0-L7, jotka ovat aktiivisia, kun niiden looginen taso on O. Ylempänä 20 annettujen selistysten mukaisesti signaalit MSK0-MSK7 määrittelevät maskin, joka aiheuttaa seuraavat loogiset operaatiot, kun n=0-7: ROTn=MSKn+Ln FIXn=MSKn+Ln 25 Signaalit ROT0-ROT7 ja FIX0-FIX7 annetaan vastaa vasti kiinteän ja kiertävän prioriteetin koodaajille 30, 32.

Loogisen suuntauskäskypiirin 36 tuottamat signaalit MSK0-MSK7 vastaavat seuraavia yhtälöitä: MSKO=PO+Pl+P2 30 MSK1=P1+P2 MSK2=P2+Pl·PO MSK3=P2 MSK4=P2 (Pl+PO) MSK5=P2*P1

35 MSK6=MSK7=P2-Pl·PO

II

76439 21 Näissä yhtälöissä P0 on koodin heikoin paino.

Jos halutaan esimerkiksi asettaa kolme ratkaisu-ryhmää kiinteälle prioriteetille, saadaan seuraavat yhtälöt: 5 P2.P1.P0 = Oli ja siitä johdetaan, että: MSK7...MSK0 = 00000111

Kiertävän prioriteetin koodaaja toimii seuraavan periaatteen mukaisesti: Jos aktiivinen koodaaja kuuluu 10 UC0, UC1, UC2:lla koodattuun ratkaisuryhmään n° 3 vahvin kiertävä prioriteetti on silloin annettu ratkaisuryhmälle n°4, jonka mahdollinen pääsypyyntö väylälle esitetään yh-distinverkon 33 ansiosta kiinteän prioriteetin koodaajalle 32 suurimmalla prioriteetilla. Muiden pääsypyyntöjen yh-15 distäminen johdetaan siitä kiertopermutaatiolla. Jos rat-kaisuryhmä n°4 pyytää pääsyä väylälle, kiinteän prioriteetin koodaajan lähtö tulee olemaan se, jolla on numerona 7 (pyyntö, jolla suurin prioriteetti). Kun koodaaja 32 tuottaa aktiiviset signaalit loogisella tasolla nolla, kor-20 keinta prioriteettia 7:ää vastaava lähtö tulee olemaan O. Tämän tuloksen, ratkaisuryhmän numeron (3) ja +l:n lisääminen, mikä tapahtuu 34:ssä antaa luvun 4, joka osoittaa näin ratkaisuryhmän N°4 tulevaksi väylän isännäksi.

Kuvio 7 esittää kiertävän prioriteetin koodaajan 25 yhdistinverkon 33 yksityiskohdat. Tämä koodaaja koostuu, kuten ylempänä on mainittu, kiinteän prioriteetin koodaajasta 32, jota edeltää kiertoyhdistinverkko 33 ja seuraa summain 34 lisäten välitulokseen ratkaisuryhmän numeron (UC0, UC1, UC2) lisättynä ykkösellä. Kiertoyhdistin-30 verkko käsittää dekooderin 45 (tyyppiä LS138) kolmella tulolla ja kahdeksalla lähdöllä. Tämä dekooderi mahdollistaa valita yhden yhdistinverkon 46 lävistäjistä 0,1, ...,7. Kaikki muut lävistävät ovat silloin epäaktiivisia ja kolmi-tilaiset portit 59, joita ne ohjaavat ovat kolmannessa ti-35 lassaan. Näillä porteilla ei silloin ole vaikutusta kiinteän prioriteetin koodaajan 32 tuloihin 0,1,2,3, ...,7.

22 7 6 4 5 9

Todetaan, että jokaista koodaajan 32 tuloa kohti on ainoastaan yksi kolmitilainen portti aktiivinen. Kiertoyh-distinverkko ohjaa tällöin kiinteän prioriteetin koodaajan 32 korkeimmalla prioriteetilla olevalle tasolle (taso 7) 5 numeron N, vastaten UC0, UC1, UC2 +1, omaavan prosessorin pyynnön ROTN UC0, UC1, UC2-numeroisen lävistäjän aktivoiman kolmitilaisen portin avulla.

Juuri kuvattu ratkaisujärjestelmä mahdollistaa konfliktien ratkaisun koskien pääsyä väylälle, jolle voi yh-10 distää aina kahdeksan ratkaisuryhmää. Väylä on riippumaton prosessoreista tai mikroprosessoreista ja voi olla multi-pleksoitu tai ei. Toteutettu ratkaiseminen on hajautettu, rinnakkainen, asynkroninen; se tapahtuu noin 100 nanosekunnissa. Ratkaisuryhmä voi olla integroitu samaan kuoreen toi-15 sessa keksinnön toteutusmuodossa, sillä kaikki piirit ovat standardipiirejä. Integrointi ensimmäisessä keksinnön toteutusmuodossa (prioriteettien koodaus PROM-muistilla) olisi samoin mahdollista, mutta kotelossa, jossa ei ole standar-dilukumäärää piikkejä, sillä tässä tapauksessa PROM-muis-20 tin ohjelmoiminen vaatii ylimääräisiä piikkejä.

On hyvin ilmeistä, että juuri kuvatussa järjestelmässä käytetyt välineet voitaisiin korvata vastaavilla välineillä poikkeamatta keksinnön puitteista.

Il

Claims (4)

23 7 6439

1. Välitysjärjestelmä useiden prosessorien (1,2) pääsypyynnöille yhteisiin lähteisiin (8) yhteisen väylän 5 (BUS) kautta, jolloin kukin prosessori (1) käsittää väli-tyselimen (3) pääsypyyntöjen (DAB) välisiä ristiriitoja varten, joka välityselin (3) käsittää pääsypyyntöjen (DAB) käsittelyvälineet (4,5), jotka on kytketty väylään ja prosessoriin (1), ja pääsyprioriteettien määrityspiiriin (6), 10 joka on kytketty väylään, pääsypyyntöjen käsittelyvälinei-siin (4,5) ja prosessoriin (1), joka määrityspiiri on sovitettu antamaan pääsypyynnöille (DAB) prioriteetteja, jotka voivat olla kiinteitä tai kiertäviä tai prioriteetteja, jotka voivat samanaikaisesti olla kiinteitä ja kier-15 täviä, jotka pääsypyyntöjen käsittelyvälineet käsittävät piirin (4) väylään kohdistuvia pääsypyyntöjä varten, joka piiri vastaanottaa signaalin (DAB), joka ilmoittaa kyseistä välityselintä vastaavan prosessorin pääsypyynnön, sekä signaalin (BREQ), joka ilmoittaa, ovatko muut prosessorit 20 tehneet pääsypyynnön, sekä välityspiirin (5), joka antaa signaalin (DBA), joka ilmoittaa vastaavan prosessorin (1) pääsypyynnön välitysratkaisun muiden pääsypyyntöjen funktiona, jotka pyyntöpiirit (4) ja välityspiirit (5) on kytketty väylään, prosessoriin (1) ja prioriteettien määri-25 tyspiiriin (6), ja joka välitysratkaisun välityspiiri (5) käsittää elimet sen tunnistamiseksi, vastaako väylän isännäksi ilmoitettu välityselin (3) prosessoria (1), joka tuottaa pääsypyyntösignaalin (DAB), ja tämän pyynnön hyväksymistä osoittavan signaalin (DBA) lähettämiseksi tähän 30 prosessoriin, jokaisen välityselimen käsittäessä lisäksi sovittimen (8), joka kytkee prosessorin (1) ja välitys-ratkaisun välityspiirin (5) väylään, tunnettu siitä, että jokaisen välityselimen (3) prioriteettien määrityspiiri (6) sisältää lisäksi prioriteettien määritysryh-35 män (28), joka sisältää kiinteän prioriteetin koodaajan (30) kiinteällä prioriteetilla toimivien välityselinten pääsypyyntöjen koodaamiseksi, ja kiertävän prioriteetin 24 76439 koodaajan kiertävällä prioriteetilla toimivien välitys-elinten prioriteettien koodaamiseksi, tämän kiertävän prioriteetin koodaajan käsittäessä vähintään yhden kiinteän prioriteetin koodaajan (32), jota edeltää pääsypyyn-5 töjen kiertoyhdistinverkko (33) ja jota seuraa summain (34) arvon +1 lisäämiseksi väylälle pääsyä pyytävän prosessorin numeron (UC0, UC1, UC2), kiinteän ja kiertävän prioriteetin koodaajien tulojen ollessa kytketty loogisen piirin (37) lähtöihin kiinteällä prioriteetilla toimivien 10 välityspyyntöjen ja kiertävällä prioriteetilla toimivista välityselimistä tulevien pyyntöjen kytkemiseksi vastaavasti kohti kiinteän ja kiertävän prioriteetin koodaajia, jokaisen prioriteettien määrityspiirin (6) käsittäessä välineet seuraavaa väylään kohdistuvaa pääsypyyntöä varten 15 aktiivisiksi tulevaa välityselintä osoittavien signaalien (BN1, BM2, BM3, BM4) antamiseksi toisten välityselimien prioriteettien määrityspiireille.

2. Patenttivaatimuksen 1 mukainen välitysjärjestelmä, tunnettu siitä, että se käsittää lisäksi valvonta-20 välineet (7), jotka on liitetty prioriteettien määrityspii-reihin (6) väylän välityksellä välityselimen vaihdon määräävän signaalin (BNA) tuottamiseksi näihin piireihin, mikäli välitysratkaisua ei ole tehty ennaltamäärätyn ajan kuluessa.

3. Patenttivaatimuksen 1 mukainen välitysjärjestelmä, tunnettu siitä, että valvontavälineet (7) koostuvat viivevälineistä (10) , joiden tulo on liitetty väylään muiden prosessorien tekemiä pääkyselyjä osoittavien signaalien (BREQ) vastaanottamiseksi, näiden viivevälineiden läh-30 dön tuottaessa välityselimen vaihtosignaalin (BNA) prioriteettien määrityspiireille, ellei välitysratkaisua ole tehty ennaltamäärätyn ajan kuluessa.

4. Patenttivaatimuksen 2 tai 3 mukainen välitysjärjestelmä, tunnettu siitä, että jokainen välitys-35 elin on toteutettu standardikoteloon suljetulle substraatille integroidun piirin muodossa. Il 76439 25