JPS5862754A - 調整システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は母線を共通にするいくつかのプロセッサまた
はマイクロプロセッサに対する呼出し調整システムに関
する。％にこの発明は記憶装置などの資源を共通にする
いくつかのマイクロプロセッサまたはプロセッサに対す
る呼出しの管理に適用される。

プロセッサの分野において多少なりとも満足に解決され
た重要な問題はいくつかのプロセッサによる共通母線を
用すた共通資源に対する呼出しの問題である。この問題
はマイクロプロセッサの場合に重要性を増１．できた。

なぜならマイクロプロセッサの相対的に高い電力と費用
と大きくなる全体の寸法からみてマルチプロセッサ・シ
ステムを設計して共通母線を用いた共通資源に対する呼
出しをシステムに与えることがより重要となるからであ
る。

この種の呼出しにはプロセッサによって行れる呼出［２
要求の優先順位判断基準とルての調整を必要とすること
が知られている、マルチプロセッサ・システムを同期式
または非同期式で操作することも知られている。

同期式で動作するマルチプロセッサ・システムにおいて
、すべてのプロセッサは同じクロックによって制御され
る。この種のシステムにおいて共通母線を介して共通資
源に対する呼出しを与える母線の長さは重要な・ぞラメ
ータである。なぜなら異なるマルチプロセッサは同期式
で作用しなければならず母線の長さは同期状態で作用す
るからである。共通りロックによるマルチプロセッサ・
システムの設計に伴うもう一つの問題は、異なる母線及
び回路におけるパルス経路中の共通りロックに対する位
相遅延の問題である。このよ・うな同期システムの生な
欠点はシスアムの使用可能度が共通のクロック・サイク
ルと密接に連係してい為ことである。

プロセッサが非同期式で動作するマルチプロセッサ・シ
ステムにおいて、その同期は共通資源に対する呼出し中
にだけおこる。非同期システムでは母線を共通にする種
々のプロセッサの呼出し要求のｇｍを制御するアルゴリ
ズムを変更する必要なしで存在するシステムにプロセッ
サを加えることが可能である。従って非同期マルチゾロ
セッサ・システムは同期システムに比較して重要な利点
をもつ。

マルチプロセッサ・システムが同期的または非同期的に
動作できるという事実の他ｋ、これらの異なるシステム
の間の賜う一つの本質的な差異は共通母線による共通資
源に対す６異なるプロセッサの呼出し要求のための調整
システムにある。使用可能な異なる調整システムの中で
「直列」調整システムと「並列」調整システムの間を区
別することが必要である。

直列調整システムでは各プロセッサは調整回路を含み、
調整回路の出力はすぐ下位の優先順位調整ｉ路の入力に
接続される。このようＫして異なる調整回路は一線に接
続され、これらのシステムは母線を共通にすゐ異なるプ
ロセッサの呼出し要求を管理しま要具なるプロセッサに
よって行われる操作の母線の結果を管理するクロックの
使用を必要とする。従って直列調整システムを使用する
ととによってグループにされるプロセッサの数は共通り
ロックの周波数と、調整システムによって行われる優先
順位動作によシマルチプロセッサ・システムに導入され
る時間遅れに依存する。現在の技術状態では１０　ＭＨ
ｓの周波数において・臂ルスを供給するクロックは３プ
ロセツサ・システムにおける調整システムを制御できる
だけである。そのうえこの種の調整において優先順位は
プロセッサのラインにおける各調整システムの位置に依
存し、そのためラインの端に位置するプロセッサは非常
に有利な条件のもとに作用するとは限らない。

並列調整システムは多数のゾロセッサを共通母線に接続
して共通母線に対する呼出しを与えることを可能にする
。これらのシステムにおいて各プロセッサは母線呼出し
要求ラインと調整結果を供給することのできるラインを
もつ。しばしば他の制御ラインが前記のラインに付加さ
れて調整システムの状態を与える（古墳、緊急）。

最後にマルチプロセッサ・システムにお−て優先順位は
異なる方式で地理され、それは固定方式、循環順次方式
または固定左循環頴次の両方式である。

実際の調整システムは集中化または非集中化される。集
中化調整システムはプロセッサのグループに取シつけら
れるが、非集中化調整システムは各プロセッサに取シつ
けられる。集中化システムの必要とする回路は非集中化
システムの必要とする回路よりもすくないが、集中化シ
ステムの使用可純度はマルチプロセッサ・システムの使
用可純度を定める。

今はマルチプロセッサ・システムの組織の選択は速度の
理由によシ固定優先順位の並列調整システムの方に動す
ているように思われるが、一方では簡単さの理由により
選択は順次優先順位の調整システムの方に動いている。

マルチプロセッサ構造における共通母線に対する呼出し
要求のための調整システムは直列調整と並列調整の両者
を使用する。

よシ一般的に１ｉえば上記の調整システムは下記の欠点
をもつ。直列選択システムはいくつかのプロセッサの接
続を可能にするために非常に連込クロックの使用を必要
とし、このこと＃１Ｍ１ｔＩＬ数が１０Ｍ＆をこえる信
号を一つの母線で伝送することな可能にするためには非
常に速いスイッチング要素の発展にいたる。そのうえこ
れらのシステムの固定優先順位は異なるプロセッサのた
めのプログラミング強制にいたり、そのため最低優先順
位のプロセッサは沃して母線への呼出しをもたない。あ
るマルチノロセッサ・システムでは、データはブロック
によって転送される１、この場合における共通母線に対
するゾロセッサの呼出１７は記憶装置との数回の交換の
時間を必要としこのようなシステムは記憶ワ］げに対す
る呼出しを与えるために非常に高価になる。

たいていの場合に並列調整システムは集中化されるので
使用拘能度が制限される。この場合に調整システムの複
雑さを減少するために優先順位はしばしば固定される。

一般的な術語においてすべての知られた調整回路はクロ
ックによって動作して衝突を回避することができる。こ
のクロックが存在することによシ異なるプロセッサのた
めの補助的同期時間が必要になる（この時間はクロック
周波数に依存する）。

そのうえ異なるプロセッサはすべての使用可純度の問題
についてクロックに依存する。

存在するシステムでは組合せ調整（固定優先と循環優先
の組合せ）を得ることができない。最後に今はマルチプ
ロセッサ・システムにおいて調整システムを監視して調
整システムの一つが故障しり場合に一つの調整システム
から他のシステムにスイッチできるようにする回路はな
い。

とめ発明の目的はこれらの欠点を回避し特に共通母線に
よる共通資源をもついくつかのプロセッサまたはマイク
ロプロ竜ツサ忙対する呼出し要求のための調整システム
を提供することである−６このシステムは非同期マルチ
プロセッサ・システムにおける共通母線に対する呼出し
要求の調整を監理して、上記同期システムの欠点を回避
することができる。この発明によるシステムＫｔｊ固定
優先、循環順次優先または混合優先の可能性をもつ呼出
し要求の並列調整がある。調整は非集中化されてノヘテ
ムにより大きい柔軟性を与え、多数のプロセッサまたは
マイクロプロセッサから非常に短時間＃ｃ（約１００ナ
ノセコン調整は非同期であって共通りロックがなく母線
に接続されるマイクロプロセッサのタイプに依存しない
。これらの異なる目的はこの発明によるシステムの二つ
の実施態様の結果として達成される。

第一の実施態様において可溶性のＦＲＯＭメモリーが使
用され、それ自体知られた方式においてすべての可能な
優先順位の組合せ（固定、循環または混合）を符号化す
ることができる。第二の実施態様において優先順位の組
合せは符号化スクランブル回路によって達成され、後に
示すように標準ケース内の集積回路の形式でシステムを
生じることができる。このシステムも監視システムより
な）、調整システムの一つが故障した場合に一つの調整
システムから他のシステムにスイッチすることができる
。この非常に簡単なシステムも循環優先動作をするとと
がア・、き、待機方式すなわちＦＩＦＯ方式で呼出す必
要はない。

従ってこの発明は共通母線によシ共通資源をもついくつ
かのプロセッサに対する呼出し要求のｋめの調整システ
ムに関し、各プロセッサについて呼出し要求衝突の調整
手段よプなる。前記調整子Ｒ社母線及びプロセッサに接
続される呼出し要求を処理する手段と、母線、呼出し要
求処理手段及びプロセッサに接続される呼出し優先順位
のための解像回路よシなり、解像回路は呼出し要求に固
定優先順位、循環優先順位または固定と循環の混合優先
順位を割当てることができる。更にこの発明によシ呼出
し要求を処理するための手段は問題の調整手段に対する
相当するプロセッサの呼出し要求を示す信号並びに他の
プロセッサが呼出し要求をしたかどうかを示す信号を受
信する母線呼出し要求回路と、相当するプロセッサの呼
出し要求調整判断を表わす信号を他の呼出し要求の優先
順位の関数として送信する回路よりなり、前記要求回路
及び判断送信回路は母線、プロセッサ及び優先順位解像
回路に接続される。

この発明の他の特徴によ）優先順位解像回路は母線に対
する次の呼出し要求に作用する調整手段を指定する信号
を他の調整手段の優先順位解像回路に適用するだめの手
段よりなる。

他の特徴により調整判断送信回路は母線のマスクとして
指定された調整手段が呼出し要求信号を供給するプロセ
ッサに対応するかどうかを認識し、前記プロセッサにこ
の要求の受入れを示す信号を供給する九めの手段よりな
る。

他の％徴に上り調整システムはまた母線により優先順位
解像回路に接続された監視手段よりなり、所定の時間内
ｖｃｔＡ整判断が与えられなかった場合に前記回路に調
整手段変更制御信号を適用する。

他の特徴−より監視手段はタイミング手段よりなり、タ
イミング手段の人力は他のプロセッサーｌＪ１呼出し要
求をしたことを示す信号を受信する母線に接続され、タ
イミング手段の出力は所定の時１川内Ｋ１１ｉ整判断が
与えられなかった場合に調整手段変更信号を優先順位解
像回路に供給する。

他の特徴により各調整手段はまたプロセッサ及び調整判
断送信回路を母線に接続するインターフェースよりなる
。

他の特徴により優先順位解像回路はまた少くとも一つの
ＦＲＯＭメモリーを含む優先順位解像回路よりなり、調
整手段の優先順位を記録し監理する。

他の特徴によ）各調整手段の優先順位解像回路ｔｉｔた
固定優先順位で動作する調整手段の呼出し要求を符号化
するための固定優先符号器と、循環優先順位で動作する
調整手段の優先順位を符号化する九め０＊ｍ優先符号器
を含む優先順位解像手段よ）なり、前記循環優先符号器
は少くとも一つの固定優先符号器を含み、固定優先符号
器は呼出し要求のための円形スクランブル・ネットワー
クによって先行され中間結果にゾロセラすの数と数値＋
１を加算する加算器によって後続され、固定優先符号器
と循環優先符号器の入力は論理回路の出力に接続され、
論理回路は固定優先符号器と循環優先符号器にそれでれ
固定優先順位で動作する調整手段の要求と循環優先順位
で動作する調整手段の要求をスイッチする。

最後に＠Ｏ特徴によ）母線への呼出しを要求するプロセ
ッサの数に対応する各調整手段は標準のケースまたはＩ
ツクスに納められた基板上の集積回路の形式に構成され
る。

以下添付図面を参照しつつ本発明の詳細な説明する。

１１１図はこの発明によるシステムのブロック図であり
、システムはいくつかのプロセッサ１．２から共通資源
８への共通の通信母線ＢＵＳによる呼出し要求を調整す
ることができる。明らかにプロセッサまたはマイクロプ
ロセツサの数は図示の実施態様に制限されているが、そ
の数は大きくできることは明らかである。共通資源８は
泗えば記憶装置である。このシステムは呼出し要求の衝
突についての調整手段３．１３よシなる。これらの調整
手段はそれぞれプロセッサと母線に接続される。各調整
手段は母線呼出し要求ＤＡＢを処理するための手段４，
５よ）なる。処理手段は対応するプロセッサ並びに呼出
し１１俺先順位解儂回路６に接続され、解像回路は母線
、処理手段４．５及びプロセッサ１に接続される。以下
に更に詳細に示すように優先順位解像回路は固定優先、
循環順次優先または固定と循環順次の混合優先な樵々の
プロセッサの呼出し要求ＤＡＢＩＣ割当てることができ
る。受入れられた呼出し要求によシ調整手段３の出力に
信号ＤＢＡが現れる。呼出し要求処理手段は母線呼出し
要求回路４及び調整判断送信回路５よりなる。これらの
回路を以下に更に詳細に説明する、第１図はまた以下に
説明される監視手段７を示し、監視手段は信号ＢＮＡを
調整手段に母線を介して適用することができる。この信
号は調整手段が故障した場合に調整手段の変更を制御す
る。この信号は母線のマスターである調整手段が所定の
時間内に調整判断を与えなかった場合Ｋｌｌれる。

第２図は更に詳細にこの発明によるシステムにおける例
えばプロセッサ１と母線に接続される調整手段３の一つ
を示す。呼出し要求処理手段４゜５は母線に対するプロ
セッサによる呼出し要求のための回路４゛を含む。この
回路は対応するプロセッサ１が母線に対して呼出しをし
ようとすることを示す信号ＤＡＢを受信する。この回路
はまた調整が可能であることを示す信号ＢＡＰを受信す
る。

呼出し要求処理手段はまた対応するプロセッサの呼出し
要求ＤＡＢの調整判断を他の呼出し要求の優先順位の関
数として現す信号ＤＢＡ　（受入れられた母線要求）の
送信回路５を含む。要求回路４と判断送信回路５は母線
、プロセッサ１並びに優先順位管理回路６に接続される
。

一般的な月給において下記の信号は第１図に示される。

ＤＡＢ　　　　： 母線への呼出し要求を示す信号であって、前記局部信号
は例えば記憶装置８と通信するために母線への叶出しを
要求するプロセッサによって供給される、 ＢＡＰ　　　　： この信号は母線への呼出しの調整が可能であることを示
し、共通母線に現れすべての調整手段を知らせる。

ＤＢＡ　　　　： 受入れられた母線要求であって、この局部信号は母線へ
の呼出しの要求が考慮され受入れられたことを調整手段
に知らせる。

ＢＲＥＱ−： 処理される呼出し要求があることを示す母線上の信号。

Ｂｎｃ＊　： 母線上の変更であって、前記信号は母線上の変更の動作
中に作用したままである。

１「τ： 母線上の信号であって、調整手段の優先順位解像回路に
＋１を付加して新し−調整手段を指定する。

ＢＭＩないし８Ｍ３　： 母線の三つのラインであって、その上に信号は母線への
呼出しをするプロセッサの符号化された数を形成する。

８Ｍ４　　　　： 有効化信号であって、その論理レベル−Ｏの場合に作用
して信号ＢＭＩなｈｌ、８Ｍ３を有効とする。

ＢＡＬ　　　： 信号ＤＢＡと一定の遅延をもって母線に呼出しをするプ
ロセッサによって供給される同期化信号。

以下に更に詳細に示されるように、調整判断送信ｌ路５
並びにプロセッサ１はインターフェース９により共通母
線に接続される。

各優先順位解像回路６は以下に更に詳細に説明される図
示しない手段よりなり、この手段は母線への次の呼出し
要求に対して作用する調整手段を指定する信号ＢＭＩ　
、ＢＭ２．８Ｍ３．８Ｍ４を他の調整手段の優先順位解
像回路に適用することを可能にする。

調整判断送信回路５は以下に更に詳細に説明される手段
よプなり、その手段により共通母線のマスターとして指
定された調整手段はこの状態をとることを認識すること
ができる。この場合に判断送信回路５は！、ロセッサに
呼出し要求の受入れを示す信号ＤＢＡを供給する。第１
図においてＵＣαＵＣ１，ＵＣ２は優先願位解１１回路
６に適用されてプロセッサの数を指定するための局部信
号である。

信号ＰＯ、Ｐｉ　、Ｐ２は優先順位判断基準（固定、循
ｍｔたは混合）を定める局部信号である。信号ＢＡＬ、
ＢＡＰ及び「１１は以下に更に詳−に説明されるサービ
ス信号であり、母線受入れ要求ＤＡＢ　ｄ受入れられた
ことを示す信号ＤＢＡを調整判断送信回路５が供給した
場合にサービス信号はインターフェース９によシ母線に
送り出される。

装置は以下の方法で動作する。プロセッサ例えばｌが母
＠ｔＣ対して呼出しをしようとする場合には信号ＤＡＢ
を対応する調整手段３の母線呼出し要求回路４に加える
。母線の呼出しが可能であることを示す信号ＢＡＰによ
って委任された場合には、母線呼出し要求回路４は信号
ＤＡＢを母線に送信する。母線への信号ＤＡＢの送信は
以下の方法で行われる。能動状態にある信号ＢＲＥＱは
母線に達し、ラインＢＡ１７ないしＢＡ２４の一つは母
線への呼出しのための候補であるプロセッサの数を示す
ように位置する。

第二の実施態様において符号器及びスクランブル回路の
使用を伴う優先順位解像回路６は母線への呼出しのため
の候補であるプロセッサの数を記憶する。これらの数は
前述の方式によりラインＢＡ１７ないしＢＡ２４の一つ
に利用できる。優先順位解像回路は母線呼出し要求の制
御信号ＰＯ１ｐｉ　、Ｐ２によって定められる優先順位
判定基準（固定または循環またけ両者同時）Ｋ従って調
整する。解像回路は調整判断を現わす信号ＢＭＩ　。

ＢＭ２　．８Ｍ３並びに有効化信号ＢＭ４を母線に送信
する。これらの信号はまた他の調整手段から優先順位解
像回路によって受信される信号である。

かくしてこれらの信号は優先順位管理回路を母線上の先
行するデータ交換の終りにおける能動調整手段として指
定された場合に動作させるだけである。信号ｓｘｗｑ　
、ｓｔ江及びＢＥＣＨは優先順位解像回路のためのサー
ビス信号及び同期化信号である。

調整判断送信回路の主な作用はプロセッサが母線のマス
ターとなる予定で信号ＢＭＩ、ＢＭ２．　　　’ＢＭ３
　．８Ｍ４によって指定される将来の調整手段に対応す
る数をもつかどうかを認識することである。プロセッサ
の数が判断ＢＭＩ　、ＢＭ２　、ＢＭ３に対応する場合
には、判断送信回路は母線呼出し要求が受入れら五たこ
とを示す信号ＤＢＡを供給する。この信号は次に調整手
段と母線の閣のインターフェース９に加えられて前記呼
出しを管理する。

母線呼出し要求回路４はすべての調整手段に同時に作用
することができる。なぜならすべてのプロセッサは母線
への呼出しを要求できなければならないからである。優
先順位解像回路６は今は母線のマスターであり母線上の
次の交換（ＤｍＫ調整する調整手段に対して作用するだ
けである。最後に調整判断送信回路５は母線やマスター
になる予定である将来Ｏ調整手段に作用し、その調整手
段は母線上の交換開始の際に次の交換を制御することを
認識する。

第３図はこの発明による調整システムの監視手段）を概
略的に示す。これらの手段は優先順位解像回路６に母線
を介して接続され、調整判断が所定０時間内に与えられ
なかった場合には前記回路に調整手段３の変化を制御す
る信号Ｂ１デを加える。これらの監視手段は例えば−安
定フリップフロップによって構成されるタイミング手段
ｌＯよりなり、フリップフロップの一つのトリガ入力１
１は母線呼出し要求回路４から発する信号ＢＲ百Ｑを受
信する。フリップフロップ１０の出力はＡＮＤゲート１
２の入力に逆出力で接続され、このゲートのもう一つの
入力は母線を横切ってインターフェース９から信号ＢＡ
Ｐを受信する。この信号は異なる母線呼出し要求の間の
調整が可能であることを示す。フリップフロップｌＯに
よって固定される所定の周期の終、９に判断が与えられ
ず信号１ＲＥＱが動作のままである場合には、ゲート１
２Ｑ出力は信号ＢＮＡを供給する。この信号は異なるシ
ステム調整手段に母線を介して加えられ、新しい調整回
路の選択を成し４・・とげる。かくしてこの信号は調整
手段の優先順位解像回路に数値−１を加えて新しい調整
手段を指定することができる。

第４図は呼出し要求調整手段３の一つを更に詳細に示し
、この発明の第一実施態様では調整手段は優先順位解像
ＦＲＯＭメモリーよりなる。第３図において母線がプロ
セッサの一つ例えばプロセッサ１と図示しない資源の間
の送信を調整手段の一つを介して可能にしているのが見
られる。後者社前述の方式において呼出し要求回路４、
判断送信回路５及び優先順位解像回路６によって構成さ
れ、この発明の第一実施態様では解像回路はＰ叩Ｍ忙よ
って構成される優先順位解像回路２Ｂよ）なる。

呼出し要求回路４はタイプ７４Ｌ８１３Ｂの符号器１４
によって構成され、３ピット符号から８ピット符号への
移行を可能にする。変換出力と３人力をもつＡＮＤゲー
ト１５は母線上に調整が可能でおることを示す信号ＢＡ
Ｐと、プロセッサが母線への呼出しを要求することを示
す信号ＤＡＢと、呼出し要求が受入れられ九時Ｋｆｅけ
ゲートに供給される信号ＤＢＡを受信する。ゲート１５
の出力は一方では解読器１４の有効化人力Ｋｌｌ続され
、他方では増幅器１６０人力に接続され増幅器の出力は
信号１πＥＱを供給する。この信号は他の調整手段に対
し少くとも一つの調整手段が母線への呼出しを要求した
ことを示す。解読器１４も通信母線への呼出しを要求す
る調整手段に対応するプロセッサの数を２進形式で現す
２通信号ＵＣＱ。

ＵＣＩ　　、ＵＣ２を受信する。解読器１４の出力はそ
れぞれ伝送線ＢＡ１７ないしＢｉ１２　Ｋ増幅器１７を
介して接続され、問題の調整手段の可能な呼出し要求は
問題の調整手段の数（前記調整手段に対応するプロセッ
サの数でもある）に対応するこれらの通信線の一つによ
り母線に送信される。

満足されない母線ＤＡＢへの呼出し要求（□）がある場
合と、信号ＢＡＰによって調整が委任される場合にだけ
解読器１４は動作される。この場合に能動の調整手段は
できるだけ早く処理すべき呼出し要求があることを信号
ＢＲＥＱによって知らされる。

調整判断送信回路５は一方では数ＵＣＯ、ＵＣＩ。

ＵＣ２を対応するプロセッサから受信し他方では２通信
号’ＢＭＩ　、ＢＭ２　、ＢＭ３　、百を受信する４ピ
ット比較回路１８よりなる。信号ＢＭＩないしＢＭ３は
三つの通信線によシ母線から供給され、対応する調整手
段を介して母線への呼出しをしようとするプロセッサの
数を示す。信号ｍ＜も母線から通信線の一つによって供
給され、その論理レベルがＯＫ等しい時に作用し信号Ｂ
ＭＩないしＢＭ３を有効化することのできる有効化信号
である。判断送信論理回路５はまた変換入力つきのＡ　
Ｎ　Ｄゲート１９及びＡＮＤゲーグー０よシなる。これ
らのゲート、の出力はタイプＲ８のフリップフロップ２
１０制御人力Ｒ，８に接続される。

グー）１９０入力は一方では平衡信号ＥＧＡＬを供給す
る比較回路１８の出力に接続され、他方では通信母線に
交換がおこったことを示す信号ＢＥＣＨを供給する通信
母線から伝送！１に接続される。

比較回路１８は一方では信号ＢＭＩ　、８Ｍ２　、ＢＭ
３　　、ＢＭ４を、他方でピ前記の信号ＵＣＯ，ＵＣ１
及びＵＣ２を受信する。ＡＮＤゲート２０は信号ＢＮＡ
を通信母線から受信し、この信号は新しい調整回路を指
定することを優先順位管理回路に一１Ｋ等しい信号を加
えることによって可能にする。ＡＮＤゲート２０はまた
システムのための全体のリセット信号を構成する信号１
舎を受信する。フリップフロップ２１の出力Ｑ及びｄは
それでれＡＮＤゲート１５０入力と図示しないインター
フェース９の制御入力に接続される。これらの出力はそ
れぞれ母線呼出し要求が受入れられたことを示す信号Ｄ
　Ｂ　Ａと、ＡＮＤゲート１５を介してその要求が処理
される信号Ｍ−Ｒ′Ｔ’ｑを降下することのできる信号
ＤＢＡを供給する。判断送信回路５は選択された調整手
段に調整がおこることにより母線への呼出しをすること
ができることを知らせる。通信母線上のデータ交換の終
りにおいて、フリップフロップ２１は通信母線によって
供給される信号１資１を介してすべての呼出し要求調整
手段において０に設定される。調整がおこることによっ
て調整手段だけが通信母線上の交換のｉｂにフリツプフ
゛ロツプ２１を論理レベル１に設定した信号Ｅ　ＧＡＬ
によって認識される。フリツプフロツプ２１は信号ＤＢ
Ａをインターフェース９に供給し、それによシ後者は母
線上に交換の実施を開始することができる。

優先順位解像回路６は技術においてよく知られた並列負
荷カウンタ２２よシなシ、カウンタは次の調整手段の３
ビツトに符号化された数を示す信号ＢＭＩ　　、８Ｍ２
　、ＢＭ３を受信する。カウンタはまた制御人力におい
てリセット信号ＲＺＴを受信し、カウント入力は信号ｍ
を受信する。このカウンタはまた入力ＬＯＡＤ　Ｋｌ多
変換スイッチ２３，２４．２５及び変換出力ＡＮＤゲー
ト２６よりなる回路に接続される。この回路は前記の信
号ＢｇＣＨ及びＢＡＬを受信する。カウンタ２２の出力
は比較回路１８と同一である比較回路２９０入力に接続
される。これらの出力は新しい交換に調整するために指
定された調整手段の３ビツトに符号化された数を現す信
号ＡＲ１，ＡＲ２、ＡＲ３をこの比較回路に供給する。

この比較回路はｔ九個の三つの入力に回路が置かれるプ
ロセッサの数ＵＣＯ、ＵＣＩ　、ＵＣ２を受信する。Ｊ
［理的に次の交換に調整するために指定されるのはその
プロセッサが通信母線への呼出しをする調整手段である
。カウンタ２２は各交換の開始において指定された調整
手段の数の記憶を確実にする。後者は信号１荀１が論理
レベルＯにある時におこる。

信号ＲＺＴによる開始の際にカウンタ２２はＯＫ段設定
れる。調整手段の故障の場合に前述の監視子株は信号Ｂ
　ｒｑ　Ａを供給する。この信号は比較回路２９に入力
される信号ＡＲＩ　、ＡＲ２、ＡＲ３を変調して新しい
調整手段の指定を制御するよう和す否。比較回路はその
数ＵＣＯ、ＵＣＩ　、ＵＣ２がＡＲＩ　　、ＡＲ２、Ａ
Ｒ３によって符号化され友数に等しい調整手段だけを動
作させる。優先順位解像回路はまたタイプＲ８７リツプ
フロツプ５０よυなり、フリップフロップの制御人力Ｒ
及びＳはそれでれＡＮＤゲート５１及び５２の出力に接
続される。グー）５１はその入力にそれぞれ前述の信号
ｍ及び信鄭を受信する。ゲート５２は通信母線への呼出
し要求があることを斥す１代及び比較回路２９の出力信
号ＥＧＡＬを受信する。このフリツプフロツプは通信母
線への呼出しを要求したプロセッサの数を前述の方式に
おいて示す信号ＢＡ１７な込しＢｉ１２をその人力に受
信するロッキング・フリップフロップ装置２７を制御す
るために使用される。フリップ７０ツ！２５によってそ
こに供給される信号ＢＲｒＱが論理レベルＩＫある場合
には、フリップフロラ１ゾ２７は影響されなり０ロツキ
ング・フリップフロップ２７は７リツゾ７０ツゾ５ｏの
出方ＱＫよって供給される信号ＢＲＦｉＱの下降前端に
要求ＢＡＩ７ないしＢｉ１２を記憶する。フリップフロ
ップ５ｏが信号量の下降前端において動作される場合に
は、ロッキング・フリップ７０ツブ２７＃ｉその人力に
受信される信号に対して再び影響されないようになる。

最後に優先順位管理回路はｔ九優先願位解像手段２８よ
りなり、この発明によるシステムの菖一実施態様では解
曹手段はプロセッサの優先順位が符号化されるＦＲＯＭ
メモリーに上って構成される。このメモリーは入力に達
する要求の関数である優先順位判断を出力に供給する。

甥倫手段２８・７１Ｊ　ツｆ　７０ツゾ２７から受信す
る。この優先順位管理手段は通信母線への呼出しをする
ことのできる調整手段の符号化された数を示すことを可
能にする信号ＢＭＩ　　、ＢＭ２．８Ｍ３　、ＢＭ４を
、出力に供給する。

第５図はこの発明によるシステムに伴う主な信号のクロ
ノグラムである。通信母線呼出し要求の調整の間にプロ
セッサと数ｎの調整手段からくる種々の信号とその相互
接続を見ることができる。

また先行する交換はプロセッサｍによって行われ友こと
が仮定され、このことは詳述される呼出し要求に調整す
るのは調整手段ｍであることを示す。

クロノグラムにおいて調整手段ｎにプロセッサによって
行われる通信母線呼出し要求は信号ＤＡＢによって現さ
れる。信号ＢＡＰ　（調整可能）の論理レベル１への通
路は−オでは信号ＢＲＥＱを能動状態にし、他方では数
ｎＫ対・応する通信線ＢＡ１７ないしＢｉ１２の一つの
動作にいたる。これ・らのすべての動作は調整手段ｎの
呼出し要求回路によって行われる。

調整手段ｍの優先順位解像回路において信号ΔＲ１、Ａ
Ｒ２、ＡＲ３とＵＣＯ、ＵＣ’ｌ　、　ＵＣ２の間に対
等性（ｉ号ＥＧＡＬ　）があり、これらの信号は数値ｍ
に対応する３ビツトの２ワーＰを現す。信号ＥＧＡＬは
第４図における比較回路シ９の出力に得られ、この信号
がＩＫ等しいときは信号「旧Ｑの下降前端はゲート５２
を通りフリップフロップ５０の出力向を介して信号ＢＡ
１７ないしＢｉ１２のロッキングを成しとげる。これら
の後者の信号はロッキング・フリップ７０ツゾ２７０入
力に達する。そのとき優先順位解像回路２８は信号ＢＭ
Ｉ　、ＢＭ２．８Ｍ３によって現される判断を与え、前
記判断は信号量によって有効化される。他に通信母線へ
の呼出し要求がなければ、この判断は通信母線への呼出
しを要求する調整手段の数ｎに等しい。

そのとき調整手段ｎの調整判断送信回路はそれ自体をそ
のようｉｃｇ織し、信号ＤＢＡをプロセッサにインター
フェース９を横切って供給する（菖２図）。この信号Ｄ
ＢＡは信号ＢＡＰを不動作状態（論理レベルＯ）にし、
調整手段Ωへの時間ベース（Ｑｌ　　、　Ｑ２　、　Ｑ
３　、　Ｑ４　）の開始を制御する。表示を容易にする
ためこの時間ベースは図面には示さない。すべての信号
を調整手段から較正することができ、特に信号ＢＥＣＨ
，ＢＡ１７な込しＢｉ１２及び「１を較正することがで
きる。

時間ベースによって生じたこれらの信号ＢＥＣＨ及び厄
１はフリツノフロラ！５０の信号Ｑを論理レベル１　（
１７ソキング・フリップフロップ２７の透過状態）にリ
セットするためと、負、ｅルスＬ心面（ゲート２６、第
４図）を生じてカウンタ２２に将来の調整手段ｎの数値
によって負荷するために使用される。

第６図はこの発明によるシステムの第二実施態様におけ
る優先順位解像手段２８（第４図、）の詳細口である。

第一実施態様のＦＲＯＭメモリーはこの場合にはタイプ
゛Ｌ８１４８の固定優先符号器３０よりなる優先順位解
像手段によって置き換えられる。この管理手段はまたも
う一つの固定優先符号器３２によって構成される循環優
先符号器より彦）、呼出し信号ＲＯＴＯないしＲＯＴ７
０円形スクランブル・ネットワーク３３によって先行さ
れ、数値ＵＣＯ、ＵＣＩ　、ＵＣ２、＋１を中間結果に
加える加算器３４によって後続される。管理手段はまた
スイッチング論理回路３７を制御するスイッチング制御
論理回路３６よシなる。スイッチング回路３７はＯＲゲ
ート５５よシなり、ＯＲダートは第一人力にそれぞれロ
ッキング・フリップフロップ２７から信号面、・・・Ｌ
ｌを受信する。制御回路３６によって供給されるスイッ
チング制御信号ＭＳＫＯ、・・・ＭＳＫ７はそれぞれ。

Ｒゲート５５の第二人力に変換スイッチ５６を介して加
えられ、前記信号について以下ＫＷに詳細に説明する。

スイッチング回路３７はまたＯＲゲート５７よ〕な〕、
ＯＲダートは人力にそれぞれ信号ＬＯ、Ｌｌ　、−−−
Ｌ７及ｑＭ８Ｋｏ　、Ｍ８に１’。

・・・Ｍ８に７　を受信する。哀イツチング論理回路３
７の出力は符号器３ｏ、円形スクランブル・ネットワー
ク３３０入力と、変換出方をもつＡＮＤ入力１１ｃｌｌ
！続される。ゲート３９の出力ｕ３状態ゲ−）３１０制
御入方に接続され、ゲート４１の出力は３状態ゲ一ト３
５０制御人カに接続される。

ゲート３８及び４ｏの出力はそれぞれＯＲゲート４２の
入力に接続され、ゲート４２の変換出力は３状態ゲート
３５の入力に接続される１、ＡＮＤゲート４１０入力の
一つは信号互なフリップフロップ５０から受信する（第
４・図）。この信号は遅延線４３を介してＡＮＤゲート
４１の入力に加えられる。

３状態ゲート３１及び３５はタイプ７４Ｌ８１２５であ
る。これらのゲートにょシグート入力に受信されそれぞ
れ固定優先符号器３ｏと循環優先符号器３３．３２．３
４の一部を形成する加算器３４からくる信号の多重化を
実施することができる。グー）３８，３９．４１と変換
スイッチ６゜１１１： によって構成される回路は実際上固定優先順位と循環優
先順位の多重制御回路である。なぜならゲート３９と４
１はなお反対の制御信号を供給するからである。

スイッチング論理回路３７０入力に加えられる入力信号
口、　Ｌｌ　、　−−−Ｌｌはロッキング・フリップフ
ロップ２７の出力からくる。管理人力は以下に示す方式
にお−て母線への呼出しをするための調整手段の数を指
定する信号ＢＭＩ　、ＢＭ２　。

ＢＭ３　を供給する。この監理手段はまた調整を有効化
できる信号前を供給する。この発明によるシステムは固
定優先と循環優先を同時に監理することを可能にし、信
号ＰＯ、ＰＩ　、　Ｐ２はこれらの優先順位をプログラ
ムすることのできる信号である。２連符号化形弐におい
て信号ＰＯ、Ｐｌ。

Ｐ２は固定優先順位で処理しようとする調整手段の数ｎ
を現す。固定優先順位で作用する調整手段は数０．１．
・・・、Ｎ−１をもち、循環優先順位調整手段は数Ｎ、
Ｎ＋１．・・・、７をもつものと仮定する（通信母線に
例えば８調整手段がある場合）。

例示方式におちて固定優先順位調整手段は循環優先順位
調整手段よプも高い優先順位をもつものと仮定する。

信号ＭＳＫＩ　　、ＭＳＫＩ　　、・・・ＭＳＫ７によ
って現されるスイッチング制御は信号ＰＯ、Ｐｉ　　。

Ｐ２から得られ、これによシ楢号ＬＯ，Ｌｌ、°−・・
口を固定優先符号器または循環優先符号器に数値ＭＳＫ
ＯないしＭＳＫ７の関数としてスイッチすることができ
る。スイッチング制御信号Ｍ　ＳＫＯないしＭＳＫ７は
以下の方法で作用する。ＰＯ。

ＰＩ　　、　Ｐ：２が符号化されて数値Ｎを現し、調整
手段０．１・・・Ｎ−１を固定優先順位で処理し調整手
段Ｎ、Ｎ＋１．・・・、７を循環優先順位で処理しよう
とする場合には、信号ＭＳＫＯ１Ｍ５Ｋ１・・・ＭＳＫ
（Ｎ−１）はＬＯ、Ｌｌ　、・・・量叩の固定優先符号
器３０におけ今伝送（信号汀罰。

Ｆｌ、Ｘｌ、、、・・・Ｆｚ、ｘ（Ｎ−ｔ））を確実に
する。

更にこれらの信号は信号ＲＯＴＯ、ＲＯＴＩ、・・・Ｒ
ＯＴ（Ｎ−１）を不動作状態にし、このことは循環優先
符号器によって考慮する必要はない。同様ｊｃＭｓＫＮ
、　　・・・ＭＳＫ７は固定優先符号器にお・・・訂を
循環優先符号器に送信して信号側萱玉ないしＲＯＴ７に
導く。

固定優先符号器の可能な動作はゲート３８によって検出
され、ゲート３５を第三状態に設定することにより循環
優先符号器の結果を抑止する。固定優先符号器が不動作
の場合にはゲート３８はゲート３１を第三状態に設定し
、ゲート４１によシ循環優先符吟器に判断を与えること
を委任する。

表ぜなら正常動作の場合には二つの符号器のうち少くと
も一つは動作するからである。内符号器が不動作であれ
ば、循環優先符号器は信号面Ｕを論理レベル１＆′ｃ供
給する。この場合は例えば不必要な信号または逃げから
おこる。母線への呼出し要求が行われるが、ロッキング
・フリップフロップに作用する信号はない。

符号器３０．３２を動作状Ｎｆｌｃするフリップフロッ
プ２４の出力信号に時間遅れが導入され、二：　　・ つの３状態グー）３１．３５の一つが開く前に安定状態
を供給することに注目すべきである。

スイッチング論理回路３７は論理レベルが０に等しい場
合に作用する信号口ないし口を受信する。前記の説明に
基づいて信号ＭＳＫＯ’＆いしＭ、８に７はｎ＝ｏない
し７に対して下記の論理演算を行うマスクを定める。

ＲＯＴｎ＝ＭＳＫｎ＋Ｌｎ ＦＩＸｎ＝ＭＳＫｎ＋Ｌｎ 信号ＲＯＴ＋１ないしＲＯＴ７及びＦＩＸＯ＆いしＦＩ
Ｘ７はそれぞれ固定及び循環の優先符号器３０．３２に
加えらレル。

′スイッチング制御論理回路３６によって供給される信
号Ｍ８ＫＯないしＭ８に７は下記の方程式％式％ ） これらの方程式において、ＰＯｔｉ符号の最小有効数字
である。

例えば三つの固定優先順位調整手段を取ろうとする場合
には次の式になる。

Ｐ２・Ｐｌ・ＰＯ＝０１１ これより次のように推論される。

ＭＳＫ７・・・ＭＳＫＯ＝０００００１１１循環優先符
号器は下記の原理に従って動作する。

活動中の符号器がＵＣＯ、ＵＣｌ　　、ＵＣ２Ｋよって
符号化された調整手段３の符号器であれば、最高循環優
先順位は調整手段４に割当てられ母線への可能な呼出し
要求はスクランブル・ネットワーク３３により最高優先
順位をもつ固定符号器３２に供給される。他の呼出し要
求のスクランブルは円形順列によって推論される。調整
手段４が母線への呼出しを要求すれば、固定優先符号器
の出力は数７（最高優先要求）をもつ。符号器３２が活
動信号をゼロ論理レベルに供給するとき最高優先順位７
に対応する出力はＯＫなる。３４によって実現されるこ
の結果すなわち調整手段３の数と＋１の加算は数４を与
え、従って将来の母線マスク−として調整手段４を指定
する。

第７図は循環優先符号器のスクランブル・ネットワーク
３３の詳細を示す。以下に述べるようにこの符号器は円
形スクランブル・ネットワーク３３によって先行される
固定優先符号器３２によって構成され、調整手段ＵＣＯ
、Ｕ、ＣＩ　、ＵＣ２の１単位だけ増加した数を中間結
果にカロえる加算器３４を備える。円形スクランブル・
ネットワークはタイプＬ８１３８の解読器よりなり、３
人力と８出力を備える。この解読器はスターランプル・
ネットワーク４６の項Ｇ、［、・・・１の一つを選択す
ることができる。そのとき他のすべての項は不動作であ
りそれによって制御される３状態ゲート５９は第三状態
にある。これらのゲートは固定優先符号器３２の入力０
，１．２，３　、・・・７に作用しない。従って符号器
３２の各入力に対して動作される３状態ゲートはただ一
つである。そのときスクランブル・ネットワークは固定
優先符号器３２の最高優先順位レベルについて（レベル
７）、ＵＣｏ　、ＵＣＩ　、ＵＣ２、＋１に対応する数
Ｎをもつプロセッサの要求ＲＯＴＮを数ＵＣ’０　、　
ＵＣＩ。

ＵＣ２の項によって動作される３状態ゲートによって送
り出す。

前述の調整システムにより８調整手段まで相互接続可能
な母線への呼出しの衝突について鋺整が可能になる。母
線はプロセッサま次はマイクロプロセッサに依存せず、
多重化してもしなくてもより０実施される調整は非集中
化され並列で非同期であり、１００ナノセコンドに近す
時間で行われる。調整手段はこの発明の第二実施態様の
ために単一のケース内に一体化される。なぜならすべて
の回路が標準的であるためである。この発明の第・一実
施態様の場合には（ＦＲＯＭによる優先順位の符号化）
、一体化は可能であるがこ、れは標準の数のビンをもた
ない場合である。なぜならζこではＦＲＯＭのプログラ
ミングは補助的ピンを必要とするからである。

前述のシステムにおいて、使用された手段は発明の範囲
なζえることなしに等価的な手段によって置き換えられ
ることは明らかである。

第１図はこの発明による調整手段を使用したマルチプロ
セッサ・システムのブロック図、１１１２図はこの発明
によるシステムにおけるプロセッサの一つに接続される
調整手段のブロック図、ｇ３図はこの発明によるシステ
ムの監視手段の図、 第４図はこの発明によるシステムの調整手段であって第
一実施態様により優先順位を管理するためＫ　ＦＲＯＭ
メ♀リーが使用されるものの詳細図、第５図はこの発明
によるシステムに伴う主信号のクロノグラム、 第６図はこの発明によるシステムの第二実施態様におい
て固定優先、循環優先またはこれらの二つの優先方式の
組合せに基づいて母線への呼出しを要求するプロセッサ
の数を管理し符号化することを可能和する優先順位解像
回路の図、１ 第７図は第６図の回路に含まれ循環優先符号器の構成に
使用される円形スクランブル・ネットワークの詳細図で
ある。

（図中符号） １・・・プロセッサ、３・・・調整手段、４・・・要求
（ロ）路、５・・・調整判断送信回路、６・・・優先順
位解像回路、８・・・共通資源、９・・・インターフェ
ース、ＢＯ２・・・共通母線。

−３２（

Claims (1)

1. 【特許請求の範囲】 １）共通母線による共通資源を備え、各プロセツｔＫ軸
   し呼出し要求の衝突のための調整手段よりなり、前記調
   整手段は母線及びプロセッサに接続され呼出し要求を処
   理するための手段と、母線、呼出し要求処理手段及びプ
   ロセッサＫＩＩ続された呼出し優先順位の念めの解ｉ１
   １回路よ如＆り、前記匍像回路は固定優先順位、循環優
   先順位または固定と循環の混合優先順位を呼出し要求に
   割当てることができることを特徴とするいくつかのプロ
   セッサへの呼出し要求の九めの調整システム。 ２）呼出し要求を処理するための手段は問題の調整手段
   への対応するゾロセッｔＯ呼出し要求を示す信号及び他
   のゾロセラ？が呼出し要求をしたかどうかを示す信号を
   受信する母線呼出し要求回路と、対応するプロセッサの
   呼出し要求調整判断を他の呼出し要求の優先順位Ｏ関数
   として現す信号を送信するための回路よりなり、前記要
   求回路及び判断送信回路は母線、プロセッサ及び優先順
   位解像回路に接続されていることを特徴とする特許請求
   の範囲第１項に記載の調整システム。 ３）優先順位解像回路は母線への次の呼出し要求のため
   に動作する調整手段を指定する信号を他の調整手段の優
   先順位解像回路に加えるための手段よりなることを特徴
   とする特許請求の範囲第２項に記載のｔｌｉ！システム
   。 ４）調整判断送信回路は母線のマスターとして指定され
   た調整手段が呼出し要求信号を供給するプロセッサに対
   応するかどうかを認識しこの要求の受入れを示す信号を
   前記プロセッサに供給するための手段よりなることを特
   徴とする特許請求の範囲！Ｉ３項に記載の調整システム
   。 ５）調整システムはまた優先順位解像回路に母線によう
   接続され所定の時間内に調整判断が与えられカかった場
   合には調整手段変更制御信号を前記回路に加えるための
   監視手段よりなることを特徴とする特許請求の範囲第４
   項に記載の調整システム。 ６）監視手段はその入力が母＠に接続され他のプロセッ
   サが呼出し要求をしたことを示す信号を受信するタイミ
   ング手段よりｌ、前記タイきング手段の出力は所定の時
   間内に調整判断が与えられなかつ九場合には調整手段変
   更信号を優先順位解像ＩＩｌに供給することを特徴とす
   る特許請求の範［１！１４項に記載の調整システム。 ７）各調整手段はま九プロセッサ及び調整判断送信回路
   を母線に接続するインターフェースよシなることを特徴
   とする特許請求の範りｌ菖１項に記載の調整システム。 ８）優先順位解像回路はまた調整手段の優先順位を記録
   し管理するための少くとも一つのＦＲＯＭメモリーを含
   む優先順位解像手段よ〉なることを特徴とする特許請求
   の範囲菖４項に記載の調整システム。 ９）各調整手段の優先順位解像回路紘また一定優先願位
   で動作する調整手段の呼出し要求を符号化する丸めｏｌ
   ｌＩ定優先符号器及び循濃優先馴位で動作する調整手段
   の優先順位を符号化するための循環優先符号器を含む優
   先順位判断基準よりなり、前記循環優先符号器は呼出し
   要求のための円形スクランブル・ネットワークによって
   先行されプロセッサの数及び数値＋１を中間結果に加え
   る加算器によって後続される少くとも・一つの固定優先
   符号器を含み、固定優先符号器及び循環優先符号器の入
   力は論理回路の出力に接続され、論理回路はそれぞれ固
   定優先と循環優先の符号器、固定優先で動作する調整手
   段の要求及び循環優先で動作する調整手段の要求にスイ
   ッチすることを特徴とする特許請求の範囲第４項に記載
   の調整システム。 １０）母線への呼出しを要求するプロセッサの数に対応
   する各調整手段は標準のケースまたはゼツクスに納めら
   れた基板上の集積回路の形式に構成されることを特徴と
   する特許請求の範囲第９項に記載の調整システム。速