ES2602287T3 - Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia - Google Patents

Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia Download PDF

Info

Publication number
ES2602287T3
ES2602287T3 ES14703947.3T ES14703947T ES2602287T3 ES 2602287 T3 ES2602287 T3 ES 2602287T3 ES 14703947 T ES14703947 T ES 14703947T ES 2602287 T3 ES2602287 T3 ES 2602287T3
Authority
ES
Spain
Prior art keywords
memory devices
volatile memory
state
current
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14703947.3T
Other languages
English (en)
Inventor
Hee Jun Park
Richard Gerard Hofmann
Yong Ju Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Application granted granted Critical
Publication of ES2602287T3 publication Critical patent/ES2602287T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Dram (AREA)

Abstract

Un procedimiento para realizar la gestión de memoria dinámica, que comprende: obtener (402, 604, 804) un consumo de corriente/potencia en el estado de baja potencia para cada dispositivo de memoria volátil en una pluralidad de dispositivos de memoria volátil; copiar (406, 608, 810) los datos desde un primer conjunto de dispositivos de memoria volátil a un segundo conjunto de dispositivos de memoria volátil, donde el segundo conjunto de dispositivos de memoria volátil tiene un consumo más bajo de corriente/potencia del estado de baja potencia que el primer conjunto de dispositivos de memoria volátil; y colocar (408, 610, 812) el primer conjunto de dispositivos de memoria volátil en un estado apagado para reducir el consumo de energía.

Description

5
10
15
20
25
30
35
40
45
50
55
60
65
DESCRIPCION
Gestion de memoria dinamica mejorada con minimizacion inteligente del consumo de corriente/potencia
ANTECEDENTES
Campo
La presente descripcion se refiere a la reduccion o minimizacion del consumo de corriente/potencia en dispositivos de memoria en los que se implementa la gestion de memoria dinamica (DMM).
Antecedentes
La figura 1 ilustra variaciones del consumo de corriente/potencia del estado de baja potencia entre dispositivos de memoria, asf como los bancos en los mismos. En un ejemplo, una pluralidad de dispositivos de memoria volatil 102, 104 y 106, como lo son los dispositivos de memoria de acceso aleatorio (RAM) (por ejemplo, partes de RAM), puede incluirse como parte de un circuito o dispositivo electronico mayor. Cada dispositivo de memoria volatil 104 puede estar dispuesto como una pluralidad de bancos de memoria 108, 110 y 112, por ejemplo, dentro de una sola matriz de silicio. Debido a la naturaleza del proceso de fabricacion de silicio, puede haber variaciones de potencia de parte a parte (por ejemplo, variaciones de potencia de dispositivo a dispositivo) y variaciones de potencia de banco a banco dentro de cada dispositivo de memoria. Es decir, cada dispositivo de memoria volatil puede exhibir un consumo diferente de estado de baja potencia (por ejemplo, corriente de fuga, consumo de potencia dinamica, etc.), mientras que cada banco de memoria tambien puede exhibir un consumo diferente del estado de baja potencia.
Algunos sistemas de procesamiento buscan implementar la gestion o conservacion de energfa que puede implicar la reduccion de consumo de energfa de algunos dispositivos de memoria cuando estan inactivos. La gestion de memoria dinamica (DMM) es uno de tales sistemas.
La figura 2 ilustra un esquema tradicional de gestion de memoria dinamica (DMM). Aquf, un circuito de procesamiento 202 puede estar acoplado a una pluralidad de dispositivos de memoria volatil 204, 206, 208, 210 (por ejemplo, RAM x 32), en canales duales Ch0 y Ch1 (por ejemplo, canal 0 y canal 1). Durante los perfodos de inactividad prolongada (por ejemplo, durante la noche, en bolsas, etc.) la memoria volatil disponible se reduce de forma dinamica (por ejemplo, se apaga). Las paginas de memoria en los dispositivos superiores de memoria volatil 204 y 208 se vacfan, si es posible, o emigran de otra manera a los dispositivos inferiores de memoria volatil 206 y 210. Aquf, se puede percibir que al entrar en la modalidad de DMM, los datos migran desde una primera pluralidad de dispositivos de memoria volatiles 204 y 208 en el selector de chip 1 (cs1) a una segunda pluralidad de dispositivos de memoria volatil 206 y 210 en el selector de chip 0 (cs0). Una vez que no hay paginas activas de memoria (por ejemplo, bloque o segmento de memoria) en los dispositivos de memoria controlados por el selector de chip cs1 (es decir, dispositivos superiores de memoria volatil 204 y 208), los dispositivos de memoria 204 y 208 acoplados al selector de chip cs1 realizan la transicion a un estado de desactivacion de energfa profunda, para ahorrar energfa. Sin embargo, este enfoque no tiene en cuenta la eficacia (por ejemplo, la corriente del estado de baja potencia) de los dispositivos de memoria 204 y 208 desactivados y / o los dispositivos de memoria 206 y 210 que se mantienen activos.
En consecuencia, se necesita un procedimiento mas eficaz de administracion de energfa para dispositivos de memoria volatil, para mejorar aun mas el enfoque tradicional de gestion de memoria dinamica.
Se reclama atencion al documento US 2011/252180 A1, que describe sistemas, procedimientos y dispositivos para la correlacion y la re-correlacion dinamicas de memoria cuando una parte de la memoria se activa o desactiva. De acuerdo a un aspecto, un dispositivo electronico puede incluir varios bancos de memoria, uno o mas procesadores y un controlador de memoria. Los bancos de memoria pueden almacenar datos en ubicaciones de memoria de hardware y pueden desactivarse de forma independiente. Los procesadores pueden solicitar los datos utilizando direcciones de memoria ffsica, y el controlador de memoria puede traducir las direcciones ffsicas a ubicaciones de memoria de hardware. El controlador de memoria puede utilizar una primera funcion de correlacion de memoria cuando un primer numero de bancos de memoria esta activo y una segunda funcion de correlacion de memoria cuando un segundo numero esta activo. Cuando uno de los bancos de memoria ha de ser desactivado, el controlador de memoria puede copiar datos desde solamente el banco de memoria que va a ser desactivado al resto activo de los bancos de memoria.
RESUMEN
De acuerdo a la presente invencion, se proporcionan un procedimiento y un dispositivo electronico, como se enuncian, respectivamente, en las reivindicaciones independientes. Realizaciones preferentes de la invencion se describen en las reivindicaciones dependientes.
Un dispositivo electronico, que comprende: una pluralidad de dispositivos de memoria volatil y un circuito de
5
10
15
20
25
30
35
40
45
50
55
60
65
procesamiento. El circuito de procesamiento puede estar configurado para llevar a cabo la gestion de memoria dinamica. Se obtiene un consumo de corriente/potencia del estado de baja potencia, calculado o estimado para cada dispositivo de memoria volatil en la pluralidad de dispositivos de memoria volatil. En un ejemplo, un dispositivo de gestion de energfa acoplado al circuito de procesamiento puede configurarse para determinar el consumo de corriente/potencia del estado de baja potencia para cada uno entre la pluralidad de dispositivos de memoria volatil. Los datos pueden entonces copiarse o transferirse desde un primer conjunto de dispositivos de memoria volatil a un segundo conjunto de dispositivos de memoria volatil, donde el segundo conjunto de dispositivos de memoria volatil tiene un menor consumo de corriente/potencia del estado de baja potencia que el primer conjunto de dispositivos de memoria volatil. El primer conjunto de dispositivos de memoria volatil se puede colocar entonces en un estado apagado para reducir el consumo de energfa.
De manera similar, el segundo conjunto de dispositivos de memoria volatil puede ser colocado en un estado de conservacion de energfa para reducir el consumo de energfa.
Un dispositivo de almacenamiento no volatil tambien puede estar acoplado al circuito de procesamiento, donde el dispositivo de almacenamiento no volatil almacena el consumo de corriente/potencia en el estado de baja potencia para cada uno entre la pluralidad de dispositivos de memoria volatil.
El estado de baja potencia puede mantener los datos en el segundo conjunto de dispositivos de memoria volatil, mientras que el estado apagado hace que los datos en el primer conjunto de dispositivos de memoria volatil se pierdan. El estado de conservacion de energfa puede mantener los datos en el segundo conjunto de dispositivos de memoria volatil, mientras que el estado apagado hace que los datos en el primer conjunto de dispositivos de memoria volatil se pierdan.
En un ejemplo, el estado de baja potencia puede ser el estado de conservacion de energfa. El consumo de potencia/corriente del estado de baja potencia puede incluir el consumo de potencia/corriente de fuga y el consumo de potencia dinamica.
En un ejemplo, el circuito de tratamiento puede estar configurado para determinar cuando conmutar el primer conjunto de dispositivos de memoria volatil al estado apagado despues de un perfodo de inactividad.
La pluralidad de dispositivos de memoria volatil puede disponerse en uno o mas canales, y el primer conjunto y el segundo conjunto de dispositivos de memoria volatil se determinan en funcion de cada canal. Los datos pueden ser copiados entre los dispositivos de memoria en el mismo canal.
En un ejemplo, el consumo de corriente/potencia del estado de baja potencia, para cada uno entre la pluralidad de dispositivos de memoria volatil, se determina durante una etapa de fabricacion o durante una fase de inicializacion.
En algunas implementaciones, el circuito de procesamiento puede estar configurado ademas para: (a) compensar las variaciones de temperatura entre los dispositivos de memoria; y/o (b) normalizar el consumo de corriente/potencia del estado de baja potencia para cada uno entre la pluralidad de dispositivos de memoria volatil en base a sus temperaturas correspondientes.
Segun otro aspecto, el circuito de procesamiento puede estar configurado ademas para realizar la gestion de memoria dinamica mediante: (a) la obtencion de un consumo de corriente/potencia del estado de baja potencia para cada banco de memoria dentro de cada uno de los dispositivos de memoria volatil entre la pluralidad de dispositivos de memoria volatil; (b) la copia de datos desde un primer conjunto de bancos de memoria a un segundo conjunto de bancos de memoria dentro del mismo dispositivo de memoria en el segundo conjunto de dispositivos de memoria, en donde el segundo conjunto de bancos de memoria tiene un menor consumo de corriente/potencia del estado de baja potencia que el primer conjunto de bancos de memoria; y/o (c) la colocacion del primer conjunto de bancos de memoria en un estado apagado.
De manera similar, se proporciona un procedimiento para realizar la gestion de memoria dinamica. Se obtiene un consumo de corriente/potencia del estado de baja potencia para cada dispositivo de memoria volatil en una pluralidad de dispositivos de memoria volatil. A continuacion, los datos se copian desde un primer conjunto de dispositivos de memoria volatil a un segundo conjunto de dispositivos de memoria volatil, donde el segundo conjunto de dispositivos de memoria volatil tiene un menor consumo de corriente/potencia del estado de baja potencia que el primer conjunto de dispositivos de memoria volatil. Se puede tomar una determinacion en cuanto a cuando conmutar el primer conjunto de dispositivos de memoria volatil al estado apagado despues de un perfodo de inactividad. El primer conjunto de dispositivos de memoria volatil se puede colocar entonces en un estado apagado para reducir el consumo de energfa.
El segundo conjunto de dispositivos de memoria volatil puede ser colocado en un estado de conservacion de energfa para reducir el consumo de energfa.
De acuerdo a un aspecto, un consumo de corriente/potencia del estado de baja potencia se puede obtener para
5
10
15
20
25
30
35
40
45
50
55
60
65
cada banco de memoria dentro de cada uno entre la pluralidad de dispositivos de memoria volatil. Los datos se copian a continuacion desde un primer conjunto de bancos de memoria a un segundo conjunto de bancos de memoria dentro del mismo dispositivo de memoria en el segundo conjunto de dispositivos de memoria, donde el segundo conjunto de bancos de memoria tiene un menor consumo de corriente/potencia del estado de baja potencia que el primer conjunto de bancos de memoria. El primer conjunto de bancos de memoria se puede colocar entonces en un estado apagado.
BREVE DESCRIPCION DE LOS DIBUJOS
Varias caracterfsticas, la naturaleza y las ventajas pueden resultar evidentes a partir de la descripcion detallada expuesta a continuacion cuando se considera junto con los dibujos, en los que los mismos caracteres de referencia identifican de manera correspondiente en toda su extension.
La figura 1 ilustra variaciones de consumo de corriente/potencia del estado de baja potencia entre dispositivos de memoria, asf como los bancos en los mismos.
La figura 2 ilustra un esquema tradicional de gestion de memoria dinamica (DMM).
La figura 3 ilustra una primera tecnica de gestion de memoria dinamica mejorada, en la que el consumo general de corriente/potencia del estado de baja potencia de cada dispositivo de memoria se considera en la determinacion de que dispositivo(s) de memoria sera(n) apagado(s) y que dispositivos de memoria pueden ser colocados en un estado de conservacion de energfa (por ejemplo, estado de actualizacion automatica).
La figura 4 ilustra un procedimiento implementado por un circuito de procesamiento para llevar a cabo la gestion de memoria dinamica (DMM) mediante la seleccion de dispositivos de memoria volatil con el mas bajo consumo de corriente/potencia en el estado de baja potencia, entre dispositivos de memoria volatil, con el mas alto consumo de corriente/potencia en el estado de baja potencia.
La figura 5 ilustra una segunda tecnica de gestion de memoria dinamica mejorada en la que el consumo de corriente/potencia del estado de baja potencia de cada banco de un dispositivo de memoria se considera en la determinacion de que banco(s) de memoria sera(n) apagado(s) y que bancos de memoria pueden ser colocados en un estado de conservacion de energfa (por ejemplo, estado de actualizacion automatica).
La figura 6 ilustra un procedimiento implementado por un circuito de procesamiento para llevar a cabo la gestion de memoria dinamica (DMM) mediante la seleccion de bancos de memoria con el consumo mas bajo de corriente/potencia en el estado de baja potencia.
La figura 7 ilustra que la distribucion de calor puede considerarse en la calibracion del consumo de corriente/potencia en el estado de baja potencia para dispositivos y/o bancos de memoria.
La figura 8 ilustra un ejemplo de como se puede determinar el consumo de energfa/potencia en el estado de baja potencia para cada dispositivo de memoria y/o banco de memoria dentro de cada dispositivo de memoria.
La figura 9 ilustra un ejemplo de como se puede determinar el consumo de energfa/potencia del estado de baja potencia para cada dispositivo de memoria y/o banco de memoria dentro de cada dispositivo de memoria.
DESCRIPCION DETALLADA
En la siguiente descripcion, se dan detalles especfficos para proporcionar una comprension exhaustiva de los diferentes aspectos de la divulgacion. Sin embargo, un experto en la tecnica entendera que pueden llevarse a la practica los aspectos sin estos detalles especfficos. Por ejemplo, pueden mostrarse circuitos en diagramas de bloques para evitar oscurecer los aspectos con detalles innecesarios. En otros casos, pueden no mostrarse en detalle circuitos, estructuras y tecnicas bien conocidos para no oscurecer los aspectos de la divulgacion.
PANORAMA GENERAL
Se proporciona una primera tecnica de gestion de memoria dinamica mejorada en la que se anade un mecanismo para la gestion de memoria dinamica, para determinar y utilizar dispositivos de memoria volatiles con el menor consumo de corriente/potencia del estado de baja potencia (por ejemplo, el consumo de corriente/potencia de fuga y/o el consumo dinamico) en cada sistema durante un estado de conservacion de energfa. Antes de entrar al estado de conservacion de energfa, pueden determinarse las caracterfsticas de fugas de corriente, o de potencia, y/o las caracterfsticas de consumo de energfa dinamico de los dispositivos de memoria en un sistema. Entonces, al tomar la decision de entrar al estado de conservacion de energfa, los datos se migran desde dispositivos de memoria con mayor consumo de corriente/potencia (por ejemplo, en un canal en particular) a dispositivos de memoria con un consumo de corriente/potencia inferior.
5
10
15
20
25
30
35
40
45
50
55
60
65
Tambien se proporciona una segunda tecnica de gestion de memoria dinamica mejorada, en la que los bancos de memoria de menor consumo de corriente/potencia (dentro de los dispositivos activos de memoria volatil) se seleccionan para su uso durante la gestion de memoria dinamica. Antes de entrar al estado de conservacion de energfa, pueden determinarse las caracterfsticas de consumo de corriente/potencia de cada banco en algunos de, o todos, los dispositivos de memoria en un sistema. Entonces, al tomar la decision de entrar al estado de conservacion de energfa, uno o mas dispositivos de memoria se seleccionan para mantenerse activos. Dentro de cada uno de los uno o mas dispositivos de memoria seleccionados, se migran los datos desde uno o mas bancos con mayor consumo de corriente/potencia (por ejemplo, en un canal particular) a uno o mas bancos con un consumo de corriente/potencia inferior.
Primera tecnica ejemplar de gestion de memoria dinamica mejorada, basada en el consumo de corriente/potencia de un dispositivo de memoria
La figura 3 ilustra una primera tecnica de gestion de memoria dinamica mejorada en la que el consumo general de corriente/potencia del estado de baja potencia de cada dispositivo de memoria se considera en la determinacion de que dispositivo(s) de memoria sera(n) apagado(s) y que dispositivos de memoria pueden ser colocados en un estado de conservacion de energfa (por ejemplo, estado de actualizacion automatica). Observese que tal estado de conservacion de energfa (por ejemplo, el estado de actualizacion automatica) puede utilizar energfa suficiente para mantener (por ejemplo, mantener almacenados) los datos en tales dispositivos de memoria. Por el contrario, el estado desactivado (por ejemplo, estado apagado) puede ocasionar que los datos almacenados en tales dispositivos de memoria se pierdan. En este ejemplo, un dispositivo electronico 300 (por ejemplo, un ordenador de escritorio y/o portatil, un telefono inalambrico, un telefono movil, un telefono inteligente, un asistente digital, un reproductor de musica digital, una tableta digital, un asistente digital personal, un modulo de memoria, un subsistema de memoria, un dispositivo de memoria de paquetes sobre paquetes, etc.) puede incluir un circuito de procesamiento 302 (por ejemplo, un procesador de aplicaciones) y uno o mas dispositivos de memoria 304, 306, 308 y 310. Los dispositivos de memoria 304, 306, 308 y 310 pueden estar acoplados a un bus de memoria a traves del cual se comunican con el circuito de procesamiento 302. Los dispositivos de memoria 304, 306, 308 y 310 pueden tambien estar dispuestos en diferentes canales (Ch0 y Ch1) dentro del bus de memoria, de modo que los datos puedan ser enviados a los dispositivos de memoria en un primer canal (Ch0) o un segundo canal (Ch1). Cada dispositivo de memoria 304, 306, 308 y 310 puede estar acoplado a una lfnea de seleccion de chip (cs), de modo que los dispositivos de memoria individuales acoplados a un canal particular puedan ser seleccionados y/o deseleccionados (por ejemplo, de modo que los datos puedan ser escritos o lefdos desde los dispositivos seleccionados, pero no desde los dispositivos no seleccionados).
El circuito de procesamiento 302 puede incluir un modulo de software y/o de hardware 312 que esta adaptado para llevar a cabo un proceso de auto-aprendizaje mediante el cual se averiguan las caracterfsticas de consumo de corriente/potencia o se obtienen de otra manera. Por ejemplo, en una etapa de "averiguacion", el circuito de procesamiento 302 y/o el modulo de software/hardware 312 puede calcular, determinar y/o estimar caracterfsticas de corriente/potencia de fuga y/o caracterfsticas de corriente/potencia dinamicas, utilizando, por ejemplo, el(los) procedimiento(s) descrito(s) en este documento y/o ilustrado(s) en las figuras 4, 6, 8, y luego almacenar tales caracterfsticas de corriente/potencia de fuga y/o caracterfsticas dinamicas de corriente/potencia en la memoria (por ejemplo, memoria volatil o no volatil). En una etapa de "obtencion", el circuito de procesamiento 302 y/o el modulo de software/hardware 312 pueden simplemente leer o recuperar las caracterfsticas de la corriente/potencia de fuga y/o las caracterfsticas de corriente/potencia dinamica almacenadas previamente en la memoria (por ejemplo, memoria volatil o no volatil), por ejemplo, mediante la etapa de "averiguacion". En un ejemplo de averiguacion de las caracterfsticas de la corriente/potencia de fuga y/o las caracterfsticas de corriente/potencia dinamica, el circuito de procesamiento 302 puede encender cada dispositivo de memoria y medir su capacidad de memoria en una modalidad de actualizacion automatica (por ejemplo, medir la corriente/potencia consumida por cada dispositivo de memoria en la modalidad de actualizacion automatica). Esta informacion puede ser registrada, por ejemplo, en un dispositivo de memoria no volatil 314 (por ejemplo, memoria de solo lectura programable y electricamente borrable o EEPROM). En un ejemplo, puede realizarse una prueba de una sola vez, donde el aprendizaje de la variacion del consumo de corriente/potencia, de dispositivo de memoria a dispositivo, puede hacerse en la fabrica al final de la produccion. Un software/hardware de automatizacion integrado en el circuito de procesamiento 302 y/o un IC de administracion de energfa (PMIC) 316 puede realizar estas funciones de averiguacion del consumo de corriente/potencia en el estado de baja potencia de cada dispositivo de memoria 304, 306, 308 y 310. En otras realizaciones mas, las caracterfsticas de consumo de corriente/potencia del estado de baja potencia para cada dispositivo de memoria se pueden averiguar usando un dispositivo de ensayo externo (por ejemplo, durante una etapa de fabricacion o ensayo) y almacenar luego en el dispositivo de memoria no volatil 314.
En un ejemplo, el consumo de corriente/potencia en el estado de baja potencia puede determinarse midiendo la potencia de los dispositivos de memoria cuando se encuentran en un estado de conservacion de energfa, tales como un estado de "actualizacion automatica". El consumo de potencia/corriente en este estado de baja potencia puede incluir el consumo de potencia/corriente de fuga (por ejemplo, la corriente que se fuga desde los transistores en un dispositivo o celula de memoria) y/o el consumo de potencia dinamica (por ejemplo, la energfa consumida por un controlador dentro del dispositivo de memoria que lee periodicamente cada direccion de memoria mientras el dispositivo de memoria esta en una modalidad de reposo la mayor parte del tiempo). En un ejemplo, el estado de
5
10
15
20
25
30
35
40
45
50
55
60
65
baja potencia puede ser un estado en el que un dispositivo de memoria todavfa puede conservar los datos almacenados en el mismo. Por el contrario, el estado desactivado (por ejemplo, estado apagado) puede ocasionar que los datos almacenados en tal dispositivo de memoria se pierdan.
Cuando el circuito de procesamiento 302 entra a una primera modalidad de gestion de memoria dinamica mejorada, migra o desplaza datos, desde los dispositivos de memoria volatil 304 y 310 que tienen el consumo de corriente/potencia mas alta / mas grande en el estado de baja potencia, a los dispositivos de memoria volatil 306 y 308 que tienen el mas bajo / el menor consumo de energfa/corriente en el estado de baja potencia. Despues de que los datos se han migrado, los dispositivos de memoria volatil 304 y 310 que tienen el consumo mas alto/mayor de corriente/potencia pueden desactivarse o colocarse en un estado desactivado (por ejemplo, apagado). En este ejemplo, los dispositivos de memoria volatil 308 y 306 con un consumo de corriente/potencia menor en el estado de baja potencia estan en diferentes lfneas de seleccion de chip. Sin embargo, en varias configuraciones, los dispositivos de memoria volatil de menor consumo de potencia/corriente pueden estar acoplados a la misma lfnea de seleccion de chip (por ejemplo, cs0 o cs1), o a una combinacion de ambas lfneas de seleccion de chip cs0 y cs1.
La figura 4 ilustra un procedimiento implementado por un circuito de procesamiento para llevar a cabo la gestion de memoria dinamica (DMM) mediante la seleccion de dispositivos de memoria volatil con el consumo de corriente/potencia mas bajo en el estado de baja potencia, antes que dispositivos de memoria volatil con el consumo de corriente/potencia mas alto en el estado de baja potencia. Se obtiene/averigua un consumo de corriente/potencia del estado de baja potencia para cada dispositivo de memoria volatil en una pluralidad de dispositivos de memoria volatil 402. Este consumo de corriente/potencia de estado de baja potencia para cada dispositivo de memoria volatil puede averiguarse con antelacion (por ejemplo, en una etapa de fabricacion, pruebas o de puesta en marcha). El circuito de procesamiento puede averiguar si se deberfa ingresar o no a un estado de baja potencia (por ejemplo, debido a la inactividad del procesador, etc.) 404. Si es asf, los datos se migran/copian desde un primer conjunto de dispositivos de memoria volatil a un segundo conjunto de dispositivos de memoria volatil, donde el segundo conjunto de dispositivos de memoria volatil tiene un consumo mas bajo de corriente/potencia del estado de baja potencia que el primer conjunto de dispositivos de memoria volatil 406. Es decir, los dispositivos de memoria volatil individuales en el segundo conjunto han sido identificados previamente como que tienen un consumo de corriente/potencia mas bajo en el estado de baja potencia que los dispositivos de memoria volatiles en el primer conjunto. El circuito de procesamiento puede entonces colocar el primer conjunto de dispositivos de memoria volatil en un estado desactivado (por ejemplo, un estado apagado) para reducir el consumo de energfa 408. La seleccion de los dispositivos de memoria volatil en el segundo conjunto puede ser parcialmente dependiente de la estructura de memoria que se implementa. Por ejemplo, cuando los dispositivos de memoria volatil estan dispuestos en arquitecturas de doble canal, al menos un dispositivo de memoria de cada canal puede tener que ser seleccionado. En consecuencia, el primer conjunto de dispositivos de memoria volatil y el segundo conjunto de dispositivos de memoria volatil pueden ser seleccionados a partir de una pluralidad de dispositivos de memoria, canal por canal. Por ejemplo, para un primer canal, el segundo conjunto de dispositivos de memoria tienen un menor consumo de corriente/potencia de estado de baja potencia que el primer conjunto de dispositivos de memoria, donde todos los dispositivos de memoria estan acoplados al primer canal. El segundo conjunto de dispositivos de memoria tambien pueden colocarse en un estado de conservacion de energfa (por ejemplo, un modo de actualizacion automatica) 410. Tal estado de conservacion de potencia (por ejemplo, el estado de actualizacion automatica) puede utilizar energfa suficiente para mantener (por ejemplo, mantener almacenados) los datos de tal segundo conjunto de dispositivos de memoria. Por el contrario, el estado apagado puede ocasionar que los datos almacenados en el primer conjunto de dispositivos de memoria se pierdan. En consecuencia, el estado/modalidad de conservacion de energfa puede consumir mas energfa que el estado desactivado (por ejemplo, el estado apagado). En diversas implementaciones, el estado de baja potencia en el que se obtiene el consumo de corriente/potencia para los dispositivos de memoria puede ser el estado de conservacion de energfa o puede ser un estado de energfa diferente.
Segunda tecnica ejemplar de gestion de memoria dinamica mejorada, basada en el consumo de corriente/potencia de un banco de memoria dentro de un dispositivo de memoria
La figura 5 ilustra una segunda tecnica de gestion de memoria dinamica mejorada, en la que el consumo de corriente/potencia del estado de baja potencia de cada banco de un dispositivo de memoria se considera en la determinacion de que bancos de memoria seran apagados y que bancos de memoria pueden ser colocados en un estado de conservacion de energfa (por ejemplo, estado de actualizacion automatica). Observese que tal estado de conservacion de energfa (por ejemplo, el estado de actualizacion automatica) puede utilizar energfa suficiente para mantener (por ejemplo, mantener almacenados) los datos en dichos bancos de memoria. Por el contrario, el estado apagado puede ocasionar que los datos almacenados en tales bancos de memoria se pierdan. El modulo de auto- aprendizaje 312 en el circuito de procesamiento 302 puede llevar a cabo un proceso de auto-aprendizaje donde obtiene una clasificacion o perfil del consumo de corriente/potencia del estado de baja potencia, banco a banco, para uno o mas dispositivos de memoria, asf como los bancos de memoria 502, 504, 506, 508, 510, 512, 514 y 516 dentro de los uno o mas dispositivos de memoria 304, 306, 308 y 310. Cuando el circuito de procesamiento 302 inicia una segunda modalidad de gestion de memoria dinamica mejorada, los datos se migran/copian desde los dispositivos de memoria de consumo de corriente/potencia mas alto a los dispositivos de memoria de consumo de corriente/potencia mas bajo, y de los bancos de memoria de consumo de corriente / potencia mas alto a los bancos
5
10
15
20
25
30
35
40
45
50
55
60
65
de memoria de consumo de corriente/potencia mas bajo, dentro de los dispositivos de memoria de consumo de corriente/potencia mas bajo. Por ejemplo, los datos de los dispositivos de memoria volatil A 304 y D 310 se migran/trasladan a los dispositivos de memoria volatil B 306 y C 308, respectivamente, y los dispositivos de memoria volatil A 304 y D 310 pueden ser apagados o colocados en un estado de energfa reducida. Luego, dentro de los dispositivos de memoria volatil B 306 y C 308, los datos de los bancos de mas alto consumo de corriente/potencia 506, 510 y 516 se migran/transfieren a los bancos de menor consumo de potencia/corriente 504, 512 y 514, respectivamente. Los bancos de memoria de mayor consumo de corriente/potencia pueden entonces ser apagados para ahorrar energfa. Por ejemplo, los bancos de consumo de potencia/corriente mas alto 506, 510 y 516 pueden entonces apagarse o colocarse en un estado de potencia reducida. En un ejemplo, la velocidad de actualizacion automatica y/o la tension para los bancos de memoria activa/seleccionada (por ejemplo, bancos de memoria de menor consumo de potencia/corriente) se pueden disminuir, debido a que la minima velocidad de actualizacion automatica y/o tension requeridas varfan en funcion de la bancos de memoria activos. Es decir, apagar los bancos de memoria de mayor consumo de corriente/potencia 506, 510 y 516 permite aumentar el perfodo de actualizacion automatica y/o reducir la tension en los bancos de memoria activos/seleccionados 502, 504, 508, 512 y 514.
La figura 6 ilustra un procedimiento implementado por un circuito de procesamiento para llevar a cabo la gestion de memoria dinamica (DMM) mediante la seleccion de bancos de memoria con el consumo mas bajo de corriente/potencia en el estado de baja potencia. De manera similar al procedimiento en la figura 4, este procedimiento determina y selecciona los dispositivos de memoria con el consumo mas bajo de corriente/potencia en el estado de baja potencia. Se obtiene/determina un consumo de corriente/potencia del estado de baja potencia para una pluralidad de dispositivos de memoria volatil 602. Ademas, tambien se obtiene/determina 604 el consumo de corriente/potencia del estado de baja potencia para cada banco de memoria dentro de cada uno de los dispositivos de memoria. Este consumo de corriente/potencia del estado de baja potencia para cada dispositivo de memoria volatil puede averiguarse con antelacion (por ejemplo, en una etapa de fabricacion, pruebas o de puesta en marcha). En algunas implementaciones, un circuito de gestion de potencia dentro del circuito de procesamiento puede llevar a cabo las etapas de obtener/determinar la informacion de consumo de corriente y/o de potencia para los dispositivos de memoria. Ademas, tal informacion de consumo de corriente/potencia en el estado de baja potencia puede haber sido previamente almacenada en un dispositivo de almacenamiento no volatil acoplado al circuito de procesamiento.
El circuito de procesamiento puede determinar si se deberfa o no ingresar a un estado de baja potencia (por ejemplo, debido a la inactividad del procesador, etc.) 606. Si es asf, los datos se migran/copian desde un primer conjunto de dispositivos de memoria volatil a un segundo conjunto de dispositivos de memoria volatil, donde el segundo conjunto de dispositivos de memoria volatil tiene un consumo mas bajo de corriente/potencia del estado de baja potencia que el primer conjunto de dispositivos de memoria volatil 608. Es decir, los dispositivos de memoria volatil individuales en el segundo conjunto han sido identificados previamente como que tienen un consumo de corriente/potencia mas bajo en el estado de baja potencia que los dispositivos individuales de memoria volatil en el primer conjunto. El circuito de procesamiento puede entonces colocar el primer conjunto de dispositivos de memoria volatil en un estado desactivado (por ejemplo, un estado de potencia reducida o un estado apagado) para reducir el consumo de energfa 610.
Una vez que los datos se han migrado a los dispositivos de memoria con el menor consumo de corriente/potencia en el estado de baja potencia, los datos se copian/migran desde un primer conjunto de bancos de memoria a un segundo conjunto de bancos de memoria dentro del mismo dispositivo de memoria, donde el segundo conjunto de bancos de memoria tienen un menor consumo de corriente/potencia en el estado de baja potencia que el primer conjunto de bancos de memoria 612. El primer conjunto de bancos de memoria se puede colocar entonces en un estado desactivado (por ejemplo, apagado) para reducir aun mas el consumo de energfa 614 (por ejemplo, un estado de desactivacion profunda).
En algunas implementaciones, una vez que se han identificado los dispositivos de memoria de consumo de energfa mas bajo, solo el consumo de energfa de bancos, para aquellos dispositivos de memoria de menor consumo de energfa, se puede medir, estimar o averiguar. Es decir, no es necesario medir, estimar o averiguar el consumo de energfa para los bancos en los dispositivos de memoria que seran desactivados (apagados).
Ademas, de acuerdo a otro aspecto, cuando los datos se copian o se transfieren desde un dispositivo de memoria volatil, que ha de ser desactivado, a un dispositivo de memoria volatil que se va a poner en un estado de ahorro de energfa (por ejemplo, una actualizacion automatica donde se mantienen los datos), los datos pueden ser transferidos directamente a los bancos de energfa mas baja, en lugar de copiarlos en el dispositivo de potencia mas baja y luego desplazarlos desde los bancos de mayor potencia a los bancos de menor potencia.
El segundo conjunto de dispositivos de memoria puede ser colocado en un estado de conservacion de energfa (por ejemplo, una modalidad de actualizacion automatica) 616. Tal estado de conservacion de energfa (por ejemplo, el estado de actualizacion automatica) puede utilizar energfa suficiente para mantener (por ejemplo, mantener almacenados) los datos en tal segundo conjunto de bancos de memoria. Por el contrario, el estado apagado puede ocasionar que los datos almacenados en el primer conjunto de bancos de memoria se pierdan. En consecuencia, el estado / la modalidad de conservacion de energfa puede consumir mas energfa que el estado desactivado (por ejemplo, el estado apagado).
5
10
15
20
25
30
35
40
45
50
55
60
65
Consideraciones para la determinacion del consumo de corriente/potencia del dispositivo/banco de memoria
La figura 7 ilustra que la distribucion de calor puede considerarse en la calibracion del consumo de corriente/potencia en el estado de baja potencia para dispositivos y/o bancos de memoria. Algunos dispositivos de memoria pueden incluir uno o mas sensores de temperatura, lo que permite que un circuito de procesamiento determine su temperatura (por ejemplo, por toda una pila de paquetes sobre paquetes de dispositivos de memoria).
En este ejemplo, un dispositivo electronico 702 puede incluir un circuito de procesamiento 704 en el que se apilan una pluralidad de dispositivos de memoria 706, 708, 710 y 712. La monitorizacion de la temperatura se puede utilizar para asegurarse de que las comparaciones del consumo de energfa de los dispositivos de memoria se realizan en el mismo punto de temperatura. Como se ilustra, el calor procedente del circuito de procesamiento 704 se puede distribuir entre los diferentes dispositivos de memoria 706, 708, 710, 712 a velocidades diferentes, creando de este modo diferencias de temperatura y afectando potencialmente al consumo de energfa de los dispositivos. Por ejemplo, el dispositivo de memoria A 706 que esta mas proximo al circuito de procesamiento 704 puede calentarse mas que el dispositivo de memoria D 712 que esta mas alejado del circuito de procesamiento 704. Por lo tanto, un aspecto puede tratar de determinar el consumo de corriente/potencia del estado de baja potencia para cada dispositivo de memoria 706, 708, 710 y 712 aproximadamente a la misma temperatura. En otra caracterfstica, la temperatura a la que el consumo de corriente/potencia en el estado de baja potencia para cada dispositivo de memoria 706, 708, 710 y 712 puede registrarse, y luego el consumo de corriente/potencia en el estado de baja potencia de cada dispositivo de memoria 706, 708 , 710 y 712 puede normalizarse para la temperatura, antes de determinar que dispositivo(s) de memoria tiene(n) el consumo mas bajo de corriente/potencia en el estado de baja potencia.
La figura 8 ilustra un procedimiento operativo en un circuito de procesamiento para la determinacion de un consumo de corriente/potencia en el estado de baja potencia, para una pluralidad de dispositivos de memoria de temperaturas variables. Una temperatura puede obtenerse/determinarse para cada uno entre una pluralidad de dispositivos de memoria volatil 802. Un consumo de corriente/potencia en el estado de baja potencia (por ejemplo, el consumo de corriente de fuga y/o el consumo de potencia dinamica) puede obtenerse/determinarse para cada uno entre la pluralidad de dispositivos de memoria volatil 804. En algunas implementaciones, el consumo de corriente/potencia y la temperatura, en el estado de baja potencia, se pueden obtener simultaneamente para cada dispositivo. Por lo tanto, la temperatura y el consumo de corriente/potencia, en el estado de baja potencia, se pueden obtener dispositivo a dispositivo.
El consumo de corriente/potencia en el estado de baja potencia puede normalizarse para cada uno entre la pluralidad de dispositivos de memoria volatil, en base a sus respectivas temperaturas 806. Puede seleccionarse un primer subconjunto de la pluralidad de dispositivos de memoria volatil que tenga el mas alto consumo normalizado de corriente/potencia en el estado de baja potencia 808. Los datos pueden entonces desplazarse, copiarse y/o migrarse desde el primer subconjunto de la pluralidad de dispositivos de memoria volatil a un segundo subconjunto de dispositivos de memoria volatil 810. El primer subconjunto de la pluralidad de dispositivos de memoria volatil se puede colocar entonces en un estado desactivado (por ejemplo, apagado) 812. Ademas, el segundo subconjunto de la pluralidad de dispositivos de memoria volatil puede colocarse en un estado de ahorro de energfa (por ejemplo, estado de actualizacion automatica). Este estado de conservacion de energfa (por ejemplo, el estado de actualizacion automatica) puede utilizar energfa suficiente para mantener (por ejemplo, mantener almacenados) los datos en tal segundo conjunto de bancos de memoria. Por el contrario, el estado apagado puede ocasionar que los datos almacenados en el primer conjunto de bancos de memoria se pierdan. En consecuencia, el estado / la modalidad de conservacion de energfa puede consumir mas energfa que el estado desactivado (por ejemplo, el estado apagado). En algunas implementaciones, un circuito de gestion de potencia dentro del circuito de procesamiento puede llevar a cabo las etapas de obtener/determinar la informacion de consumo de corriente/potencia para los dispositivos de memoria.
En una implementacion alternativa, puede seleccionarse el segundo subconjunto de la pluralidad de dispositivos de memoria volatil que tenga el consumo normalizado mas bajo de potencia/corriente en el estado de baja potencia. Los datos pueden entonces desplazarse, copiarse y/o migrarse desde un primer subconjunto de la pluralidad de dispositivos de memoria volatil al segundo subconjunto de dispositivos de memoria volatil.
La figura 9 ilustra un ejemplo de como se puede determinar el consumo de corriente / potencia del estado de baja potencia, para cada dispositivo de memoria y/o banco de memoria dentro de cada dispositivo de memoria. Durante un proceso de auto-aprendizaje (por ejemplo, durante la etapa de fabricacion, inicializacion o arranque), un circuito de procesamiento 902 puede activar cada dispositivo de memoria 904, 906, 908 y 910 (por ejemplo, RAM x32), uno a la vez, para evaluar el consumo de corriente/potencia en el estado de baja potencia para ese dispositivo de memoria. Este consumo de corriente/potencia en el estado de baja potencia puede determinarse de un determinado numero de maneras. En un primer ejemplo, un circuito de deteccion de corriente que forma parte de un circuito integrado de gestion de energfa 916 (PMIC) se puede usar para este proposito. Si se utiliza este enfoque, el PMIC 916 y el circuito de procesamiento 902 pueden comunicarse para informar de los resultados de la medicion del dispositivo de memoria (por ejemplo, caracterfsticas de consumo de corriente/potencia en el estado de baja
5
10
15
20
25
30
35
40
45
50
55
60
65
potencia) al circuito de procesamiento 902. En un segundo ejemplo, un resistor de deteccion de a bordo puede ser utilizado junto con sondas/herramientas externas durante un proceso de produccion. Si se utiliza este enfoque, la herramienta externa puede enviar los resultados de la medicion de los dispositivos de memoria (por ejemplo, caracterfsticas de consumo de corriente/potencia en el estado de baja potencia) al circuito de procesamiento 902 por un conector o interfaz externos.
El circuito de procesamiento 902 puede mantener una tabla de comparacion de consumos de corriente/potencia del dispositivo de memoria en el estado de baja potencia, en un dispositivo de memoria no volatil 914 (por ejemplo, EEPROM o memoria no volatil). En el caso de arquitecturas de memoria de doble canal, los dos dispositivos de memoria de menor consumo de corriente/potencia en el estado de baja potencia pueden establecerse como los dispositivos de memoria por omision que se utilizaran para mantener los contenidos de la memoria durante la gestion de memoria dinamica.
Allf donde se dispone de compuertas de alimentacion por cada banco (por ejemplo, donde los bancos de memoria individuales pueden apagarse), la informacion de consumo de corriente/potencia en el estado de baja potencia puede obtenerse de manera similar para cada banco de memoria durante un proceso de auto-aprendizaje, mediante la activacion de cada banco, uno a uno.
Uno o mas de los componentes, etapas, caracterfsticas y/o funciones ilustrados en las figuras pueden reorganizarse y/o combinarse en un unico componente, etapa, caracterfstica o funcion, o realizarse en varios componentes, etapas o funciones. Tambien pueden anadirse elementos, componentes, etapas y/o funciones adicionales sin apartarse de las novedosas caracterfsticas divulgadas en el presente documento. Los aparatos, dispositivos y/o componentes ilustrados en las figuras pueden configurarse para realizar uno o mas de los procedimientos, caracterfsticas o etapas que se describen en las figuras. Los novedosos algoritmos descritos en el presente documento tambien pueden implementarse eficazmente en software y/o integrarse en hardware.
Ademas, debe observarse que los modos de realizacion pueden describirse como un proceso que se representa como un organigrama, un diagrama de flujo, un diagrama estructural o un diagrama de bloques. Aunque un diagrama de flujo puede describir las operaciones como un proceso secuencial, muchas de las operaciones pueden realizarse en paralelo o simultaneamente. Ademas, el orden de las operaciones puede reorganizarse. Un proceso se termina cuando sus operaciones se completan. Un proceso puede corresponder a un procedimiento, una funcion, un procedimiento, una subrutina, un subprograma, etc. Cuando un proceso se corresponde con una funcion, su finalizacion corresponde al retorno de la funcion a la funcion llamante o a la funcion principal.
Ademas, un medio de almacenamiento puede representar uno o mas dispositivos para almacenar datos, incluyendo memora de solo lectura (ROM), memoria de acceso aleatorio (RAM), medios de almacenamiento de disco magnetico, medios de almacenamiento optico, dispositivos de memoria flash y/u otros medios legibles por maquina, medios legibles por procesador y/o medios legibles por ordenador para almacenar informacion. Las expresiones "medio legible por maquina", "medio legible por ordenador" y/o "medio legible por procesador" pueden incluir, pero sin limitacion, a medios no transitorios, tales como dispositivos de almacenamiento portatiles o fijos, dispositivos de almacenamiento optico y otros diversos medios capaces de almacenar, contener o portar una o mas instrucciones y/o datos. Por lo tanto, los diversos procedimientos descritos en el presente documento pueden implementarse parcial o completamente por instrucciones y/o datos que pueden almacenarse en un "medio legible por maquina", un "medio legible por ordenador" y/o un "medio legible por procesador", y ejecutarse por uno o mas procesadores, maquinas y/o dispositivos.
Ademas, los modos de realizacion pueden implementarse en hardware, software, firmware, middleware, micro- codigo o cualquier combinacion de los mismos. Cuando se implementan en software, firmware, middleware o micro- codigo, el codigo de programa o los segmentos de codigo para realizar las tareas necesarias pueden almacenarse en un medio legible por maquina, tal como un medio de almacenamiento u otro(s) almacenamiento(s). Un procesador puede realizar las tareas necesarias. Un segmento de codigo puede representar un procedimiento, una funcion, un subprograma, un programa, una rutina, una subrutina, un modulo, un paquete de software, una clase o cualquier combinacion de instrucciones, estructuras de datos o sentencias de programa. Un segmento de codigo puede acoplarse a otro segmento de codigo o a un circuito de hardware, pasando y/o recibiendo informacion, datos, argumentos, parametros o contenidos de memoria. La informacion, los argumentos, los parametros, los datos, etc., se pueden pasar, remitir o transmitir mediante cualquier medio adecuado que incluya la comparticion de memoria, el paso de mensajes, el paso de testigos, la transmision por red, etc.
Los diversos bloques logicos, modulos, circuitos, elementos y/o componentes ilustrativos, descritos en relacion con los ejemplos divulgados en el presente documento, pueden implementarse o realizarse con un procesador de proposito general, con un procesador de senales digitales (DSP), con un circuito integrado especffico de la aplicacion (ASIC), con una formacion de compuertas programables en el terreno (FPGA) o con otro componente de logica programable, logica de transistor o de compuertas discretas, componentes de hardware discretos o con cualquier combinacion de los mismos, disenada para realizar las funciones descritas en el presente documento. Un procesador de proposito general puede ser un microprocesador pero, como alternativa, el procesador puede ser cualquier procesador, controlador, micro-controlador o maquina de estados convencionales. Un procesador tambien
5
10
15
20
25
30
puede implementarse como una combinacion de componentes informaticos, por ejemplo una combinacion de un DSP y un microprocesador, varios microprocesadores, uno o mas microprocesadores junto con un nucleo de DSP o cualquier otra configuracion de este tipo.
Los procedimientos o algoritmos descritos en relacion con los ejemplos divulgados en el presente documento pueden realizarse directamente en hardware, en un modulo de software ejecutable por un procesador o en una combinacion de ambos, en forma de unidad de procesamiento, instrucciones de programacion u otras directrices, y pueden estar contenidos en un unico dispositivo o distribuidos entre multiples dispositivos. Un modulo de software puede residir en memoria RAM, memoria flash, memoria ROM, memoria EPROM, memoria EEPROM, registros, un disco duro, un disco extrafble, un CD-ROM o en cualquier otra forma de medio de almacenamiento conocida en la tecnica. Un medio de almacenamiento puede estar acoplado al procesador de manera que el procesador pueda leer informacion de, y escribir informacion en, el medio de almacenamiento. Como alternativa, el medio de almacenamiento puede estar integrado en el procesador.
Los expertos en la tecnica apreciaran ademas que los diversos bloques logicos, modulos, circuitos y etapas de algoritmo ilustrativos descritos en relacion con las realizaciones divulgadas en el presente documento pueden implementarse como hardware electronico, software informatico o combinaciones de ambos. Para ilustrar claramente esta intercambiabilidad de hardware y software, anteriormente se han descrito diversos componentes, bloques, modulos, circuitos y etapas ilustrativos, generalmente, en lo que respecta a su funcionalidad. Si tal funcionalidad se implementa como hardware o software depende de la aplicacion particular y de las limitaciones de diseno impuestas sobre todo el sistema.
Las diversas caracterfsticas de la invencion, descritas en el presente documento, pueden implementarse en diferentes sistemas sin apartarse de la invencion. Cabe apreciar que las realizaciones anteriores son simplemente ejemplos y no han de interpretarse como limitadoras de la invencion. La descripcion de las realizaciones pretende ser ilustrativa, y no limitar el alcance de las reivindicaciones. Como tal, las presentes ensenanzas pueden aplicarse inmediatamente a otros tipos de aparatos y muchas alternativas, modificaciones y variaciones seran evidentes para los expertos en la tecnica.

Claims (15)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    55
    60
    65
    REIVINDICACIONES
    1. Un procedimiento para realizar la gestion de memoria dinamica, que comprende:
    obtener (402, 604, 804) un consumo de corriente/potencia en el estado de baja potencia para cada dispositivo de memoria volatil en una pluralidad de dispositivos de memoria volatil;
    copiar (406, 608, 810) los datos desde un primer conjunto de dispositivos de memoria volatil a un segundo conjunto de dispositivos de memoria volatil, donde el segundo conjunto de dispositivos de memoria volatil tiene un consumo mas bajo de corriente/potencia del estado de baja potencia que el primer conjunto de dispositivos de memoria volatil; y
    colocar (408, 610, 812) el primer conjunto de dispositivos de memoria volatil en un estado apagado para reducir el consumo de energfa.
  2. 2. El procedimiento de la reivindicacion 1, que comprende ademas:
    determinar (404) cuando conmutar el primer conjunto de dispositivos de memoria volatiles al estado apagado despues de un perfodo de inactividad.
  3. 3. El procedimiento de la reivindicacion 1, en el que el estado de baja potencia mantiene los datos en el segundo conjunto de dispositivos de memoria volatil, mientras que el estado apagado hace que los datos en el primer conjunto de dispositivos de memoria volatil se pierdan.
  4. 4. El procedimiento de la reivindicacion 1, que comprende ademas:
    colocar (410) el segundo conjunto de dispositivos de memoria volatil en un estado de conservacion de energfa para reducir el consumo de energfa.
  5. 5. El procedimiento de la reivindicacion 4, en el que el estado de conservacion de energfa mantiene los datos en el segundo conjunto de dispositivos de memoria volatil, mientras que el estado apagado hace que los datos en el primer conjunto de dispositivos de memoria volatil se pierdan.
  6. 6. El procedimiento de la reivindicacion 1, en el que el consumo de corriente/potencia en el estado de baja potencia incluye el consumo de corriente/potencia de fuga y el consumo de potencia dinamica.
  7. 7. El procedimiento de la reivindicacion 1, que comprende ademas:
    compensar las variaciones de temperatura entre los dispositivos de memoria; y
    normalizar el consumo de corriente/potencia en el estado de baja potencia para cada uno entre la pluralidad de dispositivos de memoria volatil en base a sus temperaturas correspondientes.
  8. 8. El procedimiento de la reivindicacion 1, en el que el primer conjunto de dispositivos de memoria volatil y el segundo conjunto de los dispositivos de memoria volatil estan acoplados al mismo canal de bus de memoria.
  9. 9. El procedimiento de la reivindicacion 1, que comprende ademas:
    obtener un consumo de corriente/potencia en el estado de baja potencia para cada banco de memoria dentro de cada uno entre la pluralidad de dispositivos de memoria volatil;
    copiar los datos desde un primer conjunto de bancos de memoria a un segundo conjunto de bancos de memoria dentro del mismo dispositivo de memoria en el segundo conjunto de dispositivos de memoria, donde el segundo conjunto de bancos de memoria tiene un consumo mas bajo de corriente/potencia del estado de baja potencia que el primer conjunto de bancos de memoria; y
    colocar el primer conjunto de bancos de memoria en un estado apagado.
  10. 10. Un dispositivo electronico, que comprende:
    medios (302, 316, 902, 916) para obtener un consumo de corriente/potencia en el estado de baja potencia, para cada dispositivo de memoria volatil en una pluralidad de dispositivos de memoria volatil;
    medios (302, 902) para copiar los datos desde un primer conjunto de dispositivos de memoria volatil a un segundo conjunto de dispositivos de memoria volatil, donde el segundo conjunto de dispositivos de memoria volatil tiene un consumo mas bajo de corriente/potencia en el estado de baja potencia que el
    5
    10
    15
    20
    25
    30
    35
    40
    45
    primer conjunto de dispositivos de memoria volatil; y
    medios (902, 916) para colocar el primer conjunto de dispositivos de memoria volatil en un estado apagado para reducir el consumo de energfa.
  11. 11. El dispositivo segun la reivindicacion 10, que comprende adicionalmente:
    medios para determinar cuando conmutar el primer conjunto de dispositivos de memoria volatiles al estado apagado despues de un perfodo de inactividad; y/o
    en el que el estado de baja potencia mantiene los datos en el segundo conjunto de dispositivos de memoria volatil, mientras que el estado apagado hace que los datos en el primer conjunto de dispositivos de memoria volatil se pierdan.
  12. 12. El dispositivo de la reivindicacion 10, en el que el circuito de procesamiento esta configurado tambien para:
    medios para colocar el segundo conjunto de dispositivos de memoria volatil en un estado de conservacion de energfa para reducir el consumo de energfa; y, preferiblemente,
    en el que el estado de conservacion de energfa mantiene los datos en el segundo conjunto de dispositivos de memoria volatil, mientras que el estado apagado hace que los datos en el primer conjunto de dispositivos de memoria volatil se pierdan.
  13. 13. El dispositivo segun la reivindicacion 10, que comprende adicionalmente:
    medios para compensar las variaciones de temperatura entre los dispositivos de memoria; y
    medios para normalizar el consumo de corriente/potencia en el estado de baja potencia para cada uno entre la pluralidad de dispositivos de memoria volatil, en base a sus temperaturas correspondientes.
  14. 14. El dispositivo segun la reivindicacion 10, que comprende adicionalmente:
    medios para obtener un consumo de corriente/potencia en el estado de baja potencia para cada banco de memoria dentro de cada uno entre la pluralidad de dispositivos de memoria volatil;
    medios para copiar los datos desde un primer conjunto de bancos de memoria a un segundo conjunto de bancos de memoria dentro del mismo dispositivo de memoria en el segundo conjunto de dispositivos de memoria, donde el segundo conjunto de bancos de memoria tiene un consumo mas bajo de corriente/potencia del estado de baja potencia que el primer conjunto de bancos de memoria; y
    medios para colocar el primer conjunto de bancos de memoria en un estado apagado.
  15. 15. Un medio de almacenamiento legible por procesador que tiene instrucciones almacenadas en el mismo que, cuando son ejecutadas por al menos un procesador, hacen que el al menos un procesador lleve a cabo el procedimiento de cualquiera de las reivindicaciones 1 a 10.
ES14703947.3T 2013-01-08 2014-01-07 Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia Active ES2602287T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/736,268 US9760149B2 (en) 2013-01-08 2013-01-08 Enhanced dynamic memory management with intelligent current/power consumption minimization
US201313736268 2013-01-08
PCT/US2014/010546 WO2014110051A1 (en) 2013-01-08 2014-01-07 Enhanced dynamic memory management with intelligent current/power consumption minimization

Publications (1)

Publication Number Publication Date
ES2602287T3 true ES2602287T3 (es) 2017-02-20

Family

ID=50073428

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14703947.3T Active ES2602287T3 (es) 2013-01-08 2014-01-07 Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia

Country Status (8)

Country Link
US (2) US9760149B2 (es)
EP (1) EP2943848B1 (es)
JP (1) JP6039107B2 (es)
KR (1) KR101718462B1 (es)
CN (1) CN104903815B (es)
ES (1) ES2602287T3 (es)
HU (1) HUE028997T2 (es)
WO (1) WO2014110051A1 (es)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9760149B2 (en) 2013-01-08 2017-09-12 Qualcomm Incorporated Enhanced dynamic memory management with intelligent current/power consumption minimization
US10747449B2 (en) * 2014-07-31 2020-08-18 Toshiba Memory Corporation Reduction of power use during address translation via selective refresh operations
WO2017078681A1 (en) * 2015-11-03 2017-05-11 Hewlett-Packard Development Company, L.P. Operating mode memory migration
DE102016210661A1 (de) * 2016-06-15 2017-12-21 Continental Automotive Gmbh Stromsparendes Speicherkonzept für Elektronikmodule in einem Kraftfahrzeug
JP2019057121A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム、メモリシステムの制御方法、及びコントローラ回路
US11243596B2 (en) 2019-08-26 2022-02-08 Micron Technology, Inc. Architecture-based power management for a memory device
US11579876B2 (en) * 2020-08-05 2023-02-14 Advanced Micro Devices, Inc. Reducing save restore latency for power control based on write signals
US11720261B2 (en) * 2020-08-10 2023-08-08 Micron Technology, Inc. Transferring memory system data to a host system
US11868266B2 (en) * 2021-03-11 2024-01-09 Micron Technology, Inc. Bank redistribution based on power consumption
US11721406B2 (en) * 2021-08-06 2023-08-08 Micron Technology, Inc. Generating test data for a memory system design based on operation of a test system, and related methods, devices, and systems
US20230214270A1 (en) * 2021-12-31 2023-07-06 Western Digital Technologies, Inc. Readiness states for partitioned internal resources of a memory controller

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US5235548A (en) 1989-04-13 1993-08-10 Dallas Semiconductor Corp. Memory with power supply intercept in redundancy logic
US5248967A (en) * 1991-04-26 1993-09-28 Marek Daneshfar Method and apparatus for monitoring electrical devices
US6732241B2 (en) * 2001-09-07 2004-05-04 Hewlett-Packard Development Company, L.P. Technique for migrating data between storage devices for reduced power consumption
US7702928B2 (en) * 2005-04-08 2010-04-20 Hewlett-Packard Development Company, L.P. Memory module with on-board power-consumption monitoring
US7289921B1 (en) 2005-05-26 2007-10-30 National Semiconductor Corporation System and method for providing an improved voltage monitor for an adjustable supply voltage in adaptive voltage scaling
US20070043965A1 (en) 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
TW201426745A (zh) * 2006-04-28 2014-07-01 Mosaid Technologies Inc 降低ｓｒａｍ漏電流之電路
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
EP2062261A4 (en) 2006-08-22 2010-01-06 Mosaid Technologies Inc EVOLVING MEMORY SYSTEM
US7900018B2 (en) 2006-12-05 2011-03-01 Electronics And Telecommunications Research Institute Embedded system and page relocation method therefor
US8010317B1 (en) 2007-03-01 2011-08-30 National Semiconductor Corporation System and method for providing hardware performance monitors for adaptive voltage scaling with a plurality of VT logic libraries
US20080307240A1 (en) 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US8166326B2 (en) 2007-11-08 2012-04-24 International Business Machines Corporation Managing power consumption in a computer
US20100165764A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Memory device with reduced current leakage
US8154335B2 (en) 2009-09-18 2012-04-10 Stmicroelectronics Pvt. Ltd. Fail safe adaptive voltage/frequency system
US8245060B2 (en) * 2009-10-15 2012-08-14 Microsoft Corporation Memory object relocation for power savings
US8799553B2 (en) 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
US8225123B2 (en) * 2010-05-26 2012-07-17 Freescale Semiconductor, Inc. Method and system for integrated circuit power supply management
US8572426B2 (en) 2010-05-27 2013-10-29 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US8645730B2 (en) * 2010-09-21 2014-02-04 International Business Machines Corporation Systems and methods to improve power efficiency in hybrid storage clusters
US9235500B2 (en) 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
US8520428B2 (en) 2011-03-25 2013-08-27 Intel Corporation Combined data level-shifter and DE-skewer
US9170931B2 (en) * 2011-10-27 2015-10-27 Qualcomm Incorporated Partitioning a memory into a high and a low performance partitions
JP5624583B2 (ja) 2012-05-31 2014-11-12 株式会社東芝 プログラム、計算処理装置、メモリ管理方法および計算機
JP2014081688A (ja) 2012-10-12 2014-05-08 Canon Inc 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US20140136873A1 (en) 2012-11-14 2014-05-15 Advanced Micro Devices, Inc. Tracking memory bank utility and cost for intelligent power up decisions
US9760149B2 (en) 2013-01-08 2017-09-12 Qualcomm Incorporated Enhanced dynamic memory management with intelligent current/power consumption minimization

Also Published As

Publication number Publication date
WO2014110051A1 (en) 2014-07-17
US10429915B2 (en) 2019-10-01
KR20150104602A (ko) 2015-09-15
JP2016507826A (ja) 2016-03-10
HUE028997T2 (en) 2017-01-30
CN104903815A (zh) 2015-09-09
KR101718462B1 (ko) 2017-03-21
US9760149B2 (en) 2017-09-12
EP2943848A1 (en) 2015-11-18
EP2943848B1 (en) 2016-09-07
US20140195837A1 (en) 2014-07-10
US20170329385A1 (en) 2017-11-16
CN104903815B (zh) 2017-09-12
JP6039107B2 (ja) 2016-12-07

Similar Documents

Publication Publication Date Title
ES2602287T3 (es) Gestión de memoria dinámica mejorada con minimización inteligente del consumo de corriente/potencia
TWI737273B (zh) 用於操作一記憶體之方法、記憶體設備、及電子記憶體設備
US11581024B2 (en) Memory module with battery and electronic system having the memory module
JP7400081B2 (ja) メモリデバイスのためのアーキテクチャベースの電力管理
ES2867956T3 (es) Proporcionar el modo de tasa de datos simples (sdr) o el modo de tasa de datos doble (ddr) para el bus de comandos y direcciones (ca) de la unidad de reloj de registro (rcd) para la memoria dinámica de acceso aleatorio (dram)
KR100914265B1 (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및그것의 읽기 방법
KR20080070248A (ko) 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
KR102680421B1 (ko) 불휘발성 메모리 및 불휘발성 메모리 시스템
KR102152782B1 (ko) 메모리 장치를 제조하는 방법과 작동 방법, 및 이를 포함하는 시스템의 작동 방법
JP2008204935A (ja) 制御ルールがフレキシブルに拡張する機能を有する電池管理システムチップ
JP2016164780A5 (es)
KR20200000904A (ko) 비휘발성 메모리 장치, 이를 포함하는 반도체 시스템 및 이의 동작 방법
EP3836145A1 (en) System approach to reduce stable threshold voltage (vt) read disturb degradation
US11709617B2 (en) Multi-stage memory device performance notification
RU2015151167A (ru) Отображение встроенного адреса есс
US20140281148A1 (en) Memory system
US9147464B1 (en) System architecture with multiple memory types, including programmable impedance memory elements
KR102464305B1 (ko) 반도체 장치
JP2006228277A (ja) 半導体記憶装置
US11887642B2 (en) Storage control device, storage device, and information processing system
CN116880905B (zh) 一种数据存储方法、装置、存储介质及电子设备
CN103996411A (zh) 半导体存储系统
CN105612581A (zh) 半导体存储器装置
JP2009205483A (ja) 不揮発メモリシステムと制御方法及び通信端末