CN104903815B - 具有智能电流/功耗最小化的增强型动态存储器管理 - Google Patents

具有智能电流/功耗最小化的增强型动态存储器管理 Download PDF

Info

Publication number
CN104903815B
CN104903815B CN201480004109.0A CN201480004109A CN104903815B CN 104903815 B CN104903815 B CN 104903815B CN 201480004109 A CN201480004109 A CN 201480004109A CN 104903815 B CN104903815 B CN 104903815B
Authority
CN
China
Prior art keywords
memory devices
group
volatile memory
power consumption
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480004109.0A
Other languages
English (en)
Other versions
CN104903815A (zh
Inventor
H·J·朴
R·G·霍夫曼
Y·J·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104903815A publication Critical patent/CN104903815A/zh
Application granted granted Critical
Publication of CN104903815B publication Critical patent/CN104903815B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Dram (AREA)

Abstract

获得多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。将数据从这些易失性存储器设备中的第一组易失性存储器设备复制到这些易失性存储器设备中的第二组易失性存储器设备，其中第二组易失性存储器设备具有比所述第一组易失性存储器设备低的电流/功耗。另外，可获得这多个易失性存储器设备中的每个易失性存储器设备内的每个存储体的电流/功耗。随后将数据从第二组存储器设备中的同一存储器设备内的第一组存储体复制到第二组存储体，其中第二组存储体具有比所述第一组存储体低的电流/功耗。第一组易失性存储器设备和/或第一组存储体随后被置于降电状态。

Description

具有智能电流/功耗最小化的增强型动态存储器管理
背景技术
领域
本公开涉及降低或最小化在其上实现了动态存储器管理(DMM)的存储器设备中的电流/功耗。
背景
图1解说了存储器设备以及其中的存储体之间的低功率状态电流/功耗变动。在一个示例中，多个易失性存储器设备102、104以及106(诸如随机存取存储器(RAM)设备(例如，RAM部件))可被包括作为较大电路或电子设备的一部分。每个易失性存储器设备104可被安排成例如单个硅管芯内的多个存储体108、110以及112。由于硅制造工艺的特质，每个存储器设备内可存在部件间功率变动(例如，设备间功率变动)以及存储体间功率变动。即，每个易失性存储器设备可以展现不同的低功率状态消耗(例如，漏泄电流、动态功耗，等等)，而每个存储体也可展现不同的低功率状态消耗。
一些处理系统寻求实现功率管理或节省，这可涉及减少一些存储器设备在空闲时的功率使用。动态存储器管理(DMM)是一种这样的系统。
图2解说了传统的动态存储器管理(DMM)方案。这里，处理电路202可被耦合至双通道Ch0和Ch1(例如，通道0和通道1)上的多个易失性存储器设备204、206、208、210(例如，RAMx 32)。在延长的空闲期(例如，通宵、大量时间，等等)期间，可用易失性存储器被动态地降低(例如，关闭)。上部易失性存储器设备204和208中的存储器页被转储清除(若可能)，或以其他方式迁移到下部易失性存储器设备206和210。这里，可以察觉，在进入DMM模式时，数据从片选1(cs1)上的第一多个易失性存储器设备204和208被迁移到片选0(cs0)上的第二多个易失性存储器设备206和210。一旦由片选cs1控制的存储器设备(即，上部易失性存储器设备204和208)中没有活跃的存储器页(例如，存储器块或段)，则耦合至片选cs1的那些存储器设备204和208就被转移到深降电状态以节省功率。然而，这一办法没有考虑被降电的存储器设备204和208和/或被保持活跃的存储器设备206和210的效率(例如，低功率状态电流)。
因此，需要用于易失性存储器设备的更高效的功率管理方法以进一步改进传统的动态存储器管理办法。
概述
一种电子设备，包括：多个易失性存储器设备、和处理电路。该处理电路可被配置成执行动态存储器管理。获得、计算、或估计该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。在一个示例中，耦合至该处理电路的功率管理设备可被配置成查明该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。数据随后可从第一组易失性存储器设备被复制或转移到第二组易失性存储器设备，其中第二组易失性存储器设备具有比第一组易失性存储器设备低的低功率状态电流/功耗。第一组易失性存储器设备随后可被置于降电状态以降低功耗。
类似地，第二组易失性存储器设备随后可被置于功率节省状态以降低功耗。
非易失性存储设备也可被耦合至该处理电路，其中该非易失性存储设备存储该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。
低功率状态可以维持第二组易失性存储器设备中的数据，而降电状态使得第一组易失性存储器设备中的数据丢失。功率节省状态可以维持第二组易失性存储器设备中的数据，而降电状态使得第一组易失性存储器设备中的数据丢失。
在一个示例中，低功率状态可以是功率节省状态。低功率状态电流/功耗可包括漏泄电流/功耗和动态功耗。
在一个示例中，该处理电路可被配置成确定在不活跃期之后何时要将第一组易失性存储器设备切换到降电状态。
该多个易失性存储器设备可被安排在一个或多个通道中，并且第一组和第二组易失性存储器设备是在每通道基础上确定的。数据可以在同一通道中的存储器设备之间被复制。
在一个示例中，在制造阶段期间或在初始化阶段期间，查明该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。
在一些实现中，该处理电路可被进一步配置成：(a)补偿存储器设备之间的温度变动；和/或(b)将该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗基于其对应温度来归一化。
根据另一方面，该处理电路可被进一步配置成通过以下操作来执行动态存储器管理：(a)获得该多个易失性存储器设备中的每个易失性存储器设备内的每个存储体的低功率状态电流/功耗；(b)将数据从所述第二组存储器设备中的同一存储器设备内的第一组存储体复制到第二组存储体，其中所述第二组存储体具有比第一组存储体低的低功率状态电流/功耗；和/或(c)将第一组存储体置于降电状态。
类似地，提供了一种用于执行动态存储器管理的方法。获得多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。随后，将数据从这些易失性存储器设备中的第一组易失性存储器设备复制到这些易失性存储器设备中的第二组易失性存储器设备，其中第二组易失性存储器设备具有比第一组易失性存储器设备低的低功率状态电流/功耗。可作出与在不活跃期之后何时要将第一组易失性存储器设备切换到降电状态有关的确定。第一组易失性存储器设备随后可被置于降电状态以降低功耗。
第二组易失性存储器设备可被置于功率节省状态以降低功耗。
根据一个方面，可获得该多个易失性存储器设备中的每个易失性存储器设备内的每个存储体的低功率状态电流/功耗。随后将数据从第二组存储器设备中的同一存储器设备内的第一组存储体复制到第二组存储体，其中第二组存储体具有比第一组存储体低的低功率状态电流/功耗。第一组存储体随后可被置于降电状态。
附图简述
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了存储器设备以及其中的各存储体之间的低功率状态电流/功耗变动。
图2解说了传统的动态存储器管理(DMM)方案。
图3解说了第一增强型动态存储器管理技术，其中在确定哪个(些)存储器设备将被降电以及哪些存储器设备可被置于功率节省状态(例如，自刷新状态)时考虑每个存储器设备的总体低功率状态电流/功耗。
图4解说了由处理电路实现以通过优于具有最高的低功率状态电流/功耗的易失性存储器设备而选择具有最低的低功率状态电流/功耗的易失性存储器设备来执行动态存储器管理(DMM)的方法。
图5解说了第二增强型动态存储器管理技术，其中在确定哪些存储体将被降电以及哪些存储体将被置于功率节省状态(例如，自刷新状态)时考虑存储器设备的每个存储体的低功率状态电流/功耗。
图6解说了由处理电路实现以通过选择具有最低的低功率状态电流/功耗的存储体来执行动态存储器管理(DMM)的方法。
图7解说了在计量存储器设备和/或存储体的低功率状态电流/功耗时可考虑热分布。
图8解说了可如何查明每个存储器设备和/或每个存储器设备内的存储体的低功率状态电流/功耗的示例。
图9解说了可如何查明每个存储器设备和/或每个存储器设备内的存储体的低功率状态电流/功耗的示例。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
综览
提供了第一增强型动态存储器管理技术，其中向动态存储器管理添加了确定并使用功率节省状态期间每个系统中最低的低功率状态电流/功耗(例如，漏泄电流/功耗和/或动态消耗)的易失性存储器设备的机制。在进入功率节省状态之前，可查明系统中的存储器设备的电流漏泄/功率特性和/或动态功耗特性。随后，在决定要进入功率节省状态之际，数据从具有较大电流/功耗的存储器设备被(例如，在特定通道中)迁移到具有较低电流/功耗的存储器设备。
还提供了第二增强型动态存储器管理技术，其中较低电流/功耗存储体(活跃易失性存储器设备内)被选择在动态存储器管理期间使用。在进入功率节省状态之前，可查明系统中的一些或全部存储器设备中的每个存储体的电流/功耗特性。随后，在决定要进入功率节省状态之际，一个或多个存储器设备被选择以保持活跃。在所选择的一个或多个存储器设备中的每个存储器设备内，数据从具有较大电流/功耗的一个或多个存储体被(例如，在特定通道中)迁移到具有较低电流/功耗的一个或多个存储体。
基于存储器设备电流/功耗的第一示例性增强型动态存储器管理技术
图3解说了第一增强型动态存储器管理技术，其中在确定哪个(些)存储器设备将被降电以及哪些存储器设备可被置于功率节省状态(例如，自刷新状态)时考虑每个存储器设备的总体低功率状态电流/功耗。注意，这样的功率节省状态(例如，自刷新状态)可以使用足够功率来将数据维持(例如，保持存储)在这样的存储器设备中。与此形成对比的是，降电状态(例如，断电状态)可以使存储在这样的存储器设备中的数据丢失。在这一示例中，电子设备300(例如，台式和/或膝上型计算机、无线电话、移动电话、智能电话、数字助理、数字音乐播放器、数字平板、个人数字助理、存储器模块、存储器子系统、存储器层叠封装设备，等等)可包括处理电路302(例如，应用处理器)以及一个或多个存储器设备304、306、308和310。存储器设备304、306、308和310可被耦合至存储器总线，它们通过存储器总线与处理电路302通信。存储器设备304、306、308和310也可被安排在存储器总线内的不同通道(Ch0和Ch1)中，以使得数据可被路由到第一通道(Ch0)或第二通道(Ch1)上的存储器设备。每个存储器设备304、306、308和310可被耦合至片选(cs)线，以使得耦合至特定通道的个体存储器设备可被选择和/或解除选择(例如，从而数据可被写入到或读出自所选择的设备而非被解除选择的设备)。
处理电路302可包括被适配成进行自学习过程的软件和/或硬件模块312，电流/功耗特性通过该自学习过程被查明或以其他方式被获得。例如，在“查明”步骤中，处理电路302和/或软件/硬件模块312可以使用例如本文描述的和/或图4、6、8中解说的(诸)方法来计算、确定、和/或估计漏泄电流/功率特性和/或动态电流/功率特性，并且随后将这样的漏泄电流/功率特性和/或动态电流/功率特性存储在存储器中(例如，易失性或非易失性存储器)。在“获得”步骤中，处理电路302和/或软件/硬件模块312可以仅读取或检索例如由“查明”步骤先前存储在存储器(例如，易失性或非易失性存储器)中的漏泄电流/功率特性和/或动态电流/功率特性。在查明漏泄电流/功率特性和/或动态电流/功率特性的一个示例中，处理电路302可以将每个存储器设备打开并且测量其在自刷新模式中的存储器功率(例如，测量每个存储器设备在处于自刷新模式中时消耗的电流/功率)。这一信息可被记录在例如非易失性存储器设备314中(例如，电可擦除可编程只读存储器，或称EEPROM)。在一个示例中，一次性测试可被执行，其中存储器设备间电流/功耗变动学习可在生产结束时在工厂中进行。嵌入在处理电路302和/或功率管理IC(PMIC)316中的自动化软件/硬件可以执行查明每个存储器设备304、306、308和310的低功率状态电流/功耗的这些功能。在又一些其他实现中，每个存储器设备的低功率状态电流/功耗特性可以使用外部测试设备(例如，在制造或测试阶段期间)来查明并随后被存储在非易失性存储器设备314中。
在一个示例中，低功率状态电流/功耗可通过在存储器设备处于功率节省状态(诸如“自刷新”状态)中时测量这些存储器设备的功率来查明。这一低功率状态的功率/电流消耗可包括漏泄电流/功耗(例如，从存储器设备或单元中的晶体管泄漏的电流)和/或动态功耗(例如，处于存储器设备内部的、在该存储器设备绝大多数时间处于睡眠模式时周期性地读取每个存储器地址的控制器所消耗的功率)两者。在一个示例中，低功率状态可以是其中存储器设备仍可保持存储在其中的数据的状态。与此形成对比的是，降电状态(例如，断电状态)可以使存储在这样的存储器设备中的数据丢失。
在处理电路302进入第一增强型动态存储器管理模式时，它将数据从具有最高/最大的低功率状态电流/功耗的易失性存储器设备304和310迁移或移动到具有最低/较低的低功率状态电流/功耗的易失性存储器设备306和308。在数据已被迁移后，具有最高/较高电流/功耗的易失性存储器设备304和310可被关闭或置于降电(例如，断电)状态。在这一示例中，较低的低功率状态电流/功耗易失性存储器设备308和306在不同的片选线上。然而，在各种配置中，较低电流/功耗易失性存储器设备两者可被耦合至同一片选线(例如，cs0或cs1)或两条片选线cs0和cs1的组合。
图4解说了由处理电路实现的通过优于具有最高的低功率状态电流/功耗的易失性存储器设备而选择具有最低的低功率状态电流/功耗的易失性存储器设备来执行动态存储器管理(DMM)的方法。获得/查明多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗402。每个易失性存储器设备的这一低功率状态电流/功耗可被预先查明(例如，在制造、测试、或上电阶段)。处理电路可以查明是否应当进入较低功率状态(例如，由于处理器不活跃，等等)404。若如此，则将数据从第一组易失性存储器设备迁移/复制到第二组易失性存储器设备，其中第二组易失性存储器设备具有比第一组易失性存储器设备低的低功率状态电流/功耗406。即，第二组中的个体易失性存储器设备先前已被标识为具有比第一组中的个体易失性存储器设备低的低功率状态电流/功耗。处理电路随后可将第一组易失性存储器设备置于降电状态(例如，断电状态)以降低功耗408。选择第二组中的易失性存储器设备可部分地依赖于所实现的存储器结构。例如，在易失性存储器设备被安排在双通道架构中时，可能必须选择来自每个通道的至少一个存储器设备。因此，第一组易失性存储器设备和第二组易失性存储器设备可以在每通道基础上从多个易失性存储器设备中选择。例如，对于第一通道，第二组存储器设备具有比第一组存储器设备低的低功率状态电流/功耗，其中所有存储器设备都耦合至第一通道。第二组存储器设备也可被置于功率节省状态(例如，自刷新模式)410中。这样的功率节省状态(例如，自刷新状态)可以使用足够功率来将数据维持(例如，保持存储)在这样的第二组存储器设备中。与之形成对比的是，降电状态可以使存储在第一组存储器设备中的数据丢失。因此，功率节省状态/模式可以比降电状态(例如，断电状态)消耗更多的功率。在各种实现中，在其中获得存储器设备的电流/功耗的低功率状态可以是功率节省状态或它可以是不同的功率状态。
基于存储器设备内的存储体电流/功耗的第二示例性增强型动态存储器管理技术
图5解说了第二增强型动态存储器管理技术，其中在确定哪些存储体将被降电以及哪些存储体可被置于功率节省状态(例如，自刷新状态)时考虑存储器设备的每个存储体的低功率状态电流/功耗。注意，这样的功率节省状态(例如，自刷新状态)可以使用足够功率来将数据维持(例如，保持存储)在这样的存储体中。与此形成对比的是，降电状态可以使存储在这样的存储体中的数据丢失。处理电路302中的自学习模块312可以进行自学习过程，其中它获得一个或多个存储器设备、以及该一个或多个存储器设备304、306、308和310内的存储体502、504、506、508、510、512、514和516的存储体间低功率状态电流/功耗排名或简档。在处理电路302发起第二增强型动态存储器管理模式时，数据从较高电流/功耗存储器设备被迁移/复制到较低电流/功耗存储器设备，并且从这些较低电流/功耗存储器设备内的较高电流/功耗存储体被迁移/复制到较低电流/功耗存储体。例如，来自易失性存储器设备A 304和D 310的数据分别被迁移/复制到易失性存储器设备B 306和C308，并且易失性存储器设备A 304和D 310可被断电或置于降低功率状态。随后，在易失性存储器设备B 306和C 308内，来自较高电流/功耗存储体506、510和516的数据分别被迁移/转移到较低电流/功耗存储体504、512和514。较高电流/功耗存储体随后可被关闭以节省功率。例如，较高电流/功耗存储体506、510和516随后可被断电或置于降低功率状态。在一个示例中，活跃/所选存储体(例如，较低电流/功耗存储体)的自刷新速率和/或电压可被降低，因为最小所需自刷新速率和/或电压取决于活跃存储体而变动。即，关闭较高电流/功耗存储体506、510和516准许增大自刷新期和/或降低活跃/所选存储体502、504、508、512和514上的电压。
图6解说了由处理电路实现以通过选择具有最低的低功率状态电流/功耗的存储体来执行动态存储器管理(DMM)的方法。与图4中的方法类似，这一方法查明并选择具有最低的低功率状态电流/功耗的存储器设备。获得/查明多个易失性存储器设备的低功率状态电流/功耗602。另外，还获得/查明这些存储器设备中的每个存储器设备内的每个存储体的低功率状态电流/功耗604。每个易失性存储器设备的这一低功率状态电流/功耗可被预先查明(例如，在制造、测试、或上电阶段)。在一些实现中，处理电路内的功率管理电路可以执行获得/查明存储器设备的电流和/或功耗信息的步骤。另外，这样的低功率状态电流/功耗信息可以先前已被存储在耦合至处理电路的非易失性存储设备中。
处理电路可以查明是否应当进入较低功率状态(例如，由于处理器不活跃，等等)606。若如此，则将数据从第一组易失性存储器设备迁移/复制到第二组易失性存储器设备，其中第二组易失性存储器设备具有比第一组易失性存储器设备低的低功率状态电流/功耗608。即，第二组中的个体易失性存储器设备先前已被标识为具有比第一组中的个体易失性存储器设备低的低功率状态电流/功耗。处理电路随后可将第一组易失性存储器设备置于降电状态(例如，降低功率状态或断电状态)以降低功耗610。
一旦数据已被迁移到最低的低功率状态电流/功耗存储器设备，数据就从同一存储器设备内的第一组存储体被复制/迁移到第二组存储体，其中第二组存储体具有比第一组存储体低的低功率状态电流/功耗612。第一组存储体随后可被置于降电(例如，断电)状态以进一步降低功耗614(例如，深降电状态)。
在一些实现中，一旦已经标识出了最低功耗存储器设备，就可只测量、估计、或查明那些最低功耗存储器设备的存储体功耗。即，将被降电(关闭)的存储器设备中各存储体的功耗不需要被测量、估计、或查明。
另外，根据另一方面，在数据从要被降电的易失性存储器设备被复制或转移到要被置于功率节省状态(例如，其中数据被维持的自刷新状态)的易失性存储器设备时，该数据可被直接转移到最低功率存储体，而非复制到最低功率设备并随后从较高功率存储体移至较低功率存储体。
第二组存储器设备可被置于功率节省状态(例如，自刷新模式)中616。这样的功率节省状态(例如，自刷新状态)可以使用足够功率来将数据维持(例如，保持存储)在这样的第二组存储体中。与此形成对比的是，降电状态可以使存储在第一组存储体中的数据丢失。因此，功率节省状态/模式可以比降电状态(例如，断电状态)消耗更多的功率。
查明存储器设备/存储体电流/功耗的考量
图7解说了在计量存储器设备和/或存储体的低功率状态电流/功耗时可考虑热分布。一些存储器设备可包括一个或多个温度传感器，从而允许处理电路查明它们的温度(例如，遍及存储器设备的层叠封装堆叠)。
在这一示例中，电子设备702可包括其上堆叠有多个存储器设备706、708、710和712的处理电路704。温度监视可被用来确保对各存储器设备的功耗的比较在相同温度点处执行。如所解说的，来自处理电路704的热可能以不同的速率跨不同存储器设备706、708、710、712分布，由此创生了温差并潜在地影响这些设备的功耗。例如，最靠近于处理电路704的存储器设备A 706可能比距处理电路704最远的存储器设备D 712更热。所以，一个方面可寻求查明每个存储器设备706、708、710、和712在大约相同的温度处的低功率状态电流/功耗。在另一特征中，可记录每个存储器设备706、708、710、和712的低功率状态电流/功耗所处的温度，并且随后在确定哪个(些)存储器设备具有最低的低功率状态电流/功耗之前，可针对温度来归一化每个存储器设备706、708、710、和712的低功率状态电流/功耗。
图8解说了在处理电路中操作的用于查明具有变动的温度的多个存储器设备的低功率状态电流/功耗的方法。可获得/查明多个易失性存储器设备中的每个易失性存储器设备的温度802。可获得/查明该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗(例如，漏泄电流消耗和/或动态功耗)804。在一些实现中，可并发地获得每个设备的低功率状态电流/功耗和温度。因而，温度和低功率状态电流/功耗可以在逐设备基础上获得。
可将该多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗基于其各自相应的温度来归一化806。可选择该多个易失性存储器设备中的具有最高经归一化低功率状态电流/功耗的第一子集808。随后可将数据从该多个易失性存储器设备的第一子集移动、复制、和/或迁移到易失性存储器设备的第二子集810。该多个易失性存储器设备的第一子集随后可随后被置于降电(例如，断电)状态812。另外，该多个易失性存储器设备的第二子集可被置于功率节省状态(例如，自刷新状态)。这样的功率节省状态(例如，自刷新状态)可以使用足够功率来将数据维持(例如，保持存储)在这样的第二组存储体中。与此形成对比的是，降电状态可以使存储在第一组存储体中的数据丢失。因此，功率节省状态/模式可以比降电状态(例如，断电状态)消耗更多的功率。在一些实现中，处理电路内的功率管理电路可以执行获得/查明存储器设备的电流/功耗信息的步骤。
在一替换实现中，可选择该多个易失性存储器设备中的具有最低经归一化的低功率状态电流/功耗的第二子集。随后可将数据从该多个易失性存储器设备的第一子集移动、复制、和/或迁移到易失性存储器设备的第二子集。
图9解说了如何查明每个存储器设备和/或每个存储器设备内的存储体的低功率状态电流/功耗的示例。在自学习过程期间(例如，在制造、初始化或引导阶段期间)，处理电路902可一次一个地打开每个存储器设备904、906、908、和910(例如，RAM x32)以评估该存储器设备的低功率状态电流/功耗。这一低功率状态电流/功耗可按数种方式来查明。在第一示例中，作为功率管理集成电路916(PMIC)的一部分的电流感测电路可被用于这一目的。如果使用这一办法，则PMIC916和处理电路902可以通信以向处理电路902报告存储器设备测量结果(例如，低功率状态电流/功耗特性)。在第二示例中，在生产过程期间，板载感测电阻器可以与外部探针/工具一起使用。如果使用这一办法，则外部工具可以通过外部连接器或接口将存储器设备测量结果(例如，低功率状态电流/功耗特性)发送给处理电路902。
处理电路902可以在非易失性存储器设备914(例如，EEPROM或非易失性存储器)中维护存储器设备低功率状态电流/功耗比较表。在双通道存储器架构的情形中，两个最低的低功率状态电流/功耗存储器设备可被设置为要被用来在动态存储器管理期间维护存储器内容的默认存储器设备。
在每存储体功率选通可用的场合(例如，在个体的存储体可被断电的场合)，在自学习过程期间，可通过逐个打开每个存储体来类似地获得每个存储体的低功率状态电流/功耗信息。
附图中解说的组件、步骤、特征、和/或功能之中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征、或功能，或可以实施在数个组件、步骤或功能中。还可添加附加的元件、组件、步骤、和/或功能而不会脱离本文中所公开的新颖特征。附图中所解说的装置、设备和/或组件可以被配置成执行在这些附图中所描述的方法、特征、或步骤中的一个或多个。本文中描述的新颖算法还可以高效地实现在软件中和/或嵌入在硬件中。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。过程可对应于方法、函数、规程、子例程、子程序等。当过程对应于函数时，它的终止对应于该函数返回调用方函数或主函数。
此外，存储介质可表示用于存储数据的一个或多个设备，包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存设备和/或其他用于存储信息的机器可读介质、处理器可读介质、和/或计算机可读介质。术语“机器可读介质”、“计算机可读介质”和/或“处理器可读介质”可包括，但不限于非瞬态介质，诸如便携或固定的存储设备、光学存储设备，以及能够存储、包含或承载(诸)指令和/或数据的各种其他介质。因此，本文中描述的各种方法可全部或部分地由可存储在“机器可读介质”、“计算机可读介质”和/或“处理器可读介质”中并由一个或多个处理器、机器和/或设备执行的指令和/或数据来实现。
此外，诸实施例可以由硬件、软件、固件、中间件、微代码、或其任何组合来实现。当在软件、固件、中间件或微码中实现时，执行必要任务的程序代码或代码段可被存储在诸如存储介质之类的机器可读介质或其它(诸)存储中。处理器可以执行这些必要的任务。代码段可表示规程、函数、子程序、程序、例程、子例程、模块、软件包、类，或是指令、数据结构、或程序语句的任何组合。通过传递和/或接收信息、数据、自变量、参数、或存储器内容，一代码段可被耦合至另一代码段或硬件电路。信息、自变量、参数、数据等可以经由包括存储器共享、消息传递、令牌传递、网络传输等的任何合适的手段被传递、转发、或传输。
结合本文中公开的示例描述的各个解说性逻辑块、模块、电路、元件和/或组件可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑组件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以实现为计算组件的组合，例如DSP与微处理器的组合、数个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文中公开的示例描述的方法或算法可直接在硬件中、在能由处理器执行的软件模块中、或在这两者的组合中以处理单元、编程指令、或其他指示的形式实施，并且可包含在单个设备中或跨多个设备分布。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。存储介质可耦合至处理器以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
本领域技术人员将可进一步领会，结合本文中公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。
本文所述的本发明的各种特征可实现于不同系统中而不脱离本发明。应注意，以上实施例仅是示例，且不应被解释成限定本发明。这些实施例的描述旨在解说，而并非旨在限定权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (30)

1.一种电子设备，包括：
多个易失性存储器设备；以及
耦合至所述多个易失性存储器设备的处理电路，其中所述处理电路被配置成通过以下操作来执行动态存储器管理：
获得所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗；
将数据从所述易失性存储器设备中的第一组易失性存储器设备复制到所述易失性存储器设备中的第二组易失性存储器设备，其中所述第二组易失性存储器设备具有比所述第一组易失性存储器设备低的低功率状态电流/功耗；以及
将所述第一组易失性存储器设备置于降电状态以降低功耗。
2.如权利要求1所述的设备，其特征在于，所述处理电路被进一步配置成：
确定在不活跃期之后何时要将所述第一组易失性存储器设备切换到所述降电状态。
3.如权利要求1所述的设备，其特征在于，所述低功率状态维持所述第二组易失性存储器设备中的数据，而所述降电状态使得所述第一组易失性存储器设备中的数据丢失。
4.如权利要求1所述的设备，其特征在于，所述处理电路被进一步配置成：
将所述第二组易失性存储器设备置于功率节省状态以降低功耗。
5.如权利要求4所述的设备，其特征在于，所述功率节省状态维持所述第二组易失性存储器设备中的数据，而所述降电状态使得所述第一组易失性存储器设备中的数据丢失。
6.如权利要求4所述的设备，其特征在于，所述低功率状态是所述功率节省状态。
7.如权利要求1所述的设备，其特征在于，所述低功率状态电流/功耗包括漏泄电流/功耗和动态功耗。
8.如权利要求1所述的设备，其特征在于，所述多个易失性存储器设备被安排在一个或多个通道中，且所述第一组和第二组易失性存储器设备是在每通道基础上确定的。
9.如权利要求8所述的设备，其特征在于，所述数据在同一通道中的存储器设备之间被复制。
10.如权利要求1所述的设备，其特征在于，所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗是在制造阶段期间或在初始化阶段期间被查明的。
11.如权利要求1所述的设备，其特征在于，进一步包括：
耦合至所述处理电路并被配置成查明所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗的功率管理设备。
12.如权利要求1所述的设备，其特征在于，所述处理电路被进一步配置成：
补偿所述存储器设备之间的温度变动；以及
将所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗基于其对应的温度来归一化。
13.如权利要求1所述的设备，其特征在于，进一步包括：
耦合至所述处理电路的非易失性存储设备，所述非易失性存储设备存储所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗。
14.如权利要求1所述的设备，其特征在于，所述处理电路被进一步配置成通过以下操作来执行动态存储器管理：
获得所述多个易失性存储器设备中的每个易失性存储器设备内的每个存储体的低功率状态电流/功耗；
将数据从所述第二组存储器设备中的同一存储器设备内的第一组存储体复制到第二组存储体，其中所述第二组存储体具有比所述第一组存储体低的低功率状态电流/功耗；以及
将所述第一组存储体置于降电状态。
15.一种用于执行动态存储器管理的方法，包括：
获得多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗；
将数据从所述易失性存储器设备中的第一组易失性存储器设备复制到所述易失性存储器设备中的第二组易失性存储器设备，其中所述第二组易失性存储器设备具有比所述第一组易失性存储器设备低的低功率状态电流/功耗；以及
将所述第一组易失性存储器设备置于降电状态以降低功耗。
16.如权利要求15所述的方法，其特征在于，进一步包括：
确定在不活跃期之后何时要将所述第一组易失性存储器设备切换到所述降电状态。
17.如权利要求15所述的方法，其特征在于，所述低功率状态维持所述第二组易失性存储器设备中的数据，而所述降电状态使得所述第一组易失性存储器设备中的数据丢失。
18.如权利要求15所述的方法，其特征在于，进一步包括：
将所述第二组易失性存储器设备置于功率节省状态以降低功耗。
19.如权利要求18所述的方法，其特征在于，所述功率节省状态维持所述第二组易失性存储器设备中的数据，而所述降电状态使得所述第一组易失性存储器设备中的数据丢失。
20.如权利要求15所述的方法，其特征在于，所述低功率状态电流/功耗包括漏泄电流/功耗和动态功耗。
21.如权利要求15所述的方法，其特征在于，进一步包括：
补偿所述存储器设备之间的温度变动；以及
将所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗基于其对应的温度来归一化。
22.如权利要求15所述的方法，其特征在于，所述第一组易失性存储器设备和所述第二组易失性存储器设备耦合至同一存储器总线通道。
23.如权利要求15所述的方法，其特征在于，进一步包括：
获得所述多个易失性存储器设备中的每个易失性存储器设备内的每个存储体的低功率状态电流/功耗；
将数据从所述第二组存储器设备中的同一存储器设备内的第一组存储体复制到第二组存储体，其中所述第二组存储体具有比所述第一组存储体低的低功率状态电流/功耗；以及
将所述第一组存储体置于降电状态。
24.一种电子设备，包括：
用于获得多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗的装置；
用于将数据从所述易失性存储器设备中的第一组易失性存储器设备复制到所述易失性存储器设备中的第二组易失性存储器设备的装置，其中所述第二组易失性存储器设备具有比所述第一组易失性存储器设备低的低功率状态电流/功耗；以及
用于将所述第一组易失性存储器设备置于降电状态以降低功耗的装置。
25.如权利要求24所述的设备，其特征在于，进一步包括：
用于确定在不活跃期之后何时要将所述第一组易失性存储器设备切换到所述降电状态的装置。
26.如权利要求24所述的设备，其特征在于，所述低功率状态维持所述第二组易失性存储器设备中的数据，而所述降电状态使得所述第一组易失性存储器设备中的数据丢失。
27.如权利要求24所述的设备，其特征在于，进一步包括：
用于将所述第二组易失性存储器设备置于功率节省状态以降低功耗的装置。
28.如权利要求27所述的设备，其特征在于，所述功率节省状态维持所述第二组易失性存储器设备中的数据，而所述降电状态使得所述第一组易失性存储器设备中的数据丢失。
29.如权利要求24所述的设备，其特征在于，进一步包括：
用于补偿所述存储器设备之间的温度变动的装置；以及
用于将所述多个易失性存储器设备中的每个易失性存储器设备的低功率状态电流/功耗基于其对应的温度来归一化的装置。
30.如权利要求24所述的设备，其特征在于，进一步包括：
用于获得所述多个易失性存储器设备中的每个易失性存储器设备内的每个存储体的低功率状态电流/功耗的装置；
用于将数据从所述第二组存储器设备中的同一存储器设备内的第一组存储体复制到第二组存储体的装置，其中所述第二组存储体具有比所述第一组存储体低的低功率状态电流/功耗；以及
用于将所述第一组存储体置于降电状态的装置。
CN201480004109.0A 2013-01-08 2014-01-07 具有智能电流/功耗最小化的增强型动态存储器管理 Active CN104903815B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/736,268 US9760149B2 (en) 2013-01-08 2013-01-08 Enhanced dynamic memory management with intelligent current/power consumption minimization
US13/736,268 2013-01-08
PCT/US2014/010546 WO2014110051A1 (en) 2013-01-08 2014-01-07 Enhanced dynamic memory management with intelligent current/power consumption minimization

Publications (2)

Publication Number Publication Date
CN104903815A CN104903815A (zh) 2015-09-09
CN104903815B true CN104903815B (zh) 2017-09-12

Family

ID=50073428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480004109.0A Active CN104903815B (zh) 2013-01-08 2014-01-07 具有智能电流/功耗最小化的增强型动态存储器管理

Country Status (8)

Country Link
US (2) US9760149B2 (zh)
EP (1) EP2943848B1 (zh)
JP (1) JP6039107B2 (zh)
KR (1) KR101718462B1 (zh)
CN (1) CN104903815B (zh)
ES (1) ES2602287T3 (zh)
HU (1) HUE028997T2 (zh)
WO (1) WO2014110051A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9760149B2 (en) 2013-01-08 2017-09-12 Qualcomm Incorporated Enhanced dynamic memory management with intelligent current/power consumption minimization
US10747449B2 (en) * 2014-07-31 2020-08-18 Toshiba Memory Corporation Reduction of power use during address translation via selective refresh operations
US20180225059A1 (en) * 2015-11-03 2018-08-09 Hewlett-Packard Development Company, L.P. Operating mode memory migration
DE102016210661A1 (de) * 2016-06-15 2017-12-21 Continental Automotive Gmbh Stromsparendes Speicherkonzept für Elektronikmodule in einem Kraftfahrzeug
JP2019057121A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム、メモリシステムの制御方法、及びコントローラ回路
US11243596B2 (en) 2019-08-26 2022-02-08 Micron Technology, Inc. Architecture-based power management for a memory device
US11579876B2 (en) * 2020-08-05 2023-02-14 Advanced Micro Devices, Inc. Reducing save restore latency for power control based on write signals
US11720261B2 (en) * 2020-08-10 2023-08-08 Micron Technology, Inc. Transferring memory system data to a host system
US11868266B2 (en) * 2021-03-11 2024-01-09 Micron Technology, Inc. Bank redistribution based on power consumption
US11721406B2 (en) * 2021-08-06 2023-08-08 Micron Technology, Inc. Generating test data for a memory system design based on operation of a test system, and related methods, devices, and systems
US20230214270A1 (en) * 2021-12-31 2023-07-06 Western Digital Technologies, Inc. Readiness states for partitioned internal resources of a memory controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694538A (zh) * 2011-03-25 2012-09-26 英特尔公司 组合数据电平移位器和去偏移器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
US5235548A (en) 1989-04-13 1993-08-10 Dallas Semiconductor Corp. Memory with power supply intercept in redundancy logic
US5248967A (en) * 1991-04-26 1993-09-28 Marek Daneshfar Method and apparatus for monitoring electrical devices
US6732241B2 (en) * 2001-09-07 2004-05-04 Hewlett-Packard Development Company, L.P. Technique for migrating data between storage devices for reduced power consumption
US7702928B2 (en) * 2005-04-08 2010-04-20 Hewlett-Packard Development Company, L.P. Memory module with on-board power-consumption monitoring
US7289921B1 (en) 2005-05-26 2007-10-30 National Semiconductor Corporation System and method for providing an improved voltage monitor for an adjustable supply voltage in adaptive voltage scaling
US20070043965A1 (en) 2005-08-22 2007-02-22 Intel Corporation Dynamic memory sizing for power reduction
EP2022056B1 (en) * 2006-04-28 2011-11-23 Mosaid Technologies Incorporated Sram leakage reduction circuit
US7587559B2 (en) 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
CA2659828A1 (en) 2006-08-22 2008-02-28 Mosaid Technologies Incorporated Scalable memory system
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US7900018B2 (en) 2006-12-05 2011-03-01 Electronics And Telecommunications Research Institute Embedded system and page relocation method therefor
US8010317B1 (en) 2007-03-01 2011-08-30 National Semiconductor Corporation System and method for providing hardware performance monitors for adaptive voltage scaling with a plurality of VT logic libraries
US20080307240A1 (en) 2007-06-08 2008-12-11 Texas Instruments Incorporated Power management electronic circuits, systems, and methods and processes of manufacture
US8166326B2 (en) 2007-11-08 2012-04-24 International Business Machines Corporation Managing power consumption in a computer
US20100165764A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Memory device with reduced current leakage
US8154335B2 (en) 2009-09-18 2012-04-10 Stmicroelectronics Pvt. Ltd. Fail safe adaptive voltage/frequency system
US8245060B2 (en) * 2009-10-15 2012-08-14 Microsoft Corporation Memory object relocation for power savings
US8799553B2 (en) 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
US8225123B2 (en) * 2010-05-26 2012-07-17 Freescale Semiconductor, Inc. Method and system for integrated circuit power supply management
US8572426B2 (en) 2010-05-27 2013-10-29 National Semiconductor Corporation Hardware performance monitor (HPM) with extended resolution for adaptive voltage scaling (AVS) systems
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US8645730B2 (en) * 2010-09-21 2014-02-04 International Business Machines Corporation Systems and methods to improve power efficiency in hybrid storage clusters
US9235500B2 (en) 2010-12-07 2016-01-12 Microsoft Technology Licensing, Llc Dynamic memory allocation and relocation to create low power regions
US9170931B2 (en) * 2011-10-27 2015-10-27 Qualcomm Incorporated Partitioning a memory into a high and a low performance partitions
JP5624583B2 (ja) 2012-05-31 2014-11-12 株式会社東芝 プログラム、計算処理装置、メモリ管理方法および計算機
JP2014081688A (ja) 2012-10-12 2014-05-08 Canon Inc 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
US20140136873A1 (en) 2012-11-14 2014-05-15 Advanced Micro Devices, Inc. Tracking memory bank utility and cost for intelligent power up decisions
US9760149B2 (en) 2013-01-08 2017-09-12 Qualcomm Incorporated Enhanced dynamic memory management with intelligent current/power consumption minimization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694538A (zh) * 2011-03-25 2012-09-26 英特尔公司 组合数据电平移位器和去偏移器

Also Published As

Publication number Publication date
WO2014110051A1 (en) 2014-07-17
US9760149B2 (en) 2017-09-12
US20170329385A1 (en) 2017-11-16
JP6039107B2 (ja) 2016-12-07
KR101718462B1 (ko) 2017-03-21
ES2602287T3 (es) 2017-02-20
US20140195837A1 (en) 2014-07-10
EP2943848A1 (en) 2015-11-18
US10429915B2 (en) 2019-10-01
EP2943848B1 (en) 2016-09-07
JP2016507826A (ja) 2016-03-10
CN104903815A (zh) 2015-09-09
KR20150104602A (ko) 2015-09-15
HUE028997T2 (en) 2017-01-30

Similar Documents

Publication Publication Date Title
CN104903815B (zh) 具有智能电流/功耗最小化的增强型动态存储器管理
CN102999431B (zh) 用于非易失性存储器系统的编织序列计数器
CN104115132B (zh) 借助于存储器通道关闭的功率节约
CN104700886B (zh) 具有电源状态传感器的存储器电路
US8015346B2 (en) Memory system having hybrid density memory and methods for wear-leveling management and file distribution management thereof
CN103903642B (zh) 管理存储器装置的行为的方法和设备
US8503257B2 (en) Read disturb scorecard
KR20100009464A (ko) 메모리 스토리지 장치 및 그 제어 방법
CN104885034A (zh) 经由使用非易失性存储器来降低易失性存储器的功耗
US20140160858A1 (en) Nonvolatile memory system and refresh method
CN110415744B (zh) 基于铁电晶体管的非易失存储器
CN103140897A (zh) 确定相变存储器的访问信息的方法、装置和系统
US20090052269A1 (en) Charge loss compensation methods and apparatus
CN102981971B (zh) 一种快速响应的相变存储器损耗均衡方法
CN104737232A (zh) 用以提供针对存储器装置的电力管理的设备及方法
CN104899154B (zh) 基于嵌入式系统混合主存的页面管理方法
CN106951392A (zh) 一种具有自学习功能的快速启动低功耗计算机片上系统
JP2014524098A (ja) 動的メモリデバイスの細粒度セルフリフレッシュ制御を容易にするための機構
CN104331252A (zh) 异构nand固态硬盘结构及其数据读取管理方法
EP3289426B1 (en) Methods and apparatuses for memory power reduction
US20210389890A1 (en) Automatic selection of computational non-volatile memory targets
US9214206B2 (en) Method of testing non-volatile memory device and method of managing non-volatile memory device
US20060256610A1 (en) Nonvolatile memory system using magneto-resistive random access memory (MRAM)
CN103927203B (zh) 一种计算机系统及控制方法
CN105205015B (zh) 一种数据存储方法及存储设备

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant