ES2426489T3 - Método para fabricar un nanohilo monocristalino - Google Patents

Método para fabricar un nanohilo monocristalino Download PDF

Info

Publication number
ES2426489T3
ES2426489T3 ES10745680T ES10745680T ES2426489T3 ES 2426489 T3 ES2426489 T3 ES 2426489T3 ES 10745680 T ES10745680 T ES 10745680T ES 10745680 T ES10745680 T ES 10745680T ES 2426489 T3 ES2426489 T3 ES 2426489T3
Authority
ES
Spain
Prior art keywords
layer
device layer
exposed
tension
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10745680T
Other languages
English (en)
Inventor
Albert Van Den Berg
Johan Bomer
Edwin Thomas Carlen
Songyue Chen
Roderik Adriaan Kraaijenhagen
Herbert Michael Pinedo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Twente Universiteit
Original Assignee
Twente Universiteit
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Twente Universiteit filed Critical Twente Universiteit
Application granted granted Critical
Publication of ES2426489T3 publication Critical patent/ES2426489T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Método para fabricar una nanoestructura monocristalina que comprende las etapas de: a) proporcionar una capa de dispositivo (21) con una orientación 100 sobre un sustrato; b) proporcionar una capa de tensión (22) sobre la capa de dispositivo; c) formar patrones (24) en la capa de tensión a lo largo de la dirección 110 de la capa dedispositivo; d) retirar selectivamente partes de la capa de tensión (22) para obtener partes expuestas (31) de lacapa de dispositivo; e) someter a ataque químico dependiente del plano las partes expuestas (31) de la capa dedispositivo para obtener unas caras 111 expuestas de la capa de dispositivo (41); f) oxidar térmicamente la cara 111 expuesta de la capa de dispositivo (41) y formar una capa deoxidación lateral en una superficie de contacto de la capa de dispositivo y la capa de tensión; g) proporcionar una capa de máscara sobre la cara 111 expuesta oxidada de la capa de dispositivo(51); h) retirar las partes restantes de la capa de tensión (22) para obtener partes expuestas adicionalesde la capa de dispositivo; i) retirar la capa de máscara; j) someter a ataque químico dependiente del plano las partes expuestas adicionales de la capa dedispositivo para formar una nanoestructura monocristalina con una sección transversal de formatriangular, hasta que un lado (91) de la sección transversal de forma triangular que es coplanariocon una sección transversal de la cara 111 expuesta oxidada sea pequeño en comparación condicho lado (92) de la sección transversal de la cara 111 expuesta oxidada.

Description

Método para fabricar un nanohilo monocristalino.
Campo de la invención
La invención se refiere a un método para fabricar un nanohilo monocristalino.
Antecedentes de la invención
Durante la última década, ha existido un interés creciente en dispositivos a escala nanoscópica debido a su razón superficie-volumen grande y otras propiedades únicas. La fabricación de nanohilo de silicio se ha clasificado como o bien de abajo arriba o bien de arriba abajo. Los dispositivos de nanohilo de silicio realizados con técnicas de abajo arriba son de alta calidad y alto rendimiento, pero esta técnica carece de un método adecuado para definir posiciones de hilo y para formar contactos en ubicaciones específicas. Es difícil formar nanohilos de silicio en disposiciones de dispositivo funcionales. Por otro lado, la fabricación de nanohilo de silicio de arriba abajo usa técnicas convencionales para la fabricación de semiconductores. La formación de patrones a escala nanoscópica se hace normalmente con litografía de UV profundo o litografía de haz de electrones, seguido por ataque químico por iones reactivos o ataque químico anisotrópico en húmedo para transferir nanopatrones en obleas de silicio sobre aislante (SOI). Sin embargo, hasta hace poco, estas técnicas no eran adecuadas para proporcionar planos bien definidos de nanohilos.
Se ha descrito un procedimiento de fabricación de nanohilo de silicio de arriba abajo por Hashigushi y Mimura (“Fabrication of Silicon Quantum Wires Using Separation by Implanted Oxygen Wager”, Jap. J. Appl. Phys. Vol 33, 1994). En este documento se propone la combinación de técnicas de ataque químico anisotrópico y oxidación local de silicio. Las dimensiones de sección transversal triangular del nanohilo de silicio se determinan únicamente mediante el grosor de la capa de SOI usada. El documento describe que puede proporcionarse una capa de SOI con un grosor de 160 nm. Tras hacer crecer una capa de SiO2 de 250 nm de grosor por oxidación térmica, se obtuvo una capa de SOI más delgada de aproximadamente 50 nm retirando la capa de óxido. Se notificó la fabricación de hilos cuánticos de silicio con dimensiones de 50 nm.
Sin embargo, se desea la fabricación de nanohilos con dimensiones más pequeñas, puesto que los nanohilos más pequeños tendrán propiedades diferentes. Por ejemplo, se conoce que la sensibilidad de nanohilos de silicio frente al potencial superficial aumenta enormemente cuando se reduce su tamaño desde 200 nm hasta 50 nm y se espera que se reduzca aún más cuando se reducen adicionalmente las dimensiones del nanohilo. “Coulomb blockade oscillations at room temperature in a Si quantum wire metal-oxide-semiconductor field-effect transistor fabricated by anisotropic etching on a silicon-on-insulator substrate” Applied physics letters, AIP, American institute of physics, Melville, NY, Vol. 68, n.º 25, 17 de junio de 1996, páginas 3585 - 3587 da a conocer un procedimiento de fabricación de hilo cuántico MOSFET sobre un sustrato de separación por oxígeno implantado usando ataque químico anisotrópico y oxidación selectiva.
Sumario de la invención
El objetivo de esta invención es proporcionar un método mejorado que permita la fabricación de una nanoestructura monocristalina. Para conseguir este objetivo se proporciona un método para fabricar una nanoestructura monocristalina, que comprende las siguientes etapas:
a) proporcionar una capa de dispositivo con una estructura 100 sobre un sustrato;
b) proporcionar una capa de tensión sobre la capa de dispositivo;
c) formar patrones en la capa de tensión a lo largo de la dirección 110 de la capa de dispositivo;
d) retirar selectivamente partes de la capa de tensión para obtener partes expuestas de la capa de dispositivo;
e) someter a ataque químico dependiente del plano las partes expuestas de la capa de dispositivo para obtener unas caras 111 expuestas de la capa de dispositivo;
f) oxidar térmicamente la cara 111 expuesta de la capa de dispositivo y formar una capa de oxidación lateral en una superficie de contacto de la capa de dispositivo y la capa de tensión;
g) proporcionar una capa de máscara sobre la cara 111 expuesta oxidada de la capa de dispositivo;
h) retirar las partes restantes de la capa de tensión para obtener partes expuestas adicionales de la capa de dispositivo;
i) retirar la capa de máscara;
j) someter a ataque químico dependiente del plano las partes expuestas adicionales de la capa de dispositivo para formar una nanoestructura monocristalina con una sección transversal de forma triangular, hasta que un lado de la sección transversal de forma triangular que es coplanario con un lado de una sección transversal de la cara 111 expuesta oxidada sea pequeño en comparación con dicho lado de la sección transversal de la cara 111 expuesta oxidada.
En primer lugar se proporciona una capa de dispositivo con una estructura 100 sobre un sustrato. En realizaciones del método según la invención esta capa de dispositivo puede comprender por ejemplo una oblea de silicio de tipo p 100 o una oblea de silicio de tipo n 100.
A continuación, se proporciona una capa de tensión sobre la capa de dispositivo. Una ventaja de la capa de tensión puede ser que impedirá la formación de dislocaciones en la capa de dispositivo debido a la tensión. Esta tensión se genera mediante la expansión volumétrica de una capa de óxido durante las etapas de oxidación térmica (véase a continuación). En el caso de una capa de dispositivo de silicio, la capa de tensión puede comprender una capa de nitruro de silicio. Una ventaja del uso de una capa de nitruro de silicio es que el comportamiento de oxidación en la superficie de contacto de la capa de dispositivo de silicio y la capa de tensión de nitruro de silicio se entiende bien y puede reproducirse.
A continuación, se forman patrones en la capa de tensión a lo largo de la dirección 110 de la capa de dispositivo y se retiran selectivamente partes de la capa de tensión para obtener partes expuestas de la capa de dispositivo. La capa de tensión también puede actuar como máscara durante la etapa posterior de someter a ataque químico dependiente del plano las partes expuestas de la capa de dispositivo para obtener una cara 111 expuesta de la capa de dispositivo.
A continuación, se oxida térmicamente la cara 111 expuesta de la capa de dispositivo y se forma una capa de oxidación lateral en una superficie de contacto de la capa de dispositivo y la capa de tensión. Una ventaja de la cara 111 expuesta oxidada de la capa de dispositivo y la capa de oxidación lateral puede ser que forman una capa de protección para la nanoestructura durante una etapa posterior de ataque químico dependiente del plano.
Tras la oxidación, se proporciona una capa de máscara sobre la cara 111 expuesta oxidada de la capa de dispositivo. A continuación, se retiran las partes restantes de la capa de tensión para obtener partes expuestas adicionales de la capa de dispositivo y se retira la capa de máscara.
En la etapa siguiente, se lleva a cabo un ataque químico dependiente del plano de las partes expuestas adicionales de la capa de dispositivo para formar una nanoestructura monocristalina con una sección transversal de forma triangular. Esto procedimiento continúa hasta que un lado de la sección transversal de forma triangular que es coplanario con un lado de una sección transversal de la cara 111 expuesta oxidada sea pequeño en comparación con dicho lado de la sección transversal de la cara 111 expuesta oxidada.
Una ventaja de continuar el ataque químico dependiente del plano puede ser que permite una reducción de tamaño de la nanoestructura. En primer lugar se forma una nanoestructura monocristalina con una sección transversal de forma triangular con aproximadamente las mismas dimensiones que la cara 111 expuesta oxidada. Cuando se continúa el ataque químico dependiente del plano, el tamaño de la nanoestructura monocristalina se reduce adicionalmente en una ubicación rebajada entre la cara 111 expuesta oxidada y una capa sobre la que se proporciona la capa de dispositivo. En una realización, puede reducirse el tamaño hasta que el lado de la sección transversal de forma triangular que está contra un lado de una sección transversal de la cara 111 expuesta oxidada es más pequeño que la mitad del lado de la sección transversal de la cara 111 expuesta oxidada.
Una ventaja del método según la invención puede ser que permite la fabricación de nanoestructuras con dimensiones laterales de tan sólo 20 nm. El método puede aplicarse usando procedimientos de fabricación y fotolitografía a escala microscópica convencionales.
Aún otra ventaja del método según la invención puede ser que permite la implantación de dopantes en una región más gruesa así como dopar la nanoestructura, tal como se comenta a continuación.
En otra realización del método según la invención el grosor de la capa de dispositivo proporcionada es superior a 50 nm, o está en el intervalo de 200-400 nm. Este grosor de la capa de dispositivo proporcionada permite la retirada de una región de implantación de iones inicial tras la implementación de iones. Esta región de implantación de iones inicial puede haberse dañado durante la implantación de iones.
En aún otra realización un grosor de la capa de tensión es inferior a 100 nm, o está en el intervalo de 80-40 nm, o es de aproximadamente 50 nm. Una ventaja de este grosor puede ser que garantiza que la tensión residual de la capa de tensión es baja. La tensión puede ser mayor para películas más gruesas. Si la tensión en la capa de tensión es demasiado grande, la capa de dispositivo puede dañarse, por ejemplo por la dislocación inducida en el cristal durante las etapas de oxidación.
En otra realización, la capa de nitruro de silicio, capa de tensión, puede depositarse por ejemplo por deposición química en fase de vapor a baja presión o por deposición química en fase de vapor potenciada por plasma.
En una realización del método según la invención, se retiran selectivamente partes de la capa de tensión mediante ataque químico por iones reactivos.
En otra realización, el ataque químico dependiente del plano de las partes expuestas de la capa de dispositivo para obtener unas caras 111 expuestas de la capa de dispositivo comprende usar una disolución de ataque químico de hidróxido de tetrametilamonio diluida o una disolución de ataque químico de hidróxido de potasio. Una ventaja de usar una disolución de ataque químico de hidróxido de tetrametilamonio diluida puede ser que es compatible con procedimientos de fabricación de CMOS y que el ataque químico con esta disolución puede controlarse bien.
En otra realización, la etapa de proporcionar una capa de máscara sobre la cara 111 expuesta oxidada de la capa de dispositivo comprende depositar una capa de silicio policristalino. Una ventaja de depositar una capa de silicio policristalino puede ser que forma de manera eficaz una máscara sin dañar la superficie de la cara 111 expuesta de la capa de dispositivo.
En otra realización, las partes restantes de la capa de tensión se retiran usando una disolución de ataque químico de ácido fosfórico a 60 grados Celsius.
Según una realización del método según la invención, la etapa de someter a ataque químico dependiente del plano las partes expuestas adicionales de la capa de dispositivo para formar una nanoestructura monocristalina con una sección transversal de forma triangular, comprende usar una disolución de ataque químico de hidróxido de tetrametilamonio diluida o una disolución de ataque químico de hidróxido de potasio. En una realización, la disolución de ataque químico tiene una temperatura de 180 grados Celsius.
Una ventaja de usar estas disoluciones de ataque químico puede ser que su funcionamiento puede controlarse de manera precisa para permitir controlar la reducción del tamaño de la nanoestructura.
En una realización adicional, el método comprende la etapa de controlar la conductividad de capa de dispositivo. Esto puede conseguirse implantando iones antes de que se proporcione una capa de tensión, efectuando un recocido térmico durante el procedimiento de fabricación y retirando una región de implantación de iones inicial durante la etapa de someter a ataque químico dependiente del plano las partes expuestas adicionales de la capa de dispositivo, para formar una nanoestructura monocristalina con una sección transversal de forma triangular.
Una ventaja del recocido térmico puede ser que permite que los iones implantados sean eléctricamente activos mediante sustitución intersticial en la red cristalina de silicio. Otra ventaja puede ser que permite la redistribución de los iones implantados por todo el material, lo que produce una distribución uniforme de iones implantados por todas partes en la estructura.
Una ventaja de la retirada de una región de implantación de iones inicial puede ser que la conductividad de capa de dispositivo puede controlarse sin preocuparse por dañar la nanoestructura. Después de todo, se retira la región que puede dañarse por la implementación de iones.
En otra realización de la invención, el método comprende además la etapa de proporcionar un dieléctrico de puerta. Esta etapa puede comprender las etapas de proporcionar una capa de óxido sobre superficies 111 con un grosor de 10-20 nm y efectuar un recocido térmico en una atmósfera de N2. Una ventaja de estas etapas puede ser que se minimiza la carga fija en la capa de óxido.
En aún otra realización, el método comprende además la etapa de proporcionar un contacto eléctrico. Esta etapa puede comprender las etapas de retirar selectivamente partes de la capa de tensión para formar zonas de contacto, proporcionar una capa de metal en las zonas de contacto y efectuar un recocido térmico. Ventajosamente, estas etapas darán como resultado un buen contacto entre la nanoestructura y la capa de metal, mientras que los estados de superficie de contacto están pasivados. Además, pueden proporcionarse contactos eléctricos a escala microscópica mediante fotolitografía convencional.
En otra realización, la capa de dispositivo puede comprender una oblea de germanio de tipo p 100 o una oblea de germanio de tipo n 100.
Breve descripción de los dibujos
Se describen realizaciones ventajosas adicionales del método según la invención en las reivindicaciones y en la siguiente descripción con referencia al dibujo, en el que:
la figura 1 muestra tres ejemplos de planos atómicos en una red cristalina con sus índices de Miller;
la figura 2 representa esquemáticamente una sección transversal de una capa de dispositivo, con referencia a la cual se describe una realización del método según la invención;
la figura 3 representa esquemáticamente una sección transversal de la capa de dispositivo de la figura 2 con una capa de tensión;
la figura 4 representa esquemáticamente una sección transversal de la capa de dispositivo de la figura 3 con caras 111 expuestas;
la figura 5 representa esquemáticamente una sección transversal de la capa de dispositivo de la figura 4 con caras 111 expuestas oxidadas;
la figura 6 representa esquemáticamente una sección transversal de una capa de dispositivo de la figura 5 con una parte ampliada de una capa de oxidación lateral;
la figura 7 representa esquemáticamente una sección transversal de una capa de dispositivo de la figura 6 tras la retirada de partes de la capa de tensión;
la figura 8 representa esquemáticamente una sección transversal de una capa de dispositivo durante la etapa de ataque químico dependiente del plano;
la figura 9 representa esquemáticamente una reducción de tamaño de una sección transversal de una nanoestructura y una ampliación de una capa de oxidación lateral protectora;
la figura 10 representa esquemáticamente una sección transversal de unas nanoestructuras con puntas redondeadas, con referencia a la cual se describe una realización del método según la invención;
la figura 11 representa esquemáticamente una vista desde arriba de una nanoestructura, con referencia a la cual se describe una realización del método según la invención;
la figura 12 representa esquemáticamente una sección transversal de una nanoestructura, con referencia a la cual se describe una realización del método según la invención;
la figura 13 representa esquemáticamente una sección transversal de la figura 12 con contactos eléctricos, con referencia a la cual se describe una realización del método según la invención.
Descripción detallada de la invención
A continuación, el término 100 (y otros términos con tres números) se refiere a tres índices de Miller seguidos, que juntos forman una representación de vector simbólica para la orientación de un plano atómico en una red cristalina. En la figura 1, se representan planos atómicos con una referencia de Miller 100, una 110 y una 111. Por tanto, a lo largo de este documento se aplica lo siguiente: el término “una estructura 100” puede referirse a una estructura de red cristalina con un plano atómico con una orientación 100. También puede denominarse estructura de red cristalina 100. El término “una dirección 110” puede referirse a una dirección de una orientación 110 de un plano atómico en una red cristalina. El término “una cara 111” puede referirse a una cara con una orientación 111 de un plano atómico en una red cristalina.
Un elemento de la invención es el uso de ataque químico dependiente del plano (PDE). Se ha propuesto un modelo electroquímico para explicar el comportamiento del ataque químico dependiente del plano debido a pequeñas diferencias en los niveles de energía de los estados superficiales de enlace posterior como funciones de orientación cristalina. Este modelo indica, por ejemplo, que deben romperse dos enlaces posteriores de silicio para someter a ataque químico las superficies 100 y 110 y tres para la superficie 111. A partir del modelo, también se deduce que R(110) <R(100) <R(111), siendo R la tasa de ataque químico de la superficie particular. Esta relación se ha encontrado en tasas de ataque químico medidas para disoluciones de ataque químico alcalinas. Las razones de ataque químico PDE típicas para hidróxido de potasio (KOH) a temperatura ambiente son R(110)/R(111 ) ~ 160 y R(100)/R(111) ~ 100, y para hidróxido de tetrametilamonio (TMAH) a 60ºC son R(110)/R(111) ~ 40 y R(100)/R(111) -20 comunes.
La figura 2 representa una capa de dispositivo 21 sobre un aislante 23 según la invención. Esto puede ser una oblea de SOI (silicio sobre aislante) 100 de tipo p, por ejemplo un silicio con oxígeno implantado, tal como se fabrica por SIMOX, Ibis, Inc., EE.UU. o un denominado UNIBOND fabricado por SOITEC, Bernin, Francia. En la figura 2, se ha depositado una capa de nitruro de silicio (SiN) de tensión 22 sobre la capa de dispositivo de silicio. Esto puede realizarse por deposición química en fase de vapor a baja presión (LPCVD). Se requiere una capa de nitruro de silicio de baja tensión delgada (<100 nm) se requiere para impedir la formación de dislocaciones en la capa de silicio debido a la tensión generada por la expansión volumétrica de la capa de dióxido de silicio durante las etapas de oxidación térmica siguientes. Se alinea litográficamente la capa de nitruro de silicio con la dirección cristalina 110 de la oblea, se forman patrones con la máscara 24 y se retira selectivamente con ataque químico por iones reactivos (RIE). El resultado se muestra en la figura 3, en la que las partes expuestas de la capa de dispositivo se indican mediante 31. Errores de alineación de litografía pueden ser menores que 1 grado. Los planos cristalinos 110 pueden estar alineados con la oblea plana dentro de ±0,5 grados tal como se específica en las normas de obleas ASTM.
Entonces se someten las partes expuestas de la capa de dispositivo a ataque químico, por ejemplo en una disolución de ataque químico de hidróxido de tetrametilamonio diluida (el 5% de TMAH, C4H13NO). Los planos 100 se someten a ataque químico mucho más rápido que los planos 111, lo que da como resultado una región de silicio trapezoidal con ángulos de paredes laterales de 54,74 grados, determinados de manera precisa por la estructura cristalina de la red cristalina de silicio, tal como puede observarse en la figura 4. Una cara 111 expuesta de la capa de dispositivo se indica mediante 41.
En la etapa siguiente, la caras 111 expuestas de la capa de dispositivo se oxidan térmicamente, por ejemplo en un entorno seco de 950 grados Celsius durante 15 min. Esto da como resultado una cara 111 expuesta oxidada de la capa de dispositivo 51 tal como puede observarse en la figura 5. Además se forma una capa de oxidación lateral en una superficie de contacto de la capa de dispositivo y la capa de tensión. En la figura 6 se ha representado ampliada la capa de oxidación lateral. La oxidación lateral en la dirección x proporciona una capa de óxido uniforme a lo largo de la dirección z sobre la superficie de silicio, con grosor de óxido tampón d entre el silicio y la capa de tensión. La longitud I de la capa de oxidación lateral se controla mediante un grosor de óxido inicial d entre el silicio y la capa de tensión, un tiempo de oxidación y una temperatura de oxidación. La capa puede tener una longitud de hasta 50 nm, pero una capa de oxidación lateral mayor puede inhibir la siguiente etapa PDE.
En una etapa siguiente, se retira selectivamente la capa de tensión. En primer lugar se proporciona una máscara de ataque químico de silicio policristalino (polisilicio) de 50 nm de grosor formada con patrones usando, por ejemplo, deposición química en fase de vapor a baja presión. Una ventaja de la capa de polisilicio puede ser que cubre todas las superficies en la superficie de contacto de la capa de dispositivo y la capa de tensión y tiene una selectividad de ataque químico relativamente alta en comparación con la capa de tensión. Cuando se somete a ataque químico la capa de tensión usando un ácido fosfórico caliente (el 85% de H3PO4) a 180 grados Celsius, se retira la capa de tensión formada con patrones con daño mínimo a las superficies de silicio 111 expuestas. El resultado de esta etapa se representa en la figura 7.
Durante una segunda etapa de ataque químico dependiente del plano por ejemplo con una disolución de ataque químico de hidróxido de tetrametilamonio (el 5% de TMAH, C4H13NO) diluida a 60 grados Celsius, se forma una nanoestructura monocristalina con una sección transversal de forma triangular, que se representa en la figura 8. La cara 111 expuesta oxidada en un lado de la estructura actúa como una máscara de ataque químico. Cuando continúa el ataque químico dependiente del plano, el tamaño de la nanoestructura monocristalina se reducirá mientras que la sección transversal permanece con forma triangular. Este procedimiento puede observarse en la figura 9. La capa de oxidación lateral impide someter a ataque químico los planos 100 debido a que todos los enlaces de silicio colgantes se han terminado con oxígeno a partir de la etapa de oxidación térmica. Tal como puede observarse, el lado 91 de la sección transversal de forma triangular es coplanario con la sección transversal 92 de la cara 111 expuesta oxidada. Tras la segunda etapa de ataque químico dependiente del plano, el lado 91 es pequeño en comparación con el lado 92. La nanoestructura monocristalina está rebajada en la cara 111 expuesta oxidada.
La tasa de ataque químico de reducción de tamaño puede cambiarse reduciendo la temperatura del procedimiento. Con una temperatura inferior y por tanto una tasa de ataque químico inferior, puede mejorarse el control de las dimensiones del dispositivo finales.
Una ventaja de este método para fabricar una nanoestructura monocristalina puede ser que en la misma capa de dispositivo monocristalina, pueden formarse regiones de contacto eléctrico en una parte de capa de dispositivo gruesa (~200 nm), mientras se reduce el tamaño de la nanoestructura monocristalina a las dimensiones deseadas en la capa de silicio delgada (~20 nm). La fabricación de arriba abajo de nanoestructuras monocristalinas comúnmente conocida en la técnica comienza adelgazando la capa de dispositivo de SOI hasta el grosor deseado del dispositivo final. Por tanto, la nanoestructura monocristalina y las regiones de contacto eléctrico tienen el mismo grosor pequeño, lo que puede conducir a resistencias de contacto altas.
La conductividad de capa de dispositivo puede controlarse implantando iones y efectuando un recocido térmico. Por ejemplo, pueden implantarse átomos (por ejemplo B, P, As) en la capa de silicio, antes de que se proporcione una capa de tensión. El recocido térmico tiene lugar durante todo el procedimiento de fabricación. Para controlar la conductividad de capa de dispositivo, puede calcularse un denominado “balance térmico” durante cada etapa del procedimiento. El procedimiento puede modelarse por ejemplo en un paquete de software comercial (por ejemplo Suprem) que permite la predicción de los perfiles de dopante finales al final del procedimiento de fabricación. Otra manera de controlar la conductividad de capa de dispositivo, es el uso de dopantes de centrifugación.
Otra ventaja del método según la invención es la retirada de la región de implantación de iones inicial. Por ejemplo, en una capa de dispositivo de silicio inicial con un grosor de 200 nm se implantan iones BF2+ a una energía promedio de 20 keV y un ángulo de oblea de 7º. En ese caso cualquier daño al cristal provocado por la implantación se contiene principalmente en los primeros 100 nm de la capa de dispositivo de silicio. Posteriormente, el recocido térmico da como resultado la redistribución de los dopantes y la activación eléctrica por todo el grosor de la capa de dispositivo de silicio. Entonces se retira la región de implantación de iones inicial durante las etapas de ataque químico de la nanoestructura monocristalina resultante.
Para aplicaciones que requieren un dieléctrico de puerta, puede hacerse crecer una capa de óxido delgada (1020 nm) sobre una superficie 111 expuesta de la nanoestructura monocristalina, que se indica mediante 81 en la figura 10. Tras hacer crecer la capa de óxido delgada, se redondea la punta de la nanoestructura monocristalina tal como puede observarse en la figura 10. Entonces puede recocerse la oblea en una atmósfera de N2 (900 grados Celsius durante 30 min.) para formar una concentración de dopante uniforme, para activar eléctricamente los dopantes y para minimizar la carga fija en la capa de óxido.
La figura 11 representa una vista desde arriba de la nanoestructura monocristalina. Las figuras anteriores han representado secciones transversales en la línea A-A’, mientras que las figuras 12 y 13 muestran una sección transversal en la línea B-B’.
En otra realización del método según la invención, se proporcionan contactos eléctricos. En primer lugar, se retiran partes de la capa de tensión usando ataque químico por iones reactivos. Puede ser ventajoso proporcionar los contactos eléctricos en partes de la nanoestructura monocristalina que se no se han sometido a ataque químico mediante el procedimiento de ataque químico dependiente del plano. El hecho de que estas partes son más gruesas que las partes que se han sometido a ataque químico mediante el procedimiento de ataque químico dependiente del plano, puede proporcionar varias ventajas. Los contactos eléctricos pueden tener un contacto de baja resistencia con la nanoestructura. Además, los contactos eléctricos pueden tener dimensiones a escala microscópica y por tanto pueden formarse con fotolitografía convencional.
Además, una parte del aislante (es decir la capa de óxido oculta) en el sustrato se expone usando un ataque químico en húmedo con ácido fluorhídrico tamponado. A continuación se deposita una capa de 400 nm de un metal, por ejemplo AI, sobre la zona de contacto formada por las partes expuestas de la nanoestructura monocristalina y las partes expuestas de la capa de óxido oculta. Para formar un buen contacto entre la nanoestructura y las capas de metal y para pasivar los estados de superficie de contacto, se recuece la oblea en una atmósfera de N2 con el 5% de H2, durante 10 minutos a 400 grados Celsius.
Tal como se requiere, se dan a conocer realizaciones detalladas de la presente invención en el presente documento; sin embargo, debe entenderse que las realizaciones dadas a conocer son meramente a modo de ejemplo de la invención, que pueden realizarse de diversas formas. Por tanto, los detalles estructurales y funcionales específicos dados a conocer en el presente documento no deben interpretarse como limitativos, sino meramente como una base para las reivindicaciones y como una base representativa para enseñar a un experto en la técnica a emplear de diversas maneras la presente invención en prácticamente cualquier estructura detallada de manera apropiada. Además, no se pretende que los términos y las frases usados en el presente documento sean limitativos, sino más bien que proporcionen una descripción comprensible de la invención. El mero hecho de que se mencionen determinadas medidas en reivindicaciones dependientes diferentes entre sí no indica que no pueda usarse de manera ventajosa una combinación de estas medidas.

Claims (18)

  1. REIVINDICACIONES
    1. Método para fabricar una nanoestructura monocristalina que comprende las etapas de:
    a) proporcionar una capa de dispositivo (21) con una orientación 100 sobre un sustrato;
    b) proporcionar una capa de tensión (22) sobre la capa de dispositivo;
    c) formar patrones (24) en la capa de tensión a lo largo de la dirección 110 de la capa de dispositivo;
    d) retirar selectivamente partes de la capa de tensión (22) para obtener partes expuestas (31) de la capa de dispositivo;
    e) someter a ataque químico dependiente del plano las partes expuestas (31) de la capa de dispositivo para obtener unas caras 111 expuestas de la capa de dispositivo (41);
    f) oxidar térmicamente la cara 111 expuesta de la capa de dispositivo (41) y formar una capa de oxidación lateral en una superficie de contacto de la capa de dispositivo y la capa de tensión;
    g) proporcionar una capa de máscara sobre la cara 111 expuesta oxidada de la capa de dispositivo (51);
    h) retirar las partes restantes de la capa de tensión (22) para obtener partes expuestas adicionales de la capa de dispositivo;
    i) retirar la capa de máscara;
    j) someter a ataque químico dependiente del plano las partes expuestas adicionales de la capa de dispositivo para formar una nanoestructura monocristalina con una sección transversal de forma triangular, hasta que un lado (91) de la sección transversal de forma triangular que es coplanario con una sección transversal de la cara 111 expuesta oxidada sea pequeño en comparación con dicho lado (92) de la sección transversal de la cara 111 expuesta oxidada.
  2. 2.
    Método según la reivindicación 1, en el que el lado de la sección transversal de forma triangular que está contra un lado de una sección transversal de la cara 111 expuesta oxidada es más pequeño que la mitad del lado de la sección transversal de la cara 111 expuesta oxidada.
  3. 3.
    Método según una de las reivindicaciones 1-2, en el que la capa de dispositivo (21) comprende una oblea de silicio de tipo p 100 o una oblea de silicio de tipo n 100.
  4. 4.
    Método según una de las reivindicaciones 1-3, en el que un grosor de la capa de dispositivo proporcionada es superior a 50 nm, o está en el intervalo de 200-400 nm.
  5. 5.
    Método según una de las reivindicaciones 3-4, en el que la capa de tensión (22) comprende una capa de nitruro de silicio.
  6. 6.
    Método según una de las reivindicaciones 3-5, en el que un grosor de la capa de tensión (22) es inferior a 150 nm, o está en el intervalo de 100-40 nm, o es de aproximadamente 50 nm.
  7. 7.
    Método según una de las reivindicaciones 5-6, en el que la etapa b) comprende depositar la capa de nitruro de silicio por deposición química en fase de vapor a baja presión o por deposición química en fase de vapor potenciada por plasma.
  8. 8.
    Método según una de las reivindicaciones 1-7, en el que la etapa d) comprende retirar selectivamente partes de la capa de tensión (22) mediante ataque químico por iones reactivos.
  9. 9.
    Método según una de las reivindicaciones 3-8, en el que la etapa e) comprende usar una disolución de ataque químico de hidróxido de tetrametilamonio diluida o una disolución de ataque químico de hidróxido de potasio.
  10. 10.
    Método según una de las reivindicaciones 3-9, en el que la etapa g) comprende depositar una capa de silicio policristalino.
  11. 11.
    Método según una de las reivindicaciones 3-10, en el que la etapa h) comprende usar una disolución de ataque químico de ácido fosfórico a 60 grados Celsius.
  12. 12.
    Método según una de las reivindicaciones 3-11, en el que la etapa j) comprende usar una disolución de ataque químico de hidróxido de tetrametilamonio diluida o una disolución de ataque químico de hidróxido de potasio.
  13. 13.
    Método según una de las reivindicaciones 12-13, en el que la disolución de ataque químico tiene una temperatura de 180 grados Celsius.
  14. 14.
    Método según una de las reivindicaciones 1-14, que comprende además la etapa de
    I) controlar una conductividad de capa de dispositivo, que comprende las etapas de 1) implantar iones antes de la etapa b) 2) efectuar un recocido térmico durante las etapas b)-k) 3) retirar una región de implantación de iones inicial durante la etapa k).
  15. 15.
    Método según una de las reivindicaciones 1-15, que comprende además la etapa de m) que consiste en proporcionar un dieléctrico de puerta, que comprende las etapas de
    1) proporcionar una capa de óxido sobre superficies 111 con un grosor de 10-20 nm 2) efectuar un recocido térmico en una atmósfera de N2.
  16. 16.
    Método según una de las reivindicaciones 1-16, que comprende además la etapa de n) proporcionar un contacto eléctrico que comprende las etapas de 1) retirar selectivamente partes de la capa de tensión para formar zonas de contacto
    2) proporcionar una capa de metal en las zonas de contacto 3) efectuar un recocido térmico.
  17. 17.
    Método según la reivindicación 16, en el que las zonas de contacto se forman sobre partes de la capa de dispositivo, siendo las dimensiones de sección transversal de las mismas mayores que la sección transversal de forma triangular.
  18. 18.
    Método según la reivindicación 1, en el que la capa de dispositivo comprende una oblea de germanio de tipo p 100 o una oblea de germanio de tipo n 100.
ES10745680T 2009-08-14 2010-08-16 Método para fabricar un nanohilo monocristalino Active ES2426489T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2003357 2009-08-14
NL2003357A NL2003357C2 (en) 2009-08-14 2009-08-14 Method for manufacturing a single crystal nano-wire.
PCT/NL2010/050512 WO2011019282A1 (en) 2009-08-14 2010-08-16 Method for manufacturing a single crystal nano-wire.

Publications (1)

Publication Number Publication Date
ES2426489T3 true ES2426489T3 (es) 2013-10-23

Family

ID=42074555

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10745680T Active ES2426489T3 (es) 2009-08-14 2010-08-16 Método para fabricar un nanohilo monocristalino

Country Status (5)

Country Link
US (1) US20120202325A1 (es)
EP (1) EP2465137B1 (es)
ES (1) ES2426489T3 (es)
NL (1) NL2003357C2 (es)
WO (1) WO2011019282A1 (es)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157371B (zh) * 2011-03-23 2012-08-22 北京大学 一种制作单晶硅纳米结构的方法
CN103021806B (zh) * 2012-09-18 2017-06-23 上海集成电路研发中心有限公司 一种单晶硅衬底上制备硅纳米线的方法
US9403675B2 (en) * 2013-08-22 2016-08-02 Board Of Regents, The University Of Texas System Self-aligned masks and methods of use

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4178197A (en) * 1979-03-05 1979-12-11 International Business Machines Corporation Formation of epitaxial tunnels utilizing oriented growth techniques
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
US6864520B2 (en) * 2002-04-04 2005-03-08 International Business Machines Corporation Germanium field effect transistor and method of fabricating the same
US7566949B2 (en) * 2006-04-28 2009-07-28 International Business Machines Corporation High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching
US7742328B2 (en) * 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors

Also Published As

Publication number Publication date
EP2465137A1 (en) 2012-06-20
EP2465137B1 (en) 2013-06-05
NL2003357C2 (en) 2011-02-15
US20120202325A1 (en) 2012-08-09
WO2011019282A1 (en) 2011-02-17

Similar Documents

Publication Publication Date Title
TWI463565B (zh) 使用共形氮化物形成自上而下堅固之矽奈米結構的方法及其結構
TWI472477B (zh) 矽奈米結構與其製造方法及應用
US10411096B2 (en) Encapsulated nanostructures and devices containing encapsulated nanostructures
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
US8519479B2 (en) Generation of multiple diameter nanowire field effect transistors
TWI222222B (en) Method for forming rod-shaped semiconductor layer, and rod-shaped semiconductor device and method of fabricating the same
JP5186101B2 (ja) 多層に応力が加えられたゲート電極を有するｆｉｎＦＥＴ構造体
KR100771851B1 (ko) 전계 효과 트랜지스터가 내장된 원자간력 현미경 캔틸레버및 그의 제조방법
ES2426489T3 (es) Método para fabricar un nanohilo monocristalino
US9647063B2 (en) Nanoscale chemical templating with oxygen reactive materials
CN105655383B (zh) 半导体结构及其形成方法
WO2007082745A1 (en) Selective etching for semiconductor devices
CN109950148A (zh) 一种半导体器件的制造方法
TWI588886B (zh) 製造半導體裝置之方法
US8546269B2 (en) Top-down nanowire thinning processes
CN110085673B (zh) 杂质原子阵列晶体管及其制备方法
Lee et al. Thin transparent single-crystal silicon membranes made using a silicon-on-nitride wafer
US20180277439A1 (en) Method to form hybrid sige fin
JPS6360550A (ja) 半導体装置およびその製造方法
Wang et al. Selective etching of n-type silicon in pn junction structure in hydrofluoric acid and its application in silicon nanowire fabrication
KR100539465B1 (ko) 실리콘 박막분리를 위한 표면기포 형성방법
CN109962107A (zh) 硅晶面依赖的纳米结构晶体管及制备方法
JP2008192907A (ja) シリコンエピタキシャル膜を有するｓｏｓ基板の形成法
JP2005268511A (ja) Ｓｏｉ基板の製造方法
Fraga et al. STUDY: STOP ANISOTROPIC ETCHING IN OXIDE THERMALLY GROWN AIMING USE OF SOI WAFERS