ES2327893T3 - Disposicion de circuito para la transmision secularizada de datos, especialmente en sistemas de bus de forma anular. - Google Patents
Disposicion de circuito para la transmision secularizada de datos, especialmente en sistemas de bus de forma anular. Download PDFInfo
- Publication number
- ES2327893T3 ES2327893T3 ES00943679T ES00943679T ES2327893T3 ES 2327893 T3 ES2327893 T3 ES 2327893T3 ES 00943679 T ES00943679 T ES 00943679T ES 00943679 T ES00943679 T ES 00943679T ES 2327893 T3 ES2327893 T3 ES 2327893T3
- Authority
- ES
- Spain
- Prior art keywords
- data
- unit
- peripheral
- relevant
- security
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/40—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass for recovering from a failure of a protocol instance or entity, e.g. service redundancy protocols, protocol state redundancy or protocol service redirection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Safety Devices In Control Systems (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Selective Calling Equipment (AREA)
- Debugging And Monitoring (AREA)
- Communication Control (AREA)
- Hardware Redundancy (AREA)
Abstract
Sistema para la transmisión securizada de datos en sistemas de bus de forma anular, que comprende - un controlador (1) que envía datos de salida y señales de control para un proceso de control a unidades periféricas (4, 7, 8, 9, 12), - una unidad de vigilancia periférica (4) que presenta una primera unidad de transferencia (5) para vigilar los datos enviados y una segunda unidad de transferencia (6) para vigilar datos que deben ser leídos y reingresados en el controlador (1), y - al menos una unidad periférica (9) relevante para la seguridad y destinada a recibir o emitir datos con marca de seguridad, en la cual se almacenan transitoriamente datos hasta la entrega de los mismos, cuya unidad presenta una lógica de control (11) para vigilar los datos transitoriamente almacenados y una unidad de salida (10) para entregar los datos transitoriamente almacenados, vigilándose los datos transitoriamente almacenados por medio de la lógica de control (11) de modo que, en caso de defecto, se inicie un estado seguro para el proceso de control, en donde la primera unidad de transferencia (5) vigila los datos enviados por el controlador (1) de tal manera que, en caso de defecto, se supriman o borren datos de habilitación para la unidad periférica (9) relevante para la seguridad a fin de que no lleguen datos erróneos al proceso de control, y en donde se leen y reingresan, a través de la segunda unidad de transferencia (6), los datos de entrada de la unidad periférica (9) relevante para la seguridad y los datos de ésta transitoriamente almacenados.
Description
Disposición de circuito para la transmisión
securizada de datos, especialmente en sistemas de bus de forma
anular.
La invención concierne a una disposición de
circuito para la transmisión securizada de datos, especialmente en
sistemas de bus de forma circular.
En la construcción de máquinas e instalaciones
no es raro, hoy en día, que se controlen movimientos y operaciones
que representan, en caso de error o de fallo, un peligro para la
vida y la salud de personas, especialmente del personal de
servicio. Sin embargo, aparte de estos peligros, hay que proteger
también valiosas piezas de maquinaria que, en caso de posibles
funciones erróneas, pueden sufrir altos daños financieros.
Por tanto, los defectos que eventualmente se
presenten tienen que ser reconocidos por el proceso o los equipos
de control existentes y la máquina deberá ser llevada siempre a un
estado que pueda considerarse como exento de peligro. En general,
son necesarias para ello unas estructuras redundantes que vigilen
las funciones de seguridad con independencia del control o
regulación propiamente dicho. En la construcción de máquinas o
instalaciones es frecuentemente suficiente, para el reconocimiento
de defectos, que se detecte un defecto sencillo. Después del
reconocimiento de este defecto se puede interrumpir el proceso de
control y éste puede permanecer en un estado seguro. Se suprime así
un eventual daño debido a la continuación errónea del proceso.
El procedimiento de reconocimiento de defectos y
las medidas necesarias de mismo están establecidos en las normas
internacionales DIN V VDE 0801 y DIN ISO 61508. Gracias a los
fundamentos de estas normas, los fabricantes de equipos de
automatización han desarrollado en los últimos años estrategias
diferentes que permiten transmisiones seguras en sistemas de bus;
véase, por ejemplo, el Profibus con perfil F, PNO y bus de seguridad
P, de la firma Pilz und Sick.
Además, se hacen llegar al mercado sistemas de
control que presentan ya estructuras internamente redundantes y
admiten así, en cooperación con los sistemas de bus seguros citados,
un reconocimiento de defectos; véanse, por ejemplo, los sistemas de
bus de la firma Siemens, especialmente la serie de aparatos S 7 400
F, o la serie PSS 3000 de la firma Pilz.
Sin embargo, los procedimientos allí
implementados se pueden utilizar solamente en el caso de una
instalación completamente nueva de los componentes necesarios y
sólo deficientemente protegen contra defectos sistemáticos.
El documento
US-A-5 115 177 describe un sistema
de diagnóstico de averías para diagnosticar un funcionamiento
erróneo de un sistema de control con unidad de vigilancia central
empleando un "host computer" (ordenador central). El "host
computer" lee señales de entrada y de salida y determina la
función errónea mediante un procesamiento de estas señales. En caso
de que la avería resulte ser no reparable, se interrumpe el proceso
de control.
En el documento
US-A-5 274 546 se presenta un
sistema diagnóstico para equipos de control. Este documento muestra
un procedimiento para detectar la causa de la avería empleando un
procesador de diagnóstico.
La invención se plantea el problema de reconocer
defectos en un proceso que está estructurado únicamente con
unidades estándar.
Además, se deberán reconocer y eliminar
preferiblemente no sólo eventuales defectos en el transporte de
datos a través de un sistema de bus empleado, sino también averías
o errores de programación en el equipo de control.
Este problema se resuelve mediante un sistema
para la transmisión securizada de datos en sistemas de bus de forma
anular que comprende un controlador que envía datos de salida y
señales de control para un proceso de control a unidades
periféricas, así como una unidad de vigilancia periférica que
presenta una primera unidad de transferencia para vigilar los datos
enviados y una segunda unidad de transferencia para vigilar datos
que deben leerse y reingresarse en el controlador. Además, el
sistema comprende al menos una unidad periférica relevante para la
seguridad que está destinada a recibir o emitir datos con marca de
seguridad y en la cual se almacenan transitoriamente los datos
previstos para ser emitidos, cuya unidad presenta una lógica de
control para vigilar los datos transitoriamente almacenados y una
unidad de salida para entregar los datos transitoriamente
almacenados. Los datos transitoriamente almacenados son vigilados
aquí por la lógica de control de modo que, en caso de error, se
inicie un estado seguro para el proceso de control, especialmente un
estado seguro de la unidad de salida, vigilando la primera unidad
de transferencia los datos emitidos por el controlador de tal
manera que, en caso de defecto, se supriman o borren datos de
habilitación para la unidad periférica relevante para la seguridad,
a fin de que no lleguen datos erróneos al proceso de control. Los
datos de entrada de la unidad periférica relevante para la
seguridad y los datos de ésta transitoriamente almacenados son
leídos y reingresados aquí a través de la segunda unidad de
transferencia.
Además, se resuelve el problema mediante una
disposición con una unidad periférica relevante para la seguridad
en un sistema para la transmisión securizada de datos en sistemas de
bus de forma anular, que comprende dos unidades de bus para
retransmitir también los datos a entregar de una unidad de bus a la
parte de entrada de la otra unidad de bus, para poder recoger
informaciones del proceso de control a través de canales de entrada
redundantes y para hacer que los datos que deben ser entregados sean
puestos a disposición de una unidad de vigilancia periférica para
su lectura y reingreso. Además, la disposición comprende una memoria
intermedia en la que se depositan los datos a entregar antes de su
habilitación, una lógica de salida, a través de la cual se entregan
los datos transitoriamente almacenados, y una lógica de control que
decide acerca de si los datos almacenados en la memoria intermedia
son entregados a través de la lógica de salida.
Se describe seguidamente la invención en forma
más detallada ayudándose de los dibujos adjuntos y haciendo
referencia a formas de realización preferidas.
Muestran:
La figura 1, la constitución de una primera
forma de realización de un sistema para la transmisión securizada
de datos y
La figura 2, una forma de realización preferida
de una disposición según la invención con unidad periférica
relevante para la seguridad, mostrándose la constitución interna de
la unidad periférica relevante para la seguridad del sistema para
la transmisión securizada de datos.
Se describe seguidamente la invención con más
detalle haciendo referencia en primer lugar a la figura 1. Esta
figura 1 muestra una constitución adecuada de un sistema de esta
clase.
El controlador 1 asume en el proceso todas las
funciones de control y de regulación, tal como esto es conocido,
por ejemplo, por el sistema de interbus convencional. El controlador
1 reconoce también posibles defectos y puede interrumpir el proceso
o llevarlo a un estado seguro.
Sin embargo, en caso de un fallo propio o de un
transporte erróneo de datos, el controlador 1 no está
convencionalmente en condiciones de producir el estado seguro
deseado. Este fallo se produce, por ejemplo, incluso aunque en el
sistema de control exista ya una amplia separación entre el
controlador del proceso y el control de seguridad. Dado que, de
manera convencional, no existe aquí tampoco ninguna redundancia, un
defecto no reconocido tendrá posiblemente graves consecuencias.
Según la invención, se agregan otros componentes
que reconocen y eliminan un posible defecto. Estas unidades son:
Una unidad de vigilancia periférica 4 y una o varias unidades
periféricas 9 relevantes para la seguridad en el proceso, las
cuales son necesarias únicamente allí donde se reciben o emiten
datos con marca de seguridad.
El controlador 1 incluye un registro 2 de datos
e imágenes que envía todos los datos de salida y otras señales de
control, a través de la línea de datos 13 a las unidades periféricas
(7, 8, 12, unidad periférica 9 relevante para la seguridad y unidad
de vigilancia periférica 4).
Dado que el transporte por el bus funciona de
manera semejante a un registro de desplazamiento, todas las
unidades periféricas envían por la línea de retorno 14, en el mismo
ciclo de bus, sus datos de entrada para fines de control, los
cuales quedan disponibles en el registro 3 de datos e imágenes. En
un ciclo SPS siguiente (ciclo de control programable en memoria) el
SPS (controlador programable en memoria) procesa ahora los datos
provenientes de ambos registros de imágenes 2, 3 y genera así el
estado necesaria para el proceso.
Sin embargo, sin la unidad de vigilancia
periférica 4 y la unidad periférica 9 relevante para la seguridad
el SPS no está en condiciones de regular un error de programación,
un estado debido a una avería o un fallo o un error en los datos
debido a un transporte falso por el bus. Por tanto, la unidad de
vigilancia periférica 4 incluye un microprocesador propio que
vigila los datos enviados del SPS y analiza solamente las magnitudes
relevantes para la seguridad en cuanto a su sentido, especialmente
en cuanto a su carácter correcto.
Así, la unidad de vigilancia periférica 4 con la
unidad de transferencia 5 está en condiciones de vigilar el SPS.
Sin embargo, la unidad de vigilancia periférica 4 puede leer
adicionalmente también los datos de las entradas de las unidades
periféricas a través de la unidad de transferencia 6 instalada en la
vía de retorno. Dado que la unidad periférica 9 relevante para la
seguridad retransmite también su información de salida D3
directamente a la parte de entrada de la unidad de bus 23, se logra
así un control directo referente a si la transferencia de bus ha
funcionado correctamente.
Asimismo, la unidad de vigilancia periférica 4
con su unidad de transferencia 5 está también en condiciones de
manipular los datos para la unidad periférica 9 relevante para la
seguridad. La unidad de vigilancia periférica 4 puede sobreescribir
especialmente datos del SPS y suprimir así una aprobación de la
emisión de datos desde la unidad periférica 9 relevante para la
seguridad. La unidad periférica 9 relevante para la solicitud entra
en acción solamente cuando ésta ha recibido una aprobación de los
datos de la unidad de salida 10 a través de la lógica de control
11.
\newpage
La sincronización en tiempo con el transporte de
datos se muestra en la tabla siguiente:
El diagrama de sincronización en tiempo muestra
el estado después de cada información de desplazamiento en el
anillo con ayuda de un ejemplo preferido, concretamente el sistema
de interbus de la firma Phoenix Contact GmbH und Co. KG.
La información AC3 puede ser manipulada y
sobreescrita por la unidad periférica de vigilancia 4 con la unidad
de transferencia 5. Por tanto, la unidad periférica 9 relevante para
la seguridad recibe en su lógica de control 11 una información
adicional que suprime una entrega errónea.
Como puede apreciarse también en el diagrama de
sincronización en tiempo, la unidad de vigilancia periférica 4
puede leer también (EC3) los datos de salida de la unidad periférica
9 relevante para la seguridad. Estos datos representan la
información de salida directa de la unidad periférica 9 relevante
para la seguridad, por lo que se reconoce con seguridad un defecto
del bus.
En la figura 2 se representan una disposición
con una unidad periférica relevante para la seguridad, así como la
constitución interna de la unidad periférica 9 relevante para la
seguridad.
La unidad periférica 9 relevante para la
seguridad está constituida por dos unidades de bus 22, 23, con lo
que se pueden recoger (24, 25) informaciones de entrada del proceso
de control en forma redundante. Además, la información de salida Dn
de una unidad de bus 22 se reproduce en imagen a través de la parte
de entrada de la otra unidad de bus 23. Por tanto, en el ciclo
secuencial del transporte por bus se reconoce un posible defecto en
el archivado interno o en el transporte por el bus. La información
de salida de Dn se escribe en la memoria intermedia 27 por medio
del controlador SPS.
Sin embargo, la lógica de control 11 diferencia
además si la información de la memoria intermedia 27 aparece en la
periferia a través de la lógica de salida 28. Esta lógica de control
11 puede habilitar la información almacenada a través de la línea
30 o borrar el estado a través de la línea 31, de modo que la salida
29 lleve el proceso de control a un estado seguro.
Por tanto, la disposición de circuito funciona
en principio en muchos sectores exactamente igual que un sistema
SPS descentralizado normal. Los componentes permiten tan sólo
adicionalmente vigilar entradas en forma redundante y analizar
informaciones de salida almacenadas, antes de su entrega, en cuanto
a su sentido y especialmente en cuanto a la ausencia de defectos.
Asimismo, la unidad de vigilancia puede reconocer también defectos
que se han producido no solamente por fallo o avería, sino que
tenían como causa un error de programación o de
parametrización.
Por consiguiente, la presente disposición de
circuito permite transmitir en sistemas de bus estándar de forma
anular datos que son necesarios para la constitución de estructuras
tolerantes de defectos.
Para materializar esto se utiliza una unidad de
vigilancia y se emplean también unidades periféricas de entrada y
de salida que envían o reciben datos para fines de regulación o
control.
La disposición de circuito asume la tarea de
reconocer eventuales defectos que puedan convertirse en un peligro
para el proceso de control, especialmente para la transmisión de
datos de control, de sensor o de actor, dentro de una máquina o
instalación. Debido a la constitución interna, la disposición de
circuito identifica un eventual defecto ya antes de la transmisión
del defecto al proceso de control e inicia una desconexión
securizada. Es indiferente a este respecto que el controlador
externo o el sistema de bus empleado sea responsable del
defecto.
Claims (18)
1. Sistema para la transmisión securizada de
datos en sistemas de bus de forma anular, que comprende
- un controlador (1) que envía datos de salida y
señales de control para un proceso de control a unidades
periféricas (4, 7, 8, 9, 12),
- una unidad de vigilancia periférica (4) que
presenta una primera unidad de transferencia (5) para vigilar los
datos enviados y una segunda unidad de transferencia (6) para
vigilar datos que deben ser leídos y reingresados en el controlador
(1), y
- al menos una unidad periférica (9) relevante
para la seguridad y destinada a recibir o emitir datos con marca de
seguridad, en la cual se almacenan transitoriamente datos hasta la
entrega de los mismos, cuya unidad presenta una lógica de control
(11) para vigilar los datos transitoriamente almacenados y una
unidad de salida (10) para entregar los datos transitoriamente
almacenados, vigilándose los datos transitoriamente almacenados por
medio de la lógica de control (11) de modo que, en caso de defecto,
se inicie un estado seguro para el proceso de control,
en donde la primera unidad de transferencia (5)
vigila los datos enviados por el controlador (1) de tal manera que,
en caso de defecto, se supriman o borren datos de habilitación para
la unidad periférica (9) relevante para la seguridad a fin de que
no lleguen datos erróneos al proceso de control, y
en donde se leen y reingresan, a través de la
segunda unidad de transferencia (6), los datos de entrada de la
unidad periférica (9) relevante para la seguridad y los datos de
ésta transitoriamente almacenados.
2. Sistema según la reivindicación 1,
caracterizado porque los datos transitoriamente almacenados y
los datos de entrada de la unidad periférica (9) relevante para la
seguridad son puestos a disposición de la unidad periférica de
vigilancia (4).
3. Sistema según la reivindicación 1 ó 2,
caracterizado porque la unidad periférica (9) relevante para
la seguridad lee y reingresa los datos transitoriamente almacenados
a través de una unidad de bus (23).
4. Sistema según las reivindicaciones 1 a 3,
caracterizado porque la unidad periférica (9) relevante para
la seguridad dispone de una memoria intermedia (27) que es leída por
una unidad de bus (23) y así, todavía antes de la habilitación del
proceso de control, se controla una salida (29) por medio de la
unidad periférica de vigilancia (4).
5. Sistema según las reivindicaciones 3 ó 4,
caracterizado porque la unidad periférica (9) relevante para
la seguridad comprende otra unidad de bus (22), con lo que dicha
unidad periférica (9) relevante para la seguridad dispone de
canales de entrada redundantes (24, 25) y así puede vigilar en forma
redundante el proceso de control conectado y puede reconocer un
defecto.
6. Sistema según las reivindicaciones 1 a 5,
caracterizado porque la lógica de control (11) decide acerca
de si los datos almacenados en la memoria intermedia (27) se emiten
a través de la lógica de entrada (28).
7. Sistema según las reivindicaciones 1 a 6,
caracterizado porque la lógica de control (11) habilita o
borra los datos transitoriamente almacenados.
8. Sistema según las reivindicaciones 1 a 7,
caracterizado porque la unidad de vigilancia periférica (4)
con la primera unidad de transferencia (5) está en condiciones de
manipular los datos para la unidad periférica (9) relevante para la
seguridad.
9. Sistema según las reivindicaciones 1 a 8,
caracterizado porque la unidad de vigilancia periférica (4)
sobreescribe datos de un controlador (1).
10. Sistema según las reivindicaciones 1 a 9,
caracterizado porque, debido a la sobreescritura de los
datos, se suprime la aprobación de la salida de datos desde la
unidad periférica (9) relevante para la seguridad.
11. Sistema según las reivindicaciones 1 a 10,
caracterizado porque la lógica de control (11) recibe de la
unidad de vigilancia periférica (4) una información que suprime la
entrega errónea.
12. Sistema según las reivindicaciones 1 a 11,
caracterizado porque la unidad periférica (9) relevante para
la seguridad entra en acción solamente cuando ésta ha obtenido a
través de la lógica de control (11) una aprobación de los datos de
la unidad de salida (10).
13. Sistema según las reivindicaciones 1 a 12,
caracterizado porque las unidades periféricas (4, 7, 8, 9,
12) pueden realizar ellas mismas combinaciones lógicas y así se
consigue en total una mayor velocidad del proceso.
\newpage
14. Sistema según las reivindicaciones 1 a 13,
caracterizado porque la unidad de vigilancia periférica (4)
asume ella misma funciones de control y se origina así un todo
unitario con un controlador de seguridad.
15. Sistema según las reivindicaciones 1 a 14,
caracterizado porque se puede ampliar también posteriormente
una función de seguridad del sistema mediante la incorporación de
elementos de hardware o de módulos de software.
16. Disposición con
- una unidad periférica relevante para la
seguridad en un sistema de transmisión securizada de datos en
sistemas de bus de forma anular, comprendiendo la unidad periférica
(9) relevante para la seguridad dos unidades de bus (22, 23) para
que los datos de una unidad de bus (22) que deben ser entregados
sean retransmitidos también a la parte de entrada de la otra unidad
de bus (23), para que se puedan recoger informaciones del proceso
de control a través de canales de entrada redundantes (24, 25) y
para que los datos que deben ser entregados sean puestos a
disposición de una unidad de vigilancia periférica (4) para su
lectura y reingreso,
- una memoria intermedia (27) en la que se
archivan los datos a entregar antes de la habilitación de los
mismos,
- una lógica de salida (28) a través de la cual
se entregan los datos transitoriamente almacenados, y
- una lógica de control (11) que decide si los
datos almacenados a la memoria intermedia (27) se entregan a través
de la lógica de salida (28).
17. Disposición con una unidad periférica
relevante para la seguridad según la reivindicación 16,
caracterizada porque la lógica de control (11) habilita o
borra los datos transitoriamente almacenados.
18. Disposición con una unidad periférica
relevante para la seguridad según las reivindicaciones 16 ó 17,
caracterizada porque la lógica de control (11) recibe
informaciones de la unidad periférica de vigilancia (4) para poder
suprimir así una entrega errónea de datos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19925693 | 1999-06-04 | ||
| DE19925693A DE19925693B4 (de) | 1999-06-04 | 1999-06-04 | Schaltungsanordnung zur gesicherten Datenübertragung in einem ringförmigen Bussystem |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2327893T3 true ES2327893T3 (es) | 2009-11-05 |
Family
ID=7910285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00943679T Expired - Lifetime ES2327893T3 (es) | 1999-06-04 | 2000-06-05 | Disposicion de circuito para la transmision secularizada de datos, especialmente en sistemas de bus de forma anular. |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7152188B1 (es) |
| EP (1) | EP1183827B1 (es) |
| JP (1) | JP3917860B2 (es) |
| AT (1) | ATE440424T1 (es) |
| DE (2) | DE19925693B4 (es) |
| ES (1) | ES2327893T3 (es) |
| WO (1) | WO2000076136A2 (es) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1396772B1 (en) * | 2001-05-31 | 2008-03-05 | Omron Corporation | Safety unit, controller system, controller concatenation method, controller system control method, and controller system monitor method |
| WO2002097542A1 (en) * | 2001-05-31 | 2002-12-05 | Omron Corporation | Slave, network system, slave processing method, and apparatus information collection method |
| WO2003001749A1 (fr) * | 2001-06-22 | 2003-01-03 | Omron Corporation | Systeme de reseau securise et esclave securise |
| DE10325263B4 (de) * | 2003-06-03 | 2013-09-19 | Phoenix Contact Gmbh & Co. Kg | Sicherstellung von maximalen Reaktionszeiten in komplexen oder verteilten sicheren und/oder nicht sicheren Systemen |
| DE102004020830B4 (de) | 2004-02-19 | 2010-06-10 | Lenze Automation Gmbh | Sicherheits-Schaltungsverbund mit Ringkonzept für Steuergeräte der Leistungselektronik |
| DE102004018642A1 (de) | 2004-04-16 | 2005-12-01 | Sick Ag | Prozesssteuerung |
| DE502006007296D1 (de) * | 2005-08-02 | 2010-08-05 | Phoenix Contact Gmbh & Co | Sicherheitsvorrichtung zum mehrkanaligen Steuern einer sicherheitstechnischen Einrichtung |
| DE502006002266D1 (de) | 2006-08-10 | 2009-01-15 | Sick Ag | Prozesssteuerung |
| DE102006051444C5 (de) * | 2006-10-31 | 2011-12-08 | Softing Ag | Diagnoseverfahren und -vorrichtung für ein Feldbussystem |
| DE102006056420B4 (de) * | 2006-11-28 | 2012-11-29 | Wago Verwaltungsgesellschaft Mbh | Sicherheitsmodul und Automatisierungssystem |
| US8943330B2 (en) * | 2011-05-10 | 2015-01-27 | Qualcomm Incorporated | Apparatus and method for hardware-based secure data processing using buffer memory address range rules |
| US10578465B2 (en) * | 2015-02-03 | 2020-03-03 | Infineon Technologies Ag | Sensor bus system and unit with internal event verification |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
| EP0325384B1 (en) * | 1988-01-15 | 1993-09-29 | Quantel Limited | Data processing and communication |
| JP2608593B2 (ja) * | 1988-08-26 | 1997-05-07 | ファナック株式会社 | 故障診断方法 |
| US5274546A (en) * | 1988-09-02 | 1993-12-28 | Fanuc Ltd | Diagnosis system of numerical control apparatus |
| DE4032033A1 (de) * | 1990-10-09 | 1992-04-16 | Siemens Ag | Steuerungs- und ueberwachungsverfahren und elektrisches automatisierungssystem fuer eine technische anlage, insbesondere eine schachtanlage |
| US5425017A (en) * | 1993-01-11 | 1995-06-13 | Forte Networks, Inc | Token ring local area network testing apparatus inserted in an active "T" co |
| US5390188A (en) * | 1993-08-02 | 1995-02-14 | Synoptics | Method and apparatus for measuring and monitoring the performance within a ring communication network |
| US5745268A (en) * | 1995-06-07 | 1998-04-28 | Toshiba America Medical Systems, Inc. | Vascular portable assistant computer system |
| US5602827A (en) * | 1995-07-28 | 1997-02-11 | Ibm | Method and apparatus for correcting a defect in a token ring network |
| DE19643092C2 (de) * | 1996-10-18 | 1998-07-30 | Elan Schaltelemente Gmbh | Feld-Datenbussystem |
| DE19718284C2 (de) * | 1997-05-01 | 2001-09-27 | Kuka Roboter Gmbh | Verfahren und Vorrichtung zum Überwachen einer Anlage mit mehreren Funktionseinheiten |
| DE19742716C5 (de) * | 1997-09-26 | 2005-12-01 | Phoenix Contact Gmbh & Co. Kg | Steuer- und Datenübertragungsanlage und Verfahren zum Übertragen von sicherheitsbezogenen Daten |
| DE19857683B4 (de) * | 1998-12-14 | 2007-06-28 | Wratil, Peter, Dr. | Verfahren zur Sicherheitsüberwachung von Steuerungseinrichtungen |
| DE19860358B4 (de) * | 1998-12-24 | 2008-05-08 | Wratil, Peter, Dr. | Verfahren zur Fehlerunterdrückung bei Ausgabeeinheiten in Steuerungseinrichtungen |
| DE19904893B4 (de) * | 1999-02-06 | 2007-10-18 | Wratil, Peter, Dr. | Verfahren zur Fehlerunterdrückung bei Steuerungseinrichtungen durch eine intelligente Überwachungseinheit |
| DE19913279B4 (de) * | 1999-03-24 | 2006-07-27 | Wratil, Peter, Dr. | Steuerungseinrichtung mit Überwachungseinheit zur Fehlererkennung und Fehlerunterdrückung |
-
1999
- 1999-06-04 DE DE19925693A patent/DE19925693B4/de not_active Expired - Lifetime
-
2000
- 2000-06-05 US US10/009,444 patent/US7152188B1/en not_active Expired - Lifetime
- 2000-06-05 DE DE50015722T patent/DE50015722D1/de not_active Expired - Lifetime
- 2000-06-05 AT AT00943679T patent/ATE440424T1/de active
- 2000-06-05 ES ES00943679T patent/ES2327893T3/es not_active Expired - Lifetime
- 2000-06-05 JP JP2001502289A patent/JP3917860B2/ja not_active Expired - Lifetime
- 2000-06-05 EP EP00943679A patent/EP1183827B1/de not_active Expired - Lifetime
- 2000-06-05 WO PCT/DE2000/001796 patent/WO2000076136A2/de active Application Filing
-
2006
- 2006-11-06 US US11/593,308 patent/US7430690B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3917860B2 (ja) | 2007-05-23 |
| WO2000076136A2 (de) | 2000-12-14 |
| US7430690B2 (en) | 2008-09-30 |
| WO2000076136A3 (de) | 2001-06-28 |
| US20070055912A1 (en) | 2007-03-08 |
| DE19925693B4 (de) | 2007-05-16 |
| US7152188B1 (en) | 2006-12-19 |
| JP2003501948A (ja) | 2003-01-14 |
| DE19925693A1 (de) | 2000-12-14 |
| DE50015722D1 (de) | 2009-10-01 |
| ATE440424T1 (de) | 2009-09-15 |
| EP1183827B1 (de) | 2009-08-19 |
| EP1183827A2 (de) | 2002-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2327893T3 (es) | Disposicion de circuito para la transmision secularizada de datos, especialmente en sistemas de bus de forma anular. | |
| RU2656684C2 (ru) | Система шин и способ эксплуатации такой системы шин | |
| US7437598B2 (en) | System, method and circuit for mirroring data | |
| JP4608532B2 (ja) | セキュリティ監視制御システム | |
| JP2009217723A (ja) | 監視装置およびプログラム | |
| US6832331B1 (en) | Fault tolerant mastership system and method | |
| JP7019199B2 (ja) | パケット通信システム、これを用いたインフラストラクチャーシステム、ビルディングオートメーションシステム、及び、ファクトリーオートメーションシステム | |
| JP2010033454A (ja) | 情報処理装置および情報処理方法 | |
| KR20080084360A (ko) | 통신 장애 처리 시스템 및 방법 | |
| KR102088288B1 (ko) | 울타리 감지 모듈 및 이의 통신 방법 | |
| JP7251188B2 (ja) | 情報処理装置、画像形成装置、画像形成システム及び情報処理方法 | |
| JP6162440B2 (ja) | プラント監視システム | |
| JP4874873B2 (ja) | ディジタル制御装置 | |
| JP2006344023A (ja) | 制御装置 | |
| JPH0431424B2 (es) | ||
| KR20170046024A (ko) | 사물 인터넷 기반 자동화 장치, 사물 인터넷 기반 자동화 시스템 및 그 동작 방법 | |
| JPS62108301A (ja) | 遠隔操作ロボツト | |
| KR101672333B1 (ko) | 멀티 패쓰를 구비하는 미들웨어 장치 | |
| JPH0228735A (ja) | コンピュータ監視装置 | |
| JP2004013489A (ja) | 複数ホストを切り替えるコントローラ | |
| JP2833884B2 (ja) | データ転送制御装置 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2006269213A (ja) | ケーブル誤接続検出方式 | |
| JPS63201809A (ja) | 遠隔電源投入方式 | |
| JP2005223828A (ja) | 通信システムおよび通信復旧方法 |