ES2209523T3 - Metodo para generar una capa policristalina o amorfa sobre un zona aislante. - Google Patents
Metodo para generar una capa policristalina o amorfa sobre un zona aislante.Info
- Publication number
- ES2209523T3 ES2209523T3 ES99955788T ES99955788T ES2209523T3 ES 2209523 T3 ES2209523 T3 ES 2209523T3 ES 99955788 T ES99955788 T ES 99955788T ES 99955788 T ES99955788 T ES 99955788T ES 2209523 T3 ES2209523 T3 ES 2209523T3
- Authority
- ES
- Spain
- Prior art keywords
- layer
- amorphous
- polycrystalline
- insulating
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
Método para generar una capa de semiconductor amorfa o policristalina sobre una zona de aislante (14, 31) en el que, para mejorar la germinación sobre la zona de aislante (14, 31), se genera una capa de nitruro de silicio (28, 32), debido a la cual, al separar las capas amorfas o policristalinas (19, 33), el grosor es mucho mayor, se mejora la homogeneidad de la separación, la distribución de tamaños del grano en las capas policristalinas es más regular y la rugosidad de la superficie es menor que si se suprime la capa germinadora (28, 32), caracterizado porque, como capa semiconductora, se genera una capa de germanio - silicio amorfa o policristalina.
Description
Método para generar una capa policristalina o
amorfa sobre una zona de aislante.
La invención se refiere a un método para generar
una capa policristalina o amorfa sobre una zona de aislante. Las
capas policristalinas o amorfas se utilizan en la técnica de los
semiconductores, en los más diversos ámbitos. Un sector de
utilización importante de capas de este tipo, lo constituyen los
transistores bipolares verticales para aplicaciones de gran
velocidad, que se fabrican según una tecnología simple
- polisilicio, con capas de base aplicadas epitaxialmente. Debido a la mala germinación de la capa de SiO_{2} utilizada habitualmente como capa aislante, la capa amorfa o policristalina de silicio es por lo general más fina que una capa de crecimiento epitaxial. Además, debido a la mala germinación irregular de la capa de SiO_{2}, se dificulta una separación homogénea. En el caso de silicio policristalino, se originan granos de tamaño diferente, que provocan además una superficie rugosa y unas propiedades eléctricas irregulares.
- polisilicio, con capas de base aplicadas epitaxialmente. Debido a la mala germinación de la capa de SiO_{2} utilizada habitualmente como capa aislante, la capa amorfa o policristalina de silicio es por lo general más fina que una capa de crecimiento epitaxial. Además, debido a la mala germinación irregular de la capa de SiO_{2}, se dificulta una separación homogénea. En el caso de silicio policristalino, se originan granos de tamaño diferente, que provocan además una superficie rugosa y unas propiedades eléctricas irregulares.
Se dan dos requisitos diferentes, en lo que
concierne el grosor de la capa epitaxial. Dentro de la zona del
emisor, debería haber un grosor de capa suficientemente pequeño
entre el emisor altamente impurificado y la base. En la zona
exterior de la base, resulta ventajoso un grosor mayor para permitir
pequeñas resistencias de la conexión de base.
En particular los documentos siguientes: PATENTS
ABSTRACTS OF JAPAN vol, 012, n°. 207 (E-621), 14 de
junio de 1988 (1988-6-14) & JP
63006874 A (FUJITSU LTD), 12 de enero de 1988
(1988-01-12), y PATENT ABSTRACTS OF
JAPAN vol, 011, n°. 217 (E-523), 14 de julio de
1987 (1987-07-14) & JP 620366865
A (FUJITSU LTD, 17 de febrero de 1987
(1988-01-12). Describen componentes
de semiconductores que contienen un sustrato, una capa SiO_{2},
una capa Si_{3}N_{4} sobre la capa SiO_{2}, una capa de
silicio policristalina sobre la capa Si_{3}N_{4} y una capa de
silicio epitaxial, colocada al mismo tiempo que la capa de silicio
policristalina sobre el sustrato.
Lo que se pretende con la presente invención es
proponer un método para la generación de una capa de SiGe
policristalina o amorfa en la que, comparado con el método
utilizado hasta ahora, el grosor de la capa policristalina o amorfa
es mayor, se mejora la homogeneidad de la separación y, por
consiguiente, se reduce la rugosidad de la superficie. Se tienen
que conservar por lo menos las propiedades aislantes de la zona del
aislante.
Este problema se resuelve, según la invención, de
tal forma que, colocando una capa germinadora adecuada de nitruro
de silicio con buena capacidad de germinación y buenas propiedades
aislantes sobre la zona del aislante, mejora la germinación al
producirse la separación de la capa amorfa o policristalina. Debido
a ello, el grosor de la capa amorfa o policristalina es mucho mayor
que cuando se suprime la capa germinadora. El grosor mayor de la
capa amorfa o policristalina se consigue mediante una mejor
germinación, que reduce el periodo de inducción (tiempo muerto)
para la separación sobre la capa de aislante. La germinación mejor
y más regular de la capa germinadora produce una separación
homogénea. Se originan capas de estructura de grano más regular y
menor rugosidad de superficie. De este modo, se consiguen unas
propiedades eléctricas uniformes.
Resulta particularmente adecuada la utilización
de una capa de SiO_{2} como capa de aislante.
Las características de la invención se pueden
apreciar en las reivindicaciones así como en la descripción y las
figuras, constituyendo las características individuales, cada una
de ellas por si solas, o varias de ellas en forma de
subcombinaciones, realizaciones que se pueden proteger y para las
que se pide aquí protección. En las figuras, se representan algunos
ejemplos de realización de la invención, que se describen más
detalladamente en lo que sigue.
Las figuras muestran:
Figura 1: Representación esquemática del
transistor bipolar.
Figura 2: Representación esquemática de un
transistor bipolar según la figura 1 durante la fabricación.
Figura 3: Representación esquemática de una
estructura en láminas antes de la epitaxia y
Figura 4: Representación esquemática de una
estructura en láminas después de la epitaxia.
La invención se describirá ahora en relación con
un proceso sencillo de polisilicio con base generada
epitaxialmente.
La figura 1 muestra esquemáticamente un
transistor bipolar 10. Sobre la zona semiconductora del sustrato 11
de conductividad de tipo 1 se ha generado una zona colectora de
conductividad de tipo II. Si, por ejemplo, el emisor y el colector
son n-conductores, la base es de tipo p y / o
viceversa. Se conocen muchos métodos que proporcionan una dotación
adecuada al colector. Entre ellos se encuentran por ejemplo la
estructura mostrada en la figura 1, con una capa 12 altamente
dotada y enterrada, y una capa epitaxial de dotación reducida pero
también unas bandejas (Wanne) retrógradas implantadas. La zona de
aislamiento de campo 14 separa, en el ejemplo aquí representado, el
transistor bipolar de otros componentes no representados en la
figura y también la zona de conexión del colector de la zona activa
del transistor. Se conocen también otras técnicas de aislamiento
adecuadas, como por ejemplo disposiciones Mesa espaciadas. En este
ejemplo de realización, se utiliza un implante de cámara
(Schachtimplant) 20, para reducir la resistencia entre la capa de
contacto 21, a base de poli-silicio altamente
dotado, y la capa 12 enterrada. Sobre la zona de aislamiento se
encuentra, según la invención, una capa con muy buena capacidad de
germinación y muy buenas propiedades aislantes (capa de
germinación) 28. En este ejemplo de realización se utiliza para
ello nitruro de silicio.
Una serie de capas epitaxiales, a base de una
capa tampón 15, una capa de base 16 dotada in situ de
conductividad de tipo 1, así como una capa de tapa 17 recubre la
región emisora en la zona activa del transistor y por lo menos una
parte de la zona de aislamiento, provista de la, capa de germinación
28. La capa epitaxial estructurada fuera de la zona activa del
transistor está recubierta con un dieléctrico 18.
Lo esencial, en el sentido de la invención, es la
utilización de una gruesa capa policristalina sobre la zona
aislante. Los valores especiales para la capa, el contenido de
dotante así como la composición del material de la base se tienen
que ajustar según los requisitos de funcionamiento del transistor
bipolar y no están sometidos a ningún requisito particular, en lo
que concierne la esencia de la invención. En el ejemplo
representado, la capa de base es de silicio, tiene una dotación p
2.10^{18}cm^{-3} y tiene 40 nm de grosor. También se pueden
utilizar sin embargo otras composiciones de material y perfiles de
dotación. Se puede utilizar una capa de tapa fina 17 sobre la capa
de base. La dotación del emisor en el silicio monocristalino queda
garantizada por difusión externa de agente impurificador desde la
capa de contacto de polisicilio 21 altamente dotada. El grosor
separado de la capa de tapa 17 suele ser de 50 nm.
Mientras la capa tampón (amortiguadora) de base y
de tapa crece, monocristalina, sobre el sustrato de silicio, se
originan capas policristalinas 19 sobre la zona aislante 14
provista de la capa germinadora 28. Utilizando la capa germinadora
28 aumenta, según la invención, el grosor de la capa policristalina
separada. Fuera de la capa de contacto de polisicilio 21, que solapa
la zona activa del transistor, se ha aumentado la dotación en la
zona de conexión de la base mediante implantación 23. La capa de
aislamiento 24 separa el contacto del emisor, de la base y del
colector. La estructura del transistor se completa mediante
contactos metálicos para emisor 25, base 26 y colector 27.
A continuación, se describe la fabricación de un
transistor bipolar según la invención. El punto de partida para el
método según la invención es la estructura representada en la
figura 2. Después de la estructuración fotolitográfica, se
introduce por implantación y se cura una capa n altamente dotada 12
en el sustrato de silicio 11 de dotación p. Seguidamente, se separa
epitaxialmente una capa n 13 de dotación reducida. Las etapas
habituales del proceso definen la zona activa y generan en las
zonas restantes unas zonas de aislamiento 14 (por ejemplo LOCOS).
Seguidamente se separa, según la invención, una capa germinadora 28
en toda su superficie y se abre por encima de la zona de transistor
activa. De preferencia, se utiliza nitruro de silicio para la capa
germinadora 28. Con la ayuda de la epitaxia diferencial se separa
la capa amortiguadora 15, la capa de base 16 y la capa de tapa 17.
Utilizando la capa germinadora 28, se mejora la germinación en la
zona aislante. De este modo, se reduce el tiempo muerto para la
separación sobre la zona aislante. Como resultado, la capa
policristalina 19 sobre el aislante es mucho más gruesa que cuando
se realiza la separación sin utilizar la capa germinadora 28.
Tras la estructuración fotolitográfica de una
máscara, se quitan, con la ayuda de una etapa de decapante de
plasma fuera de la zona ulterior de transistor y conector de base,
las capas de silicio o de polisilicio separadas con Ätzstopp sobre
al zona aislante 14. Seguidamente, se aplica un dieléctrico 18, de
preferencia óxido.
Mediante la estructuración fotolitográfica de una
máscara de laca, se libera la zona de conexión del conector y se
introduce el implante de pozo (cámara) 20. Después de quitar esta
máscara de laca y de estructurar otra máscara de laca, se ataca
químicamente por vía húmeda la capa de óxido 18, tanto en la zona
de conexión del conector como en la zona del emisor. El proceso
sigue con la separación de una capa de silicio amorfa. Esta se
puede ya impurificar in situ, por implantación durante o
después de la separación. Con una etapa litográfica, se enmascaran
la zona del emisor y de contacto del colector. En las demás zonas
se quitan el silicio amorfo en una etapa de ataque de plasma con
Stopp sobre la capa de SiO_{2}. En la implantación ulterior de las
zonas de conexión de base, se protegen la zona de contacto del
colector y la del emisor mediante el enmascaramiento existente.
Después de quitar el enmascaramiento y de cubrir la superficie
originada, se produce un recocido para curar los daños de
implantación así como para formar el poli-emisor. El
proceso se completa abriendo los orificios de contacto para emisor,
base y colector y con una metalización standard para los contactos
de transistor.
El punto de partida para el método según la
invención es, en este ejemplo de realización, la estructura de
capa, representada en la figura 3, antes de la epitaxia. Sobre el
sustrato de silicio 30 se separa una capa aislante 31 constituida
por SiO_{2} y se estructura con la ayuda de procesos
fotolitográficos. Además, según la invención, se recubre
parcialmente la capa aislante 31 con una capa germinadora 32,
estructurada a base de nitruro de silicio. Como resultado de la
etapa epitaxial, representada en la figura 4, se origina una capa
monocristalina sobre el sustrato no cubierto de silicio. Las capas
de silicio policristalinas 23, que han crecido sobre la capa
aislante 31 y la capa germinadora 32, se diferencian en cuanto a
estructura y grosor. Comparado con la capa cristalina 33 sobre la
capa aislante 31, la capa policristalina 33 que se encuentra sobre
la capa germinadora 32, posee una estructura más homogénea, de
grano más fino, de mayor grosor.
En la presente invención se describe, sobre la
base unos ejemplos de realización concretos, un método para la
generación de una capa amorfa o policristalina sobre una zona
aislante. Hay que señalar sin embargo que la presente invención no
se limita a las particularidades de la descripción en los ejemplos
de realización, ya que, en el marco de las reivindicaciones, se
reivindican modificaciones y variantes.
Claims (3)
1. Método para generar una capa de semiconductor
amorfa o policristalina sobre una zona de aislante (14, 31) en el
que, para mejorar la germinación sobre la zona de aislante (14,
31), se genera una capa de nitruro de silicio (28, 32), debido a la
cual, al separar las capas amorfas o policristalinas (19, 33), el
grosor es mucho mayor, se mejora la homogeneidad de la separación,
la distribución de tamaños del grano en las capas policristalinas
es más regular y la rugosidad de la superficie es menor que si se
suprime la capa germinadora (28, 32), caracterizado porque,
como capa semiconductora, se genera una capa de germanio - silicio
amorfa o policristalina.
2. Método según la reivindicación 1,
caracterizado porque la capa de germanio - silicio (19, 33)
amorfa o policristalina contiene carbono u oxígeno como medio para
inhibir la difusión.
3. Método según la reivindicación 1 ó 2,
caracterizado porque la capa de nitruro de silicio (28, 32)
se aplica antes de una epitaxia diferencial y, por consiguiente, la
capa de germanio - silicio amorfa o policristalina (19, 33) se
genera sobre la zona de aislante (14, 31) y una capa epitaxial sobre
el sustrato monocristalino (11, 30).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19845792 | 1998-09-21 | ||
| DE19845792A DE19845792A1 (de) | 1998-09-21 | 1998-09-21 | Verfahren zur Erzeugung einer amorphen oder polykristallinen Schicht auf einem Isolatorgebiet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2209523T3 true ES2209523T3 (es) | 2004-06-16 |
Family
ID=7883443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99955788T Expired - Lifetime ES2209523T3 (es) | 1998-09-21 | 1999-09-20 | Metodo para generar una capa policristalina o amorfa sobre un zona aislante. |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1115921B1 (es) |
| JP (1) | JP2002526944A (es) |
| AT (1) | ATE251681T1 (es) |
| DE (2) | DE19845792A1 (es) |
| ES (1) | ES2209523T3 (es) |
| WO (1) | WO2000017423A2 (es) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358110C (zh) | 2002-12-20 | 2007-12-26 | 皇家飞利浦电子股份有限公司 | 半导体器件的制造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396933A (en) * | 1971-06-18 | 1983-08-02 | International Business Machines Corporation | Dielectrically isolated semiconductor devices |
| JPS5532021B2 (es) * | 1974-10-26 | 1980-08-22 | ||
| DE2535813C2 (de) * | 1975-08-11 | 1980-11-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einkristalliner Schichten aus Halbleitermaterial auf einer elektrisch isolierenden Unterlage |
| DE2556503C2 (de) * | 1975-12-16 | 1984-12-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum epitaktischen Niederschlagen einer Halbleiterschicht auf einem Substrat |
| US4221044A (en) * | 1978-06-06 | 1980-09-09 | Rockwell International Corporation | Self-alignment of gate contacts at local or remote sites |
| JPS58500048A (ja) * | 1981-02-04 | 1983-01-06 | ウエスタ−ン エレクトリツク カムパニ−，インコ−ポレ−テツド | ４族半導体材料を基礎とした構造の成長 |
| JPS6236865A (ja) * | 1985-08-10 | 1987-02-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| CA1330191C (en) * | 1986-03-31 | 1994-06-14 | Jinsho Matsuyama | Method for forming crystal and crystal article obtained by said method |
| CA1329756C (en) * | 1986-04-11 | 1994-05-24 | Yutaka Hirai | Method for forming crystalline deposited film |
| JPS636874A (ja) * | 1986-06-27 | 1988-01-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR900007686B1 (ko) * | 1986-10-08 | 1990-10-18 | 후지쓰 가부시끼가이샤 | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 |
| JP2695413B2 (ja) * | 1987-01-26 | 1997-12-24 | キヤノン株式会社 | 結晶基材の製造方法 |
| EP0281335A3 (en) * | 1987-02-28 | 1988-11-09 | Canon Kabushiki Kaisha | Process for producing a semiconductor article |
| CA1321121C (en) * | 1987-03-27 | 1993-08-10 | Hiroyuki Tokunaga | Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same |
| EP0307109A1 (en) * | 1987-08-24 | 1989-03-15 | Canon Kabushiki Kaisha | Method for forming semiconductor crystal and semiconductor crystal article obtained by said method |
| JPH01183114A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | 気相成長方法 |
| US5164338A (en) * | 1988-04-28 | 1992-11-17 | U.S. Philips Corporation | Method of manufacturing a polycrystalline semiconductor resistance layer of silicon on a silicon body and silicon pressure sensor having such a resistance layer |
| DE3831130A1 (de) * | 1988-09-13 | 1990-03-15 | Bosch Gmbh Robert | Verfahren zum herstellen von halbleitenden, duennen schichten auf einem isolierenden substrat |
| US5202284A (en) * | 1989-12-01 | 1993-04-13 | Hewlett-Packard Company | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
| JPH04162431A (ja) * | 1990-10-24 | 1992-06-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5073516A (en) * | 1991-02-28 | 1991-12-17 | Texas Instruments Incorporated | Selective epitaxial growth process flow for semiconductor technologies |
| EP0809279B1 (de) * | 1991-09-23 | 2003-02-19 | Infineon Technologies AG | Verfahren zur Herstellung eines MOS-Transistors |
| US5227333A (en) * | 1992-02-27 | 1993-07-13 | International Business Machines Corporation | Local interconnection having a germanium layer |
| US5498578A (en) * | 1994-05-02 | 1996-03-12 | Motorola, Inc. | Method for selectively forming semiconductor regions |
-
1998
- 1998-09-21 DE DE19845792A patent/DE19845792A1/de not_active Withdrawn
-
1999
- 1999-09-20 ES ES99955788T patent/ES2209523T3/es not_active Expired - Lifetime
- 1999-09-20 JP JP2000574318A patent/JP2002526944A/ja not_active Withdrawn
- 1999-09-20 AT AT99955788T patent/ATE251681T1/de not_active IP Right Cessation
- 1999-09-20 EP EP99955788A patent/EP1115921B1/de not_active Expired - Lifetime
- 1999-09-20 DE DE59907316T patent/DE59907316D1/de not_active Expired - Lifetime
- 1999-09-20 WO PCT/DE1999/003069 patent/WO2000017423A2/de active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| DE59907316D1 (de) | 2003-11-13 |
| EP1115921A2 (de) | 2001-07-18 |
| WO2000017423A3 (de) | 2000-06-22 |
| WO2000017423A2 (de) | 2000-03-30 |
| EP1115921B1 (de) | 2003-10-08 |
| ATE251681T1 (de) | 2003-10-15 |
| JP2002526944A (ja) | 2002-08-20 |
| DE19845792A1 (de) | 2000-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0137906B1 (en) | Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body | |
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| EP0552671A2 (en) | Isolation technique for silicon germanium devices | |
| US20120211824A1 (en) | vertical transistor having a gate structure formed on a buried drain region and a source region overlying the upper most layer of the gate structure | |
| JPS6145382B2 (es) | ||
| JPS6045064A (ja) | 横型トランジスタの製造方法 | |
| US5897359A (en) | Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor | |
| JP2671833B2 (ja) | 半導体装置およびその製造方法 | |
| US6409829B1 (en) | Manufacture of dielectrically isolated integrated circuits | |
| ES2209523T3 (es) | Metodo para generar una capa policristalina o amorfa sobre un zona aislante. | |
| TWI805962B (zh) | 半導體結構及其形成方法 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH03154372A (ja) | 半導体装置の製造方法 | |
| US5350700A (en) | Method of fabricating bipolar transistors with buried collector region | |
| JP2530175B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS58121642A (ja) | 半導体装置の製造方法 | |
| KR900000827B1 (ko) | 반도체 장치 제조방법 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JP2618921B2 (ja) | 半導体装置の製造方法 | |
| JP3329628B2 (ja) | 半導体装置の製造方法 | |
| KR900005871B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR0128024B1 (ko) | 측면 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH09213892A (ja) | 半導体素子の製造方法 |