EP4315308A1 - Pixel d'affichage a diode electroluminescente - Google Patents

Pixel d'affichage a diode electroluminescente

Info

Publication number
EP4315308A1
EP4315308A1 EP22719573.2A EP22719573A EP4315308A1 EP 4315308 A1 EP4315308 A1 EP 4315308A1 EP 22719573 A EP22719573 A EP 22719573A EP 4315308 A1 EP4315308 A1 EP 4315308A1
Authority
EP
European Patent Office
Prior art keywords
signal
display
data
voltage
display pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22719573.2A
Other languages
German (de)
English (en)
Inventor
Frédéric MERCIER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aledia
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of EP4315308A1 publication Critical patent/EP4315308A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/32—Pulse-control circuits
    • H05B45/325—Pulse-width modulation [PWM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Definitions

  • This application relates to a display screen whose display pixels include light-emitting diodes.
  • a pixel of an image corresponds to the unitary element of the image displayed by a display screen.
  • the display screen generally comprises for the display of each pixel of the image at least three components, also called display sub-pixels, which each emit light radiation substantially in a single color (for example, red, green and blue).
  • the superposition of the radiation emitted by these three display sub-pixels provides the observer with the colored sensation corresponding to the pixel of the displayed image.
  • the display pixel of the display screen is the set formed by the three display sub-pixels used for the display of a pixel of an image.
  • Each display sub-pixel can comprise a light source, in particular a light-emitting diode.
  • the display pixels can be distributed in a matrix fashion, each display pixel being located at the intersection of a row (or row) and a column of the matrix. In general, each row of display pixels is selected in succession, and the display pixels of the selected row are programmed to display the desired image pixels.
  • the size of the light-emitting diode circuit is generally smaller than the size of the pixel of the image thanks to the high intrinsic luminosity of the diodes electroluminescent.
  • One of the solutions used is therefore to deposit these unit light-emitting diodes on a support (also called a slab) containing the control electronics.
  • Another solution consists in using display pixels comprising light-emitting diodes and a control circuit for the light-emitting diodes.
  • Document WO 2018/185433 describes an example of a smart pixel.
  • a smart pixel For a smart pixel, it is generally the number of conductive pads of the smart pixel, used for the electrical connection of the smart pixel to the support, which imposes the dimensions of the smart pixel, in particular because of the minimum size of these pads. and the minimum space to be provided between these pads. To limit the number of conductive pads, it is known to provide a single supply voltage to the display pixels, and each display pixel internally generates one or more reduced supply voltages, in particular for the biasing of components of the electronics of ordered.
  • the static consumption of a display pixel corresponds to the electric power consumed by the display pixel when the latter does not emit light. It can be composed of component leakage currents or currents necessary for the internal operation of the display pixel control circuit. In the context of smart pixels, a significant part of the static consumption comes from the generation of internal supply voltages of the smart pixel.
  • the trend is to increase the number of display pixels of the display screen.
  • the static consumption of the display pixels can then become a critical factor. Indeed, for a so-called 4K display screen having a resolution of 2160 by 3840 display pixels, the static consumption of the display screen can be greater than 150 W.
  • An object of an embodiment is to provide a light-emitting diode display screen that overcomes any or part of the disadvantages of existing light-emitting diode display screens.
  • Another object of an embodiment is that the display pixels have dimensions of less than 200 mpi, which limits the number of interconnections between the display pixel and the display pixel support.
  • One embodiment provides a display pixel for a display screen, comprising at least one light-emitting diode, a pilot circuit for the light-emitting diode and first, second, third and fourth electrically conductive pads, the circuit driver being at least partly powered by a first power supply voltage received between the first and second electrically conductive pads, the light-emitting diode being powered by a first binary signal received between the third and second electrically conductive pads, the first binary signal alternating between a second supply voltage, strictly higher than the first supply voltage, and a third voltage, strictly lower than the first supply voltage, the control circuit being configured to determine a digital signal from the values of a second binary signal on the fourth electrically conductive pad received during each of first pulses of the first binary signal at the third voltage and for driving the light emitting diode from the digital signal.
  • the driver circuit is configured to control the light-emitting diode by pulse-width modulation from the digital signal
  • the display pixel comprises only the first, second, third and fourth electrically conductive pads.
  • the driver circuit is configured to turn on or off the light-emitting diode at the rate of second pulses of the first binary signal at the third voltage.
  • the driver circuit is configured to determine a clock signal and a third binary signal from the second binary signal.
  • control circuit comprises a circuit for storing binary data determined during each first pulse from the third binary signal.
  • the second binary signal is intended to comprise a mixture of third pulses having the same duration and fourth pulses having the same duration greater than the duration of each third pulse, the driver circuit being configured to supplying the clock signal at the same rate as the third and fourth pulses and the third binary signal equal to a first state or to a second state according to the succession of the third and fourth pulses.
  • One embodiment also provides a display screen comprising a matrix of display pixels as defined previously, the display screen further comprising supply circuits, for each display pixel, of the first supply voltage between the first and second electrically conductive pads, the first binary signal between the third and second electrically conductive pads, and the second binary signal on the fourth electrically conductive pad.
  • the supply circuits are configured to maintain the first electrically conductive pad at a first potential substantially constant, the second electrically conductive pad at a second substantially constant potential, and the third electrically conductive pad at a third potential which alternates between first and second values, either the first value is strictly greater than the first potential and the second value is equal to the second potential, or the first value is equal to the first potential and the second value is strictly less than the second potential.
  • the supply circuits are configured to supply the third voltage equal to the zero voltage.
  • the supply circuits are configured to supply the second binary signal alternating between two potentials, the difference in absolute value between the two potentials being strictly lower than the second supply voltage.
  • the supply circuits are configured to supply the first binary signal comprising, for the display of an image, the first pulse at the third voltage of a first duration and a succession of second pulses , each second pulse having a second duration less than the first duration.
  • the durations between two pairs of successive second pulses increase or decrease.
  • Figure 1 shows, partially and schematically, a known example of a display screen
  • Figure 2 is a very schematic sectional view of a known example of a display pixel
  • Figure 3 is a bottom view of the display pixel of Figure 2;
  • FIG. 4 represents a known example of block diagram of the display pixel of FIG. 2;
  • FIG. 5 represents known examples of timing diagrams of signals from the display pixel of FIG.
  • Figure 6 shows, partially and schematically, an embodiment according to the invention of a display screen
  • FIG. 7 represents a block diagram of an embodiment according to the invention of a display pixel of the display screen of FIG. 6;
  • FIG. 8 represents timing diagrams of signals from the display pixel of FIG. 7;
  • FIG. 9 represents a block diagram of another embodiment according to the invention of a display pixel of the display screen of FIG. 6;
  • FIG. 10 represents timing diagrams of signals from the display pixel of FIG. 9.
  • a “binary signal” is a signal which alternates between a first constant state, for example a low state, denoted “0”, and a second constant state, for example a high state, denoted “1”.
  • the high and low states of different binary signals of the same electronic circuit can be different. In practice, binary signals may correspond to voltages or currents which may not be perfectly constant in the high or low state.
  • the term “power terminals” of an insulated-gate field-effect transistor, or MOS transistor refers to the source and the drain of the MOS transistor.
  • the expressions “about”, “approximately”, “substantially”, and “of the order of” mean to within 10%, preferably within 5%.
  • the expression “substantially constant” means which varies by less than 10% over time with respect to a reference value.
  • FIG. 1 shows, partially and schematically, a known example of a display screen 10.
  • the display screen 10 comprises display pixels 12j_, j for example arranged in M rows and in N columns, M being an integer varying from 1 to 8000 and N being an integer varying from 1 to 16000, i being an integer varying from 1 to M and j being an integer varying from 1 to N. example, in FIG. 1, M and N are equal to 6.
  • Each display pixel 12j_, j is connected to a source of a low reference potential Gnd, for example ground, via an electrode 14i and to a source of a high reference potential Vcc via an electrode 16 j .
  • the electrodes 14i are shown aligned along the rows in FIG.
  • the display screen supply voltage corresponds to the voltage between the high reference potential Vcc and the low reference potential Gnd.
  • the supply voltage depends in particular on the arrangement of the light-emitting diodes and on the technology according to which the light-emitting diodes are manufactured. By way of example, the supply voltage may be of the order of 4 V to 5 V.
  • the display screen 10 comprises a selection circuit 22 connected to the row electrodes 18i and adapted to supply a selection and timing signal Comi on each row electrode 18j_.
  • the display screen 10 comprises a data supply circuit 24 connected to the column electrodes 20 j and adapted to supply a data signal Data j on each column electrode 20 j .
  • the selection circuit 22 and the control circuit 24 are controlled by a circuit 26, comprising for example a microprocessor.
  • FIG. 2 is a very schematic sectional view of a known example of the display pixel 12j_, j and Figure 3 is a bottom view of the display pixel 12j_, j .
  • Each display pixel 12j_, j comprises a control circuit 30 covered with a display circuit 32.
  • the display circuit 32 comprises at least one light-emitting diode LED, preferably at least three light-emitting diodes LED.
  • the display pixel comprises a lower face 34 and an upper face 35 opposite the lower face 34, the faces 34 and 35 being preferably planar and parallel.
  • the control circuit 30 further comprises conductive pads 36, not shown in FIG. 2, on the lower face 34.
  • the control circuit 30 may correspond to an integrated circuit comprising electronic components, in particular field-effect transistors with insulated gate, also called MOS transistors, or thin film transistors, also called TFT transistors (English acronym for Thin-Film Transistor).
  • the display circuit 32 comprises only the light-emitting diodes LEDs, and the conductive elements of these light-emitting diodes LEDs, and the control circuit 30 comprises all of the electronic components necessary for controlling the light-emitting diodes LEDs of the display circuit. 32.
  • the display circuit 32 can also comprise other electronic components in addition to the light-emitting diodes LEDs.
  • the light-emitting diodes LED can be 2D light-emitting diodes, also called planar light-emitting diodes, comprising a stack of plane layers, or 3D light-emitting diodes each comprising a three-dimensional semiconductor element covered with an active zone.
  • the light-emitting diodes are shown connected to a common anode. It may however be desirable to arrange the light-emitting diodes LED according to another configuration.
  • the light-emitting diodes can be connected in common cathode, or be connected independently of each other.
  • the display pixel 12j_ ,j comprises three display sub-pixels emitting light at first, second and third wavelengths.
  • the first wavelength corresponds to blue light and is in the range of 430 nm to 490 nm.
  • the second wavelength corresponds to green light and is in the range of 510 nm to 570 nm.
  • the third wavelength corresponds to red light and is in the range of 600 nm to 720 nm.
  • Each conductive pad 36 is intended to be connected to one of the electrodes 14 ⁇ , 16 j , 18 ⁇ , 20 j shown schematically in Figure 2.
  • a first conductive pad 36 is connected to the source of the low reference potential gnd.
  • a second conductive pad is connected to the source of the high reference potential Vcc.
  • a third conductive pad 36 is connected to the row electrode 18i and receives the selection and timing signal Comi.
  • a fourth conductive pad 36 is connected to the column electrode 20 j and receives the data signal Data j .
  • the dimensions of the conductive pads 36 and the arrangement of the conductive pads 36 on the face 34 are in particular imposed by the design rules of the display pixel 12j_ ,j and by the method of assembling the display pixels 12j_ ,j in the display screen 10.
  • FIG. 4 represents a known example of a block diagram of a display pixel 12j_ ,j of the display screen 10. In FIG. 4, it has been indicated, above each block, the voltage power supply used to power the electronic components of the block.
  • the display pixel 12j_, j comprises at least three light-emitting diodes, a single light-emitting diode LED being represented in FIG. 4.
  • Each light-emitting diode LED is connected in series to a controllable current source CS, comprising for example an MOS transistor.
  • the anode of the light-emitting diode LED is for example connected to the conductive pad 36 receiving the high reference potential Vcc and the cathode of the light-emitting diode LED is for example connected to a terminal of the controllable current source CS, the other terminal of the controllable current source CS being connected to the conductive pad 36 receiving the low reference potential Gnd.
  • the display pixel 12 i; j further comprises a circuit 40 for controlling the controllable current source CS.
  • the driver circuit 40 may in particular comprise electronic components such as MOS transistors. It may be desirable to use a reduced supply voltage, less than 4 V, for example of the order of 1 V or 1.8 V, to supply the electronic components of the driver circuit 40, this voltage of reduced feeding corresponding, for example, to the voltage likely to be applied between the power terminals of the MOS transistors.
  • the display pixel 12 ij comprises a circuit 42 (Vdd Generation) for supplying, from the supply voltage Vcc, a reduced supply voltage Vdd used in particular for supplying the circuit of control 40.
  • Circuit 42 comprises for example a voltage divider.
  • the selection and timing signal Comi received at one of the conductive pads 36 of each display pixel 12j_, j , is a binary signal alternating between a low state "0" and a high state “1", the low state corresponding to the low reference potential Gnd and the high state “1" corresponding to a low voltage, for example approximately 1 V, strictly lower than the reduced supply voltage Vdd.
  • the data signal Data j is a binary signal alternating between a low state "0" and a high state "1", the low state corresponding to the low reference potential Gnd and the high state "1" corresponding to a low voltage , for example approximately 1 V, strictly lower than the reduced supply voltage Vdd.
  • the driver circuit 40 comprises a circuit 44 (Clk & data separation) connected to the conductive pad 36 receiving the data signal Data j and supplying, from the data signal Data j , a clock signal Clk and data Data.
  • the driver circuit 40 comprises a circuit 46 (Mode selection) receiving the signals Clk and Data, connected to the conductive pad 36 receiving the selection and timing signal Comi, and configured to supply the signals Clk and Data to a circuit 48 (Color Data registers) for storage or to supply a PWM signal to a circuit 50 (LED driver) for controlling the controllable current source CS associated with each light-emitting diode LED.
  • the memory circuit 48 is configured to store signals from color R, G, B representative of the image pixel to be displayed.
  • Circuit 50 is suitable for controlling the controllable current sources CS connected to the light-emitting diodes LED with signals I_red, I_green, and I_blue, obtained from the color signals R, G, B, and from the PWM signal.
  • the data signals Data j allow both the determination, by each display pixel 12i, j , a clock signal and color signals R, G, B representative of the desired light intensities for the radiation at the first, second and third wavelengths.
  • FIG. 5 represents a timing diagram of signals received by the display pixels 12i ,j having the structure represented in FIG. 4 during the display of an image on the display screen 10.
  • the potentials Vcc and Gnd are substantially constant.
  • the image pixels of a new image to be displayed are displayed successively from the row of rank 1 to the row of rank M.
  • the duration of frame T is called the duration separating two successive selections of the same row of the screen of display 10.
  • Timing diagrams of the Comi and Datai signals will be detailed for the row of rank 1, knowing that the timing diagrams of the Comi signals are similar to the timing diagram of the Comi signal although shifted in time.
  • the display of a new image pixel by a display pixel 12i j , j varying from 1 to N, of the row of rank 1 comprises a first phase PI followed by a second phase P2.
  • phase PI data signals Data j are transmitted to each display pixel 12i ,j of the row of rank 1, only the signal Datai being represented in FIG. 5.
  • the light-emitting diodes of each display pixel 12i j are controlled from the color signals R, G, B, determined from the data signals Data j .
  • the selection and timing signal Comi is set to state "1".
  • the setting to state "1" of the signal Comi for a long period is detected by the circuit 46 of each display pixel 12i , j of the row of rank 1 and thus allows the selection of the display pixels 12i , j of this row, the display pixels of the other rows not being selected.
  • the data signals Data j are transmitted to the column electrodes 20 j .
  • circuit 44 determines clock signal Clk and data Data from the pulses of data signal Data j .
  • each pulse of the data signal Data j can have a first duration or a second duration, strictly greater than the first duration.
  • the signal Clk can correspond to a series of pulses of the same durations, the rising edges of which coincide, to within a possible constant offset, with the rising edges of the pulses of the data signal Data j .
  • the data Data may correspond to a binary signal in state "0" when the pulse of signal Data j has the first duration, and in state "1" when the pulse of signal Data j has the second duration.
  • Circuit 46 selected by signal Comi at state "1" supplies, at the rate of clock signal Clk, the data Data which is stored in circuit 50 in the form of digital signals R, G,
  • the end of the first PI period for a row corresponds to the start of the first PI period for the following row.
  • the light-emitting diodes of the display pixel 12i ,j are controlled by pulse width modulation or control PWM (English acronym for Pulse Width Modulation).
  • PWM Pulse Width Modulation
  • the selection and timing signal Comi presents the repetition of a succession of pulses at state "1" which are transmitted by the circuit 46 of each display pixel 12i, j from the row of rank 1 to the circuit 50 (PWM signal) to clock the operation of the circuit 50 for controlling the light-emitting diodes LED by pulse-width modulation.
  • the number of pulses of the succession corresponds to the number of bits of each digital signal R, G, and B.
  • the current source CS corresponds to an MOS transistor
  • this transistor is turned on or is blocked , at the rate of the PWM pulses, according to the "0" or "1" value of each bit of the color signal R, G, or B starting with the most significant bit, the transistor being kept on or off until 'at the next pulse of the Comi signal.
  • the duration between two successive pulses of the signal Comi is divided each time by two, so that the total duration during which the light-emitting diode is lit depends on the value of the color signal R, G, or B.
  • the succession of pulses of the signal Comi is repeated until the next first phase PI of the row of rank 1, a single repetition being illustrated by way of example in figure 5.
  • the static consumption of the display pixel 12 ij is largely due to electronic components other than the MOS transistors of the driver circuit 40, in particular the circuit 42 for supplying the reduced supply voltage Vdd.
  • the current trend is to increase the number of display pixels 12i, j of the display screen 10.
  • the static consumption of the display pixels can then become a critical factor. Indeed, for a so-called 4K display screen 10, having a resolution of 2160 by 3840 display pixels, the static consumption of the display screen 10 can be greater than 150 W.
  • one of the conductive pads 36 is used to receive the high supply voltage Vcc and another conductive pad 36 is used to receive the reduced supply voltage Vdd without modifying the total number of conductive pads 36.
  • the generation of the reduced supply voltage is no longer carried out within each display pixel 12j_, j and the static consumption of the display screen is reduced .
  • the side dimensions of the display pixels 12j_, j may not be changed.
  • the structure of the driver circuit 40 of the display pixel 12j_, j is modified and some of the signals supplied to the display pixel 12 i;j are modified.
  • FIG. 6 shows, partially and schematically, an embodiment of a display screen 60.
  • the display screen 60 comprises all the elements of the display screen 10 of the figure 1, with the difference that the electrodes 16 j , j varying from 1 to N, supply the reduced supply voltage Vdd and that the row electrodes 18i, i varying from 1 to M, supply the high supply voltage Vcci which contains part of the timing signal.
  • Column electrodes 20 j supply the signals of data Data j and the electrodes 14 ⁇ provide the low reference potential as for the display screen 10.
  • FIG. 7 represents an example block diagram of a display pixel 12 ⁇ rj of the display screen 60.
  • the display pixel 12 ⁇ rj of the display screen 60 has the same structure as the display pixel 12i, j of the display screen 10 represented in FIG. 4, with the difference that it does not include the circuit 42 for supplying the reduced supply voltage Vdd and that it further comprises a circuit 62 (Vcc pulses detection) for detecting pulses of the signal Vcci which supplies the selection and timing signal Comi to the selection circuit 46.
  • the reduced supply voltage Vdd is directly supplied by one of the conductive pads 36.
  • FIG. 8 represents a timing diagram of signals received by the display pixels 12i, j having the structure represented in FIG. 7 during the display of an image on the display screen 60.
  • Each signal Vcci i varying from 1 to M, is a binary signal which varies between a state "1" in which the signal Vcci is equal to the high supply voltage Vcc described previously, for example of the order of 4 V at 5 V, and a "0" state, in which the signal Vcci is substantially equal to the low reference potential GND.
  • Each signal Vcci has a first phase Pi followed by a second phase P2.
  • phase P1 data signals Data j are transmitted to each display pixel 12 ij of the row of rank i, only the signal Datai being represented in FIG. 8.
  • each pixel display 12i, j are controlled from the color signals R, G, B, determined from the data signals Data j .
  • the signal Coitii supplied by the circuit 62 of each display pixel 12 ij , therefore varies between states "0" and "1" in a complementary manner to the signal Vcci, the state "0" corresponding for example to the low reference potential GND and state "1" corresponding to a low voltage, for example about 1 V, equal for example to the reduced supply voltage Vdd.
  • the operation of the rest of the pilot circuit 40 is therefore identical to what was previously described in relation to FIG. In particular, during the first phase PI, the signal Vcci is set to state “0”.
  • the setting to state "0" of the signal Vcci for a long period is detected by the circuits 62 and 46 of each display pixel 12_, j of the row of rank i and thus allows the selection of the display pixels 12j_ ,j of this row, the display pixels of the other rows not being selected.
  • the data signals Data j are transmitted to the column electrodes 20 j .
  • circuit 44 determines clock signal Clk and data Data from the pulses of data signal Data j , for example as described previously.
  • Circuit 46 selected by signal Comi in state "1" supplies, at the rate of clock signal Clk, the data Data which is stored in circuit 50 in the form of digital signals R, G, B whose bits are given by the successive values of the Data signal.
  • the signal Vcci presents the repetition of a succession of pulses in the "0" state which are converted by the circuit 62 of each display pixel 12i , j of the rank row i in pulses at state "1" of signal Comi.
  • These pulses are transmitted by the circuit 46 of each display pixel 12j_ ,j of the row of rank i to the circuit 50 (PWM signal) to clock the operation of the circuit 50 for controlling the light-emitting diodes LEDs by pulse width modulation, for example as previously described.
  • the durations of the pulses in state "0" of each signal Vcci during the phases P1 and P2 are less than at least 75% of the duration of the frame T, preferably at least 80%, more preferably at least 85% of the duration of the frame T.
  • the signal Vcci is therefore most of the time equal to the high supply voltage Vcc, and the supply of the light-emitting diodes LED is not substantially disturbed by the pulses of the Vcci signal. This would not have been the case if the high supply voltage had been transported by the data signals Data j which themselves vary substantially continuously between the high and low states.
  • the light emitting diodes LED are in a common anode configuration. It may however be desirable to arrange the LEDs in a common cathode configuration.
  • FIG. 9 represents an exemplary block diagram of a display pixel 12j_, j of the display screen 60 in which the light-emitting diodes LED of the display pixel 12 i;j are in a configuration with common cathode
  • the display pixel 12 i;j represented in FIG. 9 has the same structure as the display pixel 12 i;j represented in FIG.
  • FIG. 10 represents a timing diagram of signals received by the display pixels 12j_, j having the structure represented in FIG. 9 during the display of an image on the display screen 60.
  • Each signal Vee ⁇ i varying from 1 to M, is a binary signal which varies between a "1" state in which the signal Vee ⁇ is equal to the reduced supply voltage Vdd described above, for example of the order of 1 V or 1.8 V, and a "0" state, in which the signal Vee ⁇ is at a reference potential strictly lower than the reference potential GND, for example at a negative potential, in particular of the order of -2.2 V or -3 V, so that the difference between the potentials Vdd and Vee is equal to the high supply voltage Vcc described above.
  • the signal Vee ⁇ evolves like the signal Comi described previously.
  • the circuit 62 is not present insofar as, as the signal Vee ⁇ evolves like the signal Comi, it can be used directly by the circuit 46. However, as the dynamics of the signal Vee ⁇ is different from that of the signal Comi, it may be desirable to provide that the circuit 62 is adapted to supply the signal Comi from the signal Veei.
  • the PWM modulation could be generated internally in the control circuit 30 of the display pixel 12j_, j in order to avoid the use of the Comi signal to generate it.
  • Other embodiments could also not use PWM modulation but linear diode driving LED light emitting.
  • Other embodiments could also use other electro-optical components such as organic light-emitting diodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

La présente description concerne un pixel d'affichage (12i,j) comprenant au moins une diode électroluminescente (LED), un circuit de pilotage (40) de la diode électroluminescente et des premier, deuxième, troisième, et quatrième plots conducteurs (36). Le circuit de pilotage est alimenté par une première tension d'alimentation (Vdd) reçue entre les premier et deuxième plots. La diode électroluminescente est alimentée par un premier signal binaire (Vcci, Veei), reçu entre les troisième et deuxième plots, et alternant entre une deuxième tension d'alimentation (Vcc), supérieure strictement à la première tension, et une troisième tension, inférieure strictement à la première tension. Le circuit de pilotage (40) est configuré pour déterminer un signal numérique (R, G, B) à partir des valeurs d'un deuxième signal binaire (Dataj) sur le quatrième plot reçues pendant chacune de premières impulsions du premier signal binaire à la troisième tension et pour commander la diode électroluminescente à partir du signal numérique.

Description

DESCRIPTION
Pixel d'affichage à diode électroluminescente
La présente demande de brevet revendique la priorité de la demande de brevet français FR21/03309 qui sera considérée comme faisant partie intégrante de la présente description.
Domaine technique
[0001] La présente demande concerne un écran d'affichage dont les pixels d'affichage comprennent des diodes électroluminescentes.
Technique antérieure
[0002] Un pixel d'une image correspond à l'élément unitaire de l'image affichée par un écran d'affichage. Pour l'affichage d'images couleur, l'écran d'affichage comprend en général pour l'affichage de chaque pixel de l'image au moins trois composants, également appelés sous-pixels d'affichage, qui émettent chacun un rayonnement lumineux sensiblement dans une seule couleur (par exemple, le rouge, le vert et le bleu). La superposition des rayonnements émis par ces trois sous-pixels d'affichage fournit à l'observateur la sensation colorée correspondant au pixel de l'image affichée. Dans ce cas, on appelle pixel d'affichage de l'écran d'affichage l'ensemble formé par les trois sous-pixels d'affichage utilisés pour l'affichage d'un pixel d'une image. Chaque sous-pixel d'affichage peut comprendre une source lumineuse, notamment une diode électroluminescente.
[0003] Les pixels d'affichage peuvent être répartis de façon matricielle, chaque pixel d'affichage étant situé à l'intersection d'une rangée (ou ligne) et d'une colonne de la matrice. En général, chaque rangée de pixels d'affichage est sélectionnée successivement, et les pixels d'affichage de la rangée sélectionnée sont programmés pour afficher les pixels d'image souhaités. [0004] Une matrice active est une architecture de pilotage d'écran permettant de maintenir tous les lignes de pixels actives pendant toute la durée d'une image contrairement aux matrices dites passives où chaque ligne n'est active que pendant un temps T=Tframe/N (où Tframe est la durée de l'image et N le nombre de lignes de l'écran) . Ceci permet d'augmenter la luminosité de l'écran d'affichage. En outre, il est possible d'envoyer de faibles niveaux de tension ou de courant sur les lignes de commande de la matrice, ce qui permet d'afficher des flux de données plus importants.
[0005] Dans le cadre d'écran à base de diodes électroluminescentes de dimensions micrométriques formées sur des circuits électroniques, la taille du circuit à diode électroluminescente est généralement inférieure à la taille du pixel de l'image grâce à la forte luminosité intrinsèque des diodes électroluminescentes. Une des solutions utilisées est donc de déposer ces diodes électroluminescentes unitaires sur un support (également appelé dalle) contenant l'électronique de pilotage. Une autre solution consiste à utiliser des pixels d'affichage comprenant des diodes électroluminescentes et un circuit de commande des diodes électroluminescentes. On parle alors de pixels intelligents. Ceci permet notamment de simplifier la réalisation d'une matrice active, puisque l'électronique de commande des diodes électroluminescentes du pixel d'affichage est pour l'essentiel embarquée sur le pixel d'affichage. Le document WO 2018/185433 décrit un exemple de pixel intelligent.
[0006] Pour un pixel intelligent, c'est généralement le nombre de plots conducteurs du pixel intelligent, utilisés pour la connexion électrique du pixel intelligent au support, qui impose les dimensions du pixel intelligent, notamment en raison de la taille minimale de ces plots et de l'espace minimum devant être prévu entre ces plots. Pour limiter le nombre de plots conducteurs, il est connu de fournir une seule tension d'alimentation aux pixels d'affichage, et chaque pixel d'affichage génère en interne une ou des tensions d'alimentation réduites notamment pour la polarisation de composants de l'électronique de commande.
[0007] La consommation statique d'un pixel d'affichage correspond à la puissance électrique consommée par le pixel d'affichage lorsque celui-ci n'émet pas de lumière. Il peut être composé des courants de fuite de composants ou de courants nécessaires au fonctionnement interne du circuit de commande du pixel d'affichage. Dans le cadre de pixels intelligents, une part importante de la consommation statique provient de la génération de tensions d'alimentation en interne du pixel intelligent.
[0008] On pourrait envisager de prévoir un plot conducteur supplémentaire, sur chaque pixel intelligent, pour fournir au pixel intelligent la tension d'alimentation réduite afin qu'elle ne soit pas produite au sein du pixel intelligent. Toutefois, ceci peut entraîner une augmentation des dimensions du pixel intelligent, ce qui n'est pas souhaitable.
[0009] La tendance est à l'augmentation du nombre de pixels d'affichage de l'écran d'affichage. La consommation statique des pixels d'affichage peut alors devenir un facteur critique. En effet, pour un écran d'affichage dit 4K ayant une résolution de 2160 par 3840 pixels d'affichage, la consommation statique de l'écran d'affichage peut être supérieure à 150 W.
[0010] Il existe un besoin de réduire la consommation statique de l'écran d'affichage.
Résumé de l'invention
[0011] Un objet d'un mode de réalisation est de prévoir un écran d'affichage à diodes électroluminescentes palliant tout ou partie des inconvénients des écrans d'affichage à diodes électroluminescentes existants.
[0012] Un autre objet d'un mode de réalisation est que les pixels d'affichage ont des dimensions inférieures à 200 mpi, ce qui limite le nombre d'interconnexions entre le pixel d'affichage et le support des pixels d'affichage.
[0013] Un mode de réalisation prévoit un pixel d'affichage pour écran d'affichage, comprenant au moins une diode électroluminescente, un circuit de pilotage de la diode électroluminescente et des premier, deuxième, troisième, et quatrième plots conducteurs électriquement, le circuit de pilotage étant au moins en partie alimenté par une première tension d'alimentation reçue entre les premier et deuxième plots conducteurs électriquement, la diode électroluminescente étant alimentée par un premier signal binaire reçu entre les troisième et deuxième plots conducteurs électriquement, le premier signal binaire alternant entre une deuxième tension d'alimentation, supérieure strictement à la première tension d'alimentation, et une troisième tension, inférieure strictement à la première tension d'alimentation, le circuit de pilotage étant configuré pour déterminer un signal numérique à partir des valeurs d'un deuxième signal binaire sur le quatrième plot conducteur électriquement reçues pendant chacune de premières impulsions du premier signal binaire à la troisième tension et pour commander la diode électroluminescente à partir du signal numérique.
[0014] Selon un mode de réalisation, le circuit de pilotage est configuré pour commander la diode électroluminescente par modulation de largeur d'impulsion à partir du signal numérique
[0015] Selon un mode de réalisation, le pixel d'affichage comprend seulement les premier, deuxième, troisième, et quatrième plots conducteurs électriquement. [0016] Selon un mode de réalisation, le circuit de pilotage est configuré pour allumer ou éteindre la diode électroluminescente à la cadence de deuxièmes impulsions du premier signal binaire à la troisième tension.
[0017] Selon un mode de réalisation, le circuit de pilotage est configuré pour déterminer un signal d'horloge et un troisième signal binaire à partir du deuxième signal binaire.
[0018] Selon un mode de réalisation, le circuit de pilotage comprend un circuit de mémorisation de données binaires déterminées lors de chaque première impulsion à partir du troisième signal binaire.
[0019] Selon un mode de réalisation, le deuxième signal binaire est destiné à comprendre un mélange de troisièmes impulsions ayant la même durée et de quatrièmes impulsions ayant la même durée supérieure à la durée de chaque troisième impulsion, le circuit de pilotage étant configuré pour fournir le signal d'horloge à la même cadence que les troisièmes et quatrièmes impulsions et le troisième signal binaire égal à un premier état ou à un deuxième état selon la succession des troisièmes et quatrièmes impulsions.
[0020] Un mode de réalisation prévoit également un écran d'affichage comprenant une matrice de pixels d'affichage tels que définis précédemment, l'écran d'affichage comprenant en outre des circuits de fourniture, pour chaque pixel d'affichage, de la première tension d'alimentation entre les premier et deuxième plots conducteurs électriquement, du premier signal binaire entre les troisième et deuxième plots conducteurs électriquement, et du deuxième signal binaire sur le quatrième plot conducteur électriquement.
[0021] Selon un mode de réalisation, les circuits de fourniture sont configurés pour maintenir le premier plot conducteur électriquement à un premier potentiel sensiblement constant, le deuxième plot conducteur électriquement à un deuxième potentiel sensiblement constant, et le troisième plot conducteur électriquement à un troisième potentiel qui alterne entre des première et deuxième valeurs, soit la première valeur est supérieure strictement au premier potentiel et la deuxième valeur est égale au deuxième potentiel, soit la première valeur est égale au premier potentiel et la deuxième valeur est inférieure strictement au deuxième potentiel.
[0022] Selon un mode de réalisation, les circuits de fourniture sont configurés pour fournir la troisième tension égale à la tension nulle.
[0023] Selon un mode de réalisation, les circuits de fourniture sont configurés pour fournir le deuxième signal binaire alternant entre deux potentiels, la différence en valeur absolue entre les deux potentiels étant inférieure strictement à la deuxième tension d'alimentation.
[0024] Selon un mode de réalisation, les circuits de fourniture sont configurés pour fournir le premier signal binaire comprenant, pour l'affichage d'une image, la première impulsion à la troisième tension d'une première durée et une succession de deuxièmes impulsions, chaque deuxième impulsion ayant une deuxième durée inférieure à la première durée.
[0025] Selon un mode de réalisation, les durées entre deux paires de deuxièmes impulsions successives augmentent ou diminuent .
Brève description des dessins
[0026] Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : [0027] la figure 1 représente, de façon partielle et schématique, un exemple connu d'écran d'affichage ;
[0028] la figure 2 est une vue en coupe très schématique d'un exemple connu de pixel d'affichage ;
[0029] la figure 3 est une vue de dessous du pixel d'affichage de la figure 2 ;
[0030] la figure 4 représente un exemple connu de schéma par blocs du pixel d'affichage de la figure 2 ;
[0031] la figure 5 représente des exemples connus de chronogrammes de signaux du pixel d'affichage de la figure
4 ;
[0032] la figure 6 représente, de façon partielle et schématique, un mode de réalisation selon l'invention d'un écran d'affichage ;
[0033] la figure 7 représente un schéma par blocs d'un mode de réalisation selon l'invention d'un pixel d'affichage de l'écran d'affichage de la figure 6 ;
[0034] la figure 8 représente des chronogrammes de signaux du pixel d'affichage de la figure 7 ;
[0035] la figure 9 représente un schéma par blocs d'un autre mode de réalisation selon l'invention d'un pixel d'affichage de l'écran d'affichage de la figure 6 ; et
[0036] la figure 10 représente des chronogrammes de signaux du pixel d'affichage de la figure 9.
Description des modes de réalisation
[0037] De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques. Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés .
[0038] Dans la description qui suit, lorsque l'on fait référence à des qualificatifs de position absolue, tels que les termes "avant", "arrière", "haut", "bas", "gauche", "droite", etc., ou relative, tels que les termes "dessus", "dessous", "supérieur", "inférieur", etc., ou à des qualificatifs d'orientation, tels que les termes "horizontal", "vertical", etc., il est fait référence sauf précision contraire à l'orientation des figures ou à un écran d'affichage dans une position normale d'utilisation.
[0039] Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments. De plus, on appelle "signal binaire" un signal qui alterne entre un premier état constant, par exemple un état bas, noté "0", et un deuxième état constant, par exemple un état haut, noté "1". Les états haut et bas de signaux binaires différents d'un même circuit électronique peuvent être différents. En pratique, les signaux binaires peuvent correspondre à des tensions ou à des courants qui peuvent ne pas être parfaitement constants à l'état haut ou bas. En outre, dans la suite de la description, on appelle "bornes de puissance" d'un transistor à effet de champ à grille isolée, ou transistor MOS, la source et le drain du transistor MOS.
[0040] En outre, sauf indication contraire, lorsque l'on parle d'une tension en un plot conducteur, on considère la différence entre le potentiel audit plot conducteur et un potentiel de référence, par exemple la masse, pris égal à 0 V.
[0041] Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près. En outre, l'expression "sensiblement constant" signifie qui varie de moins de 10 % dans le temps par rapport à une valeur de référence .
[0042] La figure 1 représente, de façon partielle et schématique, un exemple connu d'écran d'affichage 10. L'écran d'affichage 10 comprend des pixels d'affichage 12j_,j par exemple agencés en M rangées et en N colonnes, M étant un nombre entier variant de 1 à 8000 et N étant un nombre entier variant de 1 à 16000, i étant un nombre entier variant de 1 à M et j étant un nombre entier variant de 1 à N. A titre d'exemple, en figure 1, M et N sont égaux à 6. Chaque pixel d'affichage 12j_,j est relié à une source d'un potentiel de référence bas Gnd, par exemple la masse, par l'intermédiaire d'une électrode 14i et à une source d'un potentiel de référence haut Vcc par l'intermédiaire d'une électrode 16j . A titre d'exemple, les électrodes 14i sont représentées alignées selon les rangées en figure 1 et les électrodes 16j sont représentées alignées selon les colonnes en figure 1, la disposition inverse étant possible. La tension d'alimentation de l'écran d'affichage correspond à la tension entre le potentiel de référence haut Vcc et le potentiel de référence bas Gnd. La tension d'alimentation dépend notamment de l'agencement des diodes électroluminescentes et de la technologie selon laquelle sont fabriquées les diodes électroluminescentes. A titre d'exemple, la tension d'alimentation peut être de l'ordre de 4 V à 5 V.
[0043] Pour chaque rangée, les pixels d'affichage 12j_,j de la rangée sont reliés à une électrode de rangée 18j_. Pour chaque colonne, les pixels d'affichage 12i;j de la colonne sont reliées à une électrode de colonne 20j. L'écran d'affichage 10 comprend un circuit de sélection 22 relié aux électrodes de rangée 18i et adapté à fournir un signal de sélection et de cadencement Comi sur chaque électrode de rangée 18j_. L'écran d'affichage 10 comprend un circuit de fourniture de données 24 relié aux électrodes de colonne 20j et adapté à fournir un signal de données Dataj sur chaque électrode de colonne 20j. Le circuit de sélection 22 et le circuit de commande 24 sont commandés par un circuit 26, comprenant par exemple un microprocesseur .
[0044] La figure 2 est un vue en coupe très schématique d'un exemple connu du pixel d'affichage 12j_,j et la figure 3 est une vue de dessous du pixel d'affichage 12j_,j. Chaque pixel d'affichage 12j_,j comprend un circuit de commande 30 recouvert d'un circuit d'affichage 32. Le circuit d'affichage 32 comprend au moins une diode électroluminescente LED, de préférence au moins trois diodes électroluminescentes LED. Le pixel d'affichage comprend une face inférieure 34 et une face supérieure 35 opposée à la face inférieure 34, les faces 34 et 35 étant de préférence planes et parallèles. Le circuit de commande 30 comprend en outre des plots conducteurs 36, non représentés sur la figure 2, sur la face inférieure 34. Le circuit de commande 30 peut correspondre à un circuit intégré comprenant des composants électroniques, notamment des transistors à effet de champ à grille isolée, également appelés transistors MOS, ou des transistors en couches minces, également appelés transistors TFT (sigle anglais pour Thin- Film Transistor). De préférence, le circuit d'affichage 32 comprend seulement les diodes électroluminescentes LED, et les éléments conducteurs de ces diodes électroluminescentes LED et le circuit de commande 30 comprend la totalité des composants électroniques nécessaires à la commande des diodes électroluminescentes LED du circuit d'affichage 32. A titre de variante, le circuit d'affichage 32 peut également comprendre d'autres composants électroniques en plus des diodes électroluminescentes LED. Les diodes électroluminescentes LED peuvent être des diodes électroluminescentes 2D, également appelées diodes électroluminescentes planaires, comprenant un empilement de couches planes, ou des diodes électroluminescentes 3D comprenant chacune un élément semiconducteur tridimensionnel recouvert d'une zone active. Sur la figure 2, les diodes électroluminescentes sont représentées connectées en anode commune. Il peut toutefois être souhaitable d'agencer les diodes électroluminescentes LED selon une autre configuration A titre d'exemple, les diodes électroluminescentes peuvent être connectées en cathode commune, ou être connectées de manière indépendante les unes des autres.
[0045] Selon un mode de réalisation, le pixel d'affichage 12j_,j comprend trois sous-pixels d'affichage émettant de la lumière à des première, deuxième, et troisième longueurs d'onde. Selon un mode de réalisation, la première longueur d'onde correspond à de la lumière bleue et est dans la plage de 430 nm à 490 nm. Selon un mode de réalisation, la deuxième longueur d'onde correspond à de la lumière verte et est dans la plage de 510 nm à 570 nm. Selon un mode de réalisation, la troisième longueur d'onde correspond à de la lumière rouge et est dans la plage de 600 nm à 720 nm.
[0046] Chaque plot conducteur 36 est destiné à être connecté à l'une des électrodes 14±, 16j, 18±, 20j représentées schématiquement en figure 2. Un premier plot conducteur 36 est relié à la source du potentiel de référence bas Gnd. Un deuxième plot conducteur est relié à la source du potentiel de référence haut Vcc. Un troisième plot conducteur 36 est relié à l'électrode de rangée 18i et reçoit le signal de sélection et de cadencement Comi. Un quatrième plot conducteur 36 est relié à l'électrode de colonne 20j et reçoit le signal de données Dataj . Les dimensions des plots conducteurs 36 et la disposition des plots conducteurs 36 sur la face 34 sont notamment imposées par les règles de conception du pixel d'affichage 12j_,j et par le procédé d'assemblage des pixels d'affichage 12j_,j dans l'écran d'affichage 10.
[0047] La figure 4 représente un exemple connu de schéma par blocs d'un pixel d'affichage 12j_,j de l'écran d'affichage 10. En figure 4, on a indiqué, au-dessus de chaque bloc, la tension d'alimentation utilisée pour alimenter les composants électroniques du bloc.
[0048] Selon un exemple, le pixel d'affichage 12j_,j comprend au moins trois diodes électroluminescentes, une seule diode électroluminescente LED étant représentée en figure 4. Chaque diode électroluminescente LED est reliée en série à une source de courant commandable CS, comprenant par exemple un transistor MOS. Dans le présent exemple, pour chaque diode électroluminescente LED, l'anode de la diode électroluminescente LED est par exemple reliée au plot conducteur 36 recevant le potentiel de référence haut Vcc et la cathode de la diode électroluminescente LED est par exemple reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS étant reliée au plot conducteur 36 recevant le potentiel de référence bas Gnd.
[0049] Le pixel d'affichage 12i;j comprend en outre un circuit 40 de pilotage de la source de courant commandable CS. Le circuit de pilotage 40 peut notamment comprendre des composants électroniques tels que des transistors MOS. Il peut être souhaitable d'utiliser une tension d'alimentation réduite, inférieure à 4 V, par exemple de l'ordre de 1 V ou de 1,8 V, pour alimenter les composants électroniques du circuit de pilotage 40, cette tension d'alimentation réduite correspondant, par exemple, à la tension susceptible d'être appliquée entre les bornes de puissance des transistors MOS. Dans ce but, le pixel d'affichage 12i j comprend un circuit 42 (Vdd Génération) de fourniture, à partir de la tension d'alimentation Vcc, d'une tension d'alimentation réduite Vdd utilisée notamment pour l'alimentation du circuit de pilotage 40. Le circuit 42 comprend par exemple un diviseur de tension.
[0050] Selon un mode de réalisation, le signal de sélection et de cadencement Comi, reçu à l'un des plots conducteurs 36 de chaque pixel d'affichage 12j_,j, est un signal binaire alternant entre un état bas "0" et un état haut "1", l'état bas correspondant au potentiel de référence bas Gnd et l'état haut "1" correspondant à une tension basse, par exemple environ 1 V, inférieure strictement à la tension d'alimentation réduite Vdd. Le signal de données Dataj est un signal binaire alternant entre un état bas "0" et un état haut "1", l'état bas correspondant au potentiel de référence bas Gnd et l'état haut "1" correspondant à une tension basse, par exemple environ 1 V, inférieure strictement à la tension d'alimentation réduite Vdd.
[0051] Le circuit de pilotage 40 comprend un circuit 44 (Clk & data séparation) relié au plot conducteur 36 recevant le signal de données Dataj et fournissant, à partir du signal de données Dataj, un signal d'horloge Clk et des données Data. Le circuit de pilotage 40 comprend un circuit 46 (Mode sélection) recevant les signaux Clk et Data, relié au plot conducteur 36 recevant le signal de sélection et de cadencement Comi, et configuré pour fournir les signaux Clk et Data à un circuit 48 (Color Data registers) de mémorisation ou pour fournir un signal PWM à un circuit 50 (LED driver) de commande de la source de courant commandable CS associée à chaque diode électroluminescente LED. Le circuit de mémorisation 48 est configuré pour stocker des signaux de couleur R, G, B représentatifs du pixel d'image à afficher. Le circuit 50 est adapté à commander les sources de courant commandable CS reliées aux diodes électroluminescentes LED avec des signaux I_red, I_green, et I_blue, obtenus à partir des signaux de couleur R, G, B, et du signal PWM.
[0052] Comme cela va être décrit par la suite, pour limiter le nombre de plots conducteurs 36 par pixel d'affichage 12i,j, les signaux de données Dataj permettent à la fois la détermination, par chaque pixel d'affichage 12i,j, d'un signal d'horloge et des signaux de couleur R, G, B représentatifs des intensités lumineuses souhaitées pour les rayonnements aux premières, deuxième, et troisième longueurs d'onde.
[0053] La figure 5 représente un chronogramme de signaux reçus par les pixels d'affichage 12i,j ayant la structure représentée en figure 4 lors de l'affichage d'une image sur l'écran d'affichage 10.
[0054] Les potentiels Vcc et Gnd sont sensiblement constants. Les pixels d'image d'une nouvelle image à afficher sont affichés successivement de la rangée de rang 1 à la rangée de rang M. On appelle durée de trame T la durée séparant deux sélections successives de la même rangée de l'écran d'affichage 10. Des chronogrammes des signaux Comi et Datai vont être détaillés pour la rangée de rang 1, sachant que les chronogrammes des signaux Comi sont similaires au chronogramme du signal Comi bien que décalés dans le temps. L'affichage d'un nouveau pixel d'image par un pixel d'affichage 12ij, j variant de 1 à N, de la rangée de rang 1 comprend une première phase PI suivie d'une deuxième phase P2. Pendant la phase PI, des signaux de données Dataj sont transmis à chaque pixel d'affichage 12i,j de la rangée de rang 1, seul le signal Datai étant représenté en figure 5. Pendant la deuxième phase P2, les diodes électroluminescentes de chaque pixel d'affichage 12ij sont commandées à partir des signaux de couleur R, G, B, déterminés à partir des signaux de données Dataj.
[0055] Pendant la première phase PI, le signal de sélection et de cadencement Comi est mis à l'état "1". La mise à l'état "1" du signal Comi pendant une durée longue est détectée par le circuit 46 de chaque pixel d'affichage 12i,j de la rangée de rang 1 et permet ainsi la sélection des pixels d'affichage 12i,j de cette rangée, les pixels d'affichage des autres rangées n'étant pas sélectionnés. Pendant la première phase PI, les signaux de données Dataj sont transmis sur les électrodes de colonnes 20j. Pour chaque pixel d'affichage 12i,j, le circuit 44 détermine le signal d'horloge Clk et les données Data à partir des impulsions du signal de données Dataj. A titre d'exemple, chaque impulsion du signal de données Dataj peut avoir une première durée ou une deuxième durée, supérieure strictement à la première durée. Le signal Clk peut correspondre à une suite d'impulsions de mêmes durées dont les fronts montants coïncident, à un éventuel décalage constant près, avec les fronts montants des impulsions du signal de données Dataj. Les données Data peuvent correspondre à un signal binaire à l'état "0" lorsque l'impulsion du signal Dataj a la première durée, et à l'état "1" lorsque l'impulsion du signal Dataj a la deuxième durée. Le circuit 46, sélectionné par le signal Comi à l'état "1", fournit, à la cadence du signal d'horloge Clk, les données Data qui sont mémorisées dans le circuit 50 sous la forme de signaux numériques R, G,
B dont les bits sont donnés par les valeurs successives du signal Data. La fin de première période PI pour une rangée correspond au début de la première période PI pour la rangée suivante .
[0056] Selon un mode de réalisation, les diodes électroluminescentes du pixel d'affichage 12i,j sont commandées par modulation de largeur d'impulsion ou commande PWM (sigle anglais pour Puise Width Modulation). Dans ce but, pendant la deuxième phase P2, le signal de sélection et de cadencement Comi présente la répétition d'une succession d'impulsions à l'état "1" qui sont transmises par le circuit 46 de chaque pixel d'affichage 12i,j de la rangée de rang 1 au circuit 50 (signal PWM) pour cadencer le fonctionnement du circuit 50 pour la commande des diodes électroluminescentes LED par modulation de largeur d'impulsion. Le nombre d'impulsions de la succession correspond au nombre de bits de chaque signal numérique R, G, et B. A titre d'exemple, lorsque la source de courant CS correspond à un transistor MOS, ce transistor est rendu passant ou est bloqué, à la cadence des impulsions PWM, selon la valeur "0" ou "1" de chaque bit du signal de couleur R, G, ou B en commençant par le bit de poids le plus fort, le transistor étant maintenu passant ou bloqué jusqu'à la prochaine impulsion du signal Comi. La durée entre deux impulsions successives du signal Comi est divisée à chaque fois par deux, de sorte que la durée totale pendant laquelle la diode électroluminescente est allumée dépend de la valeur du signal de couleur R, G, ou B. La succession d'impulsions du signal Comi est répétée jusqu'à la prochaine première phase PI de la rangée de rang 1, une seule répétition étant illustrée à titre d'exemple en figure 5.
[0057] La consommation statique du pixel d'affichage 12i j est pour une part importante due aux composants électroniques autres que les transistors MOS du circuit de pilotage 40, notamment le circuit 42 de fourniture de la tension d'alimentation réduite Vdd. La tendance actuelle est à l'augmentation du nombre de pixels d'affichage 12i,j de l'écran d'affichage 10. La consommation statique des pixels d'affichage peut alors devenir un facteur critique. En effet, pour un écran d'affichage 10 dit 4K, ayant une résolution de 2160 par 3840 pixels d'affichage, la consommation statique de l'écran d'affichage 10 peut être supérieure à 150 W. [0058] On pourrait envisager de prévoir un plot conducteur 36 supplémentaire, sur chaque pixel d'affichage 12i;j, en plus de ceux représentés en figure 3, pour fournir au pixel d'affichage 12j_,j un potentiel Vdd de référence haut supplémentaire, de sorte que la tension d'alimentation réduite Vdd ne soit pas produite au sein du pixel d'affichage 12i,j. Toutefois, il peut ne pas être possible d'ajouter un plot conducteur 36 supplémentaire sans augmenter les dimensions latérales du pixel d'affichage 12j_,j, ce qui peut ne pas être souhaitable.
[0059] Selon un mode de réalisation selon l'invention, l'un des plots conducteurs 36 est utilisé pour recevoir la tension d'alimentation haute Vcc et un autre plot conducteur 36 est utilisé pour recevoir la tension d'alimentation réduite Vdd sans modifier le nombre total de plots conducteurs 36. De ce fait, la génération de la tension d'alimentation réduite n'est plus réalisée au sein de chaque pixel d'affichage 12j_,j et la consommation statique de l'écran d'affichage est réduite. En outre, les dimensions latérales des pixels d'affichage 12j_,j peuvent ne pas être modifiées. Toutefois, pour fonctionner avec le même nombre de plots conducteurs 36, la structure du circuit de pilotage 40 du pixel d'affichage 12j_,j est modifiée et certains des signaux fournis aux pixel d'affichage 12i;j sont modifiés.
[0060] La figure 6 représente, de façon partielle et schématique, un mode de réalisation d'un écran d'affichage 60. L'écran d'affichage 60 comprend l'ensemble des éléments de l'écran d'affichage 10 de la figure 1, à la différence que les électrodes 16j, j variant de 1 à N, fournissent la tension d'alimentation réduite Vdd et que les électrodes de rangée 18i, i variant de 1 à M, fournissent la tension d'alimentation haute Vcci qui contient une partie du signal de cadencement. Les électrodes de colonne 20j fournissent les signaux de données Dataj et les électrodes 14± fournissent le potentiel de référence bas comme pour l'écran d'affichage 10.
[0061] La figure 7 représente un exemple de schéma par blocs d'un pixel d'affichage 12±rj de l'écran d'affichage 60. Le pixel d'affichage 12±rj de l'écran d'affichage 60 a la même structure que le pixel d'affichage 12i,j de l'écran d'affichage 10 représenté en figure 4, à la différence qu'il ne comprend pas le circuit 42 de fourniture de la tension d'alimentation réduite Vdd et qu'il comprend en outre un circuit 62 (Vcc puise détection) de détection d'impulsions du signal Vcci qui fournit le signal de sélection et de cadencement Comi au circuit de sélection 46. La tension d'alimentation réduite Vdd est directement fournie par l'un des plots conducteurs 36.
[0062] La figure 8 représente un chronogramme de signaux reçus par les pixels d'affichage 12i,j ayant la structure représentée en figure 7 lors de l'affichage d'une image sur l'écran d'affichage 60.
[0063] Les potentiels Vdd et Gnd sont sensiblement constants. Chaque signal Vcci, i variant de 1 à M, est un signal binaire qui varie entre un état "1" dans lequel le signal Vcci est égal à la tension d'alimentation haute Vcc décrite précédemment, par exemple de l'ordre de 4 V à 5 V, et un état "0", dans lequel le signal Vcci est sensiblement égal au potentiel de référence bas GND. Chaque signal Vcci présente une première phase Pi suivie d'une deuxième phase P2. Pendant la phase Pl, des signaux de données Dataj sont transmis à chaque pixel d'affichage 12i j de la rangée de rang i, seul le signal Datai étant représenté en figure 8. Pendant la deuxième phase P2, les diodes électroluminescentes de chaque pixel d'affichage 12i,j sont commandées à partir des signaux de couleur R, G, B, déterminés à partir des signaux de données Dataj . [ 0064 ] Le signal Coitii, fourni par le circuit 62 de chaque pixel d'affichage 12i j , varie donc entre des états " 0" et " 1" de façon complémentaire au signal Vcci, l'état " 0" correspondant par exemple au potentiel de référence bas GND et l'état "1" correspondant à une tension basse, par exemple environ 1 V, égale par exemple à la tension d'alimentation réduite Vdd. Le fonctionnement du reste du circuit de pilotage 40 est donc identique à ce qui a été décrit précédemment en relation avec la figure 5 . En particulier, pendant la première phase PI, le signal Vcci est mis à l'état " 0" . La mise à l'état " 0" du signal Vccipendant une durée longue est détectée par les circuits 62 et 46 de chaque pixel d'affichage 12 _, j de la rangée de rang i et permet ainsi la sélection des pixels d'affichage 12j_,j de cette rangée, les pixels d'affichage des autres rangées n'étant pas sélectionnés. Pendant la première phase PI, les signaux de données Dataj sont transmis sur les électrodes de colonnes 20j . Pour chaque pixel d'affichage 12 _, j , le circuit 44 détermine le signal d'horloge Clk et les données Data à partir des impulsions du signal de données Dataj, par exemple comme cela a été décrit précédemment. Le circuit 46 , sélectionné par le signal Comi à l'état "1", fournit, à la cadence du signal d'horloge Clk, les données Data qui sont mémorisées dans le circuit 50 sous la forme de signaux numériques R, G, B dont les bits sont donnés par les valeurs successives du signal Data.
[0065] Pendant la deuxième phase P2, le signal Vcci présente la répétition d'une succession d'impulsions à l'état "0" qui sont converties par le circuit 62 de chaque pixel d'affichage 12i,j de la rangée de rang i en impulsions à l'état "1" du signal Comi. Ces impulsions sont transmises par le circuit 46 de chaque pixel d'affichage 12j_,j de la rangée de rang i au circuit 50 (signal PWM) pour cadencer le fonctionnement du circuit 50 pour la commande des diodes électroluminescentes LED par modulation de largeur d'impulsion, par exemple comme cela a été décrit précédemment.
[0066] De façon avantageuse, les durées des impulsions à l'état "0" de chaque signal Vcci pendant les phases PI et P2 sont inférieures à au moins 75% de la durée de la trame T, de préférence au moins 80 %, plus préférentiellement au moins 85 % de la durée de la trame T. Le signal Vcci est donc la plupart du temps égal à la tension d'alimentation haute Vcc, et l'alimentation des diodes électroluminescentes LED n'est sensiblement pas perturbée par les impulsions du signal Vcci. Cela n'aurait pas été le cas si la tension d'alimentation haute avait été transportée par les signaux de données Dataj qui eux varient sensiblement en permanence entre les états haut et bas.
[0067] Dans le mode de réalisation décrit précédemment en relation avec la figure 7, les diodes électroluminescentes LED sont dans une configuration à anode commune. Il peut toutefois être souhaitable d'agencer les diodes électroluminescentes LED dans une configuration à cathode commune .
[0068] La figure 9 représente un exemple de schéma par blocs d'un pixel d'affichage 12j_,j de l'écran d'affichage 60 dans lequel les diodes électroluminescentes LED du pixel d'affichage 12i;j sont dans une configuration à cathode commune Le pixel d'affichage 12i;j représenté en figure 9 a la même structure que le pixel d'affichage 12i;j représenté en figure 7, à la différence que le signal Vcci est remplacé par un signal Veei, que la cathode de la diode électroluminescente LED est par exemple reliée au plot conducteur 36 recevant le signal Vee±, que l'anode de la diode électroluminescente LED est par exemple reliée à une borne de la source de courant commandable CS, l'autre borne de la source de courant commandable CS étant reliée au plot conducteur 36 recevant la tension d'alimentation réduite Vdd.
[0069] La figure 10 représente un chronogramme de signaux reçus par les pixels d'affichage 12j_,j ayant la structure représentée en figure 9 lors de l'affichage d'une image sur l'écran d'affichage 60. Chaque signal Vee±, i variant de 1 à M, est un signal binaire qui varie entre un état "1" dans lequel le signal Vee± est égal à la tension d'alimentation réduite Vdd décrite précédemment, par exemple de l'ordre de 1 V ou de 1,8 V, et un état "0", dans lequel le signal Vee± est à un potentiel de référence strictement inférieur au potentiel de référence GND, par exemple à un potentiel négatif, notamment de l'ordre de -2,2 V ou de -3 V, de sorte que la différence entre les potentiels Vdd et Vee soit égale à la tension d'alimentation haute Vcc décrite précédemment. Selon un mode de réalisation, le signal Vee± évolue comme le signal Comi décrit précédemment. Dans le présent mode de réalisation, le circuit 62 n'est pas présent dans la mesure où, comme le signal Vee± évolue comme le signal Comi, il peut être utilisé directement par le circuit 46. Toutefois, comme la dynamique du signal Vee± est différente de celle du signal Comi, il peut être souhaitable de prévoir que le circuit 62 soit adapté à fournir le signal Comi à partir du signal Veei.
[0070] Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à la personne du métier. En particulier, la modulation PWM pourrait être générée en interne dans le circuit de commande 30 du pixel d'affichage 12j_,j afin d'éviter l'utilisation du signal Comi pour la générer. D'autres modes de réalisation pourraient également ne pas utiliser de modulation PWM mais un pilotage linéaire de la diode électroluminescente LED. D'autres modes de réalisation pourraient également utiliser d'autres composants électro optiques comme les diodes électroluminescentes organiques.
[0071] Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, pour ce qui est du deuxième mode de réalisation décrit en figure 9, il peut être avantageux d'utiliser des structures de type SOI (Silicon on insulator) afin de faciliter la gestion des tensions négatives

Claims

REVENDICATIONS
1. Pixel d'affichage (12j_,j) pour écran d'affichage (60), comprenant au moins une diode électroluminescente (LED), un circuit de pilotage (40) de la diode électroluminescente et des premier, deuxième, troisième, et quatrième plots conducteurs électriquement (36), le circuit de pilotage étant au moins en partie alimenté par une première tension d'alimentation (Vdd) reçue entre les premier et deuxième plots conducteurs électriquement, la diode électroluminescente étant alimentée par un premier signal binaire (Vcci, Veei) reçu entre les troisième et deuxième plots conducteurs électriquement, le premier signal binaire alternant entre une deuxième tension d'alimentation (Vcc), supérieure strictement à la première tension d'alimentation, et une troisième tension, inférieure strictement à la première tension d'alimentation, le circuit de pilotage (40) étant configuré pour déterminer un signal numérique (R, G, B) à partir des valeurs d'un deuxième signal binaire (Dataj) sur le quatrième plot conducteur électriquement reçues pendant chacune de premières impulsions du premier signal binaire à la troisième tension et pour commander la diode électroluminescente à partir du signal numérique.
2. Pixel d'affichage selon la revendication 1, dans lequel le circuit de pilotage (40) est configuré pour commander la diode électroluminescente (LED) par modulation de largeur d'impulsion à partir du signal numérique (R, G, B).
3. Pixel d'affichage selon la revendication 1 ou 2, comprenant seulement les premier, deuxième, troisième, et quatrième plots conducteurs électriquement (36).
4. Pixel d'affichage selon l'une quelconque des revendications 1 à 3, dans lequel le circuit de pilotage (40) est configuré pour allumer ou éteindre la diode électroluminescente (LED) à la cadence de deuxièmes impulsions du premier signal binaire (Vcci, Veei) à la troisième tension.
5. Pixel d'affichage selon l'une quelconque des revendications 1 à 4, dans lequel le circuit de pilotage (40) est configuré pour déterminer un signal d'horloge (Clk) et un troisième signal binaire (Data) à partir du deuxième signal binaire (Dataj ).
6. Pixel d'affichage selon la revendication 5, dans lequel le circuit de pilotage (40) comprend un circuit (50) de mémorisation de données binaires (Data) déterminées lors de chaque première impulsion à partir du troisième signal binaire .
7. Pixel d'affichage selon la revendication 5 ou 6, dans lequel le deuxième signal binaire (Dataj) est destiné à comprendre un mélange de troisièmes impulsions ayant la même durée et de quatrièmes impulsions ayant la même durée supérieure à la durée de chaque troisième impulsion, le circuit de pilotage (40) étant configuré pour fournir le signal d'horloge (Clk) à la même cadence que les troisièmes et quatrièmes impulsions et le troisième signal binaire (Data) égal à un premier état ou à un deuxième état selon la succession des troisièmes et quatrièmes impulsions.
8.Ecran d'affichage (60) comprenant une matrice de pixels d'affichage (12j_,j) selon l'une quelconque des revendications 1 à 7, l'écran d'affichage comprenant en outre des circuits de fourniture (22, 24), pour chaque pixel d'affichage, de la première tension d'alimentation (Vdd) entre les premier et deuxième plots conducteurs électriquement, du premier signal binaire (Vcci, Veei) entre les troisième et deuxième plots conducteurs électriquement, et du deuxième signal binaire (Dataj) sur le quatrième plot conducteur électriquement.
9.Ecran d'affichage selon la revendication 8, dans lequel les circuits de fourniture (22, 24) sont configurés pour maintenir le premier plot conducteur électriquement (36) à un premier potentiel (Vdd) sensiblement constant, le deuxième plot conducteur électriquement à un deuxième potentiel (GND) sensiblement constant, et le troisième plot conducteur électriquement à un troisième potentiel qui alterne entre des première et deuxième valeurs, soit la première valeur est supérieure strictement au premier potentiel et la deuxième valeur est égale au deuxième potentiel, soit la première valeur est égale au premier potentiel et la deuxième valeur est inférieure strictement au deuxième potentiel.
10. Ecran d'affichage selon la revendication 8 ou 9, dans lequel les circuits de fourniture (22, 24) sont configurés pour fournir la troisième tension égale à la tension nulle.
11. Ecran d'affichage selon l'une quelconque des revendications 8 à 10, dans lequel les circuits de fourniture (22, 24) sont configurés pour fournir le deuxième signal binaire (Dataj) alternant entre deux potentiels, la différence en valeur absolue entre les deux potentiels étant inférieure strictement à la deuxième tension d'alimentation (Vdd).
12. Ecran d'affichage selon l'une quelconque des revendications 8 à 11, dans lequel les circuits de fourniture (22, 24) sont configurés pour fournir le premier signal binaire (Vcci, Veei) comprenant, pour l'affichage d'une image, la première impulsion à la troisième tension d'une première durée et une succession de deuxièmes impulsions, chaque deuxième impulsion ayant une deuxième durée inférieure à la première durée.
13. Ecran d'affichage selon la revendication 12, dans lequel les durées entre deux paires de deuxièmes impulsions successives augmentent ou diminuent.
EP22719573.2A 2021-03-31 2022-03-30 Pixel d'affichage a diode electroluminescente Pending EP4315308A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2103309A FR3121569B1 (fr) 2021-03-31 2021-03-31 Pixel d'affichage à diode électroluminescente
PCT/EP2022/058460 WO2022207730A1 (fr) 2021-03-31 2022-03-30 Pixel d'affichage a diode electroluminescente

Publications (1)

Publication Number Publication Date
EP4315308A1 true EP4315308A1 (fr) 2024-02-07

Family

ID=76375190

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22719573.2A Pending EP4315308A1 (fr) 2021-03-31 2022-03-30 Pixel d'affichage a diode electroluminescente

Country Status (7)

Country Link
EP (1) EP4315308A1 (fr)
JP (1) JP2024513859A (fr)
KR (1) KR20230151112A (fr)
CN (1) CN117136400A (fr)
FR (1) FR3121569B1 (fr)
TW (1) TW202244886A (fr)
WO (1) WO2022207730A1 (fr)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1099608C (zh) * 1994-11-21 2003-01-22 精工爱普生株式会社 液晶驱动装置及液晶驱动方法
JP2005099712A (ja) * 2003-08-28 2005-04-14 Sharp Corp 表示装置の駆動回路および表示装置
WO2005093704A1 (fr) * 2004-03-25 2005-10-06 Koninklijke Philips Electronics N.V. Unite d'affichage
US20080303769A1 (en) * 2007-06-07 2008-12-11 Mitsubishi Electric Corporation Image display device and drive circuit
KR101279661B1 (ko) * 2010-11-05 2013-07-05 엘지디스플레이 주식회사 입체 영상 표시장치와 그 전원 제어방법
FR3065116B1 (fr) * 2017-04-05 2021-08-27 Commissariat Energie Atomique Dispositif d'affichage d'images emissif a led
CN109559676A (zh) * 2018-12-18 2019-04-02 深圳市奥拓电子股份有限公司 Led显示驱动电路及led显示屏
CN110191539B (zh) * 2019-06-10 2021-09-07 酷矽半导体科技(上海)有限公司 驱动电路、驱动芯片及显示系统、显示方法

Also Published As

Publication number Publication date
US20240087505A1 (en) 2024-03-14
FR3121569A1 (fr) 2022-10-07
KR20230151112A (ko) 2023-10-31
JP2024513859A (ja) 2024-03-27
FR3121569B1 (fr) 2023-03-17
TW202244886A (zh) 2022-11-16
CN117136400A (zh) 2023-11-28
WO2022207730A1 (fr) 2022-10-06

Similar Documents

Publication Publication Date Title
EP3607583B1 (fr) Dispositif d'affichage d'images émissif à led
FR3069379B1 (fr) Dispositif optoelectronique
EP2277164B1 (fr) Dispositif d'affichage amélioré à base de pixels à coordonnées chromatiques variables
EP3607582B1 (fr) Dispositif d'affichage d'images emissif a led
WO2005059883A2 (fr) Cellule de commande electronique pour diode electroluminescente organique d'afficheur a matrice active, procedes de fonctionnement et afficheur
EP3550550A1 (fr) Dispositif et procede d'affichage d'images avec une memorisation de donnees realisee dans les pixels
WO2020084338A1 (fr) Dispositif d'affichage permettant un affichage jour et nuit
EP4060650A1 (fr) Dispositif d'affichage émissif à led
EP4315308A1 (fr) Pixel d'affichage a diode electroluminescente
EP2997566B1 (fr) Dispositif electrooptique a matrice de pixels de grande dimension
EP1964095A1 (fr) Panneau d'affichage et procede de pilotage avec couplage capacitif transitoire
WO2023110604A1 (fr) Pixel d'affichage a diodes electroluminescentes pour ecran d'affichage
EP1864275B1 (fr) Dispositif d'affichage d'images et procede de pilotage de celui-ci.
WO2023117510A1 (fr) Pixel d'affichage a diodes electroluminescentes pour ecran d'affichage
WO2023117605A1 (fr) Ecran d'affichage comprenant des pixels d'affichage a diodes electroluminescentes
US12039922B2 (en) Light emitting diode display pixel
EP4073785A1 (fr) Dispositif comprenant un ecran d'affichage a mode de fonctionnement a basse consommation
FR3137485A1 (fr) Pixel d'affichage comprenant des sources électroluminescentes
FR3137484A1 (fr) Pixel d'affichage comprenant des diodes électroluminescentes et un écran d'affichage ayant de tels pixels d'affichage
FR2846794A1 (fr) Panneau organique electroluminescent bi-stable ou chaque cellule comprend une diode de shockley
WO2023126134A1 (fr) Pixel d'affichage a diodes electroluminescentes pour ecran d'affichage
FR3136883A1 (fr) Pixel d'affichage comprenant des sources électroluminescentes
FR2886497A1 (fr) Dispositif d'affichage d'images video a matrice active avec correction des non-uniformites de luminance
FR3140471A1 (fr) Dispositif optoélectronique
WO2023094142A1 (fr) Pixel d'affichage à diodes électroluminescentes pour écran d'affichage

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20231024

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR