EP4060650A1 - Dispositif d'affichage émissif à led - Google Patents

Dispositif d'affichage émissif à led Download PDF

Info

Publication number
EP4060650A1
EP4060650A1 EP22162187.3A EP22162187A EP4060650A1 EP 4060650 A1 EP4060650 A1 EP 4060650A1 EP 22162187 A EP22162187 A EP 22162187A EP 4060650 A1 EP4060650 A1 EP 4060650A1
Authority
EP
European Patent Office
Prior art keywords
leds
module
led
bias
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP22162187.3A
Other languages
German (de)
English (en)
Inventor
Margaux VIGIER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP4060650A1 publication Critical patent/EP4060650A1/fr
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
    • G09G3/2081—Display of intermediate tones by a combination of two or more gradation control methods with combination of amplitude modulation and time modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/06—Passive matrix structure, i.e. with direct application of both column and row voltages to the light emitting or modulating elements, other than LCD or OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Definitions

  • the present description relates to the production of an emissive image display device using light-emitting diodes (LEDs), for example a television, computer, smartphone, digital tablet, etc. screen. It relates more particularly to the production of an elementary module of such a device.
  • LEDs light-emitting diodes
  • an image display device comprising a plurality of elementary electronic chips, which will be referred to hereinafter as elementary modules, arranged in a matrix on the same transfer substrate.
  • the modules are mounted integral with the transfer substrate and connected to electrical connection elements of the transfer substrate for their control.
  • Each module comprises one or more LEDs and a control circuit for said one or more LEDs and corresponds to a pixel of the device. More particularly, each module comprises a first chip called LED chip integrating said one or more LEDs of the module, and a second chip called control chip comprising the control circuit of said one or more LEDs of the module.
  • the LED chip and the control chip are attached and electrically connected to each other, the assembly forming a so-called monolithic module, in other words a compact assembly, comprising connection terminals intended to be connected to connection terminals corresponding to the transfer substrate.
  • the module forms a compact assembly of one or more electronic chips, the module comprising a connection face comprising connection pads intended to be fixed and electrically connected to corresponding connection pads of a substrate of report.
  • each of the M groups comprises the same number L of LEDs, with L being an integer greater than or equal to 2.
  • the bias circuits are configured so that, in each group, for each LED of the group, an emission period of the LED is concomitant with an emission period of a corresponding LED of each other group .
  • control circuit is configured to, during a period T_TRAME, individually adjust the respective transmission powers of the N LEDs.
  • the period T_TRAME is divided into L successive periods Tj, with integer j ranging from 1 to L, each period Tj comprising an initialization period T_INIT followed by a transmission period T_E, the control circuit being configured to, at each period Tj, during the initialization period T_INIT, successively apply to the M bias circuits a signal for individual adjustment of the desired transmission power of the row j LED of the group of LEDs G(i) corresponding, then, during the transmission period, simultaneously control transmission of the M LEDs of row j according to said individual adjustment signals.
  • the module comprises at least one terminal for connection to an external device, said terminal being intended to receive individual adjustment signals for the transmission powers of the N LEDs of the chip, time multiplexed.
  • each bias circuit comprises a switch connecting said terminal to a light power adjustment node, and a set of switches, respectively connecting the LEDs of the group corresponding to a node for supplying a bias current .
  • each bias circuit comprises an intensity-adjustable bias current source, the emission power of each of the LEDs of the corresponding group being adjusted by varying the current delivered by said current source.
  • each bias circuit comprises a fixed bias voltage source, the emission power of each of the LEDs of the corresponding group being adjusted by modulation of the emission time of the LED, for example according to a modulation at binary coding.
  • each bias circuit comprises an intensity-adjustable bias current source, the emission power of each of the LEDs of the corresponding group being adjusted by varying the current delivered by said current source and by modulation of the LED emission time, for example according to a binary coded modulation.
  • the N LEDs of the first set are of the same first color
  • the module further comprising a second set of N LEDs of the same second color divided into M groups, at least one of the M groups comprising at least two LEDs, and a third set of N LEDs of the same third color divided into M groups, at least one of the M groups comprising at least two LEDs.
  • the first set of LEDs forms an LED chip and the control circuit is a CMOS type integrated circuit forming a control chip attached to one face of the LED chip.
  • the module is configured to display a single pixel of the same spatial coordinate for a set of N images of the same dimensions, the N LEDs of the module corresponding to N sub-pixels of the same pixel, each sub-pixel making it possible to display a pixel of one of the N images corresponding respectively to N viewing angles of a multi-view display device.
  • Another embodiment provides a display device comprising a transfer substrate and a plurality of modules as defined above arranged in a matrix on the transfer substrate, the modules being mounted integral with the transfer substrate and connected to elements electrical connection of the transfer substrate, intended to bring power and control signals from the modules.
  • Each elementary module is intended to be mounted integral with a transfer substrate and connected to electrical connection elements of the transfer substrate for its control.
  • Each elementary module comprises a monolithic chip or an assembly of several electrically connected monolithic chips.
  • an elementary module is a compact assembly of one or more electronic chips advantageously obtained according to methods of manufacturing microelectronic components.
  • a plurality of modules for example identical or similar, can be mounted on the same transfer substrate, each module corresponding for example to a pixel of the display device.
  • the elementary modules of the display devices described each comprise a plurality of LEDs and a control circuit based on transistors, and can be manufactured according to processes identical or similar to those described in the patent application WO2017089676 aforementioned.
  • the figure 1 is an electrical circuit diagram of an example of a pixel 100 of a display device according to one embodiment.
  • the module 100 is a monolithic module constituted by an assembly of a control chip and an LED chip.
  • the LED chip is for example arranged on and in contact with the control chip.
  • the LED chip comprises, on the side of its lower face, electrical connection terminals electrically connected to electrical connection terminals arranged on the side of the upper face of the control chip.
  • the realization of a so-called multi-view display device that is to say in which the image to be displayed is divided into pixels each comprising a plurality of corresponding sub-pixels different views of the scene you want to reproduce.
  • the different sub-pixels of the same pixel correspond respectively to the same pixel of different images of the same scene, taken from different angles of view.
  • a multi-view display device can for example be used in applications in which it is desired to give the user an impression of viewing in three dimensions.
  • the display device is a monochromatic device.
  • Each module 100 comprises a set of N elementary LEDs 101 likewise color, that is to say having the same central emission wavelength, with N integer, preferably greater than or equal to 4, forming the LED chip of the module.
  • the N LEDs 101 are for example identical except for manufacturing dispersions.
  • the N LEDs of the module are individually controllable and correspond respectively to N sub-pixels of a multi-view pixel.
  • Each module further comprises, attached and electrically connected to the LED chip, an integrated circuit for controlling the N LEDs, for example a CMOS (Complementary Metal Oxide Semiconductor) circuit, forming the module control chip.
  • CMOS Complementary Metal Oxide Semiconductor
  • a display device can comprise a plurality of elementary modules 100, which are identical or similar, arranged on the same transfer substrate, for example according to a matrix arrangement.
  • the transfer substrate is for example a passive transfer substrate, comprising electrical connection elements for supplying and controlling the modules.
  • the N LEDs 101 of the module 100 are divided into M groups G(1),..., G(M) of L LEDs each, with M and L being integers greater than or equal to 2.
  • 101(i,j) the LED 101 of rank j of the group G(i), with i integer going from 1 to M and j integer going from 1 to L.
  • the control circuit of the module 100 comprises M bias circuits 103(1),..., 103(M) respectively associated with the M groups of LEDs G(1),..., G(M).
  • the control circuit of the module 100 further comprises a circuit 105 for controlling the M bias circuits 103(i).
  • the M bias circuits 103(1),..., 103(M) are for example identical, except for manufacturing dispersions.
  • Each bias circuit 103(i) comprises L output nodes S(1),..., S(L) connected, preferably connected, respectively to the anodes of the L LEDs 101(i,1),..., 101 (i,L) of the corresponding group G(i).
  • the cathodes of the LEDs are connected, preferably connected, to the same node for applying a fixed reference potential GNDLED of the module, for example ground.
  • the orientations of the LEDs can be reversed.
  • each LED 101(i,j) can have its cathode connected, for example connected, to the corresponding output node S(j) of the bias circuit 103(i), and its anode connected, for example connected, to a terminal for applying a reference potential.
  • the bias circuit 103 can then be a CMOS circuit complementary to that described previously.
  • each bias circuit 103(i) comprises a bias current source 107 common to the L LEDs 101(j) of the corresponding group G(i).
  • the bias current source 107 comprises an input node d_in intended to receive a bias current adjustment setpoint signal delivered by the source 107.
  • the bias source 107 further comprises an output node out intended to supply a bias current ib as a function of the value of the setpoint signal applied to the node d_in.
  • each bias circuit 103(i) further comprises L individually controllable switches k(1),...,k(L), respectively connecting the L output nodes S(1),...,S (L) of circuit 103(i) to the output node out of bias current source 107 of circuit 103(i).
  • Each switch K(j) has a first conduction node connected, for example connected, to node out of bias current source 107 of circuit 103(i), and a second conduction node connected, for example connected, to the output node S(j) of the same rank j of the circuit 103(i).
  • each bias circuit 103(i) further comprises a switch SW.
  • the switch SW connects the control node d_in of the current source 107 to a terminal DATA for applying a control signal of the module 100. More particularly, the switch SW has a first conduction node connected, for example connected to the terminal DATA, and a second conduction node connected, for example connected, to the node d_in.
  • the DATA input terminal is common to all the LEDs of the module 100.
  • the individual brightness adjustment signals of the M*L LEDs 101 are time multiplexed on the DATA terminal.
  • the M switches SW and the M*L switches K(j) of the module make it possible to demultiplex the brightness adjustment signals so as to individually control the M*L LEDs 101.
  • the control circuit 105 makes it possible to control the M switches SW and the M*L switches K(j). More particularly, in this example, the control circuit 105 generates a control signal W_EN on M bits to respectively control the M switches SW. In this example, the signal W_EN is provided on a parallel port of M output nodes of circuit 105, respectively connected to the control nodes of the M switches SW. The control circuit 105 also generates a control signal LED_EN on L bits to respectively control the L switches K(j) of each bias circuit 103(i). In this example, the same control signal LED_EN is applied in parallel to the M bias circuits 103(i).
  • the LED_EN signal is provided on a parallel port of L output nodes of circuit 105, respectively connected to the control nodes of the L switches K(j) of each of the M bias circuits 103(i).
  • each bit LED_EN ⁇ j> of the signal LED_EN is applied simultaneously to the control nodes of the M switches K(j) of the same rank j of the control circuit.
  • the M switches K(j) of the same row j are all controlled simultaneously in the same state.
  • the M LEDs 101(i,j) of the same row j are all simultaneously activated in transmission or are all simultaneously deactivated.
  • the picture 2 is a timing diagram illustrating an example of operation of module 100 of the figure 1 .
  • a period T_TRAME is defined below corresponding to the time available to individually control the M*L LEDs 101 of the module 100 according respectively to M*L specific luminosity levels. At each new period T_TRAME, the brightness levels of the M*L LEDs 101 can be modified.
  • the period T_TRAME is divided into L successive periods T1, T2, ... TL, for example substantially of the same duration, for example substantially equal to T_TRAME/L.
  • the M LEDs 101(1,j),...101(M,j) of the same rank j of the module are controlled simultaneously in transmission.
  • the other LEDs 101 are deactivated.
  • each period Tj is divided into two successive periods T_INIT and T_E.
  • the period T_INIT is an initialization period and the period T_E is a transmission period.
  • the adjustment signals of the M LEDs 101(1,j),..., 101(M,j), received sequentially on the module's DATA input terminal are successively applied to the terminals of input d_in of the respective bias current sources 107 of the M bias circuits 103(i). More particularly, in this example, the period T_INIT is divided into M successive periods t1,..., tM, for example substantially of the same duration, for example substantially equal to T_INIT/M. At each period ti, with i ranging from 1 to M, the switch SW of the bias circuit 103(i) is controlled in the closed (on) state, the other switches SW being kept open (blocked).
  • bias current sources 107 of the M bias circuits 103(i) are successively set to current values corresponding to the desired respective brightness levels of the LEDs 101(1,j), ..., 101(M, j).
  • the switches K(j) of the M bias circuits 103(i) are simultaneously closed, while the other switches K are all kept open.
  • the LEDs 101(1,j), ..., 101(M,j) emit simultaneously at brightness levels set individually during the period T_INIT.
  • the other LEDs 101 remain inactive.
  • the M switches SW can all be controlled simultaneously in the open state.
  • a new period Tj+1 begins, during which the LEDs 101(1,j+1), ..., 101(M,j+1) are set individually then controlled simultaneously in transmission.
  • control circuit 105 can comprise two shift registers, not detailed in the figure, of respectively L bits and M bits, to respectively generate the signals LED_EN and W_EN.
  • connection terminals outside the module 100 is also relatively low due to the time-division multiplexing of the data signals on a single DATA terminal.
  • the module 100 can comprise a VDD terminal for connection to a high supply potential and a GND terminal for connection to a low supply potential.
  • Each bias current source 107 can have a supply node connected, for example connected, to the VDD terminal (connections not detailed on the figure 1 ).
  • the GND terminal can be connected, for example connected, to the GNDLED node (connection not detailed on the figure 1 ).
  • the module 100 may further comprise one or more control signal application terminals.
  • the module 100 can include a port CT_W made up of three terminals (not detailed on the figure 1 ) for applying control signals to the shift register generating the signal W_EN, and a port CT_LED made up of three terminals (not detailed on the figure 1 ) applying shift register control signals generating the LED_EN signal.
  • the port CT_W comprises for example a first terminal for applying a clock signal to the shift register generating the signal W_EN, a second terminal for applying a reset signal to the shift register generating the signal W_EN, and a third terminal for applying an initialization signal of the shift register generating the signal W_EN.
  • the port CT_LED comprises for example a first terminal for applying a clock signal from the shift register generating the signal LED_EN, a second terminal for applying a reset signal from the shift register generating the signal LED_EN, and a third terminal for applying an initialization signal to the shift register generating the signal LED_EN.
  • the module 100 has, in addition to the internal electrical connections between the LED chip and the control chip, 9 electrical connection terminals, intended to be connected respectively to corresponding connection terminals of the transfer substrate.
  • the picture 3 is a simplified schematic representation of another example of a module 300 of a display device according to one embodiment.
  • the 300 module of the picture 3 differs from module 100 of the figure 1 mainly in that, in the module 300, the LED chip comprises LEDs of several colors, that is to say having distinct emission center wavelengths.
  • the LED chip of the module 300 comprises LEDs of three distinct colors, for example first adapted to mainly emit red light, second adapted to mainly emit green light, and third LED adapted to mainly emit red light. blue light.
  • the module 300 comprises, attached and electrically connected to the LED chip, a control adapted to individually control the LEDs of the LED chip.
  • the assembly comprising the M*L elementary LEDs 101, the M bias circuits 103(i) and the data input terminal DATA of the module of the figure 1 is replicated three times (once per color), with three types of elementary LEDs of different colors respectively.
  • the M bias circuits 103(i) may optionally be adapted to supply different average currents depending on whether they are connected to the red, blue or green LEDs, but their structure remains unchanged.
  • the data input terminals corresponding to the three emission colors are designated respectively by the references DATA_R, DATA_G and DATA_B.
  • the reference 301R denotes the set of M*L LEDs 101 red and the corresponding bias circuits 103(i)
  • the reference 301G denotes the set of M*L LEDs 101 green and the bias circuits 103 (i) corresponding
  • the reference 301B all of the M*L blue LEDs 101 and the corresponding bias circuits 103(i).
  • control circuit 105 is shared by the three colors. This circuit and its operation are for example identical or similar to what has been described in relation to the figures 1 and 2 .
  • the M LEDs 101 of the same rank j of the set 301R, the M LEDs 101 of the same rank j of the set 301G and the M LEDs 101 of the same rank j of the set 301B are controlled simultaneously in transmission, the other LEDs 101 being deactivated.
  • the adjustment signals of the M LEDs 101(1,j),..., 101(M,j) of the assembly 301R, received sequentially on the terminal input terminals DATA_R of the module, are successively applied to the input terminals d_in of the respective bias current sources 107 of the M bias circuits 103(i) of the assembly 301R, in an identical or similar manner to what has been described above.
  • the adjustment signals of the M LEDs 101(1,j),..., 101(M,j) of the assembly 301G, received sequentially on the module's DATA_G input terminal are successively applied to the input terminals d_in of the respective bias current sources 107 of the M bias circuits 103(i) of the assembly 301G
  • the adjustment signals of the M LEDs 101(1,j),.. ., 101(M,j) of the assembly 301B, received sequentially on the DATA_B input terminal of the module are successively applied to the d_in input terminals of the respective bias current sources 107 of the M bias circuits 103 (i) set 301B.
  • the switch SW of the bias circuit 103(i) is controlled at l closed state (on), the other switches SW being kept open (blocked).
  • the adjustment signal applied to terminal DATA_R, respectively DATA_G, respectively DATA_B, is thus transmitted to input terminal d_in of bias source 107 of bias circuit 103(i) of assembly 301R, respectively 301G, respectively 301B.
  • the bias current sources 107 of the M bias circuits 103(i) are successively set to values current corresponding to the desired respective brightness levels of the LEDs 101 (1, j), ..., 101 (M, j) of the assembly.
  • the switches K(j) of the M bias circuits 103(i) are simultaneously closed, while the other switches K are all kept open.
  • the LEDs 101(1,j), ..., 101(M,j) of the set emit simultaneously at brightness levels set individually during the period T_INIT.
  • the other LEDs 101 remain inactive.
  • the M switches SW can all be controlled simultaneously in the open state.
  • the module 300 has, in addition to the internal electrical connections between the LED chip and the control chip, 11 electrical connection terminals, intended to be connected respectively to corresponding connection terminals of the transfer substrate.
  • the figure 4 illustrates in more detail an example of a control circuit of a module according to one embodiment.
  • the figure 4 more particularly illustrates an embodiment of a bias circuit 103(i) of the module 100 of the figure 1 .
  • the bias circuit 103(i) comprises two transistors M1 and M2 forming a cascoded current source.
  • transistors M1 and M2 are P-channel MOS transistors.
  • Transistor M1 has its source connected, for example connected, to node VDD and its drain connected, for example connected, to an intermediate node n1.
  • Transistor M2 has its source connected, for example connected, to node n1 and its drain connected, for example connected, to node out.
  • the gate of transistor M1 is connected, for example connected, to node d_in.
  • the gate of transistor M2 is connected, for example connected, to an application node of a fixed voltage Vcasc.
  • each bias circuit 103(i) further comprises a switch SW' connecting the output node out of the current source 107 to the terminal DATA.
  • the switch SW' has a first conduction node connected, for example connected, to the terminal DATA, and a second conduction node connected, for example connected, to the node out.
  • the switch SW' has a control node connected, for example connected, to the node W_EN ⁇ i>.
  • the switches SW and SW' of the bias circuit are for example controlled simultaneously in the same state. When switches SW and SW' are in the closed state, the drain of transistor M2 is connected, for example connected, to the gate of transistor M1.
  • the potential difference applied between the nodes d_in and VDD defines the intensity of the bias current ib delivered by the current source 107 on its output node out, and therefore the luminous intensity of emission of the LED 101(i, j) to which current ib is applied.
  • the gate-source capacitance of transistor M1 (not detailed in the figure) makes it possible to maintain the voltage between the nodes d_in and VDD substantially constant throughout the duration of emission of the LED.
  • the cascode assembly can be replaced by a simple transistor.
  • transistor M2 is omitted, the drain of transistor M1 then being directly connected, for example connected, to node out. More generally, the person skilled in the art will know how to provide other implementations of the current source 107.
  • a voltage control can be provided. In this case, transistor M2 can be omitted and transistor M1 can be replaced by an N-channel MOS transistor acting as a voltage follower.
  • the control signal W_EN ⁇ i> directly controls the switch SW connecting the input node d_in of current source 107 to terminal DATA and switch SW' connecting output node out of current source 107 to terminal DATA.
  • the switches K(1), ..., K(L) are controlled not directly by the signal LED_EN ⁇ 1:L> but by a combination of the signal LED_EN ⁇ 1:L> and the signal W_EN(i) complemented.
  • each switch K(j) is controlled in the closed (on) state only when the signal LED_EN ⁇ j> is in the high state and the signal W_EN ⁇ i> is in the low state (switch SW circuit 103(i) open).
  • the emission time T_E of each LED is substantially equal to T_TRAME/L.
  • the intensity of the bias current ib must be multiplied by L to obtain a level of equivalent brightness.
  • EQE external quantum efficiency
  • the number M of bias circuits 103(i) and consequently the number L of elementary LEDs addressed by each bias circuit 103(i) can be chosen so as to maximize the external quantum efficiency.
  • the figure 5 is a diagram representing schematically the evolution of the external quantum efficiency EQE (on the ordinate) of an LED as a function of the density I (on the abscissa) of bias current applied to the LED.
  • the external quantum efficiency presents a bell shape with a maximum for a current value IMAX.
  • I0 the average intensity of the range P1 in which we would like to polarize the LEDs in the case of continuous transmission throughout the duration T_TRAME (ie in a non-multiplexed device).
  • the I0 value is less than the IMAX value.
  • the IMAX/I0 ratio is less than N-1, N being the number of sub-pixels, corresponding to the number of different views, of the multi-view pixel, we will preferably choose L equal to E[IMAX/I0]+ 1, where E[IMAX/I0] denotes the integer part of IMAX/I0, and M equal to E[(N-1)/L]+1.
  • E[IMAX/I0] denotes the integer part of IMAX/I0
  • M equal to E[(N-1)/L]+1.
  • T_TRAME/L an emission time per LED substantially equal to T_TRAME/L and consequently an average bias current ILED of each LED substantially equal to I0*L, that is to say substantially equal to I0*(E[IMAX/ I0]+1).
  • the current ILED approaches the current IMAX by higher value. This maximizes the external quantum efficiency of LEDs.
  • each LED is preferable for the emission time of each LED to be less than T_TRAME/L in order to have an average bias current I0 approaching the current IMAX.
  • Each period Tj of the period T_TRAME can then include a period of extinction of the LED. In other words, each LED emits for only part of the period T_E allocated for the emission.
  • the figure 8 illustrates in more detail another example of a control circuit of a module according to one embodiment.
  • the figure 8 more particularly illustrates a variant embodiment of a bias circuit 103(i) of the module 100 of the figure 1 . In the rest of the description, only the differences with respect to the bias circuit 103(i) of the figure 1 will be highlighted.
  • circuit 103(i) is a time bias circuit.
  • the bias voltage applied to the LEDs has a fixed value.
  • the individual LED brightness levels are controlled by modulating the emission time of each LED.
  • the retinal persistence makes it possible to average the perceived luminance originating from each LED during each period T_TRAME.
  • the modulation of the emission times of each LED is a binary coded modulation, for example a BCM (Binary Code Modulation) type modulation.
  • L_PERCUE the perceived luminance
  • L0 the fixed luminance defined by the fixed bias voltage VREF applied to the LEDs
  • n the number of bits on which the luminosity information is coded
  • bk the bit of weight k of the coding, with k integer ranging from 1 to n
  • the current source 107 is omitted, and the switches K(1), ... K(L) connect the respective anodes of the LEDs 101(i,1),...101(i,L) directly to the same node for applying a fixed bias potential VREF.
  • the luminosity information is stored in binary form in a memory circuit or a register 801 (MEM) of the circuit 103(i), during the period ti of the phase T_INIT of each period Tj of the period T_TRAME.
  • MEM memory circuit or a register 801
  • Switch SW connects terminal DATA to an input node d_in of memory circuit 801.
  • switch K(j) corresponding that is to say of the same rank j
  • switch K(j) is controlled alternately in the closed state and in the open state according to a modulation pattern fixed by the n-bit digital code stored in the memory circuit 801.
  • the other switches K(j) are kept open.
  • the bias circuit 103(i) comprises L switches K′ ⁇ 1>, ... K′ ⁇ L>.
  • Each switch K′ ⁇ j> has a first conduction node connected, for example connected, to an output node out of the memory circuit 801, and a second conduction node connected, for example connected, to a control node of the switch K(j) of the same rank j.
  • the corresponding switch K'(j) is kept closed, the other switches K' of the circuit 103(i) being kept open.
  • the n bits of the luminosity code are successively applied to the control node of the switch K(j), which makes it possible to control the average luminous power emitted by the LED 101(i,j).
  • the control signal W_EN ⁇ i> directly controls the switch SW connecting the terminal DATA to the input node d_in of the memory circuit 801. Furthermore, in this example, the switches K'(1), ..., K '(L) are controlled not directly by the signal LED_EN ⁇ 1:L> but by a combination of the LED_EN ⁇ 1:L> signal and the complemented W_EN(i) signal. In other words, each switch K' (j) is controlled in the closed (on) state only when the signal LED_EN ⁇ j> is in the high state and the signal W_EN ⁇ i> is in the low state (switch SW of circuit 103(i) open).
  • the figure 9 illustrates in more detail another example of a control circuit of a module according to one embodiment.
  • the figure 9 more particularly illustrates a variant embodiment of a bias circuit 103(i) of the module 100 of the figure 1 . In the rest of the description, only the differences with respect to the bias circuit 103(i) of the figure 1 will be highlighted.
  • circuit 103(i) combines brightness control by adjusting the intensity of the LED bias current, as described in connection with figure 1 and 4 , and by temporal modulation, as described in connection with the figure 8 .
  • the circuit 103(i) comprises the same elements as in the example of the figure 8 , arranged substantially in the same way, and further comprises an adjustable current source 107 identical or similar to what has been described in relation to the figure 1 and 4 .
  • the output node out of the current source is connected, for example connected, to the ends of the switches K(1),...K(L) opposite the LEDs 101.
  • the circuit 103(i) further comprises a switch SW ' connecting the input node d_in of the current source 107 to a terminal additional data input BIAS_DATA of the module, and a switch SW" connecting the output node out of the current source 107 to the BIAS_DATA terminal.
  • the switches SW' and SW" of the M circuits 103(i) are controlled by a signal WBIAS_EN on M bits, for example identical to the signal W_EN.
  • the switches SW' and SW" are for example controlled simultaneously in the same state by the WBIAS_EN ⁇ i> signal.
  • a logic circuit 901 has also been shown, integrating in particular the switches K′ ⁇ j> of the figure 8 .
  • the logic circuit 901 receives the control signal LED_EN (on L bits) and the binary modulation codes provided on the output node out of the memory circuit 801, and generates the control signals for the switches K(j).
  • the logic circuit 901 makes it possible in particular to select the emitting LED, in a manner similar to what has been described in relation to the figure 8 .
  • the current bias makes it possible to adjust individually, for each LED, an average luminance point L0, for example identical for all the LEDs. This makes it possible, for example, to compensate for any manufacturing dispersions between the LEDs.
  • the adjustment value applied to the BIAS_DATA terminal is coded on 5 bits, which gives 32 possible values of intensity of the bias current ib.
  • the temporal modulation controlled via the DATA terminal makes it possible to adjust the desired gray levels for each elementary LED of the module.
  • each set of N LEDs divided into M groups G(i) comprises only LEDs of the same color.
  • each set of N LEDs and/or each group G(i) can comprise LEDs of different colors.
  • the embodiments described are not limited to the preferred examples described above in which a set of N LEDs is divided into M groups each comprising the same number L of LEDs. Alternatively, different groups may contain different numbers of LEDs, at least one group comprising at least two LEDs.
  • One bias circuit 103(i) is then provided per group of LEDs (ie M bias circuits), similarly to what has been described above.
  • the bias circuits 103(i) and their operation are the same or similar to what was previously described, except that in groups comprising fewer LEDs, the missing LEDs are not addressed.
  • the number of switches K(j) or K'(j) can be different in the different bias circuits 103(i).
  • the number of LEDs of each color is identical.
  • the number of LEDs may vary from one color to another.
  • a person skilled in the art will know how to adapt the control circuit 105 accordingly.
  • pixel is meant a pixel of the image which it is desired to display.
  • each sub-pixel corresponds to a pixel of one of the N images which it is desired to restore (with N different viewing angles).
  • an image consists of a matrix of X*Y pixels, then the i-th sub-pixel associated with a given pixel corresponds to a pixel with the same coordinate (x,y) in the i-th image.
  • an elementary module within the meaning of the present application can integrate several pixels of the same image to be displayed.
  • the modules can be spaced from each other on the transfer substrate.
  • the area of the control chip of each module can then be greater than the area of the LED chip of the module. This saves the area of LED material compared to the silicon area of the control chip.
  • provision can be made to join laterally several elementary modules to constitute a display screen of larger dimensions.
  • the control chip of each module will then preferably have substantially the same lateral dimensions as the LED chip of the module.
  • control chip of each module may have a surface area smaller than the surface area of the LED chip, although this variant is unlikely given that the surface of the control chip is generally constrained, in particular when the control chip has a single semiconductor layer and not a "3D" circuit.
  • each chip comprises semiconductor components formed in and/or on a layer of semiconductor material.
  • the control chip comprises, among other things, transistors, for example of the MOS type, comprising, as is well known, portions formed in a semiconductor layer (for example silicon) and portions (for example metal, insulating) formed above the semiconductor layer, and covered with dielectric materials in which metallic connection lines between components are formed.
  • the LED chip comprises light-emitting diodes formed at least in part in one or more superposed semiconductor layers.
  • the LED chip can further comprise a set of other layers to form color filters for example, or light conversion elements.
  • Control and LED chips can be made separately and then glued together. Alternatively, one of the chips can be built directly on the other chip in a sequential manufacturing process.
  • a chip in particular the control chip, can in practice consist of several “stages” or in other words of several superposed chips to form a “3D” circuit.
  • the English word “tier” is often used to designate the different stages, each comprising a semiconductor layer with components (transistors, resistors, etc.), also called “front-end” in English, and alternating dielectric and conductive layers. to form a network electrical interconnection, also called “back-end” in English.

Abstract

La présente description concerne un module élémentaire (100) d'un dispositif d'affichage permettant d'afficher au moins un pixel d'une image, le module comportant :
- un premier ensemble de N LED (101(i,j)) réparties en M groupes (G(i)), au moins l'un des M groupes comportant au moins deux LED, où N et M sont des entiers, avec M supérieurs ou égal à 2 ; et
- un circuit de commande comportant M circuits de polarisation (103(i)) associés respectivement aux M groupes de LED, chaque circuit de polarisation (103(i)) étant partagé par les LED du groupe (G(i)) correspondant et étant adapté à commander successivement en émission les LED du groupe.

Description

    Domaine technique
  • La présente description concerne la réalisation d'un dispositif d'affichage d'images émissif à diodes électroluminescentes (LED), par exemple un écran de télévision, d'ordinateur, de smartphone, de tablette numérique, etc. Elle concerne plus particulièrement la réalisation d'un module élémentaire d'un tel dispositif.
    • Technique antérieure
  • Il a déjà été proposé, par exemple dans la demande de brevet WO2017089676 ou dans les demandes de brevet WO2018185433 et WO2018185434 , un dispositif d'affichage d'images comportant une pluralité de puces électroniques élémentaires, que l'on appellera ci-après modules élémentaires, disposées en matrice sur un même substrat de report. Les modules sont montés solidaires du substrat de report et connectés à des éléments de connexion électrique du substrat de report pour leur commande. Chaque module comporte une ou plusieurs LED et un circuit de commande de ladite une ou plusieurs LED et correspond à un pixel du dispositif. Plus particulièrement, chaque module comprend une première puce appelée puce de LED intégrant ladite une ou plusieurs LED du module, et une deuxième puce appelée puce de contrôle comportant le circuit de commande de ladite une ou plusieurs LED du module. La puce de LED et la puce de contrôle sont accolées et connectées électriquement l'une à l'autre, l'ensemble formant un module dit monolithique, autrement dit assemblage compact, comportant des bornes de connexion destinées à être connectées à des bornes de connexion correspondantes du substrat de report.
  • Il serait souhaitable de pouvoir améliorer au moins en partie certains aspects d'un dispositif d'affichage d'images de ce type.
    • Résumé de l'invention
  • Un mode de réalisation prévoit un module élémentaire d'un dispositif d'affichage permettant d'afficher au moins un pixel d'une image, le module comportant :
    • un premier ensemble de N LED réparties en M groupes, au moins l'un des M groupes comportant au moins deux LED, où N et M sont des entiers, avec M supérieurs ou égal à 2 ; et
    • un circuit de commande comportant M circuits de polarisation associés respectivement aux M groupes de LED, chaque circuit de polarisation étant partagé par les LED du groupe correspondant et étant adapté à commander successivement en émission les LED du groupe.
  • Selon un mode de réalisation, le module forme un assemblage compact d'une ou plusieurs puces électroniques, le module comportant une face de connexion comportant des plots de connexion destinés à être fixés et connectés électriquement à des plots de connexion correspondant d'un substrat de report.
  • Selon un mode de réalisation, chacun des M groupes comprend un même nombre L de LED, avec L entier supérieur ou égal à 2.
  • Selon un mode de réalisation, les circuits de polarisation sont configurés pour que, dans chaque groupe, pour chaque LED du groupe, une période d'émission de la LED soit concomitante à une période d'émission d'une LED correspondante de chaque autre groupe.
  • Selon un mode de réalisation, le circuit de commande est configuré pour, lors d'une période T_TRAME, régler individuellement les puissances d'émission respectives des N LED.
  • Selon un mode de réalisation, la période T_TRAME est divisée en L périodes successives Tj, avec j entier allant de 1 à L, chaque période Tj comportant une période d'initialisation T_INIT suivie d'une période d'émission T_E, le circuit de commande étant configuré pour, à chaque période Tj, pendant la période d'initialisation T_INIT, appliquer successivement aux M circuits de polarisation un signal de réglage individuel de la puissance d'émission souhaitée de la LED de rang j du groupe de LED G(i) correspondant, puis, pendant la période d'émission, commander simultanément en émission les M LED de rang j en fonction desdits signaux de réglage individuels.
  • Selon un mode de réalisation, le module comporte au moins une borne de connexion à un dispositif extérieur, ladite borne étant destinée à recevoir des signaux de réglage individuels des puissances d'émission des N LED de la puce, multiplexés temporellement.
  • Selon un mode de réalisation, chaque circuit de polarisation comprend un interrupteur reliant ladite borne à un noeud de réglage de puissance lumineuse, et un ensemble d'interrupteurs, reliant respectivement les LED du groupe correspondant à un noeud de fourniture d'un courant de polarisation.
  • Selon un mode de réalisation, chaque circuit de polarisation comprend une source de courant de polarisation réglable en intensité, la puissance d'émission de chacune des LED du groupe correspondant étant réglée en faisant varier le courant délivré par ladite source de courant.
  • Selon un mode de réalisation, chaque circuit de polarisation comprend une source de tension de polarisation fixe, la puissance d'émission de chacune des LED du groupe correspondant étant réglée par modulation du temps d'émission de la LED, par exemple selon une modulation à codage binaire.
  • Selon un mode de réalisation, chaque circuit de polarisation comprend une source de courant de polarisation réglable en intensité, la puissance d'émission de chacune des LED du groupe correspondant étant réglée en faisant varier le courant délivré par ladite source de courant et par modulation du temps d'émission de la LED, par exemple selon une modulation à codage binaire.
  • Selon un mode de réalisation, les N LED du premier ensemble sont d'une même première couleur, le module comportant en outre un deuxième ensemble de N LED d'une même deuxième couleur réparties en M groupes, au moins l'un des M groupes comportant au moins deux LED, et un troisième ensemble de N LED d'une même troisième couleur réparties en M groupes, au moins l'un des M groupes comportant au moins deux LED.
  • Selon un mode de réalisation, le premier ensemble de LED forme une puce de LED et le circuit de commande est un circuit intégré de type CMOS formant une puce de contrôle accolée à une face de la puce de LED.
  • Selon un mode de réalisation, le module est configuré pour afficher un unique pixel de même coordonnée spatiale pour un ensemble de N images de mêmes dimensions, les N LED du module correspondant à N sous-pixels d'un même pixel, chaque sous-pixel permettant d'afficher un pixel d'une des N images correspondant respectivement à N angles de vues d'un dispositif d'affichage multi-vues.
  • Un autre mode de réalisation prévoit un dispositif d'affichage comportant un substrat de report et une pluralité de modules tels que définis ci-dessus disposés en matrice sur le substrat de report, les modules étant montés solidaires du substrat de report et connectés à des éléments de connexion électrique du substrat de report, destinés à amener des signaux d'alimentation et de contrôle des modules.
    • Brève description des dessins
  • Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
    • la figure 1 est un schéma électrique des circuits d'un exemple d'un module élémentaire d'un dispositif d'affichage selon un mode de réalisation ;
    • la figure 2 est un chronogramme illustrant un exemple de fonctionnement du module élémentaire de la figure 1 ;
    • la figure 3 est une représentation schématique simplifiée d'un autre exemple d'un module élémentaire d'un dispositif d'affichage selon un mode de réalisation ;
    • la figure 4 illustre plus en détail un exemple d'un circuit de commande d'un module élémentaire selon un mode de réalisation ;
    • la figure 5 représente un exemple d'une courbe caractéristique du rendement quantique d'une LED ;
    • la figure 6 illustre un exemple de fonctionnement d'un module élémentaire selon un mode de réalisation ;
    • la figure 7 illustre un autre exemple de fonctionnement d'un module élémentaire selon un mode de réalisation ;
    • la figure 8 illustre plus en détail un autre exemple d'un circuit de commande d'un module élémentaire selon un mode de réalisation ; et
    • la figure 9 illustre plus en détail un autre exemple d'un circuit de commande d'un module élémentaire selon un mode de réalisation.
    Description des modes de réalisation
  • De mêmes éléments ont été désignés par de mêmes références dans les différentes figures. En particulier, les éléments structurels et/ou fonctionnels communs aux différents modes de réalisation peuvent présenter les mêmes références et peuvent disposer de propriétés structurelles, dimensionnelles et matérielles identiques.
  • Par souci de clarté, seuls les étapes et éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, la fabrication des modules élémentaires des dispositifs d'affichage décrits n'a pas été détaillée, la fabrication de tels modules étant à la portée de l'homme du métier à partir des enseignements de la présente description. Chaque module élémentaire est destiné à être monté solidaire d'un substrat de report et connecté à des éléments de connexion électrique du substrat de report pour sa commande. Chaque module élémentaire comprend une puce monolithique ou un assemblage de plusieurs puces monolithiques connectées électriquement. De façon générale, un module élémentaire est un assemblage compact d'une ou plusieurs puces électroniques avantageusement obtenues selon des procédés de fabrication de composants microélectroniques. Une pluralité de modules, par exemple identiques ou similaires, peuvent être montés sur un même substrat de report, chaque module correspondant par exemple à un pixel du dispositif d'affichage. A titre d'exemple, les modules élémentaires des dispositifs d'affichage décrits, comportent chacun une pluralité de LED et un circuit de commande à base de transistors, et peuvent être fabriqués selon des procédés identiques ou similaires à ceux décrits dans la demande de brevet WO2017089676 susmentionnée.
  • Sauf précision contraire, lorsque l'on fait référence à deux éléments connectés entre eux, cela signifie directement connectés sans éléments intermédiaires autres que des conducteurs, et lorsque l'on fait référence à deux éléments reliés (en anglais "coupled") entre eux, cela signifie que ces deux éléments peuvent être connectés ou être reliés par l'intermédiaire d'un ou plusieurs autres éléments.
  • Sauf précision contraire, les expressions "environ", "approximativement", "sensiblement", et "de l'ordre de" signifient à 10 % près, de préférence à 5 % près.
  • La figure 1 est un schéma électrique des circuits d'un exemple d'un pixel 100 d'un dispositif d'affichage selon un mode de réalisation. Dans cet exemple, le module 100 est un module monolithique constitué par un assemblage d'une puce de contrôle et d'une puce de LED. La puce de LED est par exemple disposée sur et en contact avec la puce de contrôle. A titre d'exemple, la puce de LED comporte, du côté de sa face inférieure, des bornes de connexion électrique connectées électriquement à des bornes de connexion électrique disposées du côté de la face supérieure de la puce de contrôle.
  • On considère plus particulièrement, dans cet exemple, la réalisation d'un dispositif d'affichage dit multi-vues, c'est-à-dire dans lequel l'image à afficher est divisée en pixels comportant chacun une pluralité de sous-pixels correspondant à des vues différentes de la scène que l'on souhaite reproduire. A titre d'exemple, les différents sous-pixels d'un même pixel correspondent respectivement à un même pixel de différentes images d'une même scène, prises sous des angles de vue différents. Un dispositif d'affichage multi-vues peut par exemple être utilisé dans des applications dans lesquelles on souhaite donner à l'utilisateur une impression de visualisation en trois dimensions.
  • Dans l'exemple de la figure 1, le dispositif d'affichage est un dispositif monochromatique. Chaque module 100 comprend en ensemble de N LED élémentaires 101 de même couleur, c'est-à-dire ayant une même longueur d'onde centrale d'émission, avec N entier, de préférence supérieur ou égal à 4, formant la puce de LED du module. Les N LED 101 sont par exemple identiques aux dispersions de fabrication près. Les N LED du module sont contrôlables individuellement et correspondent respectivement à N sous-pixels d'un pixel multi-vues. Chaque module comprend en outre, accolé et connecté électriquement à la puce de LED, un circuit intégré de commande des N LED, par exemple un circuit CMOS (de l'anglais "Complementary Metal Oxyde Semiconductor" - métal oxyde semiconducteur complémentaire), formant la puce de contrôle du module.
  • Un dispositif d'affichage peut comprendre une pluralité de modules élémentaires 100, identiques ou similaires, disposés sur un même substrat de report, par exemple selon un agencement matriciel. Le substrat de report est par exemple un substrat de report passif, comportant des éléments de connexion électrique pour l'alimentation et la commande des modules.
  • Dans l'exemple de la figure 1, les N LED 101 du module 100 sont répartie en M groupes G(1),..., G(M) de L LED chacun, avec M et L entiers supérieurs ou égaux à 2. On désigne ci-après par la référence 101(i,j) la LED 101 de rang j du groupe G(i), avec i entier allant de 1 à M et j entier allant de 1 à L.
  • Dans l'exemple de la figure 1, le circuit de commande du module 100 comprend M circuits de polarisation 103(1),..., 103(M) associés respectivement aux M groupes de LED G(1),..., G(M). Le circuit de commande du module 100 comprend en outre un circuit 105 de contrôle des M circuits de polarisation 103(i).
  • Les M circuits de polarisation 103(1),..., 103(M) sont par exemple identiques, aux dispersions de fabrication près. Chaque circuit de polarisation 103(i) comprend L noeuds de sortie S(1),..., S(L) reliés, de préférence connectés, respectivement aux anodes des L LED 101(i,1),..., 101(i,L) du groupe G(i) correspondant. Dans cet exemple, dans chaque groupe G(i) de LED, les cathodes des LED sont reliées, de préférence connectées, à un même noeud d'application d'un potentiel de référence fixe GNDLED du module, par exemple la masse. A titre de variante (non représentée), les orientations des LED peuvent être inversées. Autrement dit, chaque LED 101(i,j) peut avoir sa cathode reliée, par exemple connectée, au noeud de sortie correspondant S(j) du circuit de polarisation 103(i), et son anode reliée, par exemple connectée, à une borne d'application d'un potentiel de référence. Le circuit de polarisation 103 peut alors être un circuit CMOS complémentaire de celui décrit précédemment.
  • Dans l'exemple de la figure 1, chaque circuit de polarisation 103(i) comprend une source de courant de polarisation 107 commune aux L LED 101(j) du groupe G(i) correspondant. La source de courant de polarisation 107 comprend un noeud d'entrée d_in destiné à recevoir un signal de consigne de réglage du courant de polarisation délivré par la source 107. La source de polarisation 107 comprend en outre un noeud de sortie out destiné à fournir un courant de polarisation ib fonction de la valeur du signal de consigne appliqué sur le noeud d_in.
  • Dans cet exemple, chaque circuit de polarisation 103(i) comprend en outre L interrupteurs k(1),..., k(L) commandables individuellement, reliant respectivement les L nœuds de sortie S(1),..., S(L) du circuit 103(i) au noeud de sortie out de la source de courant de polarisation 107 du circuit 103(i). Chaque interrupteur K(j) a un premier noeud de conduction relié, par exemple connecté, au noeud out de la source de courant de polarisation 107 du circuit 103(i), et un deuxième noeud de conduction relié, par exemple connecté, au noeud de sortie S(j) de même rang j du circuit 103(i).
  • Dans l'exemple de la figure 1, chaque circuit de polarisation 103(i) comprend en outre un interrupteur SW. L'interrupteur SW relie le noeud de commande d_in de la source de courant 107 à une borne DATA d'application d'un signal de commande du module 100. Plus particulièrement, l'interrupteur SW a un premier noeud de conduction relié, par exemple connecté, à la borne DATA, et un deuxième noeud de conduction relié, par exemple connecté, au noeud d_in. La borne d'entrée DATA est commune à toutes les LED du module 100. Les signaux de réglage de luminosité individuels des M*L LED 101 sont multiplexés temporellement sur la borne DATA. Les M interrupteurs SW et les M*L interrupteurs K(j) du module permettent de démultiplexer les signaux de réglage de luminosité de façon à commander individuellement les M*L LED 101.
  • Le circuit de contrôle 105 permet de commander les M interrupteurs SW et les M*L interrupteurs K(j). Plus particulièrement, dans cet exemple, le circuit de contrôle 105 génère un signal de commande W_EN sur M bits pour commander respectivement les M interrupteurs SW. Dans cet exemple, le signal W_EN est fourni sur un port parallèle de M nœuds de sortie du circuit 105, connectés respectivement aux nœuds de commande des M interrupteurs SW. Le circuit de contrôle 105 génère en outre un signal de commande LED_EN sur L bits pour contrôler respectivement les L interrupteurs K(j) de chaque circuit de polarisation 103(i). Dans cet exemple, le même signal de commande LED_EN est appliqué en parallèle aux M circuits de polarisation 103(i). Le signal LED_EN est fourni sur un port parallèle de L nœuds de sortie du circuit 105, connectés respectivement aux nœuds de commande des L interrupteurs K(j) de chacun des M circuits de polarisation 103(i). Ainsi, chaque bit LED_EN<j> du signal LED_EN est appliqué simultanément sur les nœuds de commande des M interrupteurs K(j) de même rang j du circuit de commande. Autrement dit, pour chaque rang j allant de 1 à L, les M interrupteurs K(j) de même rang j sont tous commandés simultanément dans le même état. Ainsi, pour chaque rang j allant de 1 à L, les M LED 101(i,j) de même rang j sont toutes simultanément activées en émission ou sont toutes simultanément désactivées.
  • La figure 2 est un chronogramme illustrant un exemple de fonctionnement du module 100 de la figure 1.
  • On a représenté schématiquement sur la figure 2 l'évolution, en fonction du temps, des signaux de commande W_EN (M bits) et LED_EN (L bits) fournis par le circuit de contrôle 105.
  • On définit ci-après une période T_TRAME correspondant au temps disponible pour commander individuellement les M*L LED 101 du module 100 selon respectivement M*L niveaux de luminosités spécifiques. A chaque nouvelle période T_TRAME, les niveaux de luminosités des M*L LED 101 peuvent être modifiés.
  • La période T_TRAME est divisées en L périodes successives T1, T2, ... TL, par exemple sensiblement de même durée, par exemple sensiblement égale à T_TRAME/L.
  • Pendant chaque période Tj, les M LED 101(1,j), ... 101(M,j) de même rang j du module sont commandées simultanément en émission. Les autres LED 101 sont désactivées.
  • Plus particulièrement, dans cet exemple, chaque période Tj est divisée en deux périodes successives T_INIT et T_E. La période T_INIT est une période d'initialisation et la période T_E est une période d'émission.
  • Pendant la période T_INIT, les signaux de réglage des M LED 101(1,j),..., 101(M,j), reçus séquentiellement sur la borne d'entrée DATA du module, sont successivement appliqués sur les bornes d'entrée d_in des sources de courant de polarisation 107 respectives des M circuits de polarisation 103(i). Plus particulièrement, dans cet exemple, la période T_INIT est divisée en M périodes successives t1,..., tM, par exemple sensiblement de même durée, par exemple sensiblement égale à T_INIT/M. A chaque période ti, avec i allant de 1 à M, l'interrupteur SW du circuit de polarisation 103(i) est commandé à l'état fermé (passant), les autres interrupteurs SW étant maintenus ouverts (bloqués). Le signal de réglage appliqué sur la borne DATA est ainsi transmis sur la borne d'entrée d_in de la source de polarisation 107 du circuit de polarisation 103(i). Ainsi, les sources de courant de polarisation 107 des M circuits de polarisation 103(i) sont successivement réglées à des valeurs de courant correspondant aux niveaux de luminosité respectifs souhaités des LED 101(1,j), ..., 101(M,j).
  • Pendant la période d'émission T_E, les interrupteurs K(j) des M circuits de polarisation 103(i) sont simultanément fermés, tandis que les autres interrupteurs K sont tous maintenus ouverts. Ainsi, les LED 101(1,j), ..., 101(M,j) émettent simultanément à des niveaux de luminosités fixés individuellement lors de la période T_INIT. Les autres LED 101 restent inactives. Pendant la période d'émission T_E, les M interrupteurs SW peuvent être tous commandés simultanément à l'état ouvert.
  • A l'issue de la période d'émission T_E, une nouvelle période Tj+1 débute, au cours de laquelle les LED 101(1,j+1), ..., 101(M,j+1) sont réglées individuellement puis commandées simultanément en émission.
  • On réalise ainsi, en parallèle dans les M groupes de LED G(i), un balayage séquentiel des L LED 101 de chaque groupe G(i).
  • Un avantage de l'architecture de la figure 1 et du fonctionnement décrit en relation avec la figure 2 est lié à la prévision de circuits de polarisation 103(i) partagés par groupes de L LED 101. Ceci permet de limiter l'encombrement global du circuit de commande des LED. En particulier, la taille du circuit de contrôle 105 est relativement restreinte. A titre d'exemple, le circuit de contrôle 105 peut comporter deux registres à décalage, non détaillés sur la figure, de respectivement L bits et M bits, pour générer respectivement les signaux LED_EN et W_EN.
  • Le nombre de bornes de connexion à l'extérieur du module 100 est en outre relativement faible du fait du multiplexage temporel des signaux de données sur une unique borne DATA. A titre d'exemple, en plus de la borne DATA, le module 100 peut comprendre une borne VDD de connexion à un potentiel d'alimentation haut et une borne GND de connexion à un potentiel d'alimentation bas. Chaque source de courant de polarisation 107 peut avoir un noeud d'alimentation relié, par exemple connecté, à la borne VDD (connexions non détaillées sur la figure 1). La borne GND peut être reliée, par exemple connectée, au noeud GNDLED (connexion non détaillée sur la figure 1). Le module 100 peut en outre comprendre une ou plusieurs bornes d'applications de signaux de contrôle. A titre d'exemple, le module 100 peut comprendre un port CT_W constitué de trois bornes (non détaillées sur la figure 1) d'application de signaux de contrôle du registre à décalage générant le signal W_EN, et un port CT_LED constitué de trois bornes (non détaillées sur la figure 1) d'application de signaux de contrôle du registre à décalage générant le signal LED_EN. Le port CT_W comprend par exemple une première borne d'application d'un signal d'horloge du registre à décalage générant le signal W_EN, une deuxième borne d'application d'un signal de réinitialisation du registre à décalage générant le signal W_EN, et une troisième borne d'application d'un signal d'initialisation du registre à décalage générant le signal W_EN. Le port CT_LED comprend par exemple une première borne d'application d'un signal d'horloge du registre à décalage générant le signal LED_EN, une deuxième borne d'application d'un signal de réinitialisation du registre à décalage générant le signal LED_EN, et une troisième borne d'application d'un signal d'initialisation du registre à décalage générant le signal LED_EN. Ainsi, dans cet exemple, le module 100 présente, en plus des connexions électriques internes entre la puce de LED et la puce de contrôle, 9 bornes de connexion électrique, destinées à être connectées respectivement à des bornes de connexion correspondantes du substrat de report.
  • La figure 3 est une représentation schématique simplifiée d'un autre exemple d'un module 300 d'un dispositif d'affichage selon un mode de réalisation.
  • Le module 300 de la figure 3 diffère du module 100 de la figure 1 principalement en ce que, dans le module 300, la puce de LED comprend des LED de plusieurs couleurs, c'est-à-dire ayant des longueurs d'ondes centrales d'émission distinctes. Dans l'exemple de la figure 3, la puce de LED du module 300 comprend des LED de trois couleurs distinctes, par exemple des premières adaptées à émettre majoritairement de la lumière rouge, des deuxièmes adaptées à émettre majoritairement de la lumière verte, et des troisièmes LED adaptées à émettre majoritairement de la lumière bleue. Comme dans l'exemple de la figure 1, le module 300 comprend, accolée et connectée électriquement à la puce de LED, une puce de contrôle adaptée à commander individuellement les LED de la puce de LED.
  • Dans l'exemple de la figure 3, l'ensemble comportant les M*L LED élémentaires 101, les M circuits de polarisation 103(i) et la borne d'entrée de donnée DATA du module de la figure 1 est répliqué trois fois (une fois par couleur), avec respectivement trois types de LED élémentaires de couleurs différentes. Les M circuits de polarisation 103(i) peuvent éventuellement être adaptés à fournir des courants moyens différents selon qu'ils sont connectés aux LED rouges, bleues ou vertes, mais leur structure reste inchangée.
  • Sur la figure 3, les bornes d'entrée de donnée correspondant aux trois couleurs d'émission sont désignées respectivement par les références DATA_R, DATA_G et DATA_B. De plus, on désigne par la référence 301R l'ensemble des M*L LED 101 rouges et des circuits de polarisation 103(i) correspondants, par la référence 301G l'ensemble des M*L LED 101 vertes et des circuits de polarisation 103(i) correspondants, et par la référence 301B l'ensemble des M*L LED 101 bleues et des circuits de polarisation 103(i) correspondants.
  • Dans l'exemple de la figure 3, le circuit de contrôle 105 est partagé par les trois couleurs. Ce circuit et son fonctionnement sont par exemple identiques ou similaires à ce qui a été décrit en relation avec les figures 1 et 2.
  • Ainsi, si l'on se réfère à la figure 2, pendant chaque période Tj de la période T_TRAME, les M LED 101 de même rang j de l'ensemble 301R, les M LED 101 de même rang j de l'ensemble 301G et les M LED 101 de même rang j de l'ensemble 301B sont commandées simultanément en émission, les autres LED 101 étant désactivées.
  • Plus particulièrement, pendant la période d'initialisation T_INIT de la phase Tj, les signaux de réglage des M LED 101(1,j),..., 101(M,j) de l'ensemble 301R, reçus séquentiellement sur la borne d'entrée DATA_R du module, sont successivement appliqués sur les bornes d'entrée d_in des sources de courant de polarisation 107 respectives des M circuits de polarisation 103(i) de l'ensemble 301R, de façon identique ou similaire à ce qui a été décrit ci-dessus. En parallèle, et de façon similaire, les signaux de réglage des M LED 101(1,j),..., 101(M,j) de l'ensemble 301G, reçus séquentiellement sur la borne d'entrée DATA_G du module, sont successivement appliqués sur les bornes d'entrée d_in des sources de courant de polarisation 107 respectives des M circuits de polarisation 103(i) de l'ensemble 301G, et les signaux de réglage des M LED 101(1,j),..., 101(M,j) de l'ensemble 301B, reçus séquentiellement sur la borne d'entrée DATA_B du module, sont successivement appliqués sur les bornes d'entrée d_in des sources de courant de polarisation 107 respectives des M circuits de polarisation 103(i) de l'ensemble 301B.
  • Plus particulièrement, à chaque période ti de la période T_INIT de la phase Tj, avec i allant de 1 à M, dans chacun des ensembles 301R, 301G et 301B, l'interrupteur SW du circuit de polarisation 103(i) est commandé à l'état fermé (passant), les autres interrupteurs SW étant maintenus ouverts (bloqués). Le signal de réglage appliqué sur la borne DATA_R, respectivement DATA_G, respectivement DATA_B, est ainsi transmis sur la borne d'entrée d_in de la source de polarisation 107 du circuit de polarisation 103(i) de l'ensemble 301R, respectivement 301G, respectivement 301B. Ainsi, dans chacun des ensembles 301R, 301G et 301B, les sources de courant de polarisation 107 des M circuits de polarisation 103(i) sont successivement réglées à des valeurs de courant correspondant aux niveaux de luminosité respectifs souhaités des LED 101(1,j), ..., 101(M,j) de l'ensemble.
  • Pendant la période d'émission T_E, dans chacun des ensembles 301R, 301G et 301B, les interrupteurs K(j) des M circuits de polarisation 103(i) sont simultanément fermés, tandis que les autres interrupteurs K sont tous maintenus ouverts. Ainsi, les LED 101(1,j), ..., 101(M,j) de l'ensemble émettent simultanément à des niveaux de luminosités fixés individuellement lors de la période T_INIT. Les autres LED 101 restent inactives. Pendant la période d'émission T_E, les M interrupteurs SW peuvent être tous commandés simultanément à l'état ouvert.
  • Dans l'exemple de la figure 3, le module 300 présente, en plus des connexions électriques internes entre la puce de LED et la puce de contrôle, 11 bornes de connexion électrique, destinées à être connectées respectivement à des bornes de connexion correspondantes du substrat de report.
  • La figure 4 illustre plus en détail un exemple d'un circuit de commande d'un module selon un mode de réalisation. La figure 4 illustre plus particulièrement un exemple de réalisation d'un circuit de polarisation 103(i) du module 100 de la figure 1.
  • Dans cet exemple, le circuit de polarisation 103(i) comprend deux transistors M1 et M2 formant une source de courant cascodée. Dans l'exemple représenté, les transistors M1 et M2 sont des transistors MOS à canal P. Le transistor M1 a sa source reliée, par exemple connectée, au noeud VDD et son drain relié, par exemple connecté, à un noeud intermédiaire n1. Le transistor M2 a sa source reliée, par exemple connectée, au noeud n1 et son drain relié, par exemple connecté, au noeud out. La grille du transistor M1 est reliée, par exemple connectée, au noeud d_in. La grille du transistor M2 est reliée, par exemple connectée, à un noeud d'application d'une tension fixe Vcasc. Dans cet exemple, chaque circuit de polarisation 103(i) comprend en outre un interrupteur SW' reliant le noeud de sortie out de la source de courant 107 à la borne DATA. L'interrupteur SW' a un premier noeud de conduction relié, par exemple connecté, à la borne DATA, et un deuxième noeud de conduction relié, par exemple connecté, au noeud out. L'interrupteur SW' a un noeud de commande relié, par exemple connecté, au noeud W_EN<i>. Dans chaque circuit de polarisation 103(i), les interrupteurs SW et SW' du circuit de polarisation sont par exemple commandés simultanément dans le même état. Lorsque les interrupteurs SW et SW' sont à l'état fermé, le drain du transistor M2 se trouve relié, par exemple connecté, à la grille du transistor M1. La différence de potentiel appliquée entre les noeuds d_in et VDD définit l'intensité du courant de polarisation ib délivré par la source de courant 107 sur son noeud de sortie out, et donc l'intensité lumineuse d'émission de la LED 101(i,j) à laquelle est appliqué le courant ib. La capacité grille-source du transistor M1 (non détaillée sur la figure) permet de maintenir la tension entre les nœuds d_in et VDD sensiblement constante pendant toute la durée d'émission de la LED.
  • A titre de variante, le montage cascode peut être remplacé par un simple transistor. Dans ce cas, le transistor M2 est omis, le drain du transistor M1 étant alors directement relié, par exemple connecté, au noeud out. Plus généralement, la personne du métier saura prévoir d'autres implémentations de la source de courant 107. Dans une autre variante, un contrôle en tension peut être prévu. Dans ce cas, le transistor M2 peut être omis et le transistor M1 peut être remplacé par un transistor MOS à canal N agissant en suiveur de tension.
  • Dans l'exemple de la figure 4, le signal de contrôle W_EN<i> commande directement l'interrupteur SW reliant le noeud d'entrée d_in de la source de courant 107 à la borne DATA et l'interrupteur SW' reliant le noeud de sortie out de la source de courant 107 à la borne DATA. Par ailleurs, dans cet exemple, les interrupteurs K(1), ..., K(L) sont commandés non pas directement par le signal LED_EN<1:L> mais par une combinaison du signal LED_EN<1:L> et du signal W_EN(i) complémenté. Autrement dit, chaque interrupteur K(j) est commandé à l'état fermé (passant) uniquement lorsque le signal LED_EN<j> est à l'état haut et que le signal W_EN<i> est à l'état bas (interrupteur SW du circuit 103(i) ouvert).
  • Dans les exemples décrits ci-dessus, si l'on néglige le temps d'initialisation des circuits de polarisation des LED, le temps d'émission T_E de chaque LED est sensiblement égal à T_TRAME/L. Ainsi, par rapport à un dispositif d'affichage non multiplexé, c'est-à-dire dans lequel toutes les LED émettent simultanément pendant toute la période T_TRAME, l'intensité du courant de polarisation ib doit être multipliée par L pour obtenir un niveau de luminosité équivalent. Ceci constitue un avantage dans la mesure où les LED présentent généralement une meilleure efficacité quantique externe (EQE) pour des courants de polarisation élevés. Le nombre M de circuits de polarisation 103(i) et par conséquent le nombre L de LED élémentaires adressées par chaque circuit de polarisation 103(i) peuvent être choisis de façon à maximiser l'efficacité quantique externe.
  • La figure 5 est un diagramme représentant de façon schématique l'évolution de l'efficacité quantique externe EQE (en ordonnée) d'une LED en fonction de la densité I (en abscisse) de courant de polarisation appliqué à la LED.
  • Comme cela apparait sur la figure, l'efficacité quantique externe présente une forme en cloche avec un maximum pour une valeur de courant IMAX. On désigne par I0 l'intensité moyenne de la plage P1 dans laquelle on souhaiterait polariser les LED dans le cas d'une émission continue pendant toute la durée T_TRAME (i.e. dans un dispositif non multiplexé). Dans cet exemple, la valeur I0 est inférieure à la valeur IMAX.
  • En considérant l'exemple de la figure 1, si le rapport IMAX/I0 est inférieur à N-1, N étant le nombre de sous-pixels, correspondant au nombre de vues différentes, du pixel multi-vues, on choisira de préférence L égal à E[IMAX/I0]+1, où E[IMAX/I0] désigne la partie entière de IMAX/I0, et M égal à E[(N-1)/L]+1. On aura alors un temps d'émission par LED sensiblement égal à T_TRAME/L et par conséquent un courant de polarisation moyen ILED de chaque LED sensiblement égal à I0*L, c'est à dire sensiblement égal à I0*(E[IMAX/I0]+1). Ainsi, le courant ILED approche le courant IMAX par valeur supérieure. Ceci permet de maximiser l'efficacité quantique externe des LED.
  • Cette configuration est illustrée schématiquement par la figure 6 (en considérant les durées des phases d'initialisation T_INIT comme négligeables).
  • Si le rapport IMAX/I0 est supérieur à N-1, il est préférable que le temps d'émission de chaque LED soit inférieur à T_TRAME/L pour avoir un courant de polarisation moyen I0 approchant le courant IMAX. Chaque période Tj de la période T_TRAME peut alors comprendre une période d'extinction de la LED. Autrement dit, chaque LED émet pendant une partie seulement de la période T_E impartie pour l'émission.
  • Cette configuration est illustrée schématiquement par la figure 7 (en considérant là encore les durées des phases d'initialisation T_INIT comme négligeables).
  • Sur la figure 5, on a représenté schématiquement une plage P2 centrée sur le courant IMAX, correspondant à la transposition de la plage P1 autour de la valeur IMAX du fait de la réduction du temps d'émission effectif de chaque LED.
  • La figure 8 illustre plus en détail un autre exemple d'un circuit de commande d'un module selon un mode de réalisation. La figure 8 illustre plus particulièrement une variante de réalisation d'un circuit de polarisation 103(i) du module 100 de la figure 1. Dans la suite de la description, seules les différences par rapport au circuit de polarisation 103(i) de la figure 1 seront mises en exergue.
  • Dans cet exemple, le circuit 103(i) est un circuit de polarisation temporel. Autrement dit, la tension de polarisation appliquée aux LED a une valeur fixe. Les niveaux de luminosités individuels des LED sont contrôlés par modulation du temps d'émission de chaque LED. Avec un taux de rafraichissement suffisamment élevé, par exemple supérieur ou égal à 50 trames par secondes, la persistance rétinienne permet de moyenner la luminance perçue en provenance de chaque LED pendant chaque période T_TRAME. A titre d'exemple, la modulation des temps d'émission de chaque LED est une modulation à codage binaire, par exemple une modulation de type BCM (de l'anglais "Binary Code Modulation" - modulation codée binaire) . En désignant par L_PERCUE la luminance perçue, par L0 la luminance fixe définie par la tension de polarisation fixe VREF appliquée aux LED, par n le nombre de bits sur lequel est codée l'information de luminosité, et par bk le bit de poids k du codage, avec k entier allant de 1 à n, on a : L PERCUE = ∑ k = 1 n bk L 0 M ∗ 2 n + 1 − k
    Figure imgb0001
  • Dans l'exemple de la figure 8, la source de courant 107 est omise, et les interrupteurs K(1), ... K(L) relient directement les anodes respectives des LED 101(i,1), ... 101(i,L) à un même noeud d'application d'un potentiel de polarisation fixe VREF.
  • Dans cet exemple, l'information de luminosité est stockée sous forme binaire dans un circuit mémoire ou un registre 801 (MEM) du circuit 103(i), pendant la période ti de la phase T_INIT de chaque période Tj de la période T_TRAME.
  • L'interrupteur SW relie la borne DATA à un noeud d'entrée d_in du circuit mémoire 801. Pendant la phase d'émission T_E de chaque LED 101(i,j) du groupe G(i), l'interrupteur K(j) correspondant (c'est-à-dire de même rang j) est commandé alternativement à l'état fermé et à l'état ouvert selon un motif de modulation fixé par le code numérique de n bits stocké dans le circuit mémoire 801. Les autres interrupteurs K(j) sont maintenus ouverts.
  • Dans l'exemple de la figure 8, le circuit de polarisation 103(i) comprend L interrupteurs K'<1>, ... K'<L>. Chaque interrupteur K'<j> a un premier noeud de conduction relié, par exemple connecté, à un noeud de sortie out du circuit mémoire 801, et un deuxième noeud de conduction relié, par exemple connecté, à un noeud de commande de l'interrupteur K(j) de même rang j. Pendant la phase d'émission T_E de chaque LED 101(i,j), l'interrupteur K'(j) correspondant est maintenu fermé, les autres interrupteurs K' du circuit 103(i) étant maintenus ouverts. Ainsi les n bits du code de luminosité sont appliqués successivement sur le noeud de commande de l'interrupteur K(j), ce qui permet de contrôler la puissance lumineuse moyenne émise par la LED 101(i,j).
  • Dans l'exemple de la figure 8, le signal de contrôle W_EN<i> commande directement l'interrupteur SW reliant la borne DATA au noeud d'entrée d_in du circuit mémoire 801. Par ailleurs, dans cet exemple, les interrupteurs K'(1), ..., K'(L) sont commandés non pas directement par le signal LED_EN<1:L> mais par une combinaison du signal LED_EN<1:L> et du signal W_EN(i) complémenté. Autrement dit, chaque interrupteur K' (j) est commandé à l'état fermé (passant) uniquement lorsque le signal LED_EN<j> est à l'état haut et que le signal W_EN<i> est à l'état bas (interrupteur SW du circuit 103(i) ouvert).
  • Plus généralement, la personne du métier saura adapter les modes de réalisation décrits à d'autres types de circuits de polarisation à modulation temporelle du temps d'émission des LED, par exemple des circuits du type décrit dans la demande de brevet FR3076396A1 .
  • La figure 9 illustre plus en détail un autre exemple d'un circuit de commande d'un module selon un mode de réalisation. La figure 9 illustre plus particulièrement une variante de réalisation d'un circuit de polarisation 103(i) du module 100 de la figure 1. Dans la suite de la description, seules les différences par rapport au circuit de polarisation 103(i) de la figure 1 seront mises en exergue.
  • Dans cet exemple, le circuit 103(i) combine un contrôle de luminosité par réglage de l'intensité du courant de polarisation des LED, tel que décrit en relation avec les figures 1 et 4, et par modulation temporelle, tel que décrit en relation avec la figure 8.
  • Plus particulièrement, dans l'exemple de la figure 9, le circuit 103(i) comprend les mêmes éléments que dans l'exemple de la figure 8, agencés sensiblement de la même manière, et comprend en outre une source de courant réglable 107 identique ou similaire à ce qui a été décrit en relation avec les figures 1 et 4. Le noeud de sortie out de la source de courant est relié, par exemple connecté, aux extrémités des interrupteurs K(1), ... K(L) opposées aux LED 101. Le circuit 103(i) comprend en outre un interrupteur SW' reliant le noeud d'entrée d_in de la source de courant 107 à une borne d'entrée de donnée supplémentaire BIAS_DATA du module, et un interrupteur SW" reliant le noeud de sortie out de la source de courant 107 à la borne BIAS_DATA.
  • Les interrupteurs SW' et SW" des M circuits 103(i) sont commandés par un signal WBIAS_EN sur M bits, par exemple identique au signal W_EN. Dans chaque circuit 103(i), les interrupteurs SW' et SW" sont par exemple commandés simultanément dans le même état par le signal WBIAS_EN<i>.
  • Sur la figure 9, on a en outre représenté un circuit logique 901, intégrant notamment les interrupteurs K'<j> de la figure 8. Le circuit logique 901 reçoit le signal de commande LED_EN (sur L bits) et les codes de modulation binaires fournis sur le noeud de sortie out du circuit mémoire 801, et génère les signaux de commande des interrupteurs K(j). Le circuit logique 901 permet notamment de sélectionner la LED émettrice, de façon similaire à ce qui a été décrit en relation avec la figure 8.
  • La polarisation en courant permet de régler individuellement, pour chaque LED, un point de luminance moyen L0, par exemple identique pour toutes les LED. Ceci permet par exemple de compenser d'éventuelles dispersions de fabrication entre les LED. A titre d'exemple, la valeur de réglage appliquée sur la borne BIAS_DATA est codées sur 5 bits, ce qui donne 32 valeurs possibles d'intensité du courant de polarisation ib. La modulation temporelle commandée via la borne DATA permet de régler les niveaux de gris souhaités pour chaque LED élémentaire du module.
  • Divers modes de réalisation et variantes ont été décrits. La personne du métier comprendra que certaines caractéristiques de ces divers modes de réalisation et variantes pourraient être combinées, et d'autres variantes apparaîtront à la personne du métier. En particulier, les modes de réalisation décrits ne se limitent pas à l'application susmentionnées à des dispositifs d'affichage multi-vues, mais peuvent être appliqués à tout dispositifs d'affichage comportant des modules élémentaires comportant chacun plusieurs LED.
  • Par ailleurs, les modes de réalisation décrits ne se limitent au cas particulier décrit ci-dessus dans lequel chaque ensemble de N LED réparties en M groupes G(i) comprend uniquement des LED de même couleur. A titre de variante, chaque ensemble de N LED et/ou chaque groupe G(i) peut comprendre des LED de couleurs différentes.
  • Par ailleurs, les modes de réalisation décrits ne se limitent pas aux exemples préférentiels décrits ci-dessus dans lesquels un ensemble de N LED est divisé en M groupes comportant chacun un même nombre L de LED. A titre de variante, différents groupes peuvent contenir des nombres de LED différents, au moins un groupe comportant au moins deux LED. On prévoit alors un circuit de polarisation 103(i) par groupe de LED (soit M circuits de polarisation), de façon similaire à ce qui a été décrit ci-dessus. Les circuits de polarisation 103(i) et leur fonctionnement sont identiques ou similaires à ce qui a été décrit précédemment, à la différence près que, dans les groupes comprenant moins de LED, les LED manquantes ne sont pas adressées. En particulier, le nombre d'interrupteurs K(j) ou K'(j) peut être différent dans les différents circuits de polarisation 103(i).
  • Par ailleurs, on a décrit ci-dessus en relation avec la figure 3 un exemple d'un module couleur dans lequel le nombre de LED de chaque couleur est identique. A titre de variante, le nombre de LED peut varier d'une couleur à une autre. La personne du métier saura adapter le circuit de contrôle 105 en conséquence. Dans l'exemple de la figure 3, on peut par ailleurs prévoir de dupliquer l'un des ensembles de LED, par exemple en vue d'avoir une polarisation plus homogène dans le cas où l'une des couleurs aurait un rendement différent des autres.
  • On notera que dans la présente description, on entend par pixel un pixel de l'image que l'on souhaite afficher. Dans le cas où un module élémentaire intègre plusieurs sous-pixels, par exemple N sous-pixels, chaque sous-pixels correspond à un pixel d'une des N images que l'on souhaite restituer (avec N angles de vue différents). Si une image est constituée d'une matrice de X*Y pixels, alors le i-ème sous-pixel associé à un pixel donné correspond à un pixel de même coordonnée (x,y) dans la i-ième image.
  • A titre de variante, un module élémentaire au sens de la présente demande peut intégrer plusieurs pixels d'une même image à afficher. Dans le cas de modules élémentaires comportant chacun un unique pixel, les modules peuvent être espacés les uns des autres sur le substrat de report. La surface de la puce de contrôle de chaque module peut alors être supérieure à la surface de la puce de LED du module. Ceci permet d'économiser la surface de matériau de LED par rapport à la surface de silicium de la puce de contrôle. Dans le cas de modules élémentaires comportant chacun plusieurs pixels, on peut prévoir d'accoler latéralement plusieurs modules élémentaires pour constituer un écran d'affichage de plus grandes dimensions. La puce de contrôle de chaque module aura alors de préférence sensiblement les mêmes dimensions latérales que la puce de LED du module. A titre de variante, la puce de contrôle de chaque module peut avoir une surface inférieure à la surface de la puce de LED, même si cette variante est peu probable étant donné que la surface de la puce de contrôle est généralement contrainte, notamment quand la puce de contrôle comporte une unique couche semiconductrice et non un circuit « 3D ».
  • En outre, dans la présente description, le terme « puce » a été utilisé pour désigner la présence dans chaque module d'une puce de contrôle et d'une puce de LED. En pratique, chaque puce comprend des composants semiconducteurs formés dans et/ou sur une couche d'un matériau semi-conducteur. Ainsi, la puce de contrôle comprend entre autre des transistors, par exemple de type MOS, comprenant, comme cela est bien connu, des portions formées dans une couche semiconductrice (par exemple du silicium) et des portions (par exemple métalliques, isolantes) formées au-dessus de la couche semiconductrice, et recouvertes de matériaux diélectriques dans lesquels sont formés des lignes métalliques de connexion entre composants. De même, la puce de LEDs comprend des diodes électroluminescentes formées au moins en partie dans une ou plusieurs couches semiconductrices superposées. La puce de LEDs peut en outre comprendre un ensemble d'autres couches pour former des filtres colorés par exemple, ou des éléments de conversion lumineuse.
  • Les puces de contrôle et de LEDs peuvent être fabriquées séparément puis collées l'une à l'autre. Alternativement, l'une des puces peut être construite directement sur l'autre puce selon un procédé de fabrication séquentiel.
  • On notera en outre, qu'une puce, notamment la puce de contrôle peut en pratique être constituée de plusieurs « étages » ou autrement dit de plusieurs puces superposées pour former un circuit « 3D ». Le mot anglais de « tier » est souvent utilisé pour désigner les différents étages comprenant chacun une couche semiconductrice avec des composants (transistors, résistances...), également appelé « front-end » en anglais, et une alternance de couches diélectriques et conductrices pour former un réseau d'interconnexion électrique, également appelé « back-end » en anglais.
  • Enfin, la mise en oeuvre pratique des modes de réalisation et variantes décrits est à la portée de la personne du métier à partir des indications fonctionnelles données ci-dessus. En particulier, la réalisation des LED élémentaires et des circuits de commande des modules est à la portée de la personne du métier à partir des indications fonctionnelles de la présente description.

Claims (13)

  1. Dispositif d'affichage comportant un substrat de report et une pluralité de modules élémentaires (100 ; 300) disposés en matrice sur le substrat de report, chaque module formant un assemblage compact d'une ou plusieurs puces électroniques, chaque module comportant une face de connexion comportant des plots de connexion fixés et connectés électriquement à des plots de connexion correspondant du substrat de report, destinés à amener des signaux d'alimentation et de contrôle du module, chaque module permettant d'afficher au moins un pixel d'une image, chaque module comportant :
    - un premier ensemble de N LED (101(i,j)) réparties en M groupes (G(i)), au moins l'un des M groupes comportant au moins deux LED, où N et M sont des entiers, avec M supérieurs ou égal à 2 ; et
    - un circuit de commande comportant M circuits de polarisation (103(i)) associés respectivement aux M groupes de LED, chaque circuit de polarisation (103(i)) étant partagé par les LED du groupe (G(i)) correspondant et étant adapté à commander successivement en émission les LED du groupe,
    dans lequel chaque module comporte au moins un plot (DATA ; DATA_R, DATA_G, DATA_B) de connexion, dit plot de données, destiné à recevoir des signaux de réglage individuels des puissances d'émission des N LED (101(i,j)) du module, multiplexés temporellement,
    et dans lequel dans chaque module, chaque circuit de polarisation (103(i)) du module comprend un premier interrupteur de sélection (SW) reliant ledit plot de de données du module à un noeud de réglage de puissance lumineuse (d_in) du circuit de polarisation, et comprend un ensemble de seconds interrupteurs de sélection (K(1), ... K(L)) reliant respectivement les LED (101(i,j)) du groupe (G(i)) correspondant à un même noeud de fourniture d'un courant de polarisation (ib) du circuit de polarisation (103(i)), ledit courant de polarisation reçu par une LED sélectionnée étant fonction du signal de réglage transmis sur ledit nœud de réglage de puissance lumineuse (d_in).
  2. Dispositif d'affichage selon la revendication 1, dans lequel, dans chaque module (100 ; 300), chacun des M groupes (G(i)) comprend un même nombre de LED.
  3. Dispositif d'affichage selon la revendication 1 ou 2, dans lequel, dans chaque module (100 ; 300), les circuits de polarisation (103(i)) sont configurés pour que, dans chaque groupe (G(i)), pour chaque LED (101(i,j)) du groupe, une période d'émission (T_E) de la LED soit concomitante à une période d'émission (T_E) d'une LED (101(i,j)) correspondante de chaque autre groupe.
  4. Dispositif d'affichage selon l'une quelconque des revendications 1 à 3, dans lequel, dans chaque module (100 ; 300), le circuit de commande est configuré pour, lors d'une période T_TRAME, régler individuellement les puissances d'émission respectives des N LED (101(i,j)), la période T_TRAME étant divisée en L périodes successives Tj, avec L entier et j entier allant de 1 à L, chaque période Tj comportant une période d'initialisation T_INIT suivie d'une période d'émission T_E, le circuit de commande étant configuré pour, à chaque période Tj, pendant la période d'initialisation T_INIT, appliquer successivement aux M circuits de polarisation (103(i)) un signal de réglage individuel de la puissance d'émission souhaitée de la LED de rang j du groupe de LED G(i) correspondant, puis, pendant la période d'émission (T_E), commander simultanément en émission les M LED de rang j en fonction desdits signaux de réglage individuels.
  5. Dispositif selon la revendication 4, dans lequel, durant chaque période d'initialisation T_INIT, les premiers interrupteurs (SW) des circuits de polarisation sont successivement rendus conducteurs pour transmettre un signal reçu sur ledit plot de données à un nœud de réglage de puissance lumineuse (d_in) du groupe sélectionné par ledit premier interrupteur (SW) rendu conducteur, les seconds interrupteur (K(1), ... K(L)) étant alors non conducteurs, et dans lequel, dans chaque circuit de polarisation, durant chaque période d'émission T_E, un seul interrupteur parmi les seconds interrupteurs (K(1), ... K(L)) est rendu conducteur pour sélectionner une seule LED par groupe et lui appliquer un courant de polarisation fonction du signal de réglage transmis sur ledit nœud de réglage de puissance lumineuse du circuit de polarisation associé.
  6. Dispositif d'affichage selon l'une quelconque des revendications 1 à 5, dans lequel, dans chaque module (100 ; 300), chaque circuit de polarisation (103(i)) comprend une source de courant (107) de polarisation réglable en intensité, la puissance d'émission de chacune des LED (101(i,j)) du groupe correspondant étant réglée en faisant varier le courant délivré par ladite source de courant (107) .
  7. Dispositif d'affichage selon l'une quelconque des revendications 1 à 5, dans lequel, dans chaque module (100 ; 300), chaque circuit de polarisation (103(i)) comprend une source de tension de polarisation fixe, la puissance d'émission de chacune des LED (101(i,j)) du groupe correspondant étant réglée par modulation du temps d'émission de la LED, par exemple selon une modulation à codage binaire.
  8. Dispositif d'affichage selon l'une quelconque des revendications 1 à 5, dans lequel, dans chaque module (100 ; 300), chaque circuit de polarisation (103(i)) comprend une source de courant de polarisation réglable en intensité, la puissance d'émission de chacune des LED (101(i,j)) du groupe correspondant étant réglée en faisant varier le courant délivré par ladite source de courant (107) et par modulation du temps d'émission de la LED, par exemple selon une modulation à codage binaire.
  9. Dispositif d'affichage selon l'une quelconque des revendications 1 à 8, dans lequel, dans chaque module (100 ; 300), les N LED du premier ensemble sont d'une même première couleur, le module comportant en outre un deuxième ensemble de N LED (101(i,j)) d'une même deuxième couleur réparties en M groupes (G(i)), au moins l'un des M groupes comportant au moins deux LED, et un troisième ensemble de N LED (101(i,j)) d'une même troisième couleur réparties en M groupes (G(i)), au moins l'un des M groupes comportant au moins deux LED.
  10. Dispositif d'affichage selon l'une quelconque des revendications 1 à 12, dans lequel, dans chaque module (100 ; 300), le premier ensemble de LED forme une puce de LED et le circuit de commande est un circuit intégré de type CMOS formant une puce de contrôle accolée à une face de la puce de LED.
  11. Dispositif d'affichage selon l'une quelconque des revendications 1 à 10, dans lequel chaque module (100 ; 300) est configuré pour afficher un unique pixel de même coordonnée spatiale pour un ensemble de N images de mêmes dimensions, les N LED du module correspondant à N sous-pixels d'un même pixel, chaque sous-pixel permettant d'afficher un pixel d'une des N images correspondant respectivement à N angles de vues d'un dispositif d'affichage multi-vues.
  12. Dispositif d'affichage selon l'une quelconque des revendications 1 à 11, dans lequel chaque module (100 ; 300) comprend en outre au moins un autre plot de connexion, dit plot de contrôle, permettant la réception de signaux de contrôle utilisés pour générer des signaux de commande interne des premiers et seconds interrupteurs de sélection.
  13. Dispositif selon les revendications 9 et 12, dans lequel, les mêmes signaux de commande interne sont utilisés pour commander les interrupteurs des premier, deuxième et troisième ensembles de LEDs, et dans lequel des premier, deuxième et troisième plots de données sont reliés respectivement aux premier, deuxième et troisième ensembles de LEDs pour transférer en parallèle des signaux de réglage d'intensité lumineuse à chacun des trois ensembles de LEDs.
EP22162187.3A 2021-03-18 2022-03-15 Dispositif d'affichage émissif à led Pending EP4060650A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR2102701A FR3120988B1 (fr) 2021-03-18 2021-03-18 Dispositif d'affichage émissif à LED

Publications (1)

Publication Number Publication Date
EP4060650A1 true EP4060650A1 (fr) 2022-09-21

Family

ID=76034750

Family Applications (1)

Application Number Title Priority Date Filing Date
EP22162187.3A Pending EP4060650A1 (fr) 2021-03-18 2022-03-15 Dispositif d'affichage émissif à led

Country Status (4)

Country Link
US (1) US11462155B1 (fr)
EP (1) EP4060650A1 (fr)
JP (1) JP2022145663A (fr)
FR (1) FR3120988B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230094693A (ko) * 2021-12-21 2023-06-28 주식회사 엘엑스세미콘 화소회로 및 화소구동장치
US20240054937A1 (en) * 2022-08-03 2024-02-15 Himax Technologies Limited Gate driving device and operating method for gate driving device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317138B1 (en) * 1998-03-31 2001-11-13 Sony Corporation Video display device
US20150339998A1 (en) * 2014-05-23 2015-11-26 Au Optronics Corporation Display device
WO2017089676A1 (fr) 2015-11-26 2017-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procédé de fabrication d'une telle dalle lumineuse
US20180247586A1 (en) * 2015-09-25 2018-08-30 Apple Inc. Hybrid micro-driver architectures having time multiplexing for driving displays
WO2018185434A1 (fr) 2017-04-05 2018-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage d'images emissif a led
WO2018185433A1 (fr) 2017-04-05 2018-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage d'images emissif a led
FR3076396A1 (fr) 2017-12-28 2019-07-05 Aledia Ecran d'affichage a diodes electroluminescentes

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9468050B1 (en) * 2014-09-25 2016-10-11 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US10223962B2 (en) * 2016-03-21 2019-03-05 X-Celeprint Limited Display with fused LEDs
US11302248B2 (en) * 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317138B1 (en) * 1998-03-31 2001-11-13 Sony Corporation Video display device
US20150339998A1 (en) * 2014-05-23 2015-11-26 Au Optronics Corporation Display device
US20180247586A1 (en) * 2015-09-25 2018-08-30 Apple Inc. Hybrid micro-driver architectures having time multiplexing for driving displays
WO2017089676A1 (fr) 2015-11-26 2017-06-01 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procédé de fabrication d'une telle dalle lumineuse
WO2018185434A1 (fr) 2017-04-05 2018-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage d'images emissif a led
WO2018185433A1 (fr) 2017-04-05 2018-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'affichage d'images emissif a led
FR3076396A1 (fr) 2017-12-28 2019-07-05 Aledia Ecran d'affichage a diodes electroluminescentes

Also Published As

Publication number Publication date
US20220301494A1 (en) 2022-09-22
FR3120988B1 (fr) 2023-03-24
US11462155B1 (en) 2022-10-04
FR3120988A1 (fr) 2022-09-23
JP2022145663A (ja) 2022-10-04

Similar Documents

Publication Publication Date Title
EP3607583B1 (fr) Dispositif d&#39;affichage d&#39;images émissif à led
EP4060650A1 (fr) Dispositif d&#39;affichage émissif à led
FR3068819B1 (fr) Dispositif d&#39;affichage a leds
EP3965153B1 (fr) Dispositif d&#39;affichage d&#39;images émissif à led
EP3721616B1 (fr) Capteur d&#39;image haute dynamique
EP3550550A1 (fr) Dispositif et procede d&#39;affichage d&#39;images avec une memorisation de donnees realisee dans les pixels
CA2501884A1 (fr) Systeme d&#39;adressage d&#39;ecran de visualisation
EP4095842A1 (fr) Dispositif d&#39;affichage a adressage par groupes de pixels
EP4137928A1 (fr) Dispositif d&#39;affichage a compression et decompression locales des donnees numeriques affichees
FR3068484A1 (fr) Projecteur couleur a deux ecrans emissifs.
EP3549124B1 (fr) Mode d&#39;adressage et principe de réalisation d&#39;écrans matriciels d&#39;affichage d&#39;images couleur a comportement quasi-statique
FR3137484A1 (fr) Pixel d&#39;affichage comprenant des diodes électroluminescentes et un écran d&#39;affichage ayant de tels pixels d&#39;affichage
EP4138128B1 (fr) Dispositif de capture d&#39;images
EP3679604B1 (fr) Procede de fabrication d&#39;un dispositif d&#39;affichage emissif a led
WO2023110604A1 (fr) Pixel d&#39;affichage a diodes electroluminescentes pour ecran d&#39;affichage
FR3136883A1 (fr) Pixel d&#39;affichage comprenant des sources électroluminescentes
FR2914528A1 (fr) Capteur d&#39;image apte a fonctionner dans un mode de sous resolution.
WO2023117510A1 (fr) Pixel d&#39;affichage a diodes electroluminescentes pour ecran d&#39;affichage
EP4073785A1 (fr) Dispositif comprenant un ecran d&#39;affichage a mode de fonctionnement a basse consommation
FR2785478A1 (fr) Dispositif de commutation destine a acheminer des canaux de communications sur une charge utile de satellite
FR3137485A1 (fr) Pixel d&#39;affichage comprenant des sources électroluminescentes
EP4315308A1 (fr) Pixel d&#39;affichage a diode electroluminescente

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220315

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR