EP2997566B1 - Dispositif electrooptique a matrice de pixels de grande dimension - Google Patents

Dispositif electrooptique a matrice de pixels de grande dimension Download PDF

Info

Publication number
EP2997566B1
EP2997566B1 EP14725141.7A EP14725141A EP2997566B1 EP 2997566 B1 EP2997566 B1 EP 2997566B1 EP 14725141 A EP14725141 A EP 14725141A EP 2997566 B1 EP2997566 B1 EP 2997566B1
Authority
EP
European Patent Office
Prior art keywords
plane
voltage
conductive
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP14725141.7A
Other languages
German (de)
English (en)
Other versions
EP2997566A1 (fr
Inventor
Hugues Lebrun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP2997566A1 publication Critical patent/EP2997566A1/fr
Application granted granted Critical
Publication of EP2997566B1 publication Critical patent/EP2997566B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Definitions

  • the field of the invention is that of large-dimension matrix electrooptic devices, more particularly with an active matrix.
  • the invention applies in particular to display screens with light-emitting diodes, in particular with organic light-emitting diodes. It can be applied to other types of electro-optical devices, for example to image sensors, or to lighting devices.
  • the structure and the material (s) of the conductive planes result mainly from constraints dictated by the technology and the topology of the device considered, and in particular: depending on whether the conductive plane is or is not on a light transmission path and according to the location of the conductive plane in the stack of layers of the matrix, in particular if the conductive plane must be produced over fragile layers, excluding certain manufacturing processes, for example high temperature processes.
  • the conductive planes must be made taking all these constraints into account, while seeking to obtain the lowest possible resistance per unit area. Other constraints may result from the targeted applications: in lighting devices, the choice of conductive materials is constrained by the very low cost sought, to the detriment of their conductivity.
  • Another constraint of large-dimension active matrices is linked to the density of the addressing lines which prevents the provision of connection points to the power supply source over the entire periphery of the conductive power supply plane.
  • each pixel p i, j comprises a pixel element and an associated elementary control circuit.
  • Each pixel p i, j is arranged in a conventional manner at the intersection of a row l i and a column col j of the matrix (i integer varying from 1 to n, integer j varying from 1 to m).
  • the matrix is inscribed in a rectangular region denoted ZA, generally called the active zone.
  • SELX and SELY addressing circuits are connected to pixel addressing lines: the SELX addressing circuit drives the selection lines sel i which each allow a corresponding row l i of pixels to be selected; the addressing circuit SELY controls the data lines dat J which each make it possible to transmit display information on a corresponding column col j of pixels; this information is transmitted to the pixel element of pixel p i, j at the intersection of row l i and column col j , via the elementary control circuit (active matrix) of the pixel.
  • a conductive power supply plane P1 of rectangular shape covers the active zone surface ZA. It is connected to a voltage source ALIM which provides a voltage VDD to be applied to each of the pixels of the matrix. Another conductive plane, or ground plane, not shown on the figures 1 and 2 , provides the pixels with a common ground potential VSS.
  • the connection of the power source can be made by one or more electrical contact points, the points c1, c2, c3 and c4 in the example, arranged on the conductive plane P1, at the periphery, but only along the edges b3 and b4.
  • each pixel and the power source varies according to the position of the pixel in the matrix: the induced voltage drop is much more marked on the pixels located at the top left of the matrix, such as pixel p 1,1 , further away from the contact points than on those located at the bottom right, such as pixel p n, m , near these points.
  • the voltage VDD supplied by the power source is fixed at a level higher than that normally necessary to control a single pixel, to be sure to be able to control even the most distant pixels and obtain the desired luminance.
  • the figure 3 illustrates a conventional diagram of a pixel p i, j of an OLED active matrix.
  • the pixel p i, j comprises an organic light-emitting diode D (OLED) , comprising in practice one or more diodes in series and formed by a stack of organic layer (s) and an elementary control circuit, based on transistors (T1 and T2) called layers Thin Films (TFT Transistors) formed under the organic stack (on a transparent substrate), a circuit which is driven by the respective address lines sel i and dat j .
  • OLED organic light-emitting diode D
  • T1 and T2 an elementary control circuit
  • TFT Transistors Thin Films
  • a storage capacitor C s is also generally provided between the gate g2 of the control transistor and the source / drain electrode which is not connected to an electrode of the diode. This capacitor maintains the display control voltage applied to the gate of transistor T2 throughout the image frame (the selection lines being selected one by one in sequence).
  • the diagram of the figure 3 is given as an example. It could be more complex and integrate devices for correcting non-uniformity or for compensating for performance drift, but there is always a branch with the OLED and the control transistor in series.
  • the pixel display control is performed as follows: the pixel p i, j is selected for display by applying a selection signal to the line sel i ; the transistor T1 turns on and transmits to the gate g2 of the control transistor T2, a control voltage applied to the line dat j, corresponding to display information received for this pixel by the circuit SELY.
  • the transistor T2 thus polarized calls a current i flowing through the diode, which can then emit a corresponding amount of light. This current is supplied by the power supply source VDD and flows through the ground plane GND.
  • the current is therefore supplied to the pixels by the two conductive planes located on either side of the organic stack forming the OLED diode.
  • the upper conductive plane is formed over the organic stack.
  • the lower conductor plane is often integrated / produced with the thin layers forming the matrix therefore activates the transistors, the selection lines l i and the data lines dat j driving the control circuits.
  • the lower conductive plane can be made in the form of a thick metal grid, with a mesh corresponding to the pitch of the pixels to correspond to the topology of the active matrix . It is made of gate metal or source / drain metal, so little resistive (0.2 ohms per square). But because of the grid structure, the electrical resistance per unit of real area of this conductive plane is higher, of the order of 1 ohm per square for an occupancy rate of the area of 20%. In the case of emission from the bottom, we must seek a compromise between the aperture rate of the pixels that we seek as large as possible and the voltage drop on the pixels that we seek to minimize (more the greater the opening rate the lower the current density, which increases the voltage drop in the pixel).
  • the upper conductive plane is formed on the stack of organic layers. When the emission is down, this conductive plane does not have to be transparent. It is then typically formed into a thick layer of metal, typically aluminum with very low surface electrical resistance.
  • this conducting plane in the case of an upward transmission, this conducting plane must be at least partially transparent. Due to the fragility of the organic layers, it is produced by vacuum evaporation of a metal layer through a mask. By this method it is not possible to produce this conductive plane in the form of a thick metal grid.
  • the upper conductive plane thus necessarily has a solid and at least partially transparent conductive plate structure. If we know how to deposit at low temperature a transparent conductive oxide such as the oxide indium-tin (ITO), while retaining the high transparency properties of this material, of the order of 90%, these processing conditions do not make it possible to obtain good electrical conduction properties. In practice, an electrical resistance is obtained at best per unit area of the order of 20 ohms per square.
  • ITO oxide indium-tin
  • the conductive plane by a thin layer of a very good conductive metal, for example silver. It is thus possible to obtain a transparent conductive plane (transmission greater than 80%) with an electrical surface resistance of the order of 4 ohms per square.
  • the conductive planes are less resistive and can be structured in the form of a grid by photolithography before the deposition of the fragile OLED layers, but due to the active matrix of a on the one hand and the fact that they must allow light to pass on the other hand, the grid can only occupy a fraction of the surface.
  • the resistivity of the conductive plane increases inversely proportional to its rate of occupation of the surface. In addition, it is necessary to compensate for the loss in emission surface by increasing the light power emitted by the OLED, in order to obtain good luminance properties, which can have an impact on the service life.
  • the OLED diode is formed by a stack of two or three color diodes, allowing emission of white light.
  • the supply voltage VDD must be defined to allow the polarization of the OLED diode and of the current control transistor in the on state, whatever the image displayed, and in particular when the image to be displayed is entirely white, corresponding to a maximum current consumption in the diodes: under these conditions the voltage drop in the conductive plane is also the greatest.
  • the bias voltage of the pixels must thus be at least 7.5 volts.
  • a higher voltage is used, for example 10 volts.
  • the figure 4 illustrates the distribution of the supply voltage values (VDD-VSS) across the terminals of the pixels as a function of their position in a matrix, and therefore of their distance at the points of connection of the conductor plane to the VDD power source (16 volts ) as well as their distance from the connection points to the GND ground plane if the mass is also resistive.
  • This distribution estimated from a modeling of the current consumption in each pixel highlights the gradual loss on the pixels, depending on the distance from the connection point to the voltage source, which also results in a loss gradual luminance.
  • the reference document CN101859541 describes an OLED display with multiple power points providing different supply voltages to compensate for loss caused by different cable lengths.
  • the reference document US5841410 describes an LCD screen including a power grid with cutouts in the corners.
  • the reference document US2001043168 describes a screen comprising a power grid connected to several power supplies.
  • the reference document US2013106676 describes a screen comprising a power supply plane connected to several voltage sources connected on two adjacent edges.
  • the voltage values supplied by the voltage sources are adapted to the content of the image to be displayed so as to optimize the potential difference between the conductive planes at any point of the electro-optical device.
  • the values of the voltages will be varied so as to optimize the potential difference between the conductive planes at any point of the electro-optical device, as a function of the displayed image itself, due to the fact that the latter may include more zones. or less bright which therefore consume more or less current. In this way, whatever the image, we consume a minimum power.
  • the distribution of the voltage values along the edges can therefore be arbitrary, including the possibility of purely and simply disconnecting some of the voltage sources.
  • the two edges of the first conductive plane through which the plane is powered are cut to form electrical contact points locally isolated from each other and regularly spaced, each powered by a respective individual voltage source.
  • the variation in applied voltages is preferably linear. Alternatively, they vary along each edge following a parabolic curve.
  • individual control means make it possible to switch off / switch on each of these sources.
  • switch off that is to say place the output of the source in high impedance mode or isolate it from the conductive plane locally
  • the extinction disconnects the source from the contact point to which it is connected.
  • a second supply conductor plane which supplies a second supply voltage to each of the pixels.
  • Each of the points of contact of the second plane is superimposed opposite an interval between two points of contact of the first conductive plane.
  • the second conductive plane is a ground plane and according to one aspect of the invention a single ground potential is applied to each of the contact points of the second conductive plane. Alternatively, a series of potentials is applied to each of the contact points of the second conductive plane.
  • the conductive planes may or may not be transparent, the invention applying most particularly when they are transparent because their resistivity is higher than those of non-transparent planes (which can be made of aluminum).
  • the planes can be deposited in the form of a uniform layer or perforated opposite each pixel (planes in the form of a grid).
  • the invention applies to an electro-optical device with a matrix of pixels with light-emitting diodes, in particular with organic light-emitting diodes.
  • the same notations are used to designate the elements common to the figures.
  • the conductive planes and the active zone ZA being superimposed rectangular planes, the same notations b1, b2, b3, b4 are used to designate their corresponding edges.
  • the figure 5 illustrates a conductive plane P1 of a power supply, provided in an electro-optical device for supplying a supply voltage to each of the pixels of an active matrix, as explained previously in relation to the figures 1 to 4 .
  • It is a rectangular shaped plane whose dimensions correspond to the dimensions of the matrix of pixels that it must supply.
  • a central zone A covering the active zone ZA of the matrix of pixels and a peripheral zone B situated along the two adjacent edges b3 and b4.
  • Zone A can be a solid part, a perforated part, depending on whether the plane P1 is produced with a plate or grid structure.
  • Zone B forms a strip comprising the edges b3 and b4 of the plane, which is cut, in a periodic pattern, so as to form a plurality of contact points (at least five but preferably several tens) isolated from each other and regularly spaced. This zone B is located outside the active zone.
  • this band is outside the active zone of the organic layers. It can be cut by any appropriate technique without risk of altering fragile layers which could be above. It can be carried out by vacuum evaporation of a metal through a mask.
  • These contact points are each connected to an individual voltage source.
  • each of the two adjacent edges b3 and b4 there are as many individual power sources as there are contact points formed by the cutouts of zone B.
  • These individual voltage sources have different voltage values.
  • the values of the voltage sources vary in a monotonically increasing manner (we consider here only the power supply plane VDD which supplies the current to the pixels; the voltage would be decreasing if we considered a power supply plane VSS which receives or flows the current of the pixels) between a lower value on the side of the junction J between the two adjacent edges (corresponding to the corner of the plane at the bottom right in the figure) and a higher value on the other side of each of the edges .
  • edge b3 starting from the junction J between the two edges b3 and b4, towards the other side corresponding to the junction of the edges b3 and b2, we thus have a plurality of contact points c h1 to c h6 each connected to a respective individual voltage source s h1 to s h6 applying a different supply voltage v h1 to v h6 , with v h1 ⁇ v h2 .... ⁇ v h6 .
  • edge b4 If we take the edge b4, starting from the junction J between the two edges b3 and b4 towards the other side corresponding to the junction of the edges b4 and b1, we have a plurality of contact points c v1 to c v6 each connected to a respective individual voltage source s v1 to s v6 applying a different supply voltage v v1 to v v6 , with v v1 ⁇ v v2 .... ⁇ v v6 .
  • the template (depth, width) of the cutouts in the plane is produced according to the state of the art to avoid any short-circuit between two adjacent contact points.
  • the connection of each of these points with an individual power source is carried out according to the state of the art, with a minimum access resistance.
  • the voltage supply of the conductor plane P1 is distributed monotonically along the edges b3 and b4: this distribution is increasing monotonically or decreasing monotonically depending on whether the plan supplies current to pixels or flows current received from pixels.
  • This monotonic distribution is such that the voltage difference between the voltage values applied to two adjacent contact points is weak enough so as not to cause a short-circuit between these two points.
  • the first conductor plane is produced and supplied according to the invention, as has just been explained in relation to the figure 5 .
  • the monotonic function can be a linear function: the individual voltage sources along an edge are sized to apply a voltage ramp.
  • the monotonic function can also define a parabolic curve. It has been possible to verify that this makes it possible to further reduce consumption by a few watts compared to linear growth.
  • this monotonic function and the minimum and maximum voltage values will be defined as a function of the voltages necessary for the operation of the pixel in the technology considered and of the size and the electrical resistance per unit area of the first conductive plane at least.
  • a more thorough approach will also take into account the size and the electrical resistance per unit area of the second conductive plane and therefore the variation in the potential difference VDD-VSS.
  • the other conductive plane P2 making it possible to connect the pixels to a common electrical ground is formed in a similar manner to the conductive plane P1, with a cutout along the edges b3 and b4 to form on these edges as many electrical contact points as on the plane P1.
  • These contact points formed on the second plane are all connected to a common potential, typically electrical ground.
  • the plane P2 constitutes the negative side of the power supply, one could also choose to apply a decreasing monotonic voltage from the junction between the two adjacent edges b3 and b4.
  • the cutouts of the second plane are offset on each edge with respect to those of the other plane, so that each point of contact of the plane P2 is located in an interval between two points of contact of the plane P1.
  • the invention has just been described with reference to an electro-optical device in which the power distribution on the pixels uses two conductive supply planes, one connected to a supply voltage VDD, the other to an electrical ground. (voltage VSS) common to all the pixels.
  • the invention does not have to be limited to this configuration. It applies more generally to devices which use two conductive power supply planes, one providing current, the other absorbing current.
  • the individual voltage sources can in practice be produced by operational amplifiers with low output impedance capable of delivering a high current (positive current for the supply conductor planes supplying current to the pixels, negative current for the conductor planes flowing current received pixels). Their output voltages are obtained for example by means of a suitable circuit configured to reproduce the monotonic function desired for this edge, for example a circuit of resistive divider type, or a digital to analog converter.
  • a suitable circuit configured to reproduce the monotonic function desired for this edge, for example a circuit of resistive divider type, or a digital to analog converter.
  • the two devices 10 and 10 ' are connected to the same power source (Vext).
  • the number of electrical contact points and therefore of individual voltage sources is the same for the two edges b3 and b4, this number is determined on each of the edges relative to the dimensions of the plane and to the estimation of ohmic losses on the pixels.
  • the two voltage sets each vary along the respective edge according to an increasing monotonic function, in the example a linear function (voltage ramp), between a minimum value and a maximum value, which may be different for each edges, and which will depend in particular on the dimensions and electrical conduction properties of the conductive plane, depending on its structure and on the material used.
  • the maximum values are equal for both edges.
  • the conductive plane is in the form of a grid, i.e. a network of rows and columns all connected to each other) with a mesh in the zone (zone A of the figure 5 ) covering the active area corresponding to the pixel pitch; and a border B formed in a wider strip along the edges b3 and b4, having a cutout according to the invention.
  • the grid mesh has been shown at the same pitch as the pitch of the contact points.
  • the series of voltage values applied to an edge is increasing monotonically for the VDD power plane which supplies the current (it would be decreasing monotonically for the VSS power plane which absorbs the current) , to take account of the resistivity of the considered plane.
  • the increasing / decreasing monotonic function is in practice determined to optimize the potential difference at any pixel of the matrix, taking into account its distance from the contact points through which the plane is supplied.
  • the invention can be generalized to any voltage variations, not necessarily monotonic, in particular variations determined as a function of the content of the image to be displayed, in order to minimize consumption at any point on the conductive plane.
  • the a priori analysis of the potential distributions at any point of the conductive plane makes it possible to optimize the values of the voltages to be applied to the contact points so as to guarantee the application to the LEDs of a minimum voltage necessary for their operation, and this in all pixels.
  • the potential difference between the conductive planes is optimized at any pixel of the device so as to consume minimum power. This can be done either by modifying the values of the voltage sources, or sometimes by outright disconnection (high output impedance, local isolation) of some of the sources.
  • Converters can receive digital data from a table or memory, depending on the desired voltage values.
  • the image processing microprocessor capable of analyzing the image content to be displayed provides control signals, allowing the voltage sources to be switched on or off individually: signals com h1 to com h6 for sources S h1 to S h6 along the edge b3 , signals com v1 to com v6 for sources S v1 to S v6 along edge b4, as shown in figure 7 .
  • an image I to be displayed includes only a white region in zone I1 at the bottom right of the screen, all the rest of the image being black, the microprocessor will be able to switch off some of the sources along each edge.
  • Such a possibility of controlling individual voltage sources is in particular very suitable for controlling active matrix lighting devices, making it possible to produce different lighting patterns.
  • the invention which has just been described applies to electro-optical devices with an active matrix, of large dimension, light-emitting diodes, in particular organic light-emitting diodes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

  • Le domaine de l'invention est celui des dispositifs électrooptiques matriciels de grande dimension, plus particulièrement à matrice active.
  • L'invention s'applique notamment aux écrans d'affichage à diodes électroluminescentes, en particulier à diodes organiques électroluminescentes. Elle peut s'appliquer à d'autres types de dispositifs électrooptiques, par exemple à des capteurs d'image, ou des dispositifs d'éclairage.
    • EXPOSE DU PROBLEME TECHNIQUE
  • Dans les dispositifs électrooptiques matriciels de grande dimension, se pose le problème de la distribution de puissance sur chacun des pixels de la matrice. Cette distribution de puissance est assurée par des plans conducteurs d'alimentation qui couvrent la surface de la matrice des pixels et qui sont chacun connectés à une source d'alimentation en un ou plusieurs points de contact électrique répartis sur des bords du plan, généralement par un connecteur de type flex à faible impédance d'accès.
  • Ces plans conducteurs devant fournir du courant à un grand nombre de pixels à la fois, leur résistance électrique de surface induit en pratique des chutes de tension, qu'il faut compenser en appliquant une tension plus élevée que celle normalement suffisante pour piloter un seul pixel.
  • La structure et le(s) matériau(x) des plans conducteurs résultent principalement de contraintes dictées par la technologie et la topologie du dispositif considéré, et notamment : selon que le plan conducteur est ou n'est pas sur un chemin de transmission de lumière et selon l'emplacement du plan conducteur dans l'empilement des couches de la matrice, en particulier si le plan conducteur doit être réalisé par-dessus des couches fragiles, excluant certains procédés de fabrication, par exemple les procédés haute température. Il faut réaliser les plans conducteurs en tenant compte de toutes ces contraintes, tout en cherchant à obtenir une résistance par unité de surface la plus faible possible. D'autres contraintes peuvent résulter des applications visées : dans les dispositifs d'éclairage, le choix des matériaux conducteurs est contraint par le très bas coût recherché, au détriment de leur conductivité.
  • Une autre contrainte des matrices actives de grande dimension, est liée à la densité des lignes d'adressage qui empêche de prévoir des points de connexion à la source d'alimentation sur tout le pourtour du plan conducteur d'alimentation.
  • Pour mieux comprendre cette dernière problématique, on a représenté schématiquement sur la figure 1 une matrice active de pixels pi,j. Chaque pixel pi,j comprend un élément pixel et un circuit de commande élémentaire associé. Chaque pixel pi,j est disposé de manière classique au croisement d'une rangée li et d'une colonne colj de la matrice (i entier variant de 1 à n, j entier variant de 1 à m). La matrice s'inscrit dans une région rectangulaire notée ZA, appelée généralement zone active. C'est en périphérie de cette zone active ZA que sont disposés les circuits d'adressage SELX et SELY des rangées et des colonnes, le long de deux bords adjacents b1 et b2, qui correspondent sur la figure au bord supérieur et au bord gauche de la zone active ZA.
  • Ces circuits d'adressage SELX et SELY sont connectés à des lignes d'adressage des pixels : le circuit d'adressage SELX pilote les lignes de sélection seli qui permettent chacune de sélectionner une rangée li de pixels correspondante ; le circuit d'adressage SELY pilote les lignes de données datJ qui permettent chacune de transmettre une information d'affichage sur une colonne colj de pixels correspondante ; cette information est transmise sur l'élément pixel du pixel pi,j au croisement de la rangée li et de la colonne colj, via le circuit de commande élémentaire (matrice active) du pixel.
  • Dans le cas d'une matrice de grande dimension, la densité des lignes d'adressage seli et datj pilotées par les circuits SELX et SELY et les contraintes associées aux performances électriques que doivent avoir ces circuits, ne permettent pas de raccorder les alimentations sur les plans conducteurs par les bords le long desquels ces circuits sont placés. Il n'est ainsi possible de raccorder un plan conducteur à une source d'alimentation que par les deux bords adjacents b3 et b4 qui sont opposés aux bords b1 et b2 le long desquels sont disposés les circuits d'adressage.
  • C'est ce qu'illustre schématiquement la figure 2. Un plan conducteur d'alimentation P1 de forme rectangulaire couvre la surface de zone active ZA. Il est raccordé à une source de tension ALIM qui fournit une tension VDD à appliquer en chacun des pixels de la matrice. Un autre plan conducteur, ou plan de masse, non représenté sur les figures 1 et 2, fournit aux pixels un potentiel de masse commun VSS. Le raccordement de la source d'alimentation peut être réalisé par un ou plusieurs points de contact électrique, les points c1, c2, c3 et c4 dans l'exemple, disposés sur le plan conducteur P1, en périphérie, mais seulement le long des bords b3 et b4. La distance entre chaque pixel et la source d'alimentation varie selon la position du pixel dans la matrice : la chute de tension induite est bien plus marquée sur les pixels situés en haut à gauche de la matrice, comme le pixel p1,1, plus éloignés des points de contact que sur ceux situés en bas à droite, comme le pixel pn,m, à proximité de ces points.
  • Pour compenser la chute de tension sur les pixels les plus éloignés des points de connexion à la source d'alimentation, on fixe la tension VDD fournie par la source d'alimentation à un niveau supérieur à celui normalement nécessaire pour commander un seul pixel, pour être certain de pouvoir commander les pixels même les plus éloignés et obtenir la luminance recherchée.
  • Le problème des chutes de tension dues à la résistivité propre du plan conducteur fournissant la tension VDD existe de la même manière du côté du plan de masse si on ne sait pas réaliser un plan de masse suffisamment conducteur : non seulement les pixels situés loin des points de contact reçoivent d'un côté une tension inférieure à VDD, mais ils reçoivent alors de l'autre côté une tension supérieure à VSS ; la tension à leurs bornes risque d'être inférieure à un seuil au dessous duquel les pixels ne peuvent plus émettre de lumière dans le cas où l'élément émetteur est une diode électroluminescente organique ou non organique.
  • Ces problèmes de distribution de puissance sont notamment un des points bloquants au développement des dispositifs OLED à matrice active, pour les grandes dimensions, l'invention étant cependant applicable à des matrices à LED non organiques.
  • La figure 3 illustre un schéma conventionnel d'un pixel pi,j d'une matrice active OLED. Le pixel pi,j comprend une diode organique électroluminescente D(OLED), comprenant en pratique une ou plusieurs diodes en série et formée par un empilement de couche(s) organique(s) et un circuit de commande élémentaire, basé sur des transistors (T1 et T2) dits couches minces (Thin Films Transistors TFT) formés sous l'empilement organique (sur un substrat transparent), circuit qui est piloté par les lignes d'adressage respectives seli et datj. La notion de matrice active correspond à l'ensemble des circuits de commande élémentaires intégrés à la matrice, un dans chaque région de pixel, et par lesquels les pixels sont pilotés.
  • Le circuit de commande élémentaire comprend :
    • un transistor de sélection T1, dont la grille g1 est reliée à une ligne de sélection de rangée seli, et une électrode source/drain reliée à une ligne de donnée datj (en reprenant les conventions de notation des figures 1 et 2) ; et
    • un transistor de commande en courant T2 dont la grille g2 est connectée à l'autre électrode source/drain du transistor de sélection T1. Ce transistor de commande T2 est connecté en série avec la diode D(OLED), entre une source de tension d'alimentation VDD qui peut fournir le courant nécessaire à l'émission lumineuse et un potentiel de référence VSS, relié à un plan de masse électrique GND. Dans l'exemple une électrode source/drain du transistor de commande T2 est ainsi reliée à une électrode (anode) de la diode et l'autre à la source de tension d'alimentation VDD.
  • Une capacité de stockage Cs est en outre généralement prévue entre la grille g2 du transistor de commande et l'électrode source/drain qui n'est pas connectée à une électrode de la diode. Cette capacité maintient la tension de commande d'affichage appliquée sur la grille du transistor T2 pendant toute la trame d'image (les lignes de sélection étant sélectionnées une à une en séquence).
  • Le schéma de la figure 3 est donné à titre d'exemple. Il pourrait être plus complexe et intégrer des dispositifs de correction de non-uniformité ou de compensation de dérive de performances, mais on retrouve systématiquement une branche avec l'OLED et le transistor de commande en série.
  • La commande d'affichage du pixel s'effectue de la manière suivante : le pixel pi,j est sélectionné en affichage par l'application d'un signal de sélection sur la ligne seli ; le transistor T1 devient passant et transmet sur la grille g2 du transistor de commande T2, une tension de commande appliquée sur la ligne datj, correspondant à une information d'affichage reçue pour ce pixel par le circuit SELY. Le transistor T2 ainsi polarisé appelle un courant i qui traverse la diode, qui peut alors émettre une quantité de lumière correspondante. Ce courant est fourni par la source d'alimentation électrique VDD et s'écoule à travers le plan de masse GND.
  • Le courant est donc fourni aux pixels par les deux plans conducteurs situés de part et d'autre de l'empilement organique formant la diode OLED. Le plan conducteur supérieur est formé par-dessus l'empilement organique. Le plan conducteur inférieur est souvent intégré/réalisé avec les couches minces formant la matrice active donc les transistors, les lignes de sélection li et les lignes de données datj pilotant les circuits de commande.
  • Quel que soit le type d'émission (par le haut ou par le bas), le plan conducteur inférieur peut être réalisé sous forme d'une grille métallique épaisse, avec un maillage correspondant au pas des pixels pour correspondre à la topologie de matrice active. Il est réalisé en métal de grille ou en métal source/drain, donc peu résistif (0,2 ohms par carré). Mais du fait de la structure de grille, la résistance électrique par unité de surface réelle de ce plan conducteur est plus élevée, de l'ordre de 1 ohm par carré pour un taux d'occupation de la surface de 20%. Dans le cas d'une émission par le bas, on doit chercher un compromis entre le taux d'ouverture des pixels que l'on cherche le plus grand possible et la chute de tension sur les pixels que l'on cherche à minimiser (plus le taux d'ouverture est grand plus la densité de courant baisse, ce qui augmente la chute de tension dans le pixel).
  • Le plan conducteur supérieur est formé sur l'empilement de couches organiques. Lorsque l'émission est vers le bas, ce plan conducteur n'a pas à être transparent. Il est alors typiquement formé en une couche épaisse de métal, typiquement de l'aluminium avec une très faible résistance électrique de surface.
  • Mais dans le cas d'une émission vers le haut, ce plan conducteur doit être au moins partiellement transparent. Du fait de la fragilité des couches organiques, Il est réalisé par évaporation sous vide d'une couche métallique à travers un masque. Par cette méthode il n'est pas possible de réaliser ce plan conducteur sous forme d'une grille métallique épaisse. Le plan conducteur supérieur a ainsi nécessairement une structure de plaque pleine conductrice et au moins partiellement transparente. Si on sait déposer à basse température un oxyde transparent conducteur tel que l'oxyde d'indium-étain (ITO), tout en conservant les propriétés de haute transparence de ce matériau, de l'ordre de 90%, ces conditions de mise en oeuvre ne permettent pas d'obtenir de bonnes propriétés de conduction électrique. En pratique, on obtient au mieux une résistance électrique par unité de surface de l'ordre de 20 ohms par carré.
  • On préfère ainsi réaliser le plan conducteur par une fine couche d'un métal très bon conducteur, par exemple de l'argent. On peut ainsi obtenir un plan conducteur transparent (transmission supérieure à 80%) avec une résistance électrique de surface de l'ordre de 4 ohms par carré.
  • Du fait de ces différentes contraintes de transmission de lumière, de fragilité des couches organiques et de topologie de matrice active dans ces écrans OLED, en l'état de l'art, il n'est ainsi pas possible de réaliser des plans conducteurs suffisamment peu résistifs, spécialement dans le cas d'une émission de lumière vers le haut. Dans le cas d'une émission de lumière vers le bas, les plans conducteurs sont moins résistifs et peuvent être structurés sous la forme d'une grille par photolithographie avant le dépôt des couches OLED fragiles, mais du fait de la matrice active d'une part et du fait qu'ils doivent laisser passer la lumière d'autre part, la grille ne peut occuper qu'une fraction de la surface. La résistivité du plan conducteur augmente de façon inversement proportionnelle à son taux d'occupation de la surface. On est amené en plus à compenser la perte en surface d'émission par une augmentation de la puissance lumineuse émise par l'OLED, pour obtenir de bonnes propriétés de luminance, ce qui peut avoir un impact sur la durée de vie.
  • Dans les deux cas, pour ne pas perdre en luminance d'affichage, on est ainsi amené à surdimensionner les sources d'alimentation électrique VDD ou VSS, pour que la différence de potentiel appliquée entre les deux plans conducteurs permette de polariser la diode et le transistor de commande en courant de chaque pixel de la matrice, quelle que soit la position de ce pixel (repérée par une ligne de sélection et une ligne de donnée correspondante) dans cette matrice.
  • Ce faisant on dégrade le bilan de puissance. En outre, cela n'a pas d'effet sur la distribution non uniforme de la tension appliquée aux bornes des pixels et donc sur la gradation de la luminance obtenue.
  • Par exemple, considérons un écran OLED en émission vers le haut, dans lequel la diode OLED est formée d'un empilement de deux ou trois diodes couleur, permettant une émission de lumière blanche. La tension d'alimentation VDD doit être définie pour permettre la polarisation de la diode OLED et du transistor de commande en courant à l'état passant, quelle que soit l'image affichée, et notamment lorsque l'image à afficher est intégralement blanche, correspondant à une consommation de courant maximale dans les diodes : dans ces conditions la chute de tension dans le plan conducteur est aussi la plus importante.
  • Typiquement en considérant une diode OLED formée d'un empilement de deux ou trois diodes couleur, pour émettre en blanc, la tension de polarisation des pixels (diode et transistor de commande) doit ainsi être de 7,5 volts au minimum. Pour tenir compte des variations de tension de seuil notamment, on se place à une tension supérieure, par exemple 10 volts.
  • Supposons que l'on veuille afficher une image totalement blanche avec un objectif de brillance de 600 candelas par mètre carré sur un grand écran 15,4 pouces.
  • Avec une diode OLED ayant un rendement de 20 candelas par ampère et un plan conducteur supérieur avec une résistance électrique de surface de 4 ohms par carré alimenté par deux bords adjacents (b3, b4, Figure 2), il faut en réalité fournir une tension d'alimentation VDD supérieure, 16 volts pour obtenir 10 volts entre les électrodes du pixel p1,1 situé dans le coin en haut à gauche, opposé aux deux bords b3, b4. La puissance consommée est de l'ordre de 243 watts que l'on peut répartir en 33 watts pour le plan conducteur supérieur fournissant la tension VDD (en ignorant celle dans le plan relié à la masse) et 210 watts dans les diodes. En supposant que l'on sache alimenter tous les pixels de manière uniforme, au minimum de tension, 10 volts, la puissance consommée serait de l'ordre de 158 watts.
  • La figure 4 illustre la distribution des valeurs de tension d'alimentation (VDD-VSS) aux bornes des pixels en fonction de leur position dans une matrice, et donc de leur éloignement aux points de connexion du plan conducteur à la source d'alimentation VDD (16 volts) ainsi que de leur éloignement des points de connexion au plan de masse GND si le plan de masse est également résistif. Cette distribution estimée à partir d'une modélisation des consommations de courant en chaque pixel, met en évidence la perte graduelle sur les pixels, en fonction de l'éloignement du point de connexion à la source de tension, qui se traduit aussi par une perte graduelle de luminance.
  • Pour résoudre ce problème de chute tension dans les plans conducteurs, certains travaillent sur des schémas de commande de pixels différents, d'autres cherchent des structures et matériaux de plans conducteurs permettant de réduire leurs résistances de surface.
  • D'autres solutions ont également été mises en œuvre. Le document de référence CN101859541 décrit un écran OLED avec plusieurs points d'alimentation fournissant des tensions d'alimentation différentes afin de compenser les perte causées par des longueurs de câble différentes. Le document de référence US5841410 décrit un écran LCD comprenant une grille d'alimentation avec des découpes dans les coins. Le document de référence US2001043168 décrit un écran comprenant une grille d'alimentation connectée à plusieurs alimentations. Le document de référence US2013106676 décrit un écran comprenant un plan d'alimentation connecté à plusieurs sources de tensions connectées sur deux bords adjacents.
  • Les documents de référence US 2011/127537 et JP2008046393 décrivent des plans d'alimentation avec des points de contacts formés par découpe.
  • Dans l'invention, on a cherché une solution plus simple, pouvant être appliquée sans difficultés aux technologies actuelles des écrans Oleds.
  • Telle que revendiquée, l'invention concerne un dispositif électro-optique à matrice de pixels à diodes électroluminescentes, les pixels étant alimentés en puissance au moyen d'un premier et d'un deuxième plans conducteurs rectangulaires (P1, P2) de part et d'autre de la matrice et de dimensions correspondantes, le premier plan conducteur étant alimenté par deux bords adjacents (b3, b4) et le deuxième plan conducteur étant connecté à une masse électrique commune de façon à délivrer une tension d'alimentation en établissant une différence de potentiel en chacun des pixels de la matrice,
    • le premier plan conducteur comprend sur chacun de deux bords adjacents (b3, b4), un nombre supérieur à deux de points de contact, régulièrement espacés et localement isolés les uns des autres, formés par découpe desdits bords adjacents, et autant de sources de tension individuelles que de points de contact, qui sont disposées le long desdits bords adjacents, chaque source alimentant un point de contact respectif, et
    • le deuxième plan conducteur (P12) est principalement alimenté par deux bords adjacents correspondants aux deux bords adjacents du premier plan conducteur, et qui sont découpés pour former des points de contact pour la connexion à une deuxième tension d'alimentation,
    • les sources de tension individuelles appliquent des valeurs de tension respective différentes sur lesdits points de contact, et ces valeurs sont telles qu'elles varient de manière monotone le long de chacun des deux bords adjacents entre une première valeur (vh1, vv1) qui est celle appliquée sur un premier point de contact du côté de la jonction entre les deux bords adjacents et une deuxième valeur (vh6, vv6) qui est celle appliquée sur un dernier point de contact de l'autre côté de chacun des bords, avec une variation monotone croissante pour un plan conducteur d'alimentation fournissant du courant ou décroissante pour un plan conducteur d'alimentation absorbant du courant, dans le but de minimiser la différence de potentiel établie en chaque pixel qui est fonction de sa distance aux points de contacts,
    • les deux plans sont superposés et leurs bords découpés sont tels que chacun des points de contact du deuxième plan est superposé en regard d'un intervalle entre deux points de contact du premier plan conducteur.
  • Les valeurs de tension fournies par les sources de tension sont adaptées au contenu de l'image à afficher de façon à optimiser la différence de potentiel entre les plans conducteurs en tout point du dispositif électrooptique. On fera varier les valeurs des tensions de façon à optimiser la différence de potentiel entre les plans conducteurs en tout point du dispositif électrooptique, en fonction de l'image affichée elle-même, en raison du fait que celle-ci peut comporter des zones plus ou moins brillantes qui consomment donc plus ou moins de courant. De cette façon quelle que soit l'image, on consomme une puissance minimale. La distribution des valeurs des tensions le long des bords peut donc être quelconque, incluant la possibilité de déconnecter purement et simplement certaines des sources de tension.
  • Dans le cas d'une image à afficher qui serait de teinte uniforme sur l'ensemble des pixels, les valeurs déterminées varieront de manière monotone (croissante ou décroissante selon le cas) entre une première valeur du côté de la jonction entre les deux bords adjacents et une deuxième valeur de l'autre côté de chacun des bords. Les pixels étant alimentés en général à partir de deux plans conducteurs, un plan d'alimentation à une tension VDD et un plan de masse à une tension VSS, on peut prévoir les deux solutions suivantes :
    • la variation de la valeur des sources de tension est faite sur les bords d'un seul des deux plans conducteurs, et tient compte des chutes de tension sur ce plan conducteur, l'autre plan conducteur étant suffisamment conducteur pour pouvoir négliger les chutes de tension résultant de sa résistivité;
    • la variation de la valeur des sources de tension est faite sur les bords des deux plans conducteurs et tient compte des chutes de tension résultant de la résistivité des deux plans conducteurs.
  • Les deux bords du premier plan conducteur par lesquels le plan est alimenté sont découpés pour former des points de contact électrique localement isolés les uns des autres et régulièrement espacés, alimentés chacun par une source de tension individuelle respective.
  • La variation de tensions appliquées est de préférence linéaire. Dans une variante, elles varient le long de chaque bord suivant une courbe parabolique.
  • Dans une variante, des moyens de commande individuelle permettent de couper/allumer chacune de ces sources. Notamment, on peut éteindre (c'est-à-dire placer la sortie de la source en mode haute impédance ou l'isoler du plan conducteur localement) des sources de tension individuelles en fonction du contenu de l'image à afficher. L'extinction déconnecte la source du point de contact auquel elle est reliée.
  • Comme indiqué ci-dessus, un deuxième plan conducteur d'alimentation est prévu qui amène une deuxième tension d'alimentation sur chacun des pixels. On peut prévoir selon l'invention une disposition analogue à celle du premier plan, à savoir que le deuxième plan est rectangulaire et alimenté par deux bords adjacents correspondants aux deux bords adjacents du premier plan conducteur. Ces bords sont également découpés pour former des points de contact pour la connexion à la deuxième tension d'alimentation. Chacun des points de contact du deuxième plan est superposé en regard d'un intervalle entre deux points de contact du premier plan conducteur.
  • Le deuxième plan conducteur est un plan de masse et selon un aspect de l'invention un potentiel de masse unique est appliqué à chacun des points de contact du deuxième plan conducteur. Alternativement, une série de potentiels est appliquée à chacun des points de contact du deuxième plan conducteur.
  • Les plans conducteurs peuvent être transparents ou non, l'invention s'appliquant tout particulièrement lorsqu'ils sont transparents car leur résistivité est plus élevée que celles de plans non transparents (lesquels peuvent être en aluminium). Les plans peuvent être déposés sous forme de couche uniforme ou ajourés en regard de chaque pixel (plans en forme de grille).
  • L'invention s'applique à un dispositif électro-optique à matrice de pixels à diodes électroluminescentes, notamment à diodes organiques électroluminescentes.
  • D'autres caractéristiques et avantages de l'invention sont présentés dans la description détaillée suivante, en référence aux dessins annexés dans lesquels :
    • la figure 1 est un schéma-bloc d'une matrice active de pixels ;
    • la figure 2 illustre la distribution d'une tension d'alimentation par un plan conducteur raccordé à une source d'alimentation dans une telle matrice ;
    • la figure 3 représente un schéma de base d'un pixel OLED à circuit de commande élémentaire (matrice active) ;
    • la figure 4 illustre la distribution non uniforme de tension sur les pixels en fonction de la distance à la source d'alimentation ;
    • la figure 5 illustre un plan conducteur pour l'alimentation des pixels, dont deux bords adjacents sont découpés pour former autant de points de contact électrique, chacun pour être connecté à source de tension individuelle selon l'invention ;
    • la figure 6 illustre une mise en œuvre de l'invention, dans laquelle un plan conducteur d'alimentation et un plan conducteur raccordé à la masse ont leur même deux bords adjacents découpés, la découpe de l'un s'emboitant en vue de dessus dans la découpe de l'autre en sorte d'avoir un point de contact relié à la masse électrique entre deux points de contact chacun relié à une source de tension individuelle respective ;
    • la figure 7 est un schéma bloc d'un circuit de commande des sources de tensions individuelles pour fournir des tensions d'alimentation suivant une fonction monotone croissante déterminée ;
    • la figure 8 est un exemple de mise en œuvre de l'invention ;
    • la figure 9 est un schéma-bloc illustrant une variante de l'invention prévoyant des moyens de commande des sources de tension d'alimentation individuelles permettant d'allumer ou d'éteindre chacune des sources de tension, en fonction du contenu d'une image vidéo à afficher ; et
    • la figure 10 illustre une utilisation de ces moyens.
    DESCRIPTION DETAILLEE
  • Par convention, on utilise les mêmes notations pour désigner les éléments communs aux figures. Les plans conducteurs et la zone active ZA étant des plans rectangulaires superposés, les même notations b1, b2, b3, b4 sont utilisées pour désigner leurs bords correspondants.
  • La figure 5 illustre un plan conducteur P1 d'une alimentation, prévu dans un dispositif électrooptique pour amener une tension d'alimentation en chacun des pixels d'une matrice active, comme expliqué précédemment en relation avec les figures 1 à 4.
  • C'est un plan de forme rectangulaire dont les dimensions correspondent aux dimensions de la matrice de pixels qu'il doit alimenter.
  • On distingue essentiellement deux zones du plan : une zone centrale A recouvrant la zone active ZA de la matrice de pixels et une zone périphérique B située le long des deux bords adjacents b3 et b4.
  • La zone A peut être une partie pleine, une partie ajourée, selon que le plan P1 est réalisé avec une structure de plaque ou de grille.
  • La zone B forme une bande comprenant les bords b3 et b4 du plan, qui est découpée, suivant un motif périodique, en sorte de former une pluralité de points de contact (au moins cinq mais de préférence plusieurs dizaines) isolés les uns des autres et régulièrement espacés. Cette zone B est située en dehors de la zone active.
  • Notamment, si on considère l'exemple d'une matrice OLED à émission vers le haut : cette bande est en dehors de la zone active des couches organiques. Elle peut-être découpée par toute technique appropriée sans risque d'altération de couches fragiles qui pourraient être au-dessus. Elle peut être réalisée par évaporation sous vide d'un métal à travers un masque.
  • Ces points de contact sont chacun raccordés à une source de tension individuelle. Le long de chacun des deux bords adjacents b3 et b4, on prévoit autant de sources d'alimentation individuelles que de points de contact formés par les découpes de la zone B. Ces sources de tension individuelles ont des valeurs de tension différentes. Dans l'exemple expliqué ici, les valeurs des sources de tension varient de manière monotone croissante (on considère ici seulement le plan d'alimentation VDD qui fournit le courant aux pixels ; la tension serait décroissante si on considérait un plan d'alimentation VSS qui reçoit ou écoule le courant des pixels) entre une valeur inférieure du côté de la jonction J entre les deux bords adjacents (correspondant au coin du plan en bas à droite sur la figure) et une valeur supérieure de l'autre côté de chacun des bords.
  • Si on prend le bord b3, en partant de la jonction J entre les deux bords b3 et b4, vers l'autre côté correspondant à la jonction des bords b3 et b2, on a ainsi une pluralité de points de contact ch1 à ch6 chacun raccordé à une source de tension individuelle respective sh1 à sh6 appliquant une tension d'alimentation différente vh1 à vh6, avec vh1<vh2....< vh6.
    Si on prend le bord b4, en partant de la jonction J entre les deux bords b3 et b4 vers l'autre côté correspondant à la jonction des bords b4 et b1, on a une pluralité de points de contact cv1 à cv6 chacun raccordé à une source de tension individuelle respective sv1 à sv6 appliquant une tension d'alimentation différente vv1 à vv6, avec vv1<vv2....< vv6.
  • Le gabarit (profondeur, largeur) des découpes du plan est réalisé selon l'état de l'art pour éviter tout court-circuit entre deux points de contact adjacents. Le raccordement de chacun de ces points avec une source d'alimentation individuelle est réalisé selon l'état de l'art, avec une résistance d'accès minimum.
  • Avec un plan conducteur découpé et alimenté suivant le principe qui vient d'être exposé, l'alimentation en tension du plan conducteur P1 est distribuée de manière monotone le long des bords b3 et b4 : cette distribution est monotone croissante ou monotone décroissante selon que le plan fournit le courant aux pixels ou écoule le courant reçus des pixels. Cette distribution monotone est telle que la différence de tension entre les valeurs de tension appliquées sur deux points de contact adjacents est suffisamment faible, pour ne pas provoquer de court-circuit entre ces deux points.
  • Si on se place dans une application dans laquelle les pixels sont alimentés en puissance par deux plans conducteurs comme décrit en relation avec les figures 3 et 4, avec un premier plan conducteur connecté à une source d'alimentation VDD et un deuxième plan conducteur relié à une masse électrique commune, le premier plan conducteur est réalisé et alimenté selon l'invention, comme il vient d'être expliqué en relation avec la figure 5.
  • La fonction monotone peut être une fonction linéaire : les sources de tension individuelles le long d'un bord sont dimensionnées pour appliquer une rampe de tension.
  • La fonction monotone peut aussi définir une courbe parabolique. On a pu vérifier que cela permettait de réduire encore la consommation de quelques watts par rapport à une croissance linéaire.
  • En pratique cette fonction monotone et les valeurs de tension minimum et maximum seront définies en fonction des tensions nécessaires au fonctionnement du pixel dans la technologie considérée et de la taille et de la résistance électrique par unité de surface du premier plan conducteur au moins. Une approche plus poussée tiendra également compte de la taille et de la résistance électrique par unité de surface du deuxième plan conducteur et donc de la variation de la différence de potentiel VDD-VSS.
  • Avantageusement, et comme illustré sur la figure 6, l'autre plan conducteur P2 permettant de relier les pixels à une masse électrique commune est formé de manière similaire au plan conducteur P1, avec une découpe le long des bords b3 et b4 pour former sur ces bords autant de points de contact électriques que sur le plan P1. Ces points de contact formés sur le deuxième plan sont tous connectés à un potentiel commun, typiquement la masse électrique. Alternativement, si le plan P2 constitue le côté négatif de l'alimentation, on pourrait aussi choisir d'appliquer une tension monotone décroissante à partir de la jonction entre les deux bords adjacents b3 et b4.
  • Les deux plans étant en pratique superposés, les découpes du deuxième plan sont décalées sur chaque bord par rapport à celles de l'autre plan, en sorte que chaque point de contact du plan P2 se situe dans un intervalle entre deux points de contact du plan P1.
  • L'invention vient d'être décrite en référence à un dispositif électrooptique dans lequel la distribution de puissance sur les pixels utilise deux plans conducteurs d'alimentation, l'un relié à une tension d'alimentation VDD, l'autre à une masse électrique (tension VSS) commune à tous les pixels.
  • L'invention n'a pas à être limitée à cette configuration. Elle s'applique plus généralement à des dispositifs qui utilisent deux plans conducteurs d'alimentation, l'un fournissant du courant, l'autre absorbant du courant.
  • Les sources de tensions individuelles peuvent être en pratique réalisées par des amplificateurs opérationnels à faible impédance de sortie aptes à délivrer un fort courant (courant positif pour les plans conducteurs d'alimentation fournissant du courant au pixels, courant négatif pour les plans conducteurs écoulant le courant reçu des pixels). Leurs tensions de sortie sont obtenues par exemple au moyen d'un circuit adapté configuré pour reproduire la fonction monotone désirée pour ce bord, par exemple un circuit de type diviseur résistif, ou un convertisseur numérique analogique. En pratique, et comme représenté sur la figure 7, on a un dispositif 10 de ce type pour l'ensemble de sources Sh1 à Sh6 alimentant le plan par le bord b3 et un autre dispositif de ce type 10' pour l'ensemble de sources Sv1 à Sv6 alimentant le plan par le bord b4. Dans l'exemple, les deux dispositifs 10 et 10' sont reliés à une même source d'alimentation (Vext).
  • Si dans les exemples décrits et illustrés, le nombre de points de contact électriques et donc de sources de tension individuelles est le même pour les deux bords b3 et b4, ce nombre est déterminé sur chacun des bords relativement aux dimensions du plan et à l'estimation des pertes ohmiques sur les pixels.
  • Si on reprend l'exemple de l'écran OLED 15,4 pouces utilisé pour expliquer la distribution de tension sur la matrice et les effets sur la consommation de puissance en relation avec la figure 3, le plan conducteur, rectangulaire alimenté par la bordure B comprenant le bord b3 et le bord b4, peut par exemple être découpé et alimenté comme illustré sur la figure 8 :
    • le premier bord b3 a une découpe formant 15 points de contact régulièrement espacés à raccorder à autant de sources de tensions individuelles configurées pour délivrer 15 tensions différentes, une par point ; le deuxième bord b4 aura une découpe formant 21 points de contact à raccorder à autant de sources de tensions individuelles configurées pour fournir 21 tensions différentes, une par point.
  • Dans cet exemple, les deux ensembles de tension varient chacun le long du bord respectif suivant une fonction monotone croissante, dans l'exemple une fonction linéaire (rampe de tension), entre une valeur minimale et une valeur maximale, qui peut être différente pour chacun des bords, et qui va dépendre notamment des dimensions et des propriétés de conduction électrique du plan conducteur, fonction de sa structure et du matériau utilisé. Dans l'exemple illustré les valeurs maximales sont égales pour les deux bords.
  • Dans l'exemple illustré, le plan conducteur est en forme de grille, c'est-à-dire un réseau de lignes et de colonnes toutes reliées entre elles) avec un maillage dans la zone (zone A de la figure 5) recouvrant la zone active correspondant au pas des pixels ; et une bordure B formée en une bande plus large le long des bords b3 et b4, présentant une découpe selon l'invention.
  • Par souci de simplification du dessin, on a représenté le maillage de la grille au même pas que le pas des points de contact.
  • Dans la réalité, le maillage de la grille est beaucoup plus serré que le pas des points de contact.
  • Avec les valeurs de tension indiquées et pour afficher une image entièrement blanche sur un écran OLED de 15, 4 pouces dans les mêmes conditions et les mêmes paramètres que ceux indiqués précédemment en référence à la figure 4, on obtient une puissance consommée de 223 watts dont 190 watts dans les diodes et 33 watts dans le plan conducteur. On améliore ainsi de 10% la puissance consommée dans le cas d'une alimentation uniforme du plan selon l'état de l'art, à 16 volts.
  • Dans l'exemple décrit ci-dessus, la série de valeurs de tension appliquées à un bord est monotone croissante pour le plan d'alimentation VDD qui fournit le courant (elle serait monotone décroissante pour le plan d'alimentation VSS qui absorbe le courant), pour tenir compte de la résistivité du plan considéré. La fonction monotone croissante/décroissante est en pratique déterminée pour optimiser la différence de potentiel en tout pixel de la matrice, compte tenu de sa distance aux points de contact par lesquels le plan est alimenté.
  • Mais on peut généraliser l'invention à des variations de tensions quelconques, pas nécessairement monotones, en particulier des variations déterminées en fonction du contenu de l'image à afficher, pour minimiser la consommation en tout point du plan conducteur. L'analyse a priori des distributions de potentiel en tout point du plan conducteur permet d'optimiser les valeurs des tensions à appliquer aux points de contact de façon à garantir l'application aux LEDs d'une tension minimale nécessaire à leur fonctionnement, et ceci dans tous les pixels. Ainsi, quelle que soit l'image, la différence de potentiel entre les plans conducteurs est optimisée en tout pixel du dispositif de manière à consommer une puissance minimale. Ceci peut se faire soit par modification des valeurs des sources de tension, soit parfois par déconnexion pure et simple (haute impédance de sortie, isolement local) de certaines des sources.
  • Pour obtenir des tensions de valeurs variables non monotones sur la série de points de contact, on pourra utiliser une série de convertisseurs numérique-analogiques suivis chacun d'un amplificateur de puissance. Les convertisseurs peuvent recevoir des données numériques d'une table ou d'une mémoire, en fonction des valeurs de tension désirées.
  • Dans le cas où une image à afficher a une teinte uniforme, on retrouvera des variations de tensions monotones le long des bords.
  • Dans le cas où l'image à afficher comprend des nuances de teinte, ces variations pourront être quelconques.
  • Ces données numériques sont en pratique fournies par un microprocesseur de traitement d'image, apte à analyser le contenu d'image à afficher et à tenir compte de la résistivité d'un ou des deux plans conducteurs. Cette mise en œuvre à l'avantage de permettre une facilité de programmation. On notera que l'on peut aussi bien utiliser cette facilité en utilisant ces convertisseurs et moyens de programmation associés pour fournir la série de valeurs de tensions monotones croissantes, ou décroissantes de la première mise en œuvre.
  • Dans un perfectionnement, on prévoit que le microprocesseur de traitement d'image (Figure 9) apte à analyser le contenu d'image à afficher fournit des signaux de commande, permettant d'allumer ou d'éteindre individuellement les sources de tension : signaux comh1 à comh6 pour les sources Sh1 à Sh6 le long du bord b3, signaux comv1 à comv6 pour les sources Sv1 à Sv6 le long du bord b4, comme illustré sur la figure 7.
  • Notamment, on peut ainsi éteindre des sources de tension en fonction du contenu de l'image à afficher. L'extinction déconnecte la source du point de contact auquel elle est reliée.
  • La figure 10 illustre cette possibilité : une image I à afficher comprend seulement une région blanche dans la zone I1 en bas à droite de l'écran, tout le reste de l'image étant noir, le microprocesseur va pouvoir éteindre une partie des sources le long de chaque bord.
  • Une telle possibilité de commande des sources de tension individuelles est notamment très adaptée à la commande de dispositifs d'éclairage à matrice active, permettant de réaliser différents motifs d'éclairage.
  • L'invention qui vient d'être décrite s'applique aux dispositifs électrooptiques à matrice active, de grande dimension, diodes électroluminescentes, notamment à diodes organiques électroluminescentes.

Claims (8)

  1. Dispositif électro-optique à matrice de pixels à diodes électroluminescentes, les pixels étant alimentés en puissance au moyen d'un premier et d'un deuxième plans conducteurs rectangulaires (P1, P2) de part et d'autre de la matrice et de dimensions correspondantes, le premier plan conducteur étant alimenté par deux bords adjacents (b3, b4) et le deuxième plan conducteur étant connecté à une masse électrique commune de façon à délivrer une tension d'alimentation en établissant une différence de potentiel en chacun des pixels de la matrice :
    - le premier plan conducteur comprend sur chacun de deux bords adjacents (b3, b4), un nombre supérieur à deux de points de contact, régulièrement espacés et localement isolés les uns des autres, formés par découpe desdits bords adjacents, et autant de sources de tension individuelles que de points de contact, qui sont disposées le long desdits bords adjacents, chaque source alimentant un point de contact respectif,
    - le deuxième plan conducteur (P12) est principalement alimenté par deux bords adjacents correspondants aux deux bords adjacents du premier plan conducteur, et qui sont découpés pour former des points de contact pour la connexion à une deuxième tension d'alimentation,
    - les sources de tension individuelles appliquent des valeurs de tension respective différentes sur lesdits points de contact, et ces valeurs sont telles qu'elles varient de manière monotone le long de chacun des deux bords adjacents entre une première valeur (vh1, vv1) qui est celle appliquée sur un premier point de contact du côté de la jonction entre les deux bords adjacents et une deuxième valeur (vh6, vv6) qui est celle appliquée sur un dernier point de contact de l'autre côté de chacun des bords, avec une variation monotone croissante pour un plan conducteur d'alimentation fournissant du courant ou décroissante pour un plan conducteur d'alimentation absorbant du courant, dans le but de minimiser la différence de potentiel établie en chaque pixel qui est fonction de sa distance aux points de contacts,
    - les deux plans sont superposés et leurs bords découpés sont tels que chacun des points de contact du deuxième plan est superposé en regard d'un intervalle entre deux points de contact du premier plan conducteur.
  2. Dispositif électro-optique selon la revendication 1, dans lequel les valeurs de tension appliquées par les sources de tension individuelles varient le long de chaque bord de manière linéaire.
  3. Dispositif électro-optique selon la revendication 1, dans lequel les valeurs de tension appliquées par les sources de tension individuelles varient le long de chaque bord suivant une courbe parabolique.
  4. Dispositif électro-optique selon la revendication 1, dans lequel les points de contact du deuxième plan conducteur sont tous reliés au potentiel de masse (GND).
  5. Dispositif électro-optique selon l'une des revendications précédentes, comprenant des moyens de commande individuelle (comh1, comv1) aptes à couper/allumer individuellement chacune des sources.
  6. Dispositif électro-optique selon l'une des revendications précédentes, caractérisé en ce qu'au moins un plan conducteur est au moins partiellement transparent.
  7. Dispositif électro-optique selon l'une des revendications précédentes, caractérisé en ce qu'au moins un plan conducteur est en forme de grille.
  8. Dispositif électro-optique selon l'une des revendications précédentes, comprenant des moyens de commande individuelle (comh1, comv1) aptes à couper/allumer individuellement chacune des sources.
EP14725141.7A 2013-05-17 2014-05-16 Dispositif electrooptique a matrice de pixels de grande dimension Active EP2997566B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1301138A FR3005754B1 (fr) 2013-05-17 2013-05-17 Dispositif electrooptique a matrice de pixels de grande dimension
PCT/EP2014/060156 WO2014184373A1 (fr) 2013-05-17 2014-05-16 Dispositif electrooptique a matrice de pixels de grande dimension

Publications (2)

Publication Number Publication Date
EP2997566A1 EP2997566A1 (fr) 2016-03-23
EP2997566B1 true EP2997566B1 (fr) 2020-12-30

Family

ID=49474455

Family Applications (1)

Application Number Title Priority Date Filing Date
EP14725141.7A Active EP2997566B1 (fr) 2013-05-17 2014-05-16 Dispositif electrooptique a matrice de pixels de grande dimension

Country Status (7)

Country Link
US (1) US9679519B2 (fr)
EP (1) EP2997566B1 (fr)
JP (1) JP6486333B2 (fr)
KR (1) KR102178608B1 (fr)
FR (1) FR3005754B1 (fr)
TW (1) TWI620164B (fr)
WO (1) WO2014184373A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405405B (zh) * 2016-01-04 2018-06-08 京东方科技集团股份有限公司 电压降补偿方法及装置、显示装置
CN107393477B (zh) * 2017-08-24 2019-10-11 深圳市华星光电半导体显示技术有限公司 顶发射amoled像素电路及其驱动方法
CN107301843A (zh) * 2017-08-28 2017-10-27 深圳市华星光电半导体显示技术有限公司 顶发射amoled面板的电源配置结构及配置方法
CN109147654A (zh) * 2018-10-30 2019-01-04 京东方科技集团股份有限公司 显示基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046393A (ja) * 2006-08-17 2008-02-28 Seiko Epson Corp 電気光学装置および電子機器
US20100177086A1 (en) * 2009-01-13 2010-07-15 Hitachi Displays, Ltd. Image display device
US20110127537A1 (en) * 2008-07-30 2011-06-02 Sumitomo Chemical Company, Limited Display device and method for manufacturing display device
US20130106676A1 (en) * 2010-07-29 2013-05-02 Panasonic Corporation Organic el display apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288142B2 (ja) * 1992-10-20 2002-06-04 富士通株式会社 液晶表示装置およびその駆動方法
KR100271092B1 (ko) * 1997-07-23 2000-11-01 윤종용 서로 다른 공통 전압을 가지는 액정 표시 장치
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
US7724216B2 (en) * 2003-04-07 2010-05-25 Samsung Electronics Co., Ltd. Display panel
KR100592273B1 (ko) * 2004-05-20 2006-06-22 삼성에스디아이 주식회사 평판 디스플레이 장치
DE102004028233A1 (de) * 2004-06-11 2005-12-29 Deutsche Thomson-Brandt Gmbh Verfahren zur Ansteuerung und Schaltung eines Elements einer Leuchtanzeige
KR100759759B1 (ko) * 2006-04-27 2007-09-20 삼성전자주식회사 표시장치와 그 제조방법
JP4403430B2 (ja) * 2007-03-14 2010-01-27 ソニー株式会社 表示パネル及び電子機器
JP5224242B2 (ja) * 2008-04-09 2013-07-03 Ｎｌｔテクノロジー株式会社 表示装置、液晶表示装置、電子機器、及び表示装置用製造方法
JP5545804B2 (ja) * 2009-07-07 2014-07-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
WO2011114580A1 (fr) * 2010-03-19 2011-09-22 シャープ株式会社 Circuit de pixels et dispositif d'affichage
CN101859541B (zh) * 2010-04-29 2012-06-06 友达光电股份有限公司 有机发光二极管显示器
CN109272933A (zh) * 2011-05-17 2019-01-25 伊格尼斯创新公司 操作显示器的方法
WO2012172607A1 (fr) * 2011-06-16 2012-12-20 パナソニック株式会社 Dispositif d'affichage
KR101952936B1 (ko) * 2012-05-23 2019-02-28 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046393A (ja) * 2006-08-17 2008-02-28 Seiko Epson Corp 電気光学装置および電子機器
US20110127537A1 (en) * 2008-07-30 2011-06-02 Sumitomo Chemical Company, Limited Display device and method for manufacturing display device
US20100177086A1 (en) * 2009-01-13 2010-07-15 Hitachi Displays, Ltd. Image display device
US20130106676A1 (en) * 2010-07-29 2013-05-02 Panasonic Corporation Organic el display apparatus

Also Published As

Publication number Publication date
KR102178608B1 (ko) 2020-11-13
JP2016520872A (ja) 2016-07-14
JP6486333B2 (ja) 2019-03-20
TW201514954A (zh) 2015-04-16
US9679519B2 (en) 2017-06-13
US20160086547A1 (en) 2016-03-24
FR3005754A1 (fr) 2014-11-21
EP2997566A1 (fr) 2016-03-23
WO2014184373A1 (fr) 2014-11-20
KR20160011202A (ko) 2016-01-29
FR3005754B1 (fr) 2019-04-05
TWI620164B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
EP3649672B1 (fr) Dispositif d&#39;affichage a leds
EP2997566B1 (fr) Dispositif electrooptique a matrice de pixels de grande dimension
EP1713053B1 (fr) Affichage à matrice active, dont les émetteurs sont alimentés par des générateurs de courant commandés en tension
EP1644913B1 (fr) Dispositif d&#39;affichage et circuit de commande d&#39;un modulateur de lumiere
EP1922584B1 (fr) Afficheur matriciel a cristaux liquides du type a matrice active
EP2277164B1 (fr) Dispositif d&#39;affichage amélioré à base de pixels à coordonnées chromatiques variables
FR2537316A1 (fr) Dispositif d&#39;affichage a matrice
WO2000002183A1 (fr) Commande d&#39;un ecran a cathodes a faible affinite electronique
US20160240133A1 (en) Electro-optical unit, electro-optical device and method for operating an electro-optical device
EP1771838B1 (fr) Dispositif d&#39;affichage d&#39;images et procede de commande d&#39;un dispositif d&#39;affichage
EP1864275B1 (fr) Dispositif d&#39;affichage d&#39;images et procede de pilotage de celui-ci.
FR3078442A1 (fr) Source lumineuse electroluminescente destinee a etre alimentee par une source de tension
FR2833741A1 (fr) Panneau de visualisation d&#39;images forme d&#39;une matrice de cellules electroluminescentes a effet memoire shuntees
EP1756797A1 (fr) Layout de pixel oled
EP1419541A2 (fr) Panneau de visualisation d&#39;images forme d&#39;une matrice de cellules electroluminescentes a effet memoire
EP3857117A1 (fr) Source lumineuse matricielle à gradation de l&#39;intensité lumineuse
FR2846794A1 (fr) Panneau organique electroluminescent bi-stable ou chaque cellule comprend une diode de shockley
US20240161683A1 (en) Display device and method for controlling light-emitting element by using memristor
WO2023117605A1 (fr) Ecran d&#39;affichage comprenant des pixels d&#39;affichage a diodes electroluminescentes
EP4315308A1 (fr) Pixel d&#39;affichage a diode electroluminescente
WO2023110604A1 (fr) Pixel d&#39;affichage a diodes electroluminescentes pour ecran d&#39;affichage
KR20220165872A (ko) 표시 장치 및 그 제조 방법
WO2017186941A1 (fr) Dispositif optoelectronique organique matriciel
FR2931008A1 (fr) Procede de controle d&#39;une diode organique electroluminescente a alimentation pulsee

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20151112

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20170421

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20200720

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602014073786

Country of ref document: DE

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1350708

Country of ref document: AT

Kind code of ref document: T

Effective date: 20210115

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210330

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210331

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1350708

Country of ref document: AT

Kind code of ref document: T

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210330

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG9D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210430

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210430

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602014073786

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

26N No opposition filed

Effective date: 20211001

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210516

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20210531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210516

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20210430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20210531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20140516

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230427

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20230413

Year of fee payment: 10

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20240416

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20240422

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20201230