EP3529836A1 - Gate-struktur und verfahren zu dessen herstellung - Google Patents

Gate-struktur und verfahren zu dessen herstellung

Info

Publication number
EP3529836A1
EP3529836A1 EP17807785.5A EP17807785A EP3529836A1 EP 3529836 A1 EP3529836 A1 EP 3529836A1 EP 17807785 A EP17807785 A EP 17807785A EP 3529836 A1 EP3529836 A1 EP 3529836A1
Authority
EP
European Patent Office
Prior art keywords
intermediate layer
layer
contact element
recess
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP17807785.5A
Other languages
English (en)
French (fr)
Inventor
Konstantin Osipov
Richard Lossy
Hans-Joachim Würfl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferdinand Braun Institut GgmbH Leibniz Institut fuer Hoechstfrequenztechnik
Original Assignee
Forschungsverbund Berlin FVB eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungsverbund Berlin FVB eV filed Critical Forschungsverbund Berlin FVB eV
Publication of EP3529836A1 publication Critical patent/EP3529836A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Definitions

  • the present invention relates to a gate structure and a method for its production.
  • the present invention relates to a gate patterning of a field effect transistor with reduced thermo-mechanical stress and increased reliability (lower electromigration or diffusion of the gate metal).
  • gate As a gate (English for “gate”, “gate”) is used in particular in field effect transistors (FET), the connection used to drive the FET. Other connections are Source (English for “source”) and Drain (English for “sink”).
  • the gate terminal By varying the voltage applied to the gate, the current flow between drain and source can be controlled.
  • the individual terminals allow electrical contacting of the switching element and lead as electrodes, the supplied voltages and currents in the active switching area. Therefore, the gate terminal is also referred to as a control electrode or control terminal.
  • the structural design of the gate terminal and its embedding in the associated switching element is referred to as a gate structure.
  • US Pat. No. 7,476,600 B1 describes a gate structure for a FET and a corresponding production method. This is an epitactically crystalline silicon grown on a surface Mesa-shaped layer stack with an applied on the stack electrical
  • US 2002/0048858 A1 discloses a T-shaped gate structure, a so-called T-gate.
  • a T-gate is the conductive gate region of a
  • Semiconductor device e.g., metal semiconductor field effect transistor (MeSFET), high-transistor transistor
  • High electron mobility transistor HEMT
  • HEMT High electron mobility transistor
  • US 5,053,348 A discloses a method of making a self-aligning T-gate HEMT.
  • US 2013/0105817 A1 also discloses a HEMT with a T-gate structure.
  • a transistor with a modified T-gate in the form of a passivated gate structure and a corresponding production method are presented in US Pat. No. 7,608,497 B1.
  • the transistors mentioned are so-called short-gate transistors.
  • the length of the gate region is kept as short as possible, with the upper region of a gate contact as
  • metallic conductor is carried out with high electrical conductivity.
  • the active region of the switching element is generally different
  • the first problem is a migration (or a field-driven
  • Diffusion of the highly conductive components of the metallization (eg Au) of the gate contact (or the metallic components of a gate layer system) in the direction of the surface of the semiconductor materials of the active region of the switching element (hereinafter also referred to as active zone or active layer designated).
  • the second problem relates to the thermal stability of the metallization of the gate Connection in connection with the surrounding materials, in particular a surrounding passivation or the adjacent semiconductor materials.
  • the highly complex structure of a modern FET, with the most diverse Materials are combined in a confined space with each other, leading to a lack of adaptation of the thermal expansion coefficients of the respective materials, so that during operation of the switching element, a high thermo-mechanical stress in the region of the gate can occur. Since these locally occurring mechanical stresses within the switching element can only be compensated or relaxed inadequately by the latter, this effect can in particular lead to the occurrence of defects on the boundary layers and in the mentioned materials and thus to undesired leakage currents and premature failure of the switching element.
  • a gate structure of a field effect transistor with reduced thermo-mechanical stress and increased reliability (lower electromigration or diffusion of the gate metal) should be specified.
  • FET field effect transistor
  • a method for producing such a FET wherein the FET of the present invention and the method for producing such a FET have gate patterning (gate structure and method for manufacturing) according to the present invention.
  • the gate structure according to the invention comprises a substrate; an active layer disposed on the substrate; an intermediate layer disposed on the active layer, the intermediate layer having a recess extending through the entire intermediate layer toward the active layer; and a contact element, which is arranged within the recess, wherein the contact element completely fills the recess and extends to above the intermediate layer, the contact element rests at least partially directly on the intermediate layer; wherein the contact element of a
  • the Schottky metal is constructed and the contact element has inside a completely enclosed by the Schottky metal cavity.
  • the substrate is SiC.
  • substrates of Si, sapphire, GaAs, InP and GaN are also preferred.
  • the active layer may comprise a plurality of differently structured regions or zones of different variable doping semiconductor materials.
  • the active layer AIGaN / GaN as
  • Semiconductor material include. As further preferred material composites AIN / GaN, InAIN / GaN, Si, AIGaAs / lnAIAs, GaAs and SiC can be used. In binary composites, the respective proportion of material can be between 0% and 100%.
  • An intermediate layer is in particular a passive layer, which is arranged between the active layer and the contact element. Passive here means that this layer exerts no or only a small influence on the charge transport within the switching element.
  • a typical example of an intermediate layer is a dielectric passivation layer, preferably of SiN x . Also preferably, such a passivation layer comprises SiO x , SiN x O y , Al 2 O 3, ZnO, fluorosilicate glass (FSG), benzocyclobutene BCB or polyimides (PI).
  • the intermediate layer can also be a spacer layer, the preferred thickness of the intermediate layer being between 50 nm and 1000 nm.
  • a recess is arranged according to the invention, which extends through the entire intermediate layer in the direction of the active layer.
  • This recess is a so-called gate trench (also called a gate hole or gate via) which allows electrical access to the active zone through the intermediate layer
  • Gate trench also called a gate hole or gate via
  • the contact element fills the recess completely and extends to above the intermediate layer, the contact element rests at least partially directly on the intermediate layer. Preferably, it is in the
  • T-shaped is generally interpreted very broadly, in particular, such structures are often as mushroom, arrow or called rivet-shaped. Any other configurations of the contact element in the context of this disclosure are also possible.
  • Completely filled in this case means that the Schottky metal may also cover the entire surface of the recess in conjunction with the overlying metals, ie that there are no cavities between these areas and the Schottky metal.
  • the contact element is constructed of a Schottky metal. This is preferably Ir. Also preferred are Pt, Ni, Al, Os, TiW and WSi. in the
  • the contact element of a Schottky metal fills the recess completely (conforming) and therefore also provides on the side walls for a homogeneous and void-free coating.
  • the Schottky metal can also take over the function of a release layer, which
  • Schottky metals are usually used in conventional gate structures for the so-called Schottky contact layer.
  • the entire contact element is formed from a "thick" Schottky metal.
  • the contact element has in its interior a cavity completely enclosed by the Schottky metal.
  • the cavity in the interior of the contact element may contain vacuum, air or any inert gas.
  • the cavity is arranged centrally within the width of the recess.
  • the cavity has an oval shape.
  • the cavity extends to above the intermediate layer.
  • the volume of the cavity is preferably at least 10% of the volume of the recess, more preferably at least 20%, more preferably at least 50%, more preferably at least 75%, and even more preferably at least 95%.
  • the intermediate layer has a thickness between 50 nm and 1000 nm.
  • the recess has a width between 10 nm and 300 nm at the boundary to the underlying layer. More preferred are corresponding recess widths between 10 nm and 250 nm, more preferably between 10 nm and 200 nm, more preferably between 10 nm and 150 nm, more preferably between 10 nm and 100 nm, and more preferably between 10 nm and 50 nm, since the
  • the intermediate layer may have a thickness between 275 nm and 325 nm and the recess at the boundary to the underlying layer may have a width between 125 nm and 175 nm.
  • a corresponding contact element fills the recess completely and preferably extends between 275 nm to 325 nm above the intermediate layer.
  • the idea of the present invention is that the use of a thick Schottky metal, which is in direct, intimate contact with both the close proximity of the recess and the semiconductor material, makes it possible to produce an amorphous or at least nanocrystalline contact element which acts as a gate Contact over the prior art has the following advantages:
  • Metallization of the recess may be such that the Schottky metal completely covers the entire surface of the semiconductors or an additional passivation applied to the semiconductors, that is, there are no voids between these areas and the Schottky metal.
  • the contact element of a Schottky metal provides a diffusion barrier between additionally applied to the contact element gate metals with increased conductivity and underlying the contact element
  • the cavity can effectively compensate for a thermo-mechanical load occurring during operation of the switching element, so that its negative effects can be prevented or at least significantly reduced.
  • the formation of mechanical defects in the gate region is thereby suppressed.
  • the contact element and the active layer are in direct contact with each other.
  • the Schottky metal of the contact element thus directly and directly adjoins the active
  • the first embodiment may be the gate structure of a HEMT or MeSFET.
  • the contact element is separated from the active layer and the interlayer by a dielectric cladding, the cladding being a relatively thinner layer than the thickness of the contact element
  • the sheath is provided with a dielectric material ("gate dielectric") such as Al 2 O 3.
  • a dielectric material such as Al 2 O 3.
  • SiO x , SiN x O y , ZrO 2 , TiO 2 , Ta 2 O 5 , BST / BSTO, STO, and PZT are also preferred.
  • MOSFET metal oxide semiconductor field effect transistor
  • a third embodiment of a gate structure according to the invention may further comprise a dielectric layer, which is arranged directly between the active layer and the intermediate layer, wherein the contact element directly contacts the dielectric layer.
  • the Schottky metal of the contact element thus directly and directly adjoins the dielectric layer. In particular, there are no voids between the dielectric layer and the Schottky metal.
  • the dielectric layer has a thickness between 1 nm and 50 nm.
  • the dielectric layer comprises Al 2 O 3.
  • SiO x , SiN x O y, ZrO 2 , TiO 2 , Ta 2 O 5 , BST / BSTO, STO, and PZT are also preferred.
  • MOSFET metal-oxide semiconductor field effect transistor
  • the intermediate layer comprises at least a first intermediate layer and a second intermediate layer.
  • An intermediate layer may also be an intermediate layer stack.
  • a fourth embodiment of a gate structure according to the invention may be the gate structure of a vertical FET.
  • the substrate may be an n + -GaN substrate
  • the active layer may be an n " -GaN drift layer
  • the first interlayer may be a p-type GaN layer
  • the second interlayer may be an n +
  • a corresponding contact element may be in direct contact with the active layer, be separated from the active layer and the intermediate layer by a dielectric sheath according to one of the three embodiments exemplified above, or directly via a dielectric layer is disposed between the active layer and the intermediate layer, be separated from the active layer, wherein the contact element directly contacts the dielectric layer.
  • the contact element above the intermediate layer is covered directly by a gate metal. It is likewise preferred that the contact element with a gate metal above the intermediate layer is completely surrounded by a dielectric cover layer.
  • the gate metal may preferably be Au. Also preferred are Cu, Al, Ag and alloys of the mentioned metals.
  • the dielectric cover layer may preferably be SiN x . Also preferred are SiO x , SiN x O y , Al 2 O 3 , ZnO, fluorosilicate glass (FSG) and polyimides (PI).
  • the thickness of the dielectric cover layer is preferably between 0 nm and 1000 nm.
  • the method according to the invention for producing a gate structure comprises providing a substrate having an active layer arranged on the substrate and an intermediate layer arranged on the active layer; forming a recess in the intermediate layer, the recess extending through the entire intermediate layer toward the active layer; filling and overlaying the recess by depositing a Schottky metal by sputtering, wherein the overlaying is continued at least until the Schottky metal above the recess completely covers the recess; the structuring of a contact element of the deposited Schottky metal, wherein the contact element rests at least partially directly on the intermediate layer.
  • the intermediate layer has a thickness between 50 nm and 1000 nm.
  • Preferred paint materials are i.a. ZEP 520A, PMMA, PMGI, copolymers and LOR.
  • the recess in the intermediate layer can then be replaced by a for the
  • the recess has a width between 10 nm and 300 nm at the boundary to the underlying layer. More preferred are corresponding
  • the angle of attack of the side walls of the recess is preferably between 90 ° and 30 °, wherein at an angle of 90 °, the side wall of the recess perpendicular is arranged standing on the underlying layer.
  • the degree of rounding of the upper edge region of the recess in the intermediate layer can be influenced by a suitable choice of the processing parameters. This parameter can be used to influence the size and shape of the cavity in the gate structure according to the invention, with a vanishing radius (i.e.
  • Rounding of the edge area can reach a cavity of maximum size. With increasing rounding of the edge area reduces the size of the generated cavity.
  • a dielectric sheath may be deposited on the surface of the recess.
  • the filling and overlaying of the recess takes place by deposition of a Schottky metal by means of sputtering, the overlay being continued at least until the Schottky metal completely covers the recess above the recess.
  • the sputtering is done as magnetron sputtering, e.g. within an Ar environment (pressure range between 0.1 Pa and 5 Pa,
  • the rotational speed of a substrate holder may preferably be between 0 rpm and 100 rpm.
  • the load When using heat-resistant Schottky metals, the load must be controlled to avoid delamination of the deposited metal.
  • the Schottky metal coats both the sides of the recess and the underlying layer (e.g., the active layer or an additional dielectric layer).
  • the underlying layer e.g., the active layer or an additional dielectric layer.
  • This cavity is characterized by a smaller lateral
  • the process of forming the cavity is self-aligning.
  • a contact element from the deposited Schottky metal can take place, the contact element resting at least in sections directly on the intermediate layer.
  • This structuring step largely corresponds to the corresponding steps for producing a conventional self-aligning T-gate in the prior art.
  • two layers of lacquer can be applied one above the other onto the surface of the structures and structured such that the lower lacquer layer has a larger opening above the recess below it in the intermediate layer than an opening in the upper lacquer layer structured at the same point.
  • the lacquer openings preferably have feature sizes between 50 nm and 1500 nm.
  • the method according to the invention preferably comprises the deposition of a gate metal covering the Schottky metal above the intermediate layer.
  • the deposited gate metal may then be referred to as
  • Self-aligning etching mask can be used to remove excess Schotty metal in a suitable etching process. Such a procedure is
  • the contact element with the gate metal above the intermediate layer can be completely surrounded by a dielectric cover layer. This can be done in particular by deposition of the dielectric cover layer.
  • FIG. 1 shows a schematic structure of a conventional gate structure according to the prior art
  • Fig. 5 shows a schematic structure of a fourth embodiment of the invention.
  • Fig. 6 is a schematic representation of the step "fill and overlay" of the process according to the invention for producing a gate structure according to the invention. Detailed description of the drawings
  • Fig. 1 shows a schematic structure of a conventional gate structure according to the prior art.
  • it is a T-gate typically used in a HEMT or MeSFET.
  • the illustration shows a gate structure with a substrate 10; an active layer 20 disposed on the substrate 10; an intermediate layer 40 disposed on the active layer 20, the intermediate layer 40 having a recess 45 extending through the entire intermediate layer 40 toward the active layer 20; and a contact element 50 which is arranged within the recess 45, wherein the contact element 50, the recess 45 completely and homogeneously fills and extends above the intermediate layer 40, wherein the contact element 50 at least partially rests directly on the intermediate layer 40.
  • the contact element here consists of a gate metal 60.
  • the gate metal 60 may be, for example, Au.
  • the contact element 50 is separated from the active layer 20 and the intermediate layer 40 by a sheath of a Schottky metal 52.
  • the Schottky metal may in particular be a thin layer of Ir or Pt.
  • the contact element 50 is completely surrounded by a dielectric cover layer 70 above the intermediate layer 40.
  • Fig. 2 shows a schematic structure of a first embodiment of the invention. Again, this may be a T-gate for a HEMT or MeSFET.
  • the illustration shows a gate structure according to the invention with a substrate 10; an active layer 20 disposed on the substrate 10; an intermediate layer 40 disposed on the active layer 20, wherein the
  • Intermediate layer 40 has a recess 45 which extends through the entire intermediate layer 40 in the direction of the active layer 20; and a contact element 50 which is arranged within the recess 45, wherein the contact element 50, the recess 45 completely and homogeneously fills and extends above the intermediate layer 40, wherein the contact element 50 at least partially rests directly on the intermediate layer 40; wherein the contact element 50 is constructed of a Schottky metal 52 and the
  • Contact element 50 inside a completely of the Schottky metal 52nd enclosed cavity 55 has.
  • the contact element 50 contacts the active layer 20 directly.
  • the contact element 50 above the intermediate layer 40 is covered directly by a gate metal 60, and the contact element 50 with the gate metal 60 is completely surrounded by a dielectric cover layer 70 above the intermediate layer 40.
  • Fig. 3 shows a schematic structure of a second embodiment of
  • this may be a T-gate of a MOSFET (variant 1).
  • MOSFET MOSFET
  • the illustrated gate structure according to the invention comprises an additional dielectric layer 30, which is arranged directly between the active layer 20 and the intermediate layer 40, wherein the contact element 50 directly contacts the dielectric layer 30.
  • Fig. 4 shows a schematic structure of a third embodiment of the invention.
  • this may be a T-gate of a MOSFET (variant 1).
  • the illustration shown largely corresponds to that shown in FIG.
  • the contact element 50 is separated from the active layer 20 and the intermediate layer 40 by a dielectric sheath 32.
  • FIG. 5 shows a schematic structure of a fourth embodiment of the invention
  • this may be a T-gate of a MOSFET (variant 2).
  • the intermediate layer 40 is formed from a first intermediate layer 42 and a second intermediate layer 44.
  • a source metal 80 has been applied here above the dielectric cover layer 70.
  • a drain contact 90 is introduced to the substrate 10 an n + GaN substrate, wherein the active layer 20 to form an n "GaN drift layer, at the first intermediate layer 42 around a p-type GaN layer, and at the second intermediate layer 44 around an n + -GaN layer.
  • 6 shows a schematic representation of the "filling and overlaying" step of the process according to the invention for producing a gate structure according to the invention, providing a substrate 10 with one on the substrate 10
  • a recess 45 has been produced in the intermediate layer 40, wherein the recess 45 extends through the entire intermediate layer 40 in the direction of the active layer 20.
  • the filling and superposing of the recess 45 is then carried out by depositing a Schottky metal 52 by means of sputtering, wherein the superimposition is continued at least until the Schottky metal 52 completely covers the recess 45 above the recess 45.
  • the Schottky metal 52 coats both the sides of the recess 45 and the underlying active layer 20 (or additional dielectric layer 30).
  • the Schottky- metal 52 When sputtering the Schottky- metal 52 there is a reduced material deposition at the bottom of the recess 45 compared to the top of the recess 45. With increasing filling thereby increased material growth occurs at the top, with a further growth of the metal layer in the interior of the recess 45 increasing is suppressed.
  • the recess 45 is overgrown, with a cavity 55 being set up in the interior of the Schottky metallization of the recess 45 produced in accordance with the invention. This cavity 55 is characterized by a lower lateral growth rate of the Schottky metal 52 on the side walls of the recess 45 by the growing together

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Gate-Struktur sowie ein Verfahren zu dessen Herstellung. Insbesondere betrifft die vorliegende Erfindung die Gate-Strukturierung eines Feldeffekttransistors mit reduzierter thermo-mechanischer Belastung und erhöhter Zuverlässigkeit (geringere Elektromigration oder Diffusion des Gate-Metalls). Die erfindungsgemäße Gate-Struktur umfasst ein Substrat (10); einer aktiven Schicht (20), die auf dem Substrat (10) angeordnet ist; einer Zwischenschicht (40), die auf der aktiven Schicht (20) angeordnet ist, wobei die Zwischenschicht (40) eine Ausnehmung (45) aufweist, die sich durch die gesamte Zwischenschicht (40) hindurch in Richtung der aktiven Schicht (20) erstreckt; und einem Kontaktelement (50), das innerhalb der Ausnehmung (45) angeordnet ist, wobei das Kontaktelement (50) die Ausnehmung (45) vollständig ausfüllt und sich bis oberhalb der Zwischenschicht (40) erstreckt, wobei das Kontaktelement (50) zumindest abschnittsweise direkt auf der Zwischenschicht (40) aufliegt; wobei das Kontaktelement (50) aus einem Schottky-Metall (52) aufgebaut ist und das Kontaktelement (50) im Inneren einen vollständig von dem Schottky-Metall (52) umschlossenen Hohlraum (55) aufweist.

Description

Titel
Gate-Struktur und Verfahren zu dessen Herstellung
Beschreibung
Die vorliegende Erfindung betrifft eine Gate-Struktur sowie ein Verfahren zu dessen Herstellung. Insbesondere betrifft die vorliegende Erfindung eine Gate-Strukturierung eines Feldeffekttransistors mit reduzierter thermo-mechanischer Belastung und erhöhter Zuverlässigkeit (geringere Elektromigration oder Diffusion des Gate-Metalls).
Stand der Technik
Als Gate (englisch für„Tor",„Gatter") wird insbesondere bei Feldeffekttransistoren (FET) der zur Ansteuerung des FET verwendete Anschluss bezeichnet. Weitere Anschlüsse sind Source (englisch für„Quelle") und Drain (englisch für„Senke").
Durch Variation der am Gate anliegenden Spannung kann der Stromfluss zwischen Drain und Source gesteuert werden. Die einzelnen Anschlüsse ermöglichen eine elektrische Kontaktierung des Schaltelements und führen als Elektroden die zugeführten Spannungen und Ströme in den aktiven Schaltbereich. Daher wird der Gate-Anschluss auch als Steuerelektrode bzw. Steueranschluss bezeichnet. Der strukturelle Aufbau des Gate-Anschlusses und dessen Einbettung in das zugehörige Schaltelement wird dabei als Gate-Struktur bezeichnet.
In der US 7,476,600 B1 werden eine Gate-Struktur für einen FET sowie eine entsprechendes Herstellungsverfahren beschrieben. Es handelt sich hierbei um einen epitaktisch aus kristallinem Silizium auf eine Oberfläche aufgewachsenen Mesa- förmigen Schichtstapel mit einem auf dem Stapel aufgebrachten elektrischen
Metallkontakt.
Aus der US 2002/0048858 A1 ist eine T-förmige Gate-Struktur, ein sogenanntes T- Gate, bekannt. Als T-Gate wird darin der leitfähige Gate-Bereich eines
Halbleiterbauelements (z.B. Metall-Halbleiter-Feldeffekttransistor (englisch„metal semiconductor field effect transistor" - MeSFET), Transistor mit hoher
Elektronenbeweglichkeit (englisch„high electron mobility transistor" - HEMT), etc.) bezeichnet, dessen oberer Bereich breiter ist als der Bereich an der Basis (d.h. in der Nähe zum aktiven Bereich des Halbleiterbauelements). Der Vorteil einer solchen Anordnung liegt darin, dass über den schmalen Bereich des Gates im
Halbleiterbauelement eine extrem kurze Kanallänge realisiert werden kann, wodurch hohe Betriebsfrequenzen und eine hohe Transkonduktanz (deutsch„Steilheit") erreicht werden, während über den breiteren oberen Gate-Bereich eine hohe
Leitfähigkeit des T-Gate hohe Schaltgeschwindigkeiten ermöglicht.
In der US 5,053,348 A wird ein Verfahren zur Herstellung eines selbstausrichtenden T-Gate HEMT offenbart. Die US 2013/0105817 A1 offenbart ebenfalls einen HEMT mit einer T-Gate-Struktur. Ein Transistor mit einem modifizierten T-Gate in Form einer passivierten Gate-Struktur sowie ein entsprechendes Herstellungsverfahren werden in der US 7,608,497 B1 vorgestellt.
Bei den genannten Transistoren handelt es sich um sogenannte Short-Gate- Transistoren. Bei solchen Transistortypen wird die Länge des Gate-Bereichs möglichst kurz gehalten, wobei der obere Bereich eines Gate-Kontakts als
metallischer Leiter mit hoher elektrischer Leitfähigkeit ausgeführt wird. Der aktive Bereich des Schaltelements ist dabei im Allgemeinen aus unterschiedlichen
Halbleitermaterialien aufgebaut. Bei diesen hochgradig heterogenen
Materialsystemen beeinflussen sich die verschieden Stoffe gegenseitig und können daher auch miteinander wechselwirken.
Insbesondere treten im Stand der Technik dadurch zwei Probleme auf, die die Zuverlässigkeit und elektrische Leistungsfähigkeit der Schaltelemente negativ beeinflussen. Das erste Problem ist eine Migration (bzw. eine feldgetriebene
Diffusion) der hochgradig leitfähigen Anteile der Metallisierung (z.B. Au) des Gate- Kontakts (bzw. der metallischen Anteile eines Gate-Schichtsystems) in Richtung auf die Oberfläche der Halbleitermaterialien des aktiven Bereichs des Schaltelements (im Folgenden auch als aktive Zone bzw. aktive Schicht bezeichnet). Dies führt über verschiedene chemische Reaktionen insbesondere zur Ausbildung von Gräben (englisch„pit formation"), welche zu Fehlern während des Betriebs des Transistors und zu einer verringerten Zuverlässigkeit (z.B. kürzere Lebensdauer) führen. Das zweite Problem betrifft die thermische Stabilität der Metallisierung des Gate- Anschlusses in Verbindung mit den umgebenden Materialien, insbesondere einer umgebenden Passivierung oder den angrenzenden Halbleitermaterialien. Der hochgradig komplexe Aufbau eines modernen FET, bei dem verschiedenste Materialien auf engstem Raum miteinander kombiniert werden, führt zu einer fehlenden Anpassung der thermischen Ausdehnungskoeffizienten der jeweiligen Materialen, so dass beim Betrieb des Schaltelements eine hohe thermo-mechanische Belastung im Bereich des Gates auftreten kann. Da diese lokal auftretenden mechanischen Verspannungen innerhalb des Schaltelements von diesem nur unzureichend kompensiert bzw. relaxiert werden können, kann dieser Effekt insbesondere zum Auftreten von Defekten an den Grenzschichten und in den genannten Materialien führen und damit zu ungewünschten Leckströmen und zu einem vorzeitigen Ausfall des Schaltelements.
Offenbarung der Erfindung
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine alternative Gate-Struktur anzugeben, welche die beschriebenen Nachteile des Standes der Technik
überwindet. Insbesondere soll eine Gate-Struktur eines Feldeffekttransistors (FET) mit reduzierter thermo-mechanischer Belastung und erhöhter Zuverlässigkeit (geringere Elektromigration oder Diffusion des Gate-Metalls) angegeben werden. Mithin werden ein FET und ein Verfahren zur Herstellung eines solchen FET offenbart, wobei der erfindungsgemäße FET und das Verfahren zur Herstellung eines solchen FET eine Gate-Strukturierung (Gate-Struktur und Verfahren zur Herstellung) entsprechend der vorliegenden Erfindung aufweist.
Diese Aufgaben werden erfindungsgemäß durch die Merkmale des Patentanspruchs 1 sowie des Patentanspruchs 8 gelöst. Zweckmäßige Ausgestaltungen der Erfindung sind in den Unteransprüchen enthalten.
Die erfindungsgemäße Gate-Struktur umfasst ein Substrat; eine aktive Schicht, die auf dem Substrat angeordnet ist; eine Zwischenschicht, die auf der aktiven Schicht angeordnet ist, wobei die Zwischenschicht eine Ausnehmung aufweist, die sich durch die gesamte Zwischenschicht hindurch in Richtung der aktiven Schicht erstreckt; und ein Kontaktelement, das innerhalb der Ausnehmung angeordnet ist, wobei das Kontaktelement die Ausnehmung vollständig ausfüllt und sich bis oberhalb der Zwischenschicht erstreckt, wobei das Kontaktelement zumindest abschnittsweise direkt auf der Zwischenschicht aufliegt; wobei das Kontaktelement aus einem
Schottky- Metall aufgebaut ist und das Kontaktelement im Inneren einen vollständig von dem Schottky- Metall umschlossenen Hohlraum aufweist. Vorzugsweise besteht das Substrat aus SiC. Ebenfalls bevorzugt sind Substrate aus Si, Saphir, GaAs, InP und GaN.
In der aktiven Schicht finden die wesentlichen elektrischen Schalt- und
Leitungsvorgänge statt. Die aktive Schicht kann eine Vielzahl unterschiedlich strukturierter Bereiche oder Zonen aus verschieden Halbleitermaterialien mit variabler Dotierung aufweisen. Vorzugsweise kann die aktive Schicht AIGaN/GaN als
Halbleitermaterial umfassen. Als weitere bevorzugte Materialkomposite können AIN/GaN, InAIN/GaN, Si, AIGaAs/lnAIAs, GaAs und SiC eingesetzt werden. In binären Kompositen kann dabei der jeweilige Materialanteil zwischen 0% und 100% liegen.
Als Zwischenschicht wird insbesondere eine passive Schicht bezeichnet, welche zwischen der aktiven Schicht und dem Kontaktelement angeordnet ist. Passiv bedeutet hierbei, dass diese Schicht keinen oder nur einen geringen Einfluss auf den Ladungstransport innerhalb des Schaltelements ausübt. Ein typisches Beispiel für eine Zwischenschicht ist eine dielektrische Passivierungsschicht, vorzugsweise aus SiNx. Ebenfalls bevorzugt umfasst eine solche Passivierungsschicht SiOx, SiNxOy, AI2O3, ZnO, Fluorosilicatglas (FSG), Benzocyclobuten BCB oder Polyimide (PI). Bei der Zwischenschicht kann es sich auch um eine Abstandsschicht (englisch„spacer layer") handeln. Die bevorzugte Dicke der Zwischenschicht liegt zwischen 50 nm und 1000 nm.
Innerhalb der Zwischenschicht ist erfindungsgemäß eine Ausnehmung angeordnet, die sich durch die gesamte Zwischenschicht hindurch in Richtung der aktiven Schicht erstreckt. Bei dieser Ausnehmung handelt es sich um einen sogenannten Gate- Graben (englisch„gate trench"; auch als Gate-Loch oder Gate-Via bezeichnet), der einen elektrischen Zugriff auf die aktive Zone durch die Zwischenschicht hindurch erlaubt. In dieser Öffnung innerhalb der Zwischenschicht ist ein Kontaktelement angeordnet.
Das Kontaktelement füllt die Ausnehmung vollständig aus und erstreckt sich bis oberhalb der Zwischenschicht, wobei das Kontaktelement zumindest abschnittsweise direkt auf der Zwischenschicht aufliegt. Bevorzugt handelt es sich bei der
erfindungsgemäßen Gate-Struktur um ein T-Gate, wobei der auf der Zwischenschicht zumindest abschnittsweise aufliegende Anteil des Kontaktelements den Querstrich des T-förmigen Bereiches repräsentiert. T-förmig wird dabei im Allgemeinen sehr breit interpretiert, insbesondere werden solche Strukturen oftmals auch als pilz-, pfeil- oder nietenförmig bezeichnet. Beliebige andere Ausbildungen des Kontaktelements im Rahmen dieser Offenbarung sind ebenfalls möglich. Vollständig ausgefüllt bedeutet dabei, dass das Schottky- Metall evtl. auch in Verbindung mit den darüber liegenden Metallen die gesamte Oberfläche der Ausnehmung überdeckt, d.h., dass sich zwischen diesen Bereichen und dem Schottky- Metall keine Hohlräume befinden.
Das Kontaktelement ist aus einem Schottky- Metall aufgebaut. Vorzugsweise handelt es sich hierbei um Ir. Ebenfalls bevorzugt sind Pt, Ni, AI, Os, TiW und WSi. Im
Gegensatz zum Stand der Technik füllt das Kontaktelement aus einem Schottky- Metall die Ausnehmung vollständig (konform) aus und sorgt daher auch an den Seitenwänden für eine homogene und lunkerfreie Beschichtung. Das Schottky- Metall kann darüber hinaus die Funktion einer Trennschicht übernehmen, welche
Diffusionseffekte zwischen einem elektrisch besonders leitfähigen Material wie Au, Cu, AI oder Ag und dem Halbleiter unterbindet. Schottky- Metalle werden bei konventionellen Gate-Strukturen zumeist für die sogenannte Schottky-Kontaktschicht verwendet. Im Gegensatz dazu wird erfindungsgemäß das gesamte Kontaktelement aus einem„dicken" Schottky- Metall ausgebildet.
Erfindungsgemäß weist das Kontaktelement in seinem Inneren einen vollständig von dem Schottky- Metall umschlossenen Hohlraum auf. Dies steht nicht im Widerspruch zur vollständigen Ausfüllung der Ausnehmung in der Zwischenschicht, da hierunter die vollständige Belegung der Oberfläche der Ausnehmung mit dem Schottky- Metall verstanden wird. Insbesondere kann der Hohlraum im Inneren des Kontaktelements Vakuum, Luft oder ein beliebiges Inertgas enthalten. Besonders bevorzugt ist der Hohlraum zentral innerhalb der Breite der Ausnehmung angeordnet. Vorzugsweise weist der Hohlraum eine ovale Form auf. Vorzugsweise erstreckt sich der Hohlraum bis oberhalb der Zwischenschicht. Das Volumen des Hohlraums beträgt vorzugsweise mindestens 10% des Volumens der Ausnehmung, bevorzugter mindestens 20%, bevorzugter mindestens 50%, bevorzugter mindestens 75%, und noch bevorzugter mindestens 95%.
Vorzugsweise weist die Zwischenschicht eine Dicke zwischen 50 nm und 1000 nm auf. Vorzugsweise weist die Ausnehmung an der Grenze zur darunter liegenden Schicht eine Breite zwischen 10 nm und 300 nm auf. Bevorzugter sind entsprechende Ausnehmungsbreiten zwischen 10 nm und 250 nm, bevorzugter zwischen 10 nm und 200 nm, bevorzugter zwischen 10 nm und 150 nm, bevorzugter zwischen 10 nm und 100 nm, und noch bevorzugter zwischen 10 nm und 50 nm, da die
erfindungsgemäßen Vorteile, insbesondere eine gezielte Spannungsentlastung, bei geringeren Ausnehmungsbreiten zunehmend wichtiger werden. Die Vorteile zeigen sich jedoch auch für größere Ausnehmungsbreiten, insbesondere für
Ausnehmungsbreiten bis unterhalb von 500 nm, bevorzugt bis unterhalb von 400 nm, und noch bevorzugter bis unterhalb von 350 nm. Das Verhältnis zwischen den beiden genannten Parametern (Verhältnis von Dicke zu Breite) liegt vorzugsweise zwischen 1 ,5:1 und 2,5:1 , bevorzugter zwischen 1 ,75:1 und 2,25:1 und noch bevorzugter zwischen 1 ,9:1 und 2,1 :1. Beispielsweise kann die Zwischenschicht eine Dicke zwischen 275 nm und 325 nm und die Ausnehmung an der Grenze zur darunter liegenden Schicht eine Breite zwischen 125 nm und 175 nm aufweisen. Ein entsprechendes Kontaktelement füllt die Ausnehmung vollständig aus und erstreckt sich vorzugsweise zwischen 275 nm bis 325 nm oberhalb der Zwischenschicht.
Die Idee der vorliegenden Erfindung besteht darin, dass durch die Verwendung eines dicken Schottky-Metalls, welches in direktem, innigen Kontakt sowohl zur engen Bewandung der Ausnehmung als auch zum Halbleitermaterial steht, die Erzeugung eines amorphen oder zumindest nanokristallinen Kontaktelements ermöglicht wird, welches als Gate-Kontakt gegenüber dem Stand der Technik folgende Vorteile aufweist:
1 ) Eine Metallisierung der Ausnehmung kann derart erfolgen, dass das Schottky- Metall die gesamte Oberfläche der Halbleiter oder einer zusätzlich auf die Halbleiter aufgebrachten Passivierung vollständig bedeckt, d.h., dass sich zwischen diesen Bereichen und dem Schottky- Metall keine Hohlräume befinden.
2) Das Kontaktelement aus einem Schottky- Metall stellt eine Diffusionsbarriere zwischen auf das Kontaktelement zusätzlich aufgebrachten Gate-Metallen mit erhöhter Leitfähigkeit und den unter dem Kontaktelement liegenden
Halbleiteroberflächen dar. Insbesondere kann so die Migration bzw. Diffusion von Gold aus einer zusätzlichen Goldbeschichtung des Kontaktelements in den Kanalbereich, d.h. in die aktive Schicht, effektiv verhindert werden.
3) Der innerhalb des Kontaktelements erfindungsgemäß ausgebildete Hohlraum stellt einen Relaxationsbereich für innerhalb des Materialverbundes
auftretende mechanische Verspannung dar. Dadurch können beispielsweise auftretende mechanische Verformungen aufgrund einer Hochtemperatur- Prozessierung aufgefangen werden. Insbesondere kann der Hohlraum eine im Betrieb des Schaltelements auftretende thermo-mechanische Belastung effektiv kompensieren, so dass deren negativen Auswirkungen verhindert oder zumindest deutlich reduziert werden können. Insbesondere wird dadurch die Ausbildung mechanischer Defekte im Gate-Bereich unterdrückt.
In einer ersten Ausführungsform einer erfindungsgemäßen Gate-Struktur sind das Kontaktelement und die aktive Schicht in direktem Kontakt miteinander. Das Schottky- Metall des Kontaktelements grenzt somit direkt und unmittelbar an das aktive
Halbleitermaterial (z.B. den darin ausgebildeten Kanalbereich des Transistors) an. Insbesondere befinden sich zwischen der aktiven Schicht und dem Schottky- Metall keine Hohlräume. Bei der ersten Ausführungsform kann es sich beispielsweise um die Gate-Struktur eines HEMT oder MeSFET handeln.
In einer zweiten Ausführungsform einer erfindungsgemäßen Gate-Struktur ist das Kontaktelement von der aktiven Schicht und der Zwischenschicht durch eine dielektrische Ummantelung (englisch„cladding") getrennt. Als Ummantelung wird dabei ein, zur Dicke des Kontaktelements verhältnismäßig dünner, das
Kontaktelement zu mehreren Seiten hin umschließender, Dünnschichtfilm bezeichnet (Schichtdicke vorzugsweise zwischen 1 nm und 50 nm). Vorzugsweise erfolgt die Ummantelung mit einem dielektrischen Material (englisch„gate dielectric") wie AI2O3. Ebenfalls bevorzugt sind SiOx, SiNxOy, Zr02, Ti02, Ta205, BST/BSTO, STO, und PZT. Bei der zweiten Ausführungsform kann es sich beispielsweise um eine erste Variante einer Gate-Struktur eines Metall-Oxid-Halbleiter-Feldeffekttransistors (englisch„metal oxide semiconductor field effect transistor" - MOSFET) handeln.
Eine dritte Ausführungsform einer erfindungsgemäßen Gate-Struktur kann weiterhin eine dielektrische Schicht umfassen, die unmittelbar zwischen der aktiven Schicht und der Zwischenschicht angeordnet ist, wobei das Kontaktelement die dielektrische Schicht direkt kontaktiert. Das Schottky- Metall des Kontaktelements grenzt somit direkt und unmittelbar an die dielektrische Schicht an. Insbesondere befinden sich zwischen der dielektrischen Schicht und dem Schottky- Metall keine Hohlräume.
Vorzugsweise weist die dielektrische Schicht eine Dicke zwischen 1 nm und 50 nm auf. Vorzugsweise umfasst die dielektrische Schicht AI2O3. Ebenfalls bevorzugt sind SiOx, SiNxOy, Zr02, Ti02, Ta205, BST/BSTO, STO, und PZT umfasst. Bei der dritten Ausführungsform kann es sich beispielsweise um eine zweite Variante einer Gate- Struktur eines Metall-Oxid-Halbleiter-Feldeffekttransistors (englisch„metal oxide semiconductor field effect transistor" - MOSFET) handeln.
Vorzugsweise umfasst die Zwischenschicht mindestens eine erste Zwischenschicht und eine zweite Zwischenschicht. Bei einer Zwischenschicht kann es sich auch um einen Zwischenschichtstapel handeln.
Bei einer vierten Ausführungsform einer erfindungsgemäßen Gate-Struktur kann es sich um die Gate-Struktur eines vertikalen FET handeln. Beispielsweise kann es sich bei dem Substrat um ein n+-GaN-Substrat, bei der aktiven Schicht um eine n"-GaN Driftschicht, bei der ersten Zwischenschicht um eine GaN-Schicht vom p-Typ und bei der zweiten Zwischenschicht um einen n+-GaN-Schicht handeln. Ein entsprechendes Kontaktelement kann dabei entsprechend einer der drei vorab beispielhaft genannten Ausführungsformen in direktem Kontakt mit der aktiven Schicht sein, von der aktiven Schicht und der Zwischenschicht durch eine dielektrische Ummantelung getrennt sein, oder über eine dielektrische Schicht, die unmittelbar zwischen der aktiven Schicht und der Zwischenschicht angeordnet ist, von der aktiven Schicht getrennt sein, wobei das Kontaktelement die dielektrische Schicht direkt kontaktiert.
Vorzugsweise ist das Kontaktelement oberhalb der Zwischenschicht unmittelbar von einem Gate-Metall überdeckt. Ebenfalls bevorzugt ist, dass das Kontaktelement mit einem Gate-Metall oberhalb der Zwischenschicht vollständig von einer dielektrischen Deckschicht umgeben ist. Bei dem Gate-Metall kann es sich bevorzugt um Au handeln. Ebenfalls bevorzugt sind Cu, AI, Ag sowie Legierungen aus den genanten Metallen. Bei der dielektrischen Deckschicht kann es sich bevorzugt um SiNx handeln. Ebenfalls bevorzugt sind SiOx, SiNxOy, Al203, ZnO, Fluorosilicatglas (FSG) und Polyimide (PI). Die Dicke der dielektrischen Deckschicht beträgt vorzugsweise zwischen 0 nm und 1000 nm.
Das erfindungsgemäße Verfahren zur Herstellung einer Gate-Struktur umfasst das Bereitstellen eines Substrats mit einer auf dem Substrat angeordneten aktiven Schicht und einer auf der aktiven Schicht angeordneten Zwischenschicht; das Erzeugen einer Ausnehmung in der Zwischenschicht, wobei die Ausnehmung sich durch die gesamte Zwischenschicht hindurch in Richtung der aktiven Schicht erstreckt; das Füllen und Überlagern der Ausnehmung durch Abscheidung eines Schottky-Metalls mittels Sputtern, wobei das Überlagern mindestens so lange fortgesetzt wird, bis das Schottky- Metall oberhalb der Ausnehmung die Ausnehmung vollständig überdeckt; das Strukturieren eines Kontaktelements aus dem abgeschiedenen Schottky- Metall, wobei das Kontaktelement zumindest abschnittsweise direkt auf der Zwischenschicht aufliegt.
Vorzugsweise weist die Zwischenschicht eine Dicke zwischen 50 nm und 1000 nm auf.
Das Erzeugen einer Ausnehmung in der Zwischenschicht kann dadurch erfolgen, dass ein geeigneter Lack (englisch„resist") für die Elektronenstrahllithographie oder die optische Lithographie auf die Zwischenschicht aufgetragen wird und mittels eines entsprechenden Lithographieschrittes in der Lackschicht eine Ätzmaske zur
Ausbildung der Ausnehmung in der Zwischenschicht erzeugt wird. Bevorzugte Lackmaterialien sind u.a. ZEP 520A, PMMA, PMGI, Copolymere und LOR.
Die Ausnehmung in der Zwischenschicht kann anschließend durch ein für die
Zwischenschicht geeignetes Strukturierungsverfahren erzeugt werden. Vorzugsweise weist die Ausnehmung an der Grenze zur darunter liegenden Schicht eine Breite zwischen 10 nm und 300 nm auf. Bevorzugter sind entsprechende
Ausnehmungsbreiten zwischen 10 nm und 250 nm, bevorzugter zwischen 10 nm und 200 nm, bevorzugter zwischen 10 nm und 150 nm, bevorzugter zwischen 10 nm und 100 nm, und noch bevorzugter zwischen 10 nm und 50 nm, da die
erfindungsgemäßen Vorteile, insbesondere eine gezielte Spannungsentlastung, bei geringeren Ausnehmungsbreiten zunehmend wichtiger werden. Die Vorteile zeigen sich jedoch auch für größere Ausnehmungsbreiten, insbesondere für
Ausnehmungsbreiten bis unterhalb von 500 nm, bevorzugt bis unterhalb von 400 nm, und noch bevorzugter bis unterhalb von 350 nm. Der Anstellwinkel der Seitenwände der Ausnehmung liegt bevorzugt zwischen 90° und 30°, wobei bei einem Winkel von 90° die Seitenwand der Ausnehmung senkrecht auf der darunter liegenden Schicht stehend angeordnet ist. Bei der Strukturierung kann durch geeignete Wahl der Prozessierungsparameter der Grad der Abrundung des oberen Randbereichs der Ausnehmung in der Zwischenschicht beeinflusst werden. Über diesen Parameter können die Größe und Form des Hohlraums in der erfindungsgemäßen Gate-Struktur beeinflusst werden, wobei sich für einen verschwindenden Radius (d.h. keine
Abrundung des Randbereichs) ein Hohlraum maximaler Größe erreichen lässt. Mit steigender Abrundung des Randbereichs reduziert sich die Größe des erzeugten Hohlraums.
Optional kann nach dem Erzeugen der Ausnehmung in der Zwischenschicht auf der Oberfläche der Ausnehmung eine dielektrische Ummantelung abgeschieden werden.
Anschließend erfolgt das Füllen und Überlagern der Ausnehmung durch Abscheidung eines Schottky-Metalls mittels Sputtern, wobei das Überlagern mindestens so lange fortgesetzt wird, bis das Schottky- Metall oberhalb der Ausnehmung die Ausnehmung vollständig überdeckt. Vorzugsweise erfolgt das Sputtern als Magnetron-Sputtern, z.B. innerhalb einer Ar-Umgebung (Druckbereich zwischen 0,1 Pa und 5 Pa,
Leistungsbereich zwischen 0 W und 1000 W). Die Rotationsgeschwindigkeit eines Substrathalters kann vorzugsweise zwischen 0 rpm und 100 rpm liegen. Bei der Verwendung von hitzebeständigen Schottky-Metallen muss die auftretende Belastung kontrolliert werden, um eine Ablösung des abgeschiedenen Metalls zu vermeiden.
Während des Auffüllens beschichtet das Schottky- Metall sowohl die Seiten der Ausnehmung als auch die darunter liegende Schicht (z.B. die aktive Schicht oder eine zusätzliche dielektrische Schicht). Beim Sputtern des Schottky-Metalls kommt es zu einem reduzierten Materialauftrag am Boden der Ausnehmung im Vergleich zur Oberseite der Ausnehmung. Mit zunehmender Füllung erfolgt dadurch ein verstärktes Materialwachstum an der Oberseite, wobei ein weiteres Wachstum der Metallschicht im Inneren der Ausnehmung zunehmend unterdrückt wird. Insbesondere kommt es in dem weiter oben genannten Prozessierungsfenster bei den für T-Gates typischen Strukturgrößen zu einem Überwachsen der Ausnehmung, wobei sich
erfindungsgemäß ein Hohlraum im Inneren der so erzeugten Schottky-Metallisierung der Ausnehmung einstellt. Dieser Hohlraum wird durch eine geringere laterale
Wachstumsrate des Schottky-Metalls an den Seitenwänden der Ausnehmung durch das Zusammenwachsen (Koaleszenz) des Schottky-Metalls oberhalb der
Ausnehmung erzeugt. Der Prozess der Ausbildung des Hohlraums ist dabei selbstausrichtend.
Im Anschluss an die Abscheidung des Schottky-Metalls kann eine Strukturierung eines Kontaktelements aus dem abgeschiedenen Schottky- Metall erfolgen, wobei das Kontaktelement zumindest abschnittsweise direkt auf der Zwischenschicht aufliegt. Dieser Strukturierungsschritt entspricht weitgehend den entsprechenden Schritten zur Erzeugung eines konventionellen selbstausrichtenden T-Gates im Stand der Technik. Zunächst können zwei Lackschichten übereinander auf die Oberfläche der Strukturen aufgebracht und derart strukturiert werden, dass die untere Lackschicht oberhalb der darunter befindlichen Ausnehmung in der Zwischenschicht eine größere Öffnung als eine an der gleichen Stelle strukturierte Öffnung in der oberen Lackschicht aufweist. Vorzugsweise weisen die Lacköffnungen dabei Strukturgrößen zwischen 50 nm und 1500 nm auf.
Vorzugsweise umfasst das erfindungsgemäße Verfahren als nächsten Schritt die Abscheidung eines das Schottky- Metall oberhalb der Zwischenschicht überdeckenden Gate-Metalls. Das abgeschiedene Gate-Metall kann anschließend als
selbstausrichtende Ätzmaske zur Entfernung überschüssigen Schotty- Metalls in einem passenden Ätzverfahren genutzt werden. Ein solches Vorgehen ist
insbesondere zur Ausbildung einer T-Gate-Struktur geeignet.
Vorzugsweise kann anschließend das Kontaktelement mit dem Gate-Metall oberhalb der Zwischenschicht vollständig von einer dielektrischen Deckschicht umgeben werden. Dies kann insbesondere durch Abscheidung der dielektrischen Deckschicht erfolgen.
Kurzbeschreibung der Zeichnungen
Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand der zugehörigen Zeichnung erläutert. Es zeigen:
Fig. 1 einen schematischen Aufbau einer konventionellen Gate-Struktur gemäß dem Stand der Technik,
Fig. 2 einen schematischen Aufbau einer ersten Ausführungsform der Erfindung,
Fig. 3 einen schematischen Aufbau einer zweiten Ausführungsform der Erfindung,
Fig. 4 einen schematischen Aufbau einer dritten Ausführungsform der Erfindung,
Fig. 5 einen schematischen Aufbau einer vierten Ausführungsform der Erfindung, und
Fig. 6 eine schematische Darstellung des Schrittes„Füllen und Überlagern" des erfindungsgemäßen Prozesses zur Herstellung einer erfindungsgemäßen Gate-Struktur. Ausführliche Beschreibung der Zeichnungen
Fig. 1 zeigt einen schematischen Aufbau einer konventionellen Gate-Struktur gemäß dem Stand der Technik. Es handelt sich insbesondere um ein T-Gate, wie es typischerweise in einem HEMT oder MeSFET genutzt wird. Die Darstellung zeigt eine Gate-Struktur mit einem Substrat 10; einer aktiven Schicht 20, die auf dem Substrat 10 angeordnet ist; einer Zwischenschicht 40, die auf der aktiven Schicht 20 angeordnet ist, wobei die Zwischenschicht 40 eine Ausnehmung 45 aufweist, die sich durch die gesamte Zwischenschicht 40 hindurch in Richtung der aktiven Schicht 20 erstreckt; und einem Kontaktelement 50, das innerhalb der Ausnehmung 45 angeordnet ist, wobei das Kontaktelement 50 die Ausnehmung 45 vollständig sowie homogen ausfüllt und sich bis oberhalb der Zwischenschicht 40 erstreckt, wobei das Kontaktelement 50 zumindest abschnittsweise direkt auf der Zwischenschicht 40 aufliegt. Das Kontaktelement besteht hierbei aus einem Gate-Metall 60. Bei dem Gate-Metall 60 kann es sich beispielsweise um Au handeln. Das Kontaktelement 50 ist von der aktiven Schicht 20 und der Zwischenschicht 40 durch eine Ummantelung aus einem Schottky- Metall 52 getrennt. Bei dem Schottky- Metall kann es sich insbesondere um eine dünne Schicht Ir oder Pt handeln. Das Kontaktelement 50 ist oberhalb der Zwischenschicht 40 vollständig von einer dielektrischen Deckschicht 70 umgeben.
Fig. 2 zeigt schematischen Aufbau einer ersten Ausführungsform der Erfindung. Auch hierbei kann es sich insbesondere um ein T-Gate für einen HEMT oder MeSFET handeln. Die Darstellung zeigt eine erfindungsgemäße Gate-Struktur mit einem Substrat 10; einer aktiven Schicht 20, die auf dem Substrat 10 angeordnet ist; einer Zwischenschicht 40, die auf der aktiven Schicht 20 angeordnet ist, wobei die
Zwischenschicht 40 eine Ausnehmung 45 aufweist, die sich durch die gesamte Zwischenschicht 40 hindurch in Richtung der aktiven Schicht 20 erstreckt; und einem Kontaktelement 50, das innerhalb der Ausnehmung 45 angeordnet ist, wobei das Kontaktelement 50 die Ausnehmung 45 vollständig sowie homogen ausfüllt und sich bis oberhalb der Zwischenschicht 40 erstreckt, wobei das Kontaktelement 50 zumindest abschnittsweise direkt auf der Zwischenschicht 40 aufliegt; wobei das Kontaktelement 50 aus einem Schottky- Metall 52 aufgebaut ist und das
Kontaktelement 50 im Inneren einen vollständig von dem Schottky- Metall 52 umschlossenen Hohlraum 55 aufweist. Das Kontaktelement 50 kontaktiert die aktive Schicht 20 direkt. Weiterhin ist das Kontaktelement 50 oberhalb der Zwischenschicht 40 unmittelbar von einem Gate-Metall 60 überdeckt ist und das Kontaktelement 50 mit dem Gate-Metall 60 ist oberhalb der Zwischenschicht 40 vollständig von einer dielektrischen Deckschicht 70 umgeben.
Fig. 3 zeigt einen schematischen Aufbau einer zweiten Ausführungsform der
Erfindung. Insbesondere kann es sich hierbei ein T-Gate eines MOSFET (Variante 1 ) handeln. Die gezeigte Darstellung entspricht weitestgehend der in Figur 2 gezeigten Darstellung, die Bezugszeichen und deren Zuordnung gelten entsprechend. Im Unterschied zu Figur 2 umfasst die dargestellte erfindungsgemäße Gate-Struktur jedoch eine zusätzliche dielektrische Schicht 30, die unmittelbar zwischen der aktiven Schicht 20 und der Zwischenschicht 40 angeordnet ist, wobei das Kontaktelement 50 die dielektrische Schicht 30 direkt kontaktiert.
Fig. 4 zeigt einen schematischen Aufbau einer dritten Ausführungsform der Erfindung. Insbesondere kann es sich hierbei ein T-Gate eines MOSFET (Variante 1 ) handeln. Die gezeigte Darstellung entspricht weitestgehend der in Figur 2 gezeigten
Darstellung, die Bezugszeichen und deren Zuordnung gelten entsprechend. Im Unterschied zu Figur 2 ist bei der dargestellten erfindungsgemäßen Gate-Struktur das Kontaktelement 50 von der aktiven Schicht 20 und der Zwischenschicht 40 durch eine dielektrische Ummantelung 32 getrennt.
Fig. 5 zeigt einen schematischen Aufbau einer vierten Ausführungsform der
Erfindung. Insbesondere kann es sich hierbei ein T-Gate eines MOSFET (Variante 2) handeln. Die gezeigte Darstellung entspricht weitestgehend der in Figur 4 gezeigten Darstellung, die Bezugszeichen und deren Zuordnung gelten entsprechend. Im Unterschied zu Figur 4 wird die Zwischenschicht 40 hierbei jedoch aus einer ersten Zwischenschicht 42 und einer zweiten Zwischenschicht 44 ausgebildet. Weiterhin ist hier oberhalb der dielektrischen Deckschicht 70 ein Source-Metall 80 aufgebracht worden. Bei dem dargestellten vertikalen Transistor befindet sich zudem auf der Rückseite des Substrats 10 ein Drain-Kontakt 90. Vorzugsweise handelt es sich bei dem Substrat 10 um ein n+-GaN-Substrat, bei der aktiven Schicht 20 um eine n"-GaN Driftschicht, bei der ersten Zwischenschicht 42 um eine GaN-Schicht vom p-Typ, und bei der zweiten Zwischenschicht 44 um einen n+-GaN-Schicht. Fig. 6 zeigt eine schematische Darstellung des Schrittes„Füllen und Überlagern" des erfindungsgemäßen Prozesses zur Herstellung einer erfindungsgemäßen Gate- Struktur. Bereitstellt wurde ein Substrat 10 mit einer auf dem Substrat 10
angeordneten aktiven Schicht 20 und einer auf der aktiven Schicht 20 angeordneten Zwischenschicht 40. Weiterhin wurde eine Ausnehmung 45 in der Zwischenschicht 40 erzeugt, wobei die Ausnehmung 45 sich durch die gesamte Zwischenschicht 40 hindurch in Richtung der aktiven Schicht 20 erstreckt. Das Füllen und Überlagern der Ausnehmung 45 erfolgt anschließend durch Abscheidung eines Schottky- Metalls 52 mittels Sputtern, wobei das Überlagern mindestens so lange fortgesetzt wird, bis das Schottky- Metall 52 oberhalb der Ausnehmung 45 die Ausnehmung 45 vollständig überdeckt.
Während des Auffüllens beschichtet das Schottky- Metall 52 sowohl die Seiten der Ausnehmung 45 als auch die darunter liegende aktive Schicht 20 (oder einer zusätzlichen dielektrischen Schicht 30). Beim Sputtern des Schottky- Metalls 52 kommt es zu einem reduzierten Materialauftrag am Boden der Ausnehmung 45 im Vergleich zur Oberseite der Ausnehmung 45. Mit zunehmender Füllung erfolgt dadurch ein verstärktes Materialwachstum an der Oberseite, wobei ein weiteres Wachstum der Metallschicht im Inneren der Ausnehmung 45 zunehmend unterdrückt wird. Insbesondere kommt es bei den für T-Gates typischen Strukturgrößen zu einem Überwachsen der Ausnehmung 45, wobei sich erfindungsgemäß ein Hohlraum 55 im Inneren der so erzeugten Schottky-Metallisierung der Ausnehmung 45 einstellt. Dieser Hohlraum 55 wird durch eine geringere laterale Wachstumsrate des Schottky- Metalls 52 an den Seitenwänden der Ausnehmung 45 durch das Zusammenwachsen
(Koaleszenz) des Schottky- Metalls 52 oberhalb der Ausnehmung 45 erzeugt. Der Prozess der Ausbildung des Hohlraums 55 ist dabei selbstausrichtend.
Im letzten Darstellungsschritt ist die Strukturierung eines Kontaktelements 50 aus dem abgeschiedenen Schottky- Metall 52 durch eine Schraffur lediglich angedeutet, wobei das Kontaktelement 50 zumindest abschnittsweise direkt auf der Zwischenschicht 40 aufliegt. Die T-förmige Ausprägung des Gates innerhalb der erfindungsgemäßen Gate-Struktur ist hierbei deutlich zu erkennen. Bezugszeichenliste
10 Substrat
20 aktive Schicht
30 dielektrische Schicht
32 dielektrische Ummantelung
40 Zwischenschicht
42 erste Zwischenschicht
44 zweite Zwischenschicht
45 Ausnehmung
50 Kontaktelement
52 Schottky-Metall
55 Hohlraum
60 Gate-Metall
70 dielektrische Deckschicht
80 Source-Metall
90 Drain-Kontakt

Claims

Patentansprüche
1. Gate-Struktur, aufweisend:
a) ein Substrat (10);
b) eine aktive Schicht (20), die auf dem Substrat (10) angeordnet ist;
c) eine Zwischenschicht (40), die auf der aktiven Schicht (20) angeordnet ist, wobei die Zwischenschicht (40) eine Ausnehmung (45) aufweist, die sich durch die gesamte Zwischenschicht (40) hindurch in Richtung der aktiven Schicht (20) erstreckt, wobei die Ausnehmung (45) an der Grenze zur darunter liegenden Schicht (20, 30) eine Breite zwischen 10 nm und 300 nm aufweist; und
d) ein Kontaktelement (50), das innerhalb der Ausnehmung (45)
angeordnet ist, wobei das Kontaktelement (50) die Ausnehmung (45) vollständig ausfüllt und sich bis oberhalb der Zwischenschicht (40) erstreckt, wobei das Kontaktelement (50) zumindest abschnittsweise direkt auf der Zwischenschicht (40) aufliegt;
dadurch gekennzeichnet, dass
e) das Kontaktelement (50) aus einem Schottky- Metall (52) aufgebaut ist und
f) das Kontaktelement (50) im Inneren einen vollständig von dem
Schottky- Metall (52) umschlossenen Hohlraum (55) aufweist.
2. Gate-Struktur nach Anspruch 1 , wobei das Kontaktelement (50) die aktive
Schicht (20) direkt kontaktiert.
3. Gate-Struktur nach Anspruch 1 , wobei das Kontaktelement (50) von der
aktiven Schicht (20) und der Zwischenschicht (40) durch eine dielektrische Ummantelung (32) getrennt ist.
4. Gate-Struktur nach Anspruch 1 , weiterhin umfassend eine dielektrische Schicht (30), die unmittelbar zwischen der aktiven Schicht (20) und der
Zwischenschicht (40) angeordnet ist, wobei das Kontaktelement (50) die dielektrische Schicht (30) direkt kontaktiert.
5. Gate-Struktur nach einem der vorhergehenden Ansprüche, wobei es sich bei der Zwischenschicht (40) um eine Passivierungsschicht handelt.
6. Gate-Struktur nach einem der vorhergehenden Ansprüche, wobei die
Zwischenschicht (40) mindestens eine ersten Zwischenschicht (42) und eine zweiten Zwischenschicht (44) umfasst.
7. Gate-Struktur nach einem der vorhergehenden Ansprüche, wobei das
Kontaktelement (50) oberhalb der Zwischenschicht (40) unmittelbar von einem Gate-Metall (60) überdeckt ist und das Kontaktelement (50) mit dem Gate- Metall (60) oberhalb der Zwischenschicht (40) vollständig von einer dielektrischen Deckschicht (70) umgeben ist.
8. Verfahren zur Herstellung einer Gate-Struktur, umfassend:
a) Bereitstellen eines Substrats (10) mit einer auf dem Substrat (10) angeordneten aktiven Schicht (20) und einer auf der aktiven Schicht (20) angeordneten Zwischenschicht (40);
b) Erzeugen einer Ausnehmung (45) in der Zwischenschicht (40), wobei die Ausnehmung (45) sich durch die gesamte Zwischenschicht (40) hindurch in Richtung der aktiven Schicht (20) erstreckt, wobei die Ausnehmung (45) an der Grenze zur darunter liegenden Schicht (20, 30) eine Breite zwischen 10 nm und 300 nm aufweist;
c) Füllen und Überlagern der Ausnehmung (45) durch Abscheidung eines Schottky- Metalls (52) mittels Sputtern, wobei das Überlagern mindestens so lange fortgesetzt wird, bis das Schottky- Metall (52) oberhalb der Ausnehmung (45) die Ausnehmung (45) vollständig überdeckt;
d) Strukturierung eines Kontaktelements (50) aus dem abgeschiedenen Schottky- Metall (52), wobei das Kontaktelement (50) zumindest abschnittsweise direkt auf der Zwischenschicht (40) aufliegt.
9. Verfahren nach Anspruch 8, weiterhin umfassend die Abscheidung eines das Schottky- Metall (52) oberhalb der Zwischenschicht (40) überdeckenden Gate- Metalls (60). Verfahren nach Anspruch 8 oder 9, wobei vor dem Auffüllen und Uberlagern der Ausnehmung (45) auf der Oberfläche der Ausnehmung (45) eine dielektrische Ummantelung (32) abgeschieden wird.
EP17807785.5A 2016-11-21 2017-11-20 Gate-struktur und verfahren zu dessen herstellung Pending EP3529836A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016122399.9A DE102016122399A1 (de) 2016-11-21 2016-11-21 Gate-Struktur und Verfahren zu dessen Herstellung
PCT/EP2017/079707 WO2018091699A1 (de) 2016-11-21 2017-11-20 Gate-struktur und verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
EP3529836A1 true EP3529836A1 (de) 2019-08-28

Family

ID=60515355

Family Applications (1)

Application Number Title Priority Date Filing Date
EP17807785.5A Pending EP3529836A1 (de) 2016-11-21 2017-11-20 Gate-struktur und verfahren zu dessen herstellung

Country Status (6)

Country Link
US (1) US11127863B2 (de)
EP (1) EP3529836A1 (de)
JP (1) JP7050063B2 (de)
KR (1) KR20190084060A (de)
DE (1) DE102016122399A1 (de)
WO (1) WO2018091699A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122399A1 (de) * 2016-11-21 2018-05-24 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu dessen Herstellung
CN113039650B (zh) * 2018-11-30 2024-04-30 三菱电机株式会社 半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273363A (ja) * 1987-04-30 1988-11-10 Nec Corp 半導体装置の製造方法
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
JPH04132232A (ja) * 1990-09-25 1992-05-06 Nec Corp 電界効果トランジスタおよびその製造方法
JP3120754B2 (ja) * 1997-05-29 2000-12-25 日本電気株式会社 半導体装置およびその製造方法
US6387783B1 (en) 1999-04-26 2002-05-14 International Business Machines Corporation Methods of T-gate fabrication using a hybrid resist
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7432569B1 (en) 2005-02-28 2008-10-07 Trnaslucent, Inc. FET gate structure and fabrication process
US7608497B1 (en) 2006-09-08 2009-10-27 Ivan Milosavljevic Passivated tiered gate structure transistor and fabrication method
US8680580B2 (en) * 2007-11-19 2014-03-25 Renesas Electronics Corporation Field effect transistor and process for manufacturing same
JP2011233805A (ja) 2010-04-30 2011-11-17 Singlemode Corp 半導体レーザー励起固体レーザー装置
JP2011238805A (ja) * 2010-05-11 2011-11-24 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
US8946776B2 (en) 2012-06-26 2015-02-03 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
JP2014183125A (ja) 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP6341679B2 (ja) * 2014-02-06 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
DE102016122399A1 (de) * 2016-11-21 2018-05-24 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JP7050063B2 (ja) 2022-04-07
KR20190084060A (ko) 2019-07-15
US11127863B2 (en) 2021-09-21
US20200066919A1 (en) 2020-02-27
JP2020513688A (ja) 2020-05-14
DE102016122399A1 (de) 2018-05-24
WO2018091699A1 (de) 2018-05-24

Similar Documents

Publication Publication Date Title
DE102008052595B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als High-Electron-Mobility-Transistorhalbleiterbauelement (HEMT) mit feldabschwächender Platte und Halbleiterbauelement
DE102008060704B4 (de) Feldeffekttransistor-Bauteil sowie Verfahren zu seiner Herstellung mit einem zusammengesetzten Passivierungsprozess
DE112005001179B4 (de) Verbesserte dielektrische Passivierung für Halbleiterbauelemente und Verfahren
DE3339957A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE102015103318A1 (de) Halbleiter-Bauelement mit einer Passivierungsschicht und Verfahren zum Herstellen eines solchen
DE112011100907T5 (de) Einheiten auf der Grundlage von Graphenkanälen und Verfahren zu deren Fertigung
DE112010001555T5 (de) GaN-HEMT vom Anreicherungstyp und Verfahren zu seiner Herstellung
EP1661168B1 (de) Herstellungsverfahren für eine Integrierte Schaltungsanordnung mit Kondensator
WO2018091699A1 (de) Gate-struktur und verfahren zu dessen herstellung
DE112015006381T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
WO2017001082A1 (de) Transistor mit hoher elektronenbeweglichkeit
WO2018104136A1 (de) Verfahren zur herstellung eines transistors
EP0823728B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
EP2230684B1 (de) Herstellungsverfahren für integrierte Schaltungsanordnung mit niederohmigen Kontakten
EP1835528B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement
EP1732123A2 (de) Verfahren zum Herstellen eines Metall-Halbleiter-Kontakts bei Halbleiterbauelementen
DE102019205376B4 (de) Herstellen eines ohmschen Kontakts sowie elektronisches Bauelement mit ohmschem Kontakt
DE102015120668B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
DE10330838B4 (de) Elektronisches Bauelement mit Schutzring
EP4451322A1 (de) Hochleistungsbauelement auf basis von iii-nitrid-verbindungshalbleitern, zwischenerzeugnis und verfahren zur herstellung eines hochleistungsbauelementes
WO2021156113A1 (de) Herstellungsverfahren für ein mikromechanisches bauelement und entsprechendes mikromechanisches bauelement
EP1662577A1 (de) MOS Transistor mit reduziertem Kink-Effekt und Verfahren zur Herstellung
DE102013210814A1 (de) Verfahren zum Herstellen eines Transistors mit hoher Elektronenbeweglichkeit
DE10208787B4 (de) Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20190523

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20210222

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FERDINAND-BRAUN-INSTITUT GGMBH, LEIBNITZ-INSTITUT FUER HOECHSTFREQUENZTECHNIK

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: FERDINAND-BRAUN-INSTITUT GGMBH, LEIBNIZ-INSTITUT FUER HOECHSTFREQUENZTECHNIK

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS