DE10208787B4 - Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs - Google Patents

Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs Download PDF

Info

Publication number
DE10208787B4
DE10208787B4 DE10208787A DE10208787A DE10208787B4 DE 10208787 B4 DE10208787 B4 DE 10208787B4 DE 10208787 A DE10208787 A DE 10208787A DE 10208787 A DE10208787 A DE 10208787A DE 10208787 B4 DE10208787 B4 DE 10208787B4
Authority
DE
Germany
Prior art keywords
filling
barrier
trenches
iii
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10208787A
Other languages
English (en)
Other versions
DE10208787A1 (de
Inventor
Wolfgang Friza
Carsten Dr. Schäffer
Martin Pölzl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10208787A priority Critical patent/DE10208787B4/de
Publication of DE10208787A1 publication Critical patent/DE10208787A1/de
Application granted granted Critical
Publication of DE10208787B4 publication Critical patent/DE10208787B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder von tiefen Gräben mit einer Flankensteilheit von 90° oder größer zur Herstellung von Leistungs-MOS-Feldeffekttransistoren mit vertikalem Kanal und IGBTs mit vertikalem Kanal, bei welchem in jedem von mehreren aufeinander folgenden Füllschritten (I, III) jeweils ein elektrisch leitendes Füllmaterial (15, 16) in diese zuvor vertikal in einem Subtrat (S) gebildeten tiefen Gräben (1, 2, 3) so verfüllt wird, dass die Gräben (1, 2, 3) mit dem Füllmaterial vollständig jedoch mit Lunker ausgefüllt sind, dadurch gekennzeichnet, dass an jeder gemeinsamen Grenzfläche zwischen jeder der in den aufeinander folgenden Füllschritten (I, III) homogen gebildeten Füllmaterialschichten (15, 16) eine nicht geschlossene Barriere (11) so erzeugt wird, dass diese verteilt über jede gemeinsame Grenzfläche in der räumlichen Ausdehnung lokal eng begrenzte mikroskopisch oder submikroskopisch kleine Barrierenbereiche bildet, die einerseits einen Materialtransport und einen Transport von Lunkern von einem inneren homogenen Füllbereich zu einem äußeren homogenen...

Description

  • Die Erfindung betrifft ein Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer gemäß dem Oberbegriff des Patentanspruchs 1. Ferner betrifft die Erfindung eine Verwendung des Füllverfahrens jeweils zur Herstellung von MOS-Feldeffekttransistoren mit in einem Graben gebildetem vertikalen Kanal sowie zur Herstellung von IGBTs mit in einem Graben gebildetem vertikalen Kanal. "Vertikal" ist hier nicht im strengen geometrischen Sinn zu verstehen, sondern schließt Richtungen ein, die von 90° etwas abweichen.
  • Bei Leistungs-MOS-Transistoren wie auch bei Bipolartransistoren mit isoliertem Gate (IGBTs) ist die Stromtragefähigkeit proportional zur bereitgestellten Gatefläche. Verwendet man laterale MOS-Strukturen, so ist aus diesem Grunde die Stromtragfähigkeit proportional zur verwendeten Chipfläche. Dreht man jedoch den Kanal in das Substrat (zum Beispiel Silizium) hinein, so dass er in einem Graben zu liegen kommt, kann man im Vergleich zum planaren Aufbau auf einer bestimmten Flächeneinheit wesentlich mehr Gatefäche integrieren. Eine derartige Konstruktion ermöglicht es also bei gleich bleibender Chipfläche die Stromtragefähigkeit zu erhöhen. In einem Fachartikel "1200 Volt-Trench-IGBT Study with Square Short Circuit SOA", die in Proceedings of 1998 International Symposium on Power Semiconductor Devices & ICs, Kyoto auf den Seiten 433–436 veröffentlicht wurde und deren einer Mitverfasser einer der vorliegenden Erfinder ist, wird ein Verfahren zur Ausbildung von tiefen schmalen Trenches und Füllung derselben für einen Leistungs-IGBT beschrieben.
  • Die technologischen Schritte solcher Strukturen bestehen unter anderem aus:
    • 1. Ätzen eines tiefen, möglichst schmalen Grabens (Trench) in das Silizium;
    • 2. Herstellen des Gateoxids, des Dielektrikums oder anderer Trennschichten;
    • 3. Füllen des oder der Gräben mit einem zum Beispiel elektrisch leitenden Material wie zum Beispiel Polysilizium, amorphes Silizium, Wolfram usw. als Gegenelektrode, zum Beispiel als Gateelektrode.
  • Dabei wird im Stand der Technik durch die Struktur des Grabens und durch die Füllprozesse Sorge getragen, dass das Füllmaterial möglichst homogen in das Grabenvolumen eingebracht wird.
  • Wenn der Graben beispielsweise mit Polysilizium oder auch mit amorphem Silizium, Wolfram, usw. verfüllt wird, wächst das Füllmaterial konform von jeder Seitenwand des Grabens her auf, bis sich die beiden Flanken etwa in der Mitte berühren. Ist der Graben sehr spitz, d.h. dass die Seitenwände einen Winkel etwas kleiner als 90° haben, so wächst das Füllmaterial ähnlich eines Reißverschlusses von unten nach oben zu. Ist diese Situation gegeben, so wird der Graben zumeist vollständig mit dem Füllmaterial gefüllt.
  • Ist der Trench sehr steil aber noch nicht bauchig, d.h. dass der Winkel der Seitenwände etwa 90° ist, so kommt es nicht zum Reißverschlusseffekt. In diesem Fall nähern sich die Flanken des von den Seitenwänden her wachsenden Füllmaterials während der Abscheidungsdauer parallel immer näher an. Der Spalt, entlang dem das Gasgemisch in den Graben eindringen kann, wird immer kleiner. Berühren sich die beiden Flanken, so ist der Spalt zu klein, dass noch eine Abscheidung stattfinden könnte. Dadurch entsteht in der Grabenmitte eine Nahtlinie. Diese Nahtlinie beinhaltet geringe Hohlräume. Ist der Flankenwinkel der Seitenwände des Grabens größer als 90°, der Graben also bauchig, so wächst, ähnlich eines Flaschenhalses, der obere Teil des Grabens zu, bevor der bauchige Teil vollständig gefüllt ist. In der Grabenmitte entsteht ein Hohlraum. Derartige Hohlräume heißen Lunker (engl.: "void").
  • Die beiliegenden 1a, 1b und 1c veranschaulichen jeweils in drei Phasen schematisch den Wachstumsvorgang des in drei verschieden geformte Gräben jeweils mit Flankenwinkeln < 90°, = 90° und > 90° abgeschiedenen Füllmaterials während der Abscheidungsdauer t. Die drei unterschiedlichen Grabenstrukturen sind mit den Bezugszahlen 1, 2 und 3 bezeichnet, das Füllmaterial mit 5 und die bei der Abscheidung gebildeten Hohlräume bzw. Lunker mit der Bezugszahl 4.
  • Stand der Technik ist es, die Geometrie des Grabens derart zu gestalten, dass eine möglichst lunkerfreie Verfüllung mit Polysilizium, amorphem Silizium, Wolfram usw. möglich ist. Um dieses zu erreichen, ist der Graben gemäß 1a mit einer Flankensteilheit deutlich kleiner als 90° geätzt. Diese Anforderung bedingt jedoch drastische Einschränkungen hinsichtlich Ätzequipment, Ätzchemie und Prozess. Zudem müssen die Ätzprozesse aufgrund dieser Anforderungen wegen der unterschiedlichen Verhältnisse von geätzter zu nicht geätzter Oberfläche produktfein abgestimmt werden, was einen sehr hohen Entwicklungs- und Betreuungsaufwand erfordert. Gerade solche Prozesse, die aus Kostengründen einen hohen Durchsatz ergeben sollen, streben Geometrien der Gräben mit einer Flankensteilheit von 90° an, scheiden aber aus den obigen Gründen wegen der Lunkerbildung aus.
  • Verwendet man zum Füllen der Gräben Materialien, welche bei Temperaturänderungen, wie sie zum Beispiel bei Annealschritten, Diffusionsschritten usw. stattfinden, umkristallisieren (derartige Materialien sind zum Beispiel Polysilizium, amorphes Silizium usw.), so bleiben die Lunker 4 nicht stabil in der Grabenmitte. Durch die der Abscheidung folgenden Temperaturschritte kommt es einerseits zum Effekt, dass sich viele kleine Hohlräume (z.B. entlang der Nahtlinie) zu größeren Hohlräumen sammeln. Andererseits können Hohlräume zum Beispiel durch die Umkristallisation von ihrem ursprünglichen Platz verdrängt werden. Es kann also passieren, dass die Lunker an die Grenzfläche zum Gateoxid bzw. Dielektrikum wandern. Diese Verhältnisse sind in 2 veranschaulicht, wo größere Hohlräume 4' an der Grenzfläche des Füllmaterials zu einem Gateoxid oder Dielektrikum 6, 10 sitzen. Dabei ist eine Geometrie des Grabens 2 mit einem 90°-Flankenwinkel angenommen.
  • Die oben beschriebene Wandererscheinung der Lunker im Füllmaterial in Richtung auf die Grabenwände hin konnte von der Anmelderin bei der Herstellung von IGBTs und Leistungs-MOS-Feldeffekttransistoren durch eingehende Untersuchungen aufgezeigt werden. Befindet sich ein Lunker, des zum Beispiel Polysiliziums, an der Gateoxidgrenzfläche im Graben, so können sich elektrische Eigenschaften des Transistors ändern.
  • Hierbei spielt die Bodydotierung des Transistors, d.h. n- bzw. p-Dotierung eine entscheidende Rolle: Im Falle der Elektroneninjektion über das, zum Beispiel, Polysilizium (negative Gatepolung) führt bei n-Kanaltransistoren (z.B. bei IGBTs und SFETs) die zusätzliche Feldüberhöhung an dem Lunker oder den Lunkern zu einer Erhöhung des Gateleckstroms, der auch Trappingstrom genannt wird. Da ein n-Kanal bei positiven Gatespannungen betrieben wird, spielt der Leckstrom in dieser Anwendung keine Rolle.
  • Im Falle von p-Kanal-Feldeffekttransistoren führt die Elektroneninjektion bei negativer Gatepolung in Gegenwart von Lunker ebenfalls zur Erhöhung des Leckstroms. Nun ist zu berücksichtigen, dass negatives Gatepotential applikationsrelevant ist und deshalb ein Nachteil für die Applikation entstehen kann. Sitzt ein Lunker über dem Kanalbereich, so kann die ins Gateoxid injizierte Ladung zur Verkürzung der effektiven Kanallänge führen, da die im Silizium aufgebrachte Spiegelladung die Kanaldotierung reduziert. Dies äußert sich elektrisch in der Zunahme des Drain-Source-Leckstroms wie auch in einer lokalen Abnahme der Einsatzspannung. Die Untersuchungen der Erfinder ergaben, dass ein eindeutiger Zusammenhang zwischen Gateleckstrom und Drain-Source-Leckstrom existiert. Mit zunehmender Beanspruchung des Gates werden immer mehr Elektronen ausgehend vom Lunker ins Gateoxid injiziert und führen zum stetigen Anstieg des Drain-Source-Leckstroms. Somit führen die Lunker bei p-Kanal-Feldeffekttransistoren letztlich zu einem Zuverlässigkeitsrisiko.
  • Somit bleibt im Stand der Technik bislang nur die Möglichkeit, Gräben, wie sie für die oben genannten Technologien im Substrat, zum Beispiel im Silizium, erzeugt werden, mit hinreichend spitzer Geometrie zu realisieren, das heißt mit Seitenwandwinkeln kleiner als 90°, damit bei der Füllung der oben erwähnte Reißverschlusseffekt auftritt. Gelingt dies nicht, so kommt es wegen der oben beschriebenen Lunkerwanderung an das Gateoxid bzw. die Grenzfläche des Dielektrikums bei der bisher üblichen Füllung zu Chipausfällen, die zu erheblichen finanziellen Verlusten führen.
  • Um in der Chipfabrikation diese spitze Grabengeometrie uniform über den Wafer und von Wafer zu Wafer, von Los zu Los und von Ätzkammer zu Ätzkammer möglichst gut zu gewährleisten, sind teure Ätzanlagen und großer personeller wie auch materieller Aufwand notwendig.
  • US 5,075,817 A beschreibt ein Verfahren zur Herstellung von Trenchkondensatoren für einen integrierten Halbleiterspeicher. Die Trenchkondensatoren werden dadurch hergestellt, dass der Boden und die Außenwände eines in einem Substrat gebildeten tiefen Grabens zunächst mit einem aus einer Oxidschicht und einer Polysiliziumschicht bestehenden Feldschirmlage gefüllt werden, die gleichzeitig die erste (äußere) Kondensatorelektrode bildet. Innerhalb dieser wird eine Dielektrikumsschicht aus SiN und über dieser eine dotierte Polysiliziumlage abgeschieden, die die zweite Kondensatorelektrode bildet. Darüber wird eine Opferschicht aus einem so genannten Stoppoxid aufgebracht, und über dieser eine undotierte Polysiliziumschicht, die von einem Polysiliziumplug bedeckt ist. Die in mehreren aufeinanderfolgenden Füllschritten in den Trench eingebrachten Polysiliziumschichten bestehen teilweise aus dotiertem und undotiertem Polysilizium und haben deshalb eine unterschiedliche Materialbeschaffenheit. Zwischen jeder in den aufeinanderfolgenden Füllschritten gebildeten Schicht aus Polysilizium liegt eine Oxid- oder eine Dielektrikumsschicht aus SiN.
  • Bei einem in EP 0 687 015 A2 beschriebenen Verfahren zur Herstellung eines integrierten Halbleiterbauteils werden in einem Substrat gebildete Gräben mit einer Gatestruktur ausgefüllt, die aus aufeinanderfolgenden Schichten jeweils aus p+-Polysilizium, Wolfram oder Molybdän und aus p+-Polysilizium bestehen.
  • US 6,168,991 B1 beschreibt ein Verfahren zur Herstellung von Speicherkondensatoren in einem DRAM-Speicher, bei dem Trenches mit einer leitenden Schicht, die eine erste Kondensatorelektrode bildet, einer darüber liegenden Schicht aus einem Material mit hoher Dielektrizitätskonstanten, die ein Kondensatordielektrikum bildet, und mit einer darüber liegenden zweiten Elektrodenlage aus leitendem Material gefüllt werden. Die nach Verfüllung des Trenches mit diesen Elektroden- bzw. Dielektrikumslagen verbleibende Öffnung wird mit einem als Bitleitung dienenden Plug ausgefüllt.
  • US 6,217,721 B1 beschreibt ein Verfahren zum Füllen schmaler und tiefer Gräben mit Aluminium. Ein als Liner bezeichnetes äußeres Schichtsystem, welches die lunkerfreie Abscheidung von Aluminium gewährleisten soll, besteht aus einer äußeren Titanlage, einer darüber liegenden TiN-Lage und einer darüber liegenden TiNx-Lage. Somit bestehen die in den aufeinander folgenden Füllschritten verfüllten Einzellagen nicht aus demselben Füllmaterial.
  • EP 0 581 475 B1 beschreibt ein Verfahren (vgl. insbesondere deren 9 bis 9C und die zugehörige Beschreibung in den Absätzen [0037] und [0038]) zum Füllen von Gräben für die Herstellung von Halbleiterspeicherbausteinen mit vertikalen Speicherkapazitäten, bei welchem Verfahren elektrisch leitendes Füllmaterial mehrfach abgeschieden wird (wobei jeweils eine dielektrische Barriereschicht dazwischen ausgebildet wird). Die in dieser Druckschrift beschriebene dielektrische Barriereschicht ist jeweils eine geschlossene Schicht von mehreren Nanometern Dicke aus einem homogenen Dielektrikum, das elektrisch nicht leitend ist.
  • WO 99/35311 A1 beschreibt eine in-situ-Ausbildung einer Oxidschicht auf einer zuvor abgeschiedenen Polysiliziumschicht ohne Verlassen der Prozesskammer (vgl. insbesondere die 1 bis 3 dieser Druckschrift und die dazugehörige Beschreibung). Das hieraus bekannte Verfahren arbeitet mit einem „single wafer reactor", der für die Epitaxie gebaut ist, und die in dieser Druckschrift genannten Prozesstemperaturen liegen weit über 700°C, so dass in dieser Druckschrift jeweils eine geschlossene Oxidschicht gebildet wird.
  • US 5,326,722 A beschreibt, dass in einem Verfahren, mit dem vergrabene Polysiliziumkontakte zu Source/Drain- oder Emittergebieten einer Halbleitervorrichtung gebildet werden, durch ein Oxidans über einer undotierten Polysilizium- oder amorphen Siliziumschicht in einer Abscheidekammer oder in Umgebungsluft in kontrollierter Weise eine native Siliziumoxidschicht abgeschieden wird, die zur Bildung einer Vielzahl sehr dünner nativer Siliziumoxidschichten führt, welche in einem anschließenden Annealschritt entfernt werden und als Gas entweichen.
    •
  • Es ist somit Aufgabe der Erfindung, ein Verfahren zum Füllen von Trenches bzw. Gräben mit Schichten eines elektrisch leitenden Füllmaterials anzugeben, welches verhindert, dass auch bei Gräben mit steilen Seitenwänden, das heißt Winkeln der Seitenwände von 90° und größer als 90°, wie bei bauchigen Gräben, Hohlräume innerhalb der Füllung an das Gateoxid bzw. Dielektrikum gelangen können.
  • Es ist außerdem Aufgabe der Erfindung, ein dieses Verfahren verwendendes Herstellverfahren jeweils für MOS-Feldeffekttransistoren mit vertikalem Kanal und für IGBTs mit vertikalem anzugeben.
  • Die obige Aufgabe wird anspruchsgemäß gelöst.
  • Gemäß einem wesentlichen Aspekt beansprucht diese Erfindung ein Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder von tiefen Gräben mit einer Flankensteilheit von 90° oder größer zur Herstellung von Leistungs-MOS-Feldeffekttransistoren mit vertikalem Kanal und IGBTs mit vertikalem Kanal, bei welchem in jedem von mehreren aufeinander folgenden Füllschritten jeweils ein elektrisch leitendes Füllmaterial in diese zuvor vertikal in einem Substrat gebildeten tiefen Gräben so verfüllt wird, dass die Gräben mit dem Füllmaterial vollständig jedoch mit Lunker ausgefüllt sind, dadurch gekennzeichnet, dass an jeder gemeinsamen Grenzfläche zwischen jeder der in den aufeinander folgenden Füllschritten homogen gebildeten Füllmaterialschichten eine nicht geschlossene Barriere erzeugt wird, dass diese verteilt über jede gemeinsame Grenzfläche in der räumlichen Ausdehnugn lokal eng begrenzte mikroskopisch oder sub-mikroskopisch kleine Barrierenbereiche bildet, die einerseits einen Materialtransport und einen Transport von Lunkern von einem inneren homogenen Füllbereich zu einem äußeren homogenen Füllbereich des Füllmaterials verhindert und zugleich die elektrische Funktion der Füllung nicht beeinträchtigt.
  • Im Sinne der Erfindung ist es, eine gewisse Inhomogenität der in den verschiedenen Füllschritten gebildeten Füllung zu fordern und somit die Wanderung der Hohlräume zu stoppen. Diese Inhomogenität wird vorschlagsgemäß derart gestaltet, dass eine Barriere zwischen den homogen ausgebildeten Bereichen oder Schichten des Füllmaterials erzeugt wird, die einerseits dünn genug ist, damit die elektrische Funktion der Füllung nicht beeinträchtigt wird und zugleich dick genug ist, damit der Materialtransport und damit der Transport der Hohlräume bzw. der Lunker vom inneren homogenen Füllbereich zum äußeren homogenen Füllbereich verhindert wird.
  • Eine der vielen Möglichkeiten eine solche Barriere herzustellen ist, nach Abscheiden einer äußeren homogenen Schicht des Füllmaterials an der Oberfläche die Kristallite des Füllmaterials an der Grenzfläche mit Sauerstoff abzusättigen und im nächsten Füllschritt den Graben mit einer inneren homogenen Schicht desselben Füllmaterials aufzufüllen.
  • Durchstoßen die Kristallite dieses Interface nicht, so können auch Hohlräume, welche in der inneren Füllung liegen, nur bis zu dieser Barriere wandern (zum Beispiel durch Verdrängung durch Umkristallisation). An dieser Barriere bleiben diese Hohlräume dann hängen.
  • Diese durch die Erfindung gewollte Inhomogenität des Füllmaterials ist keine geschlossene Barriere innerhalb der Füllschichten. Die Barriere besteht stattdessen aus über die Grenzfläche verteilten, jedoch in der räumlichen Ausdehnung lokal eng begrenzten, mikroskopisch oder auch submikroskopisch kleinen Barrieren. Diese lokalen Stützstellen können die Wanderung von Hohlräumen unterbinden.
  • Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist, dass der Graben eine nahezu beliebige Geometrie haben kann (spitz, senkrecht oder bauchig) und die Funktionalität des Bauteils trotzdem noch gewährleistet ist.
  • Das im ersten und den weiteren Füllschritten eingebrachte Füllmaterial kann zum Beispiel amorphes Silizium, Polysilizium, Wolfram oder ein anderes leitendes oder dielektrisches Material sein. Optional können danach Nachbehandlungsschritte zum Beispiel Implantation, Belegungsprozess, nasschemische Prozesse usw. dieser Schicht oder auch andere technologische Zwischenschritte wie zum Beispiel Plasmaätzung erfolgen.
  • Die danach gebildete Barriere kann zum Beispiel durch Oxidation der Oberfläche des im ersten Schritt verfüllten Füllmaterials gebildet werden. Die Barriere muss, wie erwähnt, nicht zwingend eine geschlossene Fläche sein. Die Oxidation zur Bildung der Barriere kann zum Beispiel ausgeführt werden durch:
    • – Aussetzen des Wafers einer bestimmten Umgebung für eine bestimmte Zeit, so dass sich an der Oberfläche des Füllmaterials natürliches Oxid bildet;
    • – Einfahren in ein Ofenrohr beim nächsten Abscheideschritt unter Zufuhr einer Sauerstoffatmosphäre (oxidierend Einfahren);
    • – RTP-Oxidation (RTP: Rapid Temperature Processing).
  • Weiterhin alternativ kann die Barriere auch durch Sputtern oder Bedampfen oder Abscheiden von Metall oder dielektrischem Material, zum Beispiel durch PVD, LPCVD, PECVD, SACVD, RPCVD, HP-CVD oder CVD gebildet werden.
  • Außerdem kann dem Füllmaterial während dessen Abscheidung Sauerstoff oder ein Sauerstoffträger zugegeben werden, welches die Oberfläche der Kristallite des Füllmaterials absättigt oder sich daran anlagert oder mit der Oberfläche der Kristallite reagiert oder an den Kristalliten Mikrobarrieren durch Stützstellen erzeugt. Dies bedeutet, dass die Barriere je nach Prozessbedingung homogen oder inhomogen über der Oberfläche des Füllmaterials oder innerhalb des Füllmaterials gebildet wird und dort submikroskopisch kleine Barrierenbereiche bildet.
  • Bei einem bevorzugten Ausführungsbeispiel wird das Füllmaterial in zwei aufeinander folgenden Füllschritten in die Gräben verfüllt und die Barriere nur auf der Oberfläche der im ersten Füllschritt gebildeten Schicht des Füllmaterials erzeugt.
  • Wie erwähnt kann das Füllmaterial aus der aus amorphem Si, polykristallinem Si, Wolfram und anderen geeigneten dotierten oder undotierten Materialien bestehenden Gruppe gewählt sein.
  • Das oben beschriebene Füllverfahren zur Füllung von Gräben ist besonders vorteilhaft bei der Herstellung von Leistungs-MOS-Feldeffekttransistoren mit vertikalem Kanal und bei IGBTs mit vertikalem Kanal anwendbar.
    •
  • Nachstehend wird die Erfindung anhand eines bevorzugten Ausführungsbeispiels und vorteilhaften Alternativen und Modifikationen davon bezogen auf die Zeichnung näher erläutert. Die Zeichnungsfiguren zeigen im einzelnen:
  • 1a, 1b und 1c anhand schematischer Schnittansichten das schon beschriebene bekannte Verfahren zum Füllen von tiefen Trenches, die unterschiedliche Geometrien haben;
  • 2 eine schematische Schnittansicht eines Grabens mit einer Flankensteilheit von 90° zum Beispiel eines IGBTs, bei dem im Graben die Lunker zum Gateoxid gewandert sind;
  • 3 eine schematische Schnittansicht eines U-förmigen Grabens, welche das Ergebnis des erfindungsgemäßen Füllverfahrens veranschaulicht, durch das die bei der Verfüllung des Grabens entstehenden Lunker an einer Barriere aufgehalten werden, und
  • 4a, 4b und 4c schematische Schnittansichten jeweils unterschiedlicher Grabengeometrien mit Verfahrensschritten I bis III, die ein Ausführungsbeispiel eines erfindungsgemäßen Füllverfahrens veranschaulichen.
  • Zunächst veranschaulichen schematisch Schnittansichten der 4a drei aufeinander folgende Verfahrensschritte I–III für einen Graben mit Flankenwinkel < 90°.
  • In 4b sind dieselben Verfahrensschritte I–III anhand einer Grabengeometrie mit einer Flankensteilheit von 90° (U-Graben) veranschaulicht, während die Schnittansichten der 4c dieselben Verfahrensschritte I–III des Ausführungsbeispiels des erfindungsgemäßen Füllverfahrens für eine Gra bengeometrie mit einem Flankenwinkel größer als 90° (bauchiger Graben) veranschaulichen. Aus diesem Grunde werden anhand der 4a–4c die einzelnen Verfahrensschritte des Ausführungsbeispiels gemeinsam beschrieben: Im ersten Schritt I wird eine erste (äußere) homogene Schicht 15 in den Graben 1, 2, 3 abgeschieden und zwar auf ein darin auf dem Substrat S bereits abgeschiedenes Gateoxid oder Dielektrikum 10. Die Abscheidung dieser ersten äußeren homogenen Schicht 15 muss so erfolgen, dass der Graben 1, 2, 3 dabei noch nicht zuwächst. Das Füllmaterial der Schicht 15 kann bestehen aus amorphem Silizium, Polysilizium, Wolfram, etc.
  • Danach können optional Nachbehandlungsschritte, wie zum Beispiel Implantation, Belegungsprozess, nasschemische Prozesse usw. der Schicht 15 oder auch andere technologische Zwischenschritte ausgeführt werden, wie zum Beispiel Plasmaätzungen usw. Im zweiten Schritt II wird eine dünne Barriere 11 gebildet, die in den 4a bis 4c durch eine starke gestrichelte Linie veranschaulicht ist. Die Barriere ist keine geschlossene Fläche. Die Schicht 11 kann zum Beispiel erzeugt werden durch:
    • – Aussetzen der Wafer einer bestimmten Umgebung für eine bestimmte Zeit, so dass sich auf der Oberfläche der im Schritt I gebildeten Schicht 15 des Füllmaterials natürliches Oxid bildet; oder
    • – Einfahren in ein Ofenrohr beim nächsten Abscheideschritt III zum Beispiel unter Sauerstoffatmosphäre (oxidierend Einfahren); oder
    • – Oxidation durch einen RTP-Schritt in oxidierender Atmosphäre; oder
    • – mittels Sputtern oder Bedampfen oder Abscheiden einer Metallschicht oder einer dielektrischen Schicht durch einen PVD-, LPCVD-, PECVD-, SACVD-, APCVD-, HP-CVD oder CVD-Prozess.
  • In dem in den Schnittansichten der 4a–4c veranschaulichten dritten Schritt III wird dann die zweite (innere) homogene Schicht 16 desselben Füllmaterials abgeschieden, die durch die Barriere 11 von der ersten Schicht 15 des Füllmaterials getrennt ist. Diese Schicht 16 kann zum Beispiel aus amorphem Silizium, Polysilizium, Wolfram usw. bestehen. Diese Schicht 16 wird so abgeschieden, dass der Graben 1, 2, 3 im Wesentlichen vollständig ausgefüllt ist. 4b, III und 4c, III zeigen jeweils einen Lunker 4, der nach Hochtemperaturschritten an der Barrierengrenzfläche 11 zu sitzen kommt.
  • 3 zeigt eine schematische Querschnittsansicht eines mit dem zuvor beschriebenen erfindungsgemäßen Verfahren vollständig ausgefüllten Grabens 2, der, wie in 4b, U-förmig ist, d.h. dessen Flankenwinkel 90° beträgt. 3 zeigt dass Lunker 4, die sich bei der Füllung des Grabens mit den Füllmaterialien bilden, an der Barriere 11 hängen bleiben und nicht bis zum Gateoxid 10 gelangen.
  • Das erfindungsgemäße Verfahren ist nicht auf zwei durch eine einzige Barriere 11 getrennte homogene Schichten 15, 16 des Füllmaterials beschränkt. Im Rahmen der Erfindung sind ebenso mehr als zwei homogene Schichten mit jeweils einer Barriere dazwischen herstellbar.
  • Nachstehend werden alternative Verfahrensweisen zur in situ Herstellung einer oder mehrerer Barrieren während der Abscheidung des Füllmaterials bzw. der Füllmaterialschichten beschrieben. Beispielsweise ist es bei der Abscheidung im Ofen möglich, nach dem ersten Abscheideschritt die Temperatur und/oder das Gas zu wechseln. Dann kann im nächsten Ofenschritt (ohne Ausfahren des Wafers aus dem Ofen) die Barriere hergestellt werden und anschließend (wiederum ohne Ausfahren des Wafers aus dem Ofen) die Füllung des Grabens vervollständigt werden. Dieses Prinzip ist auch auf mehr als zwei Schichten des Füllmaterials und auf mehrere Barrieren anwendbar.
  • Im Rahmen des erfindungsgemäßen Verfahrens liegt auch die Bildung von "Mikro"-Barrieren während der Trenchfüllung. Bereits während der Abscheidung kann der ersten homogenen Schicht ein Medium beigemischt werden, welches die Oberfläche der Kristallite absättigt oder sich an der Oberfläche derselben anlagert oder mit der Oberfläche der Kristallite reagiert oder an den Kristalliten Mikrobarrieren (Stützstellen) erzeugt. Damit kann die Umkristallisation und somit die Lunkerwanderung ebenso unterbunden werden. Dies gilt auch für weitere homogene Schichten des in den Graben gefüllten Materials.
  • Die obige Beschreibung macht deutlich, dass das erfindungsgemäße Verfahren zum Verfüllen von tiefen Graben eine gewisse Inhomogenität der Füllung fordert, die die Wanderung der Lunker bzw. Hohlräume stoppt. Diese Inhomogenität kann gemäß dem beschriebenen Ausführungsbeispiel derart gestaltet sein, dass eine Barriere zwischen homogen ausgebildeten Bereichen des Füllmaterials existiert, die einerseits dünn genug ist, damit die elektrische Funktion der Füllung nicht beeinträchtigt wird und zugleich dick genug ist, damit der Materialtransport von der inneren homogenen Schicht zur äußeren homogenen Schicht des Füllmaterials oder umgekehrt verhindert wird.
  • Durchstoßen also die Kristallite die Barriere 11 nicht, so können Hohlräume bzw. Lunker, welche in der inneren Füllung liegen, nur bis zu dieser Barriere 11 wandern (zum Beispiel durch Verdrängung durch Umkristallisation) und bleiben daran hängen, so dass sie nicht bis zum Gateoxid oder zum Dielektrikum gelangen können.
  • Diese Inhomogenität des Füllmaterials ist keine geschlossene Barriere, sondern besteht aus über die Grenzfläche der Füllung verteilten, jedoch in der räumlichen Ausdehnung lokal eng begrenzten mikroskopisch oder auch submikroskopisch feinen Barrieren, die als lokale Stützstellen die Wanderung von Hohlräumen unterbinden und trotzdem die elektrische Funktion der Füllung nicht beeinträchtigen.
    • 1, 2, 3
    Trenches in unterschiedlichen Geometrien
    4, 4'
    Lunker
    5
    Füllmaterial
    6, 10
    Dielektrikum oder Gateoxid oder andere Trennschicht
    11
    Barriereschicht
    15
    äußere Schicht des Füllmaterials
    16
    innere Schicht des Füllmaterials
    S
    Substrat
    I, II, III
    drei aufeinander folgende Füllschritte
    t
    Zeit

Claims (7)

  1. Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder von tiefen Gräben mit einer Flankensteilheit von 90° oder größer zur Herstellung von Leistungs-MOS-Feldeffekttransistoren mit vertikalem Kanal und IGBTs mit vertikalem Kanal, bei welchem in jedem von mehreren aufeinander folgenden Füllschritten (I, III) jeweils ein elektrisch leitendes Füllmaterial (15, 16) in diese zuvor vertikal in einem Subtrat (S) gebildeten tiefen Gräben (1, 2, 3) so verfüllt wird, dass die Gräben (1, 2, 3) mit dem Füllmaterial vollständig jedoch mit Lunker ausgefüllt sind, dadurch gekennzeichnet, dass an jeder gemeinsamen Grenzfläche zwischen jeder der in den aufeinander folgenden Füllschritten (I, III) homogen gebildeten Füllmaterialschichten (15, 16) eine nicht geschlossene Barriere (11) so erzeugt wird, dass diese verteilt über jede gemeinsame Grenzfläche in der räumlichen Ausdehnung lokal eng begrenzte mikroskopisch oder submikroskopisch kleine Barrierenbereiche bildet, die einerseits einen Materialtransport und einen Transport von Lunkern von einem inneren homogenen Füllbereich zu einem äußeren homogenen Füllbereich des Füllmaterials verhindert und zugleich die elektrische Funktion der Füllung nicht beeinträchtigt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Barriere (11) durch Absättigung der Oberfläche der Kristallite des Füllmaterials an der Grenzfläche mit Sauerstoff gebildet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dem Füllmaterial (15, 16) während dessen Abscheidung in einem der Füllschritte oder beiden Füllschritten (I, III) Sauerstoff oder ein Sauerstoffträger zugegeben wird, welcher die Barriere (11) bildet.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur in situ-Herstellung der Barriere (11) nach dem ersten Füllschritt (I) in einem Ofen die Temperatur und/oder das Gas gewechselt und im nächsten Schritt ohne Ausfahren des Wafers im Ofen die Barriere hergestellt und anschließend ohne Ausfahren des Wafers der zweite Füllschritt (III) im Ofen zur vollständigen Füllung des Grabes mit dem Füllmaterial ausgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Füllmaterial in zwei aufeinanderfolgenden Füllschritten (I, III) von außen nach innen in die Gräben gefüllt wird und der die Barriere (11) bildende Schritt (II) diese nur auf der die Grenzfläche definierenden Oberfläche der im ersten Füllschritt (I) verfüllten Schicht (15) des Füllmaterials erzeugt.
  6. Herstellverfahren für einen MOS-Feldeffekttransistor mit in einem Graben gebildetem vertikalen Kanal, gekennzeichnet durch Verwendung des Füllverfahrens nach einem der Ansprüche 1 bis 5.
  7. Herstellverfahren für einen IGBT mit in einem Graben gebildetem vertikalen Kanal, gekennzeichnet durch Verwendung des Füllverfahrens nach einem der Ansprüche 1 bis 5.
DE10208787A 2002-02-28 2002-02-28 Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs Expired - Fee Related DE10208787B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10208787A DE10208787B4 (de) 2002-02-28 2002-02-28 Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10208787A DE10208787B4 (de) 2002-02-28 2002-02-28 Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs

Publications (2)

Publication Number Publication Date
DE10208787A1 DE10208787A1 (de) 2003-09-18
DE10208787B4 true DE10208787B4 (de) 2007-04-26

Family

ID=27762510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10208787A Expired - Fee Related DE10208787B4 (de) 2002-02-28 2002-02-28 Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs

Country Status (1)

Country Link
DE (1) DE10208787B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075817A (en) * 1990-06-22 1991-12-24 Ramtron Corporation Trench capacitor for large scale integrated memory
EP0687015A2 (de) * 1994-06-09 1995-12-13 Ngk Insulators, Ltd. Halbleiterbauteil und Verfahren zu seiner Herstellung
WO1999035311A1 (en) * 1998-01-09 1999-07-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6168991B1 (en) * 1999-06-25 2001-01-02 Lucent Technologies Inc. DRAM capacitor including Cu plug and Ta barrier and method of forming
US6217721B1 (en) * 1995-08-07 2001-04-17 Applied Materials, Inc. Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
EP0581475B1 (de) * 1992-07-29 2002-10-23 Nortel Networks Limited Herstellungsmethode für Elektroden für Grabenkondensatoren

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075817A (en) * 1990-06-22 1991-12-24 Ramtron Corporation Trench capacitor for large scale integrated memory
EP0581475B1 (de) * 1992-07-29 2002-10-23 Nortel Networks Limited Herstellungsmethode für Elektroden für Grabenkondensatoren
EP0687015A2 (de) * 1994-06-09 1995-12-13 Ngk Insulators, Ltd. Halbleiterbauteil und Verfahren zu seiner Herstellung
US6217721B1 (en) * 1995-08-07 2001-04-17 Applied Materials, Inc. Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
WO1999035311A1 (en) * 1998-01-09 1999-07-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6168991B1 (en) * 1999-06-25 2001-01-02 Lucent Technologies Inc. DRAM capacitor including Cu plug and Ta barrier and method of forming

Also Published As

Publication number Publication date
DE10208787A1 (de) 2003-09-18

Similar Documents

Publication Publication Date Title
DE10031626B4 (de) Mit hochleitendem Material gefüllte Graben-Struktur und Verfahren zur Herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
EP1039548B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102010062721B4 (de) Halbleiterbauelement mit verbessertem Einschaltwiderstand
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE60116612T2 (de) Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102007054064A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102005047056B3 (de) Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE112015003603T5 (de) Split-Gate-Halbleitervorrichtung mit L-förmigem Gate
EP0159617A1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE19924571C2 (de) Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
DE10208787B4 (de) Verfahren zum Füllen von teilweise bauchigen tiefen Gräben oder tiefen Gräben mit einer Flankensteilheit von 90° oder größer und dieses verwendende Verfahren zur Herstellung von MOS-Feldeffekttransistoren und IGBTs
DE10306315A1 (de) Halbleitervorrichtung und entsprechendes Herstellungsverfahren
DE102004063991B4 (de) Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee