EP2783391A1 - Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter - Google Patents

Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter

Info

Publication number
EP2783391A1
EP2783391A1 EP12797791.6A EP12797791A EP2783391A1 EP 2783391 A1 EP2783391 A1 EP 2783391A1 EP 12797791 A EP12797791 A EP 12797791A EP 2783391 A1 EP2783391 A1 EP 2783391A1
Authority
EP
European Patent Office
Prior art keywords
semiconductor
contact
solder
layer
partner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP12797791.6A
Other languages
English (en)
French (fr)
Inventor
Erik Sueske
Eckart Geinitz
Gerhard Braun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP2783391A1 publication Critical patent/EP2783391A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/016—Manufacture or treatment of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07631—Techniques
    • H10W72/07636—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/076—Connecting or disconnecting of strap connectors
    • H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • H10W72/07653—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/381—Auxiliary members
    • H10W72/387—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631—Shapes of strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/631—Shapes of strap connectors
    • H10W72/634—Cross-sectional shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Definitions

  • the invention is based on a method for contacting a semiconductor according to the preamble of independent claim 1 and of a contact arrangement for a semiconductor according to the preamble of independent claim 5.
  • components for producing a contact arrangement are usually used as components without housing, so-called “bare-dies", on substrates such as Direct Bonded Copper (DBC), insulated metal Solders (IMS), etc., and / or soldered to printed circuit boards and / or punched grid or the like .
  • the semiconductors are connected to at least a first surface by forming a first solder layer having a predetermined thickness, flat with at least one first contact partner Problem here is that the
  • Semiconductors can blur without lateral guidance on the solder layer, so that the semiconductor does not maintain the original position, but moves laterally on the substrate. This lateral movement can be prevented by suitable measures. These measures vary from contact partner to contact partner.
  • the semiconductor is not only soldered on the contact surface facing the first contact partner, but also contacted with a second contact partner by forming a second solder layer with a second contact surface. This will be the first
  • the bottom is usually an insulated metal block for heat storage or heat spreading, but may also be a different substrate.
  • a solder layer is provided on a solder joint of the device, wherein the solder joint is arranged on the surface facing the respective carrier. Furthermore, at least one recess of the respective carrier for receiving a Lotüberschusses and / or for a solder limit on the surface of the carrier is provided.
  • the carrier surface with the recess facing the solder joint of the device is provided.
  • a contact arrangement for a component is described.
  • the component is connected on at least one first surface by forming a first solder layer areally with at least one first contact partner, wherein the first contact partner is designed as an electrical contact clip.
  • the component is connected to a second surface by forming at least one second solder layer surface with a second contact partner.
  • solder-repellent layer is applied as a limiting means, which the dimensions and / or the shape specifies at least one soldering surface of the semiconductor and prevents blurring and / or lateral breaking of the semiconductor during the soldering process.
  • solder-repellent layer are materials that prevent wetting of the layer with the solder, such as polyimides.
  • Polyimides are high-performance plastics whose most important structural feature is the imide group.
  • purely aerodynamic matic polyimides generally not meltable and chemically very resistant, even to many solvents. Because of heat resistance, low outgassing, radiation resistance, insulating properties, and the property that common solder does not adhere to a polyimide film, polyimide solutions are very useful as a coating agent for confining one
  • Embodiments of the present invention advantageously prevent the lateral blurring and / or twisting of the semiconductor during soldering, and offer advantages over other known solutions, in particular in double-sided soldering of the semiconductor.
  • the solder-repellent layer advantageously protects the regions of the semiconductor which are not to come into contact with the solder and provides for a simple and rapid formation of the soldering surface by forming recesses in the solder-repellent layer.
  • the solder-repellent coating is already part of the semiconductor package.
  • the essential idea of the present invention is based on the fact that the applied solder can be held on the semiconductor within a certain soldering area by the solder-repellent layer.
  • solder-repellent layer for example a polyimide layer, is applied to the semiconductor as a limiting agent, which predetermines the dimensions and / or the shape of at least one soldering surface of the semiconductor.
  • a contact arrangement is proposed for a semiconductor which is connected to at least one first surface by forming a first solder layer having a predetermined thickness in a planar manner with a first contact partner.
  • a solder-repellent layer for example a polyimide layer, applied as a limiting means on the semiconductor, which dictates the dimensions and / or the shape of at least one soldering surface of the semiconductor.
  • Embodiments of the invention advantageously connect a semiconductor flat to a first contact surface of a first contact partner, so that a low electrical resistance with a homogeneous current distribution and a high power density can be realized on the semiconductor.
  • the lateral distance between at least one contact surface of the at least first contact partner and the edge of the solder-repellent layer is selected as a function of the thickness of the solder layer. Due to the distance, a maximum tolerance range can be predetermined in an advantageous manner, in which blurring of the semiconductor is possible. This is particularly advantageous if too much solder is applied during the soldering process.
  • the edges of the at least one contact surface of the first contact partner can be rounded off.
  • the rounding of the edges can preferably be achieved by introducing an impression on a side of the first contact partner opposite the contact surface.
  • the rounded geometry of the at least one first contact surface advantageously avoids the mechanical contact between an edge of the semiconductor and the first contact partner even with a strong tilt of the semiconductor and the first contact partner.
  • the critical active structures in the edge region can thus be protected in an advantageous manner.
  • the at least one contact surface of the first contact partner to be contacted can be adapted to the at least one soldering surface of the semiconductor and ideally correspond to it.
  • the contact surface of the at least one first contact partner can be designed so that the solder flows on the semiconductor to the limiting solder-repellent layer and on the contact surface of the first contact partner to the edges of the contact surface.
  • the entire contact surface available for contacting can advantageously be used, so that significant advantages in terms of current distribution, electrical resistance and thermal dissipation can result.
  • the mechanical stresses on the edges of the semiconductor can advantageously be reduced and thus damage to the semiconductor avoided.
  • the semiconductor can be connected in a flat manner to a second surface by forming at least one second solder layer with a second contact partner.
  • substrates such as rectified-bonded copper (DBC), insulated metal substrates (IMS), etc., and / or circuit boards and / or lead frames and / or heat dissipation elements ,
  • the distance between the at least one contact surface of the at least first contact partner and the edge of the solder-repellent layer corresponds to two to four times the thickness of the solder layer.
  • the thickness of the solder layer is about 50 to 100 ⁇ and the corresponding lateral distance is then preferably in the range of 100 to 400 ⁇ .
  • the semiconductor is connected in a planar manner to a second contact area by forming a second solder layer on a second surface.
  • the first contact partner can be embodied, for example, as a bracket and / or as a metal clip and / or as a bridge, wherein the semiconductor is electrically connected to at least one component via the first contact partner.
  • the second contact partner can, for example, as a substrate and / or as a printed circuit board and / or be executed as a stamped grid and / or as a heat sink.
  • the semiconductor can advantageously be connected to the other components for the purpose of transmitting high powers with a low contact resistance.
  • the semiconductor can be connected to a current source and / or voltage source and / or another semiconductor component.
  • the semiconductor can be connected to different second contact partners, which advantageously enables a situation-adapted material selection.
  • materials may be selected which may have insulating and / or cooling and / or heat-storing and / or heat-conducting properties.
  • semiconductors can advantageously be combined with first contact partners, which have a good electrical conductivity, and with second contact partners, which enable a high thermal dissipation. This advantageously increases the life and / or reliability of the semiconductor.
  • the second solder layer extends with the second contact partner substantially parallel to the first solder layer with the first contact partner.
  • the first contact partner may have a continuous contact surface or a plurality of contact surfaces.
  • additional edges can advantageously be used on the semiconductor, which ensure even less twisting and / or blurring of the semiconductor during the soldering process.
  • gate fingers are located on large semiconductors. These are metal strips which come from a gate via an emitter surface but are isolated from it. The gate fingers serve to bring a gate signal to the cells faster than would be possible via the semiconductor structure.
  • the gate fingers are like the semiconductor edge up with a solder-repellent layer, such as a polyimide layer isolated.
  • the upper semiconductor surface can be segmented into additional soldering surfaces, which can be used as additional anti-sweat protection.
  • the segmented surfaces are simulated, for example, through slots in the bracket just there in the area, so that when solder wetting additional individual solder surfaces arise.
  • the edge length at which the solder can attack can be increased and the risk that the semiconductor may be damaged during the process
  • Soldering blurs can be further reduced.
  • a metal clip can be used, which covers the entire surface of the conductor by an embossed structure.
  • the edge structures of the metal clip prevent mechanical stress on the edges of the semiconductor by being impressed.
  • solder-repellent material for example polyimide strips
  • gate fingers segment the upper semiconductor surface into additional soldering surfaces but have no electrical function.
  • These polyimide strips advantageously provide a twisting and / or Verschwimmtikes of the semiconductor during the soldering process.
  • the solder-repellent layer may generally be designed in such a way that it completely surrounds at least one soldering surface of the semiconductor, for example forming a rectangular or circular soldering surface. In this way, when adapting the contact surface of a first contact partner to the shape and size of the bordered soldering surface of the semiconductor, blurring of the semiconductor by the adhesion forces starting from the border in any direction is prevented. For the same reason twisting of the semiconductor is also not possible.
  • the solder-repellent layer presents only a part of a border of at least one soldering surface of the semiconductor.
  • the solder-repellent layer is designed in the form of two strip sections spaced parallel to one another, wherein the at least one soldering surface is provided between the two strip sections.
  • the solder-repellent Layer constitutes a limiting means at least in the area of its adjacency to the soldering surface and in this way determines the dimension and / or the shape of the at least one soldering surface.
  • Fig. 1 shows a schematic perspective view of a first embodiment of a contact arrangement according to the invention.
  • Fig. 2 shows a schematic perspective view of a second embodiment of a contact arrangement according to the invention.
  • FIG. 3 shows a schematic sectional representation of a third exemplary embodiment of a contact arrangement according to the invention.
  • FIG. 4 shows an enlarged detail which shows the lateral distance between the contact surface of the first contact element and the polyimide layer of the schematic sectional illustration from FIG. 3.
  • the illustrated embodiments of a contact arrangement 1, V, 1 "comprise a semiconductor 10, 10 ', 10" which is formed on at least one first surface by forming a first solder layer 30, 32', 34 '. , 36 ', 30 "having a predetermined thickness LD areally connected to at least one first contact partner 20, 20', 20" 60 ".
  • a polyimide layer 14, 14 ', 14 " is applied as limiting means on the semiconductor 10, 10', 10", which has the dimensions and / or the shape of at least one soldering surface 12, 12 ', 12 "of the semiconductor 10, 10'. , 10 "pretends.
  • the first solder layer 30, 32 ', 34', 36 ', 30 ", 80" is advantageously supported by the polyimide layer 14, 14', 14 ", 18 'within the predetermined area of the solder pad 12, 12', 12" the semiconductor 10, 10 ', 10 "held.
  • the illustrated embodiments are suitable for high-power applications, in particular for those applications in which high power must be switched, and the semiconductor switches, such as Power MOS FET (Power Metal Oxide Semiconductor Field Effect Transistors) and / or IGBT (Insulated Gate Bipolar Transistors).
  • the semiconductor switches such as Power MOS FET (Power Metal Oxide Semiconductor Field Effect Transistors) and / or IGBT (Insulated Gate Bipolar Transistors).
  • the polyimide layer 14, 14 ', 18' frames the at least one solder pad 12, 12 'on the semiconductor, with a lateral spacing A, which will be described in more detail below with reference to FIG in that the shortest distance between an inner edge of the polyimide layer 14, 14 ', 18' and an outer edge of the contact surface 20.2, 22.2 ', 24.2', 26.2 'of the first contact partner 20, 20' is defined.
  • Polyimide is particularly suitable as a limiting agent, since this material withstands high temperatures and can be easily applied, for example in the form of a thin film. Furthermore, conventional solders do not adhere to polyimide.
  • the semiconductor 10, 10 ', 10 "in the illustrated embodiments on a second surface by forming a second solder layer 50, 50', 50" areally with a second contact partner 40, 40 '
  • the first contact partner 20, 20 ', 20 "and / or a third contact partner 60" is designed as a metal bracket and / or as a metal clip and / or as a metal bridge
  • the first and / or third contact partner 20, 20' , 20 "electrically connect the semiconductor 10, 10 ', 10" to at least one further component 70 ", 90", wherein the first and / or third contact partners 20, 20' each have a solder layer 72 ", 92" with the components 70 3, 90.
  • the second contact partner 40, 40 ', 40 is designed as a substrate and / or as a printed circuit board and / or as a stamped grid and / or as a heat dissipation element. Furthermore, the second solder layer 50, 50 ', 50 "extends. with the second contact partner 40, 40 ', 40 "substantially parallel to the first solder layer 30, 32', 34 ', 36', 30" with the first contact partner 20, 20 ', 20 ", 60".
  • the second contact partner 40 'in the exemplary embodiment illustrated also has an insulation layer 40.1' and is designed as an insulated metal block for heat storage or spreading.
  • the first contact partner 20 has a continuous contact surface 20. 2, the edges of the at least one contact surface 20. 2 of the first contact partner 20 being rounded off.
  • the rounding off of the edges can be achieved, in particular, by the introduction of an embossing 20.4 on an opposite side of the first contact partner 20 to the contact surface 20.2.
  • the contact surface 20.2 can be easily and quickly adapted to the dimension of the solder pad 12 of the semiconductor 10, in which the impression 20.4 corresponds in shape and size of the solder pad 12 of the semiconductor.
  • the adhesion and / or slipping of the semiconductor 10 during a soldering operation can advantageously be prevented by utilizing the adhesion forces that occur. Due to the shape of the yoke support and the adhesion forces of the solder layer 30, it is not possible for the semiconductor 10 to twist or blur during the soldering process.
  • the first contact partner 20 embodied as a bracket is embodied such that the solder is distributed on the semiconductor 10 in such a way that it flows as far as the limiting polyimide layer 14 on which the solder does not adhere. On executed as a bracket first contact partner 30, the solder flows to the edges of the temple support.
  • the first contact partner 20 ' has a plurality of contact surfaces 22.2', 24.2 ', 26.2'.
  • the semiconductor 10 ' has a plurality of solder pads 12' which are separated by so-called gate fingers 16 '. These are metal strips which run from a gate over an emitter surface but are isolated from it.
  • These gate fingers 16 ' are usually insulated upwards with a polyimide cover 18' or polyimide layer.
  • the first contact partner 20 ' has corresponding conductor structures 22', 24 ', 26' with a plurality of contacts.
  • a first contact surface 26.2 'of a first conductor pattern 26' corresponding to the emitter surface can be adapted via grinding and / or etching and / or bending. Furthermore, the edge of the first conductor structure 26 'is not rounded on both sides.
  • a second conductor pattern 24 ' has the shape of a cuboid, wherein the edges of the contact surface 22.4' are not rounded.
  • a third conductor structure 22 ' has two rounded edges, which are formed by an impression 20.4' on an opposite side of the contact surface 22.2 '.
  • the described conductor structures 22 ', 24', 26 ' are possible embodiments, although other shapes and manufacturing methods for the separated conductor structures 22', 24 ', 26' are possible.
  • the contact surfaces 20.2 ', 22.4', 22.6 can be varied.
  • more or less gate fingers 16 'and correspondingly more or less corresponding conductor patterns 22', 24 ', 26' can be formed.
  • additional polyimide strips are formed on the semiconductor 10 'which, in accordance with the above-described gate fingers 16', segment the upper semiconductor surface into additional soldering surfaces but have no electrical function.
  • the first surface of the semiconductor 10 ' is segmented into additional solder pads 12'.
  • the segmented surfaces 12 ' for example, through slots in the metal bracket just there on the semiconductor 10' replicated, so that in the solder wetting individual solder surfaces 12 'arise.
  • the edge length at which the solder can attack be increased and the Verschwimmrisiko of the semiconductor 10 'can be further reduced.
  • the first surface of the semiconductor 10 is likewise segmented by polyimide layers 14", the solder surfaces 12 "of at least two contact partners 20", 60 “thus produced by solder layers 30". , 80 "with a given thickness
  • the Semiconductor 10 via the first contact partner 20" and via a fourth solder layer 72 "connected to a first component 70" and connected via the third contact partner 60 "and a fifth solder layer 92" with a second component 90 ". via the first and / or third contact partners 20 ", 60", for example, to a power source and / or voltage source and / or another semiconductor device.
  • the polyimide layer 14 " is provided such that the lateral spacing A between the at least one contact surface 20.2" of the at least one first contact partner 20 "and the edge of the polyimide layer 14" of the two- to four-fold solder layer thickness LD equivalent.
  • the thickness LD of the solder layer 30 " for example, about 50 to 100 ⁇ and the lateral distance A is then preferably in the range of 100 to 400 ⁇ .
  • the semiconductor 10, 10', 10" on at least a first surface by forming a first solder layer 30, 32 ', 34', 36 ', 30 ", 80 "with a predetermined thickness LD areally connected to at least one first contact partner 20, 20 ', 20", 60 ".
  • a polyimide layer 14, 14 ', 14 ", 18' is applied to the semiconductor 10, 10 ', 10" as limiting means, which have the dimensions and / or the shape of at least one soldering surface 12, 12', 12 "of the semiconductor 10 , 10 ', 10 "pretends.
  • the lateral spacing A between at least one contact surface 20.2, 22.2 ', 24.2', 26.2 ', 20.2 "of the at least first contact partner 20, 20', 20", 60 "and the edge of the polyimide layer 14, 14 ', 14", 18 ' is selected as a function of the thickness LD of the solder layer 30, 32', 34 ', 36', 30 ", 80".
  • edges of the at least one contact surface 20.2, 22.2 ', 24.2', 26.2 ', 20.2 "of the first contact partner 20, 20', 20", 60 " are rounded, wherein the rounding of the edges, in particular by the introduction of an impression 20.4, 20.4 ' on one of the contact surface 20.2, 22.2 ', 24.2', 26.2 ', 20.2 "opposite side of the first contact partner 20, 20', 20", 60 "is achieved.
  • the semiconductor 10, 10 ', 10 "on a second surface by forming at least one second solder layer 50, 50', 50" areally connected to a second contact partner 40, 40 ', 40 ".

Landscapes

  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Kontaktieren eines Halbleiters (10) sowie eine Kontaktanordnung (1) für einen Halbleiters (10), wobei der Halbleiter (10) an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht (30) mit einer vorgegebenen Dicke flächig mit einem ersten Kontaktpartner (20) verbunden ist. Erfindungsgemäß ist eine Polyimidschicht (14) als Begrenzungsmittel auf dem Halbleiter (10) aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche (12) des Halbleiters (10) vorgibt.

Description

Beschreibung
Titel
Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
Stand der Technik
Die Erfindung geht aus von einem Verfahren zum Kontaktieren eines Halbleiters nach der Gattung des unabhängigen Patentanspruchs 1 sowie von einer Kon- taktanordnung für einen Halbleiter nach Gattung des unabhängigen Patentanspruchs 5.
Bei so genannten High-Power-Anwendungen, bei welchen hohe Leistungen geschaltet werden, werden Bauelemente zur Herstellung einer Kontaktanordnung üblicherweise als Bauteile ohne Gehäuse, so genannte„bare-dies", auf Substrate, wie beispielsweise Direct Bonded Copper (DBC), Insulated Metal Substrate (IMS) usw., und/oder auf Leiterplatten und/oder auf Stanzgitter oder ähnliches gelötet. Die Halbleiter werden an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht mit einer vorgegebenen Dicke, flächig mit mindes- tens einem ersten Kontaktpartner verbunden. Ein Problem hierbei ist, dass die
Halbleiter ohne seitliche Führung auf der Lötschicht verschwimmen können, so, dass der Halbleiter die ursprüngliche Position nicht beibehält, sondern sich seitlich auf dem Substrat bewegt. Diese laterale Bewegung kann durch geeignete Maßnahmen verhindert werden. Diese Maßnahmen sind von Kontaktpartner zu Kontaktpartner unterschiedlich.
Zudem wird der Halbleiter bei den oben erwähnten High-Power-Anwendungen nicht nur auf der dem ersten Kontaktpartner zugewandten Kontaktfläche gelötet, sondern auch durch Ausbildung einer zweiten Lötschicht mit einer zweiten Kon- taktfläche mit einem zweiten Kontaktpartner kontaktiert. Hierbei wird die erste
Kontaktfläche üblicherweise über einen Metallclip und/oder eine Metallbrücke aber in einigen Fällen auch über eigene DBC kontaktiert. Die Unterseite ist hierbei üblicherweise ein isolierter Metallblock zur Wärmespeicherung oder Wärmespreizung, kann aber auch ein anders Substrat sein.
In der Offenlegungsschrift DE 103 32 695 A1 wird beispielsweise eine Anordnung zur Befestigung eines Bauelements an mindestens einem Träger beschrieben. Bei der beschriebenen Anordnung wird eine Lötschicht auf einer Lötstelle des Bauelements vorgesehen, wobei die Lötstelle auf der dem jeweiligen Träger zugewandten Oberfläche angeordnet ist. Des Weiteren ist mindestens eine Ausnehmung des jeweiligen Trägers für eine Aufnahme eines Lotüberschusses und/oder für eine Lötbegrenzung an der Oberfläche des Trägers vorgesehen. Hierbei ist die Trägeroberfläche mit der Ausnehmung der Lötstelle des Bauelements zugewandt.
In der Patentschrift US 4,935,803 wird eine Kontaktanordnung für ein Bauteil beschrieben. Bei der beschriebenen Kontaktanordnung ist das Bauteil an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht flächig mit mindestens einem ersten Kontaktpartner verbunden, wobei der erste Kontaktpartner als elektrischer Kontaktbügel ausgeführt ist. Des Weiteren ist das Bauteil an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht flächig mit einem zweiten Kontaktpartner verbunden. Durch eine konvexe Bügelform wird ein Verlaufen der ersten Lötschicht verhindert und eine Selbstzentrierung des Bügels auf dem Bauteil erzielt.
Offenbarung der Erfindung
Das erfindungsgemäße Verfahren zum Kontaktieren eines Halbleiters bzw. die erfindungsgemäße Kontaktanordnung für einen Halbleiter mit den Merkmalen der unabhängigen Patentansprüche 1 bzw. 6 haben demgegenüber den Vorteil, dass auf den Halbleiter eine lotabweisende Schicht als Begrenzungsmittel aufgebracht wird, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche des Halbleiters vorgibt und ein Verschwimmen und/oder seitliches Ausbrechen des Halbleiters während des Lötvorgangs verhindert. Als lotabweisende Schicht eignen sich Materialien die ein Benetzen der Schicht mit dem Lot unterbinden, wie z.B. Polyimide. Polyimide sind Hochleistungskunststoffe, deren wichtigstes Strukturmerkmal die Imidgruppe ist. In vorteilhafter Weise sind rein aro- matische Polyimide in der Regel nicht schmelzbar und chemisch sehr beständig, auch gegenüber vielen Lösungsmitteln. Aufgrund der Hitzebeständigkeit, der geringen Ausgasung, der Strahlungsbeständigkeit, der Isoliereigenschaften und der Eigenschaft, dass übliche Lötmittel nicht auf einer Polyimidschicht haften, eignen sich Polyimidlösungen sehr gut als Beschichtungsmittel zur Begrenzung einer
Lötfläche auf dem Halbleiter.
Ausführungsformen der vorliegenden Erfindung verhindern in vorteilhafter Weise das seitliche Verschwimmen und/oder Verdrehen des Halbleiters beim Löten und bieten insbesondere beim doppelseitigen Löten des Halbleiters Vorteile gegenüber anderen bekannten Lösungen. Die lotabweisende Schicht schützt in vorteilhafter Weise die Bereiche des Halbleiters, welche nicht mit dem Lötmittel in Kontakt kommen sollen und sorgt für eine einfache und schnelle Gestaltung der Lötfläche durch Ausbilden von Aussparungen in der lotabweisende Schicht. In vor- teilhafter Weise muss lediglich der zu befestigende Halbleiter präpariert und mit der lotabweisende Schicht vorbehandelt werden, während die Kontaktpartner keine zusätzlichen Begrenzungen und/oder Verschwimmungsschutzmaßnahmen aufweisen müssen. Bevorzugt ist die lotabweisende Beschichtung bereits Bestandteil des Halbleitergehäuses.
Der wesentliche Gedanke der vorliegenden Erfindung beruht darauf, dass durch die lotabweisende Schicht das aufgebrachte Lötmittel innerhalb eines bestimmten Lötbereichs auf dem Halbleiter gehalten werden kann. Ausführungsformen des erfindungsgemäßen Verfahrens zum Kontaktieren eines
Halbleiters verbinden einen Halbleiter an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht mit einer vorgegebenen Dicke flächig mit mindestens einem ersten Kontaktpartner. Erfindungsgemäß wird auf den Halbleiter eine lotabweisende Schicht, beispielsweise eine Polyimidschicht, als Begren- zungsmittel aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche des Halbleiters vorgibt.
Des Weiteren wird eine Kontaktanordnung für einen Halbleiter vorgeschlagen, welcher an mindestens einer ersten Fläche durch Ausbildung einer ersten Löt- schicht mit einer vorgegebenen Dicke flächig mit einem ersten Kontaktpartner verbunden ist. Erfindungsgemäß ist eine lotabweisende Schicht, beispielsweise eine Polyimidschicht, als Begrenzungsmittel auf dem Halbleiter aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche des Halbleiters vorgibt.
Ausführungsformen der Erfindung verbinden einen Halbleiter in vorteilhafter Weise flächig mit einer ersten Kontaktfläche eines ersten Kontaktpartners, so dass ein geringer elektrischen Wderstandes bei einer homogenen Stromverteilung und eine hohe Leistungsdichte auf dem Halbleiter realisiert werden kann.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Verfahren zum Kontaktieren eines Halbleiters und der im unabhängigen Patentanspruch 6 angegebenen erfindungsgemäßen Kontaktanordnung zum Kontaktieren eines Halbleiters möglich.
Besonders vorteilhaft ist, dass der seitliche Abstand zwischen mindestens einer Kontaktfläche des mindestens ersten Kontaktpartners und dem Rand der lotabweisende Schicht in Abhängigkeit von der Dicke der Lötschicht gewählt wird. Durch den Abstand kann in vorteilhafter Weise ein maximaler Toleranzbereich vorgegeben werden, in welchem ein Verschwimmen des Halbleiters möglich ist. Dies ist insbesondere dann vorteilhaft, wenn während dem Lötvorgang zu viel Lötmittel aufgebracht wird.
In vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens zum Kontaktieren eines Halbleiters können die Ränder der mindestens einen Kontaktfläche des ersten Kontaktpartners abgerundet werden. Das Abrunden der Ränder kann vorzugsweise durch Einbringen einer Einprägung auf einer der Kontaktfläche gegenüberliegenden Seite des ersten Kontaktpartners erzielt werden. Die abgerundete Geometrie der mindestens einen ersten Kontaktfläche vermeidet in vorteilhafter Weise den mechanische Kontakt zwischen einer Kante des Halbleiters und dem ersten Kontaktpartner selbst bei einer starken Verkippung des Halbleiters und des ersten Kontaktpartners. Die kritischen aktiven Strukturen im Randbereich können so in vorteilhafter Weise geschützt werden. Des Weiteren kann durch eine entsprechende Formgebung, die mindestens eine zu kontaktierende Kontaktfläche des ersten Kontaktpartners an die mindestens eine Lötfläche des Halbleiters angepasst werden und dieser im Idealfall entsprechen. Dadurch kön- nen während des Lötvorgangs wirkende Adhäsionskräfte des Lotmittels ein Verdrehen und/oder ein Verschwimmen des Halbleiters unterbinden. Dies stellt eine kostengünstige Lösung dar, da in vorteilhafter Weise keine zusätzlichen Maßnahmen, wie beispielsweise Lötstopplacke oder Dimpel erforderlich sind. Des Weiteren kann die Kontaktfläche des mindestens einen ersten Kontaktpartners so ausgeführt werden, dass das Lötmittel auf dem Halbleiter bis zur begrenzenden lotabweisenden Schicht und auf der Kontaktfläche des ersten Kontaktpartners bis zu den Kanten der Kontaktfläche fließt. Dadurch kann in vorteilhafter Weise die gesamte zur Verfügung stehende Kontaktfläche zur Kontaktierung ge- nutzt werden, so dass sich deutliche Vorteile bei der Stromverteilung, dem elektrischen Widerstand und der thermischen Ableitung ergeben können. Zudem können die mechanischen Spannungen an den Kanten des Halbleiters in vorteilhafter Weise reduziert und damit eine Beschädigung des Halbleiters vermieden werden.
In weiterer vorteilhafter Ausgestaltung des erfindungsgemäßen Verfahrens zum Kontaktieren eines Halbleiters kann der Halbleiter flächig an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht mit einem zweiten Kontaktpartner verbunden werden. Dies ermöglicht in vorteilhafter Weise die Befesti- gung des zu kontaktierenden Halbleiters auf Substraten, wie beispielsweise Di- rect-Bonded-Copper (DBC), IMS (Insulated Metal Substrate) usw., und/oder Leiterplatten und/oder Stanzgittern und/oder Wärmeableitelementen.
Besonders vorteilhaft ist, dass der Abstand zwischen der mindestens einen Kon- taktfläche des mindestens ersten Kontaktpartners und dem Rand der lotabweisenden Schicht der zwei- bis vierfachen Lotschichtdicke entspricht. Vorzugsweise beträgt die Dicke der Lötschicht ca. 50 bis 100μηι und der korrespondierende seitliche Abstand liegt dann vorzugsweise im Bereich von 100 bis 400μηι. In vorteilhafter Ausgestaltung der erfindungsgemäßen Kontaktanordnung für einen Halbleiter ist der Halbleiter an einer zweiten Fläche durch Ausbildung einer zweiten Lötschicht flächig mit einem zweiten Kontaktpartner verbunden. Hierbei kann der erste Kontaktpartner beispielsweise als Bügel und/oder als Metallclip und/oder als Brücke ausgeführt werden, wobei der Halbleiter über den ersten Kontaktpartner elektrisch mit mindestens einer Komponente verbunden ist. Der zweite Kontaktpartner kann beispielsweise als Substrat und/oder als Leiterplatte und/oder als Stanzgitter und/oder als Wärmeableitelement ausgeführt werden. Durch die Kontaktierung mit dem als Bügel und/oder Brücke ausgeführten ersten Kontaktpartner, kann der Halbleiter in vorteilhafter Weise zur Übertragung von großen Leistungen mit einem geringen Übergangswiderstand mit den weiteren Komponenten verbunden werden. So kann der Halbleiter beispielsweise mit einer Stromquelle und/oder Spannungsquelle und/oder einem anderen Halbleiterbauteil verbunden werden. Gleichzeitig kann der Halbleiter mit verschiedenen zweiten Kontaktpartnern verbunden werden, wodurch in vorteilhafter Weise eine situationsangepasste Materialauswahl ermöglicht wird. So können beispielsweise Materialien gewählt werden, welche isolierende und/oder kühlende und/oder wärmespeichernde und/oder wärmeleitende Eigenschaften aufweisen können. Durch Ausführungsformen der erfindungsgemäßen Kontaktanordnung können Halbleiter in vorteilhafter Weise mit ersten Kontaktpartner, welche eine gute elektrische Leitfähigkeit aufweisen, und mit zweiten Kontaktpartnern kombiniert werden, welche eine hohe thermische Ableitung ermöglichen. Dies erhöht in vorteilhafter Weise die Lebensdauer und/oder die Zuverlässigkeit des Halbleiters.
In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Kontaktanordnung für einen Halbleiters verläuft die zweite Lötschicht mit dem zweiten Kontaktpartner im Wesentlichen parallel zur ersten Lötschicht mit dem ersten Kontaktpartner. Dies ermöglicht in vorteilhafter Weise einen Sandwichaufbau, bei welchem der Halbleiter zwischen dem ersten Kontaktpartner, der beispielsweise als Bügel ausgeführt ist, und dem zweiten Kontaktpartner, der beispielsweise als Substrat ausgeführt ist, angeordnet ist. Durch Ausnutzung der Adhäsionskräfte kann der Halbleiter ohne Verkippen und/oder Verschwimmen an der vorgesehen Position kontaktiert und befestigt werden.
In weiterer vorteilhafter Ausgestaltung der erfindungsgemäßen Kontaktanordnung für einen Halbleiter kann der erste Kontaktpartner eine durchgängige Kontaktfläche oder mehrere Kontaktflächen aufweisen. Auf diese Weise können in vorteilhafter Weise zusätzliche Kanten auf dem Halbleiter genutzt werden, welche ein noch geringeres Verdrehen und/oder Verschwimmen des Halbleiters während des Lötvorgangs gewährleisten. Üblicherweise befinden sich auf großen Halbleitern sogenannte Gatefinger. Dabei handelt es sich um Metallstreifen, welche von einem Gate über eine Emitter- fläche laufen, aber von dieser isoliert sind. Die Gatefinger dienen dazu, ein Gatesignal schneller zu den Zellen zu bringen, als es über die Halbleiterstruktur möglich wäre. Bevorzugt sind die Gatefinger wie der Halbleiterrand nach oben mit einer lotabweisende Schicht, wie z.B. einer Polyimidschicht, isoliert. Durch die Ga- tefinger kann die obere Halbleiterfläche in zusätzliche Lötflächen segmentiert werden, welche als zusätzlicher Verschwimmschutz genutzt werden können. Dazu werden die segmentierten Flächen beispielsweise durch Schlitze im Bügel eben dort in der Fläche nachgebildet, so dass bei Lotbenetzung zusätzliche einzelne Lotflächen entstehen. Dadurch kann die Randlänge erhöht werden, an welcher das Lot angreifen kann, und das Risiko, dass der Halbleiter während des
Lötvorgangs verschwimmt, kann weiter reduziert werden. Für eine solche Kon- taktierung eines Leistungsbauelementes kann ein Metallclip verwendet werden, welcher durch eine eingeprägte Struktur die komplette Fläche des Hableiters bedeckt. Gleichzeitig verhindern die Randstrukturen des Metallclips durch eine Ab- prägung eine mechanische Belastung der Kanten des Halbleiters.
Alternativ können zusätzliche Streifen aus einem lotabweisenden Material, beispielsweise Polyimidstreifen, auf dem Halbleiter ausgebildet werden, welche entsprechend den oben beschriebenen Gatefingern die obere Halbleiterfläche in zu- sätzliche Lötflächen segmentieren aber keine elektrische Funktion aufweisen.
Diese Polyimidstreifen bieten in vorteilhafter Weise einen Verdreh- und/oder Verschwimmschutzes des Halbleiters beim Lötvorgang.
Die lotabweisende Schicht kann im Allgemeinen zum einen derart ausgeführt sein, dass sie zumindest eine Lötfläche des Halbleiters vollständig umrandet, wobei beispielsweise eine rechteckige oder kreisförmige Lötfläche gebildet wird. Auf diese Weise ist bei Anpassung der Kontaktfläche eines ersten Kontaktpartners an die Form und Größe der umrandeten Lötfläche des Halbleiters ein Verschwimmen des Halbleiters durch die Adhäsionskräfte ausgehend von der Um- randung in jeglicher Richtung unterbunden. Aus gleichem Grund ist ein Verdrehen des Halbleiters ebenso nicht möglich.
In einer Abwandlung der Erfindung stellt die lotabweisende Schicht nur einen Teil einer Umrandung zumindest einer Lötfläche des Halbleiters vor. Beispielsweise ist die lotabweisende Schicht in Form von zwei parallel zueinander beabstandeten Streifenabschnitten ausgebildet, wobei zwischen den zwei Streifenabschnitten die zumindest eine Lötfläche vorgesehen ist. Die lotabweisende Schicht stellt zumindest in dem Bereich ihrer Angrenzung zur Lötfläche ein Begrenzungsmittel dar und bestimmt auf diese Weise die Abmessung und/oder die Form der mindesten einen Lötfläche. Auf diese Weise ist bei Anpassung der Kontaktfläche eines ersten Kontaktpartners an die Form und Größe der vorgese- hen Lötfläche des Halbleiters ein Verschwimmen des Halbleiters durch die Adhäsionskräfte zumindest in Richtung der Abgrenzung der lotabweisenden Schicht zur Lötfläche unterbunden. In der Regel ist ein Verdrehen des Halbleiters ebenso nicht möglich. Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. In der Zeichnung bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen. Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt eine schematische perspektivische Darstellung eines ersten Ausführungsbeispiels einer erfindungsgemäßen Kontaktanordnung. Fig. 2 zeigt eine schematische perspektivische Darstellung eines zweiten Ausführungsbeispiels einer erfindungsgemäßen Kontaktanordnung.
Fig. 3 zeigt eine schematische Schnittdarstellung eines dritten Ausführungsbeispiels einer erfindungsgemäßen Kontaktanordnung.
Fig. 4 zeigt einen vergrößerten Ausschnitt, welcher den seitlichen Abstand zwischen der Kontaktfläche des ersten Kontaktelements und der Polyimidschicht der schematische Schnittdarstellung aus Fig. 3 zeigt. Wie aus Fig. 1 bis 4 ersichtlich ist, umfassen die dargestellten Ausführungsbeispiele einer Kontaktanordnung 1 , V, 1 " einen Halbleiter 10, 10', 10", welcher an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht 30, 32', 34', 36', 30" mit einer vorgegebenen Dicke LD flächig mit mindestens einem ersten Kontaktpartner 20, 20', 20" 60" verbunden ist. Erfindungsgemäß ist eine Polyimidschicht 14, 14', 14" als Begrenzungsmittel auf dem Halbleiter 10, 10', 10" aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche 12, 12', 12" des Halbleiters 10, 10', 10" vorgibt. Die erste Lötschicht 30, 32', 34', 36', 30", 80" wird durch die Polyimidschicht 14, 14', 14", 18' in vorteilhafter Weise innerhalb des vorbestimmten Bereichs der Lötfläche 12, 12', 12" auf dem Halbleiter 10, 10', 10" gehalten.
Die dargestellten Ausführungsbeispiele eigenen sich für High-Power- Anwendungen, insbesondere für solche Anwendungen, bei denen hohe Leistungen geschaltet werden müssen, und die Halbleiterschalter, wie beispielsweise Power-Mos-FET (Power-Metall-Oxid-Halbleiter-Feldeffekttransistoren) und/oder IGBT (Bipolartransistoren mit isolierten Gate-Elektroden).
Wie aus Fig. 1 und 2 weiter ersichtlich ist, umrahmt die Polyimidschicht 14, 14', 18' die mindestens eine Lötfläche 12, 12' auf dem Halbleiter, wobei ein seitlicher Abstand A, der nachfolgend unter Bezugnahme auf Fig. 4 näher beschrieben wird, als der kürzeste Abstand zwischen einer inneren Kante der Polyimidschicht 14, 14', 18' und einer äußeren Kante der Kontaktfläche 20.2, 22.2', 24.2', 26.2' des ersten Kontaktpartners 20, 20' definiert ist. Polyimid eignet sich besonders gut als Begrenzungsmittel, da dieser Werkstoff hohen Temperaturen standhält und beispielsweise in Form einer dünnen Folie leicht aufgebracht werden kann. Des Weiteren haften übliche Lötmittel nicht auf Polyimid.
Wie Aus Fig. 1 bis 4 weiter ersichtlich ist, ist der Halbleiter 10, 10', 10"in den dargestellten Ausführungsbeispielen an einer zweiten Fläche durch Ausbildung einer zweiten Lötschicht 50, 50', 50" flächig mit einem zweiten Kontaktpartner 40, 40', 40" verbunden. Hierbei ist der erste Kontaktpartner 20, 20', 20"und/oder ein dritten Kontaktpartner 60" als Metallbügel und/oder als Metallclip und/oder als Metallbrücke ausgeführt. Der erste und/oder dritte Kontaktpartner 20, 20', 20" verbinden den Halbleiter 10, 10', 10" elektrisch mit mindestens einer weiteren Komponente 70", 90", wobei die ersten und/oder dritten Kontaktpartner 20, 20' jeweils über eine Lötschicht 72", 92" mit den Komponenten 70", 90" verbunden sind, wie aus Fig. 3 ersichtlich ist. Der zweite Kontaktpartner 40, 40', 40" ist als Substrat und/oder als Leiterplatte und/oder als Stanzgitter und/oder als Wärmeableitelement ausgeführt. Des Weiteren verläuft die zweite Lötschicht 50, 50', 50" mit dem zweiten Kontaktpartner 40, 40', 40" im Wesentlichen parallel zur ersten Lötschicht 30, 32', 34', 36', 30" mit dem ersten Kontaktpartner 20, 20', 20", 60".
Wie aus Fig.2 weiter ersichtlich ist, weist der zweite Kontaktpartner 40' im darge- stellten Ausführungsbeispiel zudem eine Isolationsschicht 40.1 ' auf und ist als isolierter Metall block zur Wärmespeicherung oder Spreizung ausgeführt.
Wie aus Fig. 1 weiter ersichtlich ist, weist der erste Kontaktpartner 20 eine durchgängige Kontaktfläche 20.2 auf, wobei die Ränder der mindestens einen Kontaktfläche 20.2 des ersten Kontaktpartners 20 abgerundet ausgeführt sind. Das Abrunden der Ränder kann insbesondere durch das Einbringen einer Ein- prägung 20.4 auf einer der Kontaktfläche 20.2 gegenüberliegenden Seite des ersten Kontaktpartners 20 erzielt werden. Auf diese Weise kann die Kontaktfläche 20.2 einfach und schnell an die Abmessung der Lötfläche 12 des Halbleiters 10 angepasst werden, in dem die Einprägung 20.4 in Form und Größe der Lötfläche 12 des Halbleiters entspricht. Durch die Form der Kontaktfläche 20.2 kann unter Ausnutzung der auftretenden Adhäsionskräfte in vorteilhafter Weise das Verschwimmen und/oder Verrutschen des Halbleiters 10 während eines Lötvorgangs, insbesondere eines doppelseitigen Lötvorgangs, verhindert werden. Durch die Form der Bügelauflage und durch die Adhäsionskräfte der Lötschicht 30 ist es dem Halbleiter 10 nicht möglich, sich während des Lötvorgangs zu verdrehen oder zu verschwimmen. We aus Fig. 1 weiter ersichtlich ist, ist der als Bügel ausgeführte erste Kontaktpartner 20 so ausgeführt, dass sich das Lot auf dem Halbleiter 10 so verteilt, dass es bis zur begrenzenden Polyimidschicht 14 fließt, auf welcher das Lot nicht haftet. Am als Bügel ausgeführten ersten Kontaktpartner 30 fließt das Lot bis zu den Kanten der Bügelauflage.
Wie aus Fig. 2 weiter ersichtlich ist, weist der erste Kontaktpartner 20' mehrere Kontaktflächen 22.2', 24.2', 26.2' auf. Im dargestellten Ausführungsbeispiel weist der Halbleiter 10' mehrere Lötflächen 12' auf, welche durch so genannte Gatefinger 16' getrennt sind. Dabei handelt es sich um Metallstreifen, welche von einem Gate über eine Emitterfläche laufen, aber von dieser isoliert sind. Die Gatefinger 16' bringen ein Gatesignal schneller zu den Zellen, als es über die Halbleiterstruktur möglich wäre. Diese Gatefinger 16' sind üblicherweise nach oben mit ei- ner Polyimidabdeckung 18' bzw. Polyimidschicht isoliert. Der erste Kontaktpartner 20' weist korrespondierende Leiterstrukturen 22', 24', 26' mit mehreren Kon- taktflächen 22.2', 24.2', 26.2' auf, um die durch die Gatefinger 16' getrennten Lötflächen 12' des Halbleiters 10' zu kontaktieren. Hierbei kann eine erste Kontaktfläche 26.2' einer zur Emitterfläche korrespondierenden ersten Leiterstruktur 26' über Schleifen und/oder Ätzen und/oder Biegen angepasst werden. Des Weite- ren ist die Kante der ersten Leiterstruktur 26' nicht beidseitig abgerundet. Eine zweite Leiterstruktur 24' weißt die Form eines Quaders auf, wobei die Kanten der Kontaktfläche 22.4' nicht abgerundet sind. Eine dritte Leiterstruktur 22' weist zwei abgerundete Kanten auf, welche durch eine Einprägung 20.4' auf einer der Kontaktfläche 22.2' gegenüberliegenden Seite ausgebildet werden. Die beschrieben Leiterstrukturen 22', 24', 26' sind mögliche Ausführungsbeispiele, wobei auch andere Formen und Herstellungsverfahren für die separierten Leiterstrukturen 22', 24', 26' möglich sind. Ebenso können die Kontaktflächen 20.2', 22.4', 22.6 variiert werden. Des Weiteren können mehr oder weniger Gatefinger 16' und entsprechend mehr oder weniger korrespondierende Leiterstrukturen 22', 24', 26' ausgebildet werden.
Bei einer alternativen nicht dargestellten Ausführungsform der vorliegenden Erfindung sind zusätzliche Polyimidstreifen auf dem Halbleiter 10' ausgebildet, welche entsprechend den oben beschriebenen Gatefingern 16' die obere Halbleiter- fläche in zusätzliche Lötflächen segmentieren aber keine elektrische Funktion aufweisen.
Die zusätzlichen Kanten auf dem Halbleiter 10' ermöglichen in vorteilhafter Weise einen verbesserten Schutz gegen Verdrehen und/oder Verschwimmen wäh- rend des Lötvorgangs. Hierzu ist die erste Fläche des Halbleiters 10' in zusätzliche Lötflächen 12' segmentiert. Dazu werden die segmentierten Flächen 12' beispielsweise durch Schlitze im Metallbügel eben dort auf dem Halbleiter 10' nachgebildet, so dass bei der Lotbenetzung einzelne Lotflächen 12' entstehen. Dadurch kann die Randlänge an der das Lötmittel angreifen kann, erhöht werden und das Verschwimmrisiko des Halbleiters 10' weiter reduziert werden.
Wie aus Fig. 3 ersichtlich ist, ist im dargestellten Ausführungsbeispiel die erste Fläche des Halbleiters 10" ebenfalls durch Polyimidschichten 14" segmentiert, wobei die auf diese Weise entstehen Lötflächen 12" von mindestens zwei Kon- taktpartnern 20", 60" durch Lötschichten 30", 80" mit einer vorgegebenen Dicke
LD flächig verbunden werden. Im dargestellten Ausführungsbeispiel wird der Halbleiter 10" über den ersten Kontaktpartner 20" sowie über eine vierte Lötschicht 72" mit einer ersten Komponente 70" verbunden und über den dritten Kontaktpartner 60"und eine fünfte Lötschicht 92" mit einer zweiten Komponente 90" verbunden. So kann der Halbleiter 10" über den ersten und/oder dritten Kontaktpartner 20", 60" beispielsweise mit einer Stromquelle und/oder Spannungsquelle und/oder einem anderen Halbleiterbauteil verbunden werden.
Wie aus Fig. 4 weiter ersichtlich ist, ist die Polyimidschicht 14" so aufgebacht, dass der seitliche Abstand A zwischen der mindestens einen Kontaktfläche 20.2" des mindestens einen ersten Kontaktpartners 20" und dem Rand der Polyimidschicht 14" der zwei- bis vierfachen Lotschichtdicke LD entspricht. Im in Fig. 4 dargestellten Ausführungsbeispiel beträgt die Dicke LD der Lötschicht 30" beispielsweise ca. 50 bis 100μηι und der seitliche Abstand A liegt dann vorzugsweise im Bereich von 100 bis 400μηι.
Bei dem korrespondierenden Verfahren zum Kontaktieren eines Halbleiters 10, 10', 10", wird der Halbleiter 10, 10', 10" an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht 30, 32', 34', 36', 30", 80" mit einer vorgegebenen Dicke LD, flächig mit mindestens einem ersten Kontaktpartner 20, 20', 20", 60" verbunden. Erfindungsgemäß wird auf den Halbleiter 10, 10', 10" eine Polyimidschicht 14, 14', 14", 18' als Begrenzungsmittel aufgebracht, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche 12, 12', 12" des Halbleiters 10, 10', 10" vorgibt. Hierbei wird der seitliche Abstand A zwischen mindestens einer Kontaktfläche 20.2, 22.2', 24.2', 26.2', 20.2" des mindestens ersten Kontaktpartners 20, 20', 20", 60" und dem Rand der Polyimidschicht 14, 14', 14", 18' in Abhängigkeit von der Dicke LD der Lötschicht 30, 32', 34', 36', 30", 80" gewählt. Die Ränder der mindestens einen Kontaktfläche 20.2, 22.2', 24.2', 26.2', 20.2" des ersten Kontaktpartners 20, 20', 20", 60" werden abgerundet, wobei das Abrunden der Ränder insbesondere durch das Einbringen einer Einprägung 20.4, 20.4' auf einer der Kontaktfläche 20.2, 22.2', 24.2', 26.2', 20.2" gegenüberliegenden Seite des ersten Kontaktpartners 20, 20', 20", 60" erzielt wird. Des Weiteren wird der Halbleiter 10, 10', 10" an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht 50, 50', 50" flächig mit einem zweiten Kontaktpartner 40, 40', 40" verbunden.

Claims

Ansprüche
Verfahren zum Kontaktieren eines Halbleiters, wobei der Halbleiter (10, 10', 10") an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht (30, 32', 34', 36', 30", 80") mit einer vorgegebenen Dicke (LD), flächig mit mindestens einem ersten Kontaktpartner (20, 20', 20", 60") verbunden wird, dadurch gekennzeichnet, dass auf den Halbleiter (10, 10', 10") eine lotabweisende Schicht (14, 14', 14", 18') als Begrenzungsmittel aufgebracht wird, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche (12, 12', 12") des Halbleiters (10, 10', 10") vorgibt.
Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass als lotabweisende Schicht eine Polyimidschicht (14, 14', 14", 18') vorgesehen wird.
Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der seitliche Abstand (A) zwischen mindestens einer Kontaktfläche (20.2, 22.2', 24.2', 26.2', 20.2") des mindestens einen ersten Kontaktpartners (20, 20', 20", 60") und dem Rand der lotabweisenden Schicht (14, 14', 14", 18') in Abhängigkeit von der Dicke (LD) der Lötschicht (30, 32', 34', 36', 30", 80") gewählt wird.
Verfahren nach einem der Ansprüche 1 oder 3, dadurch gekennzeichnet, dass Ränder der mindestens einen Kontaktfläche (20.2, 22.2', 24.2', 26.2', 20.2") des ersten Kontaktpartners (20, 20', 20", 60") abgerundet werden, wobei das Abrunden der Ränder insbesondere durch das Einbringen einer Einprägung (20.4, 20.4') auf einer der Kontaktfläche (20.2, 22.2', 24.2', 26.2', 20.2") gegenüberliegenden Seite des ersten Kontaktpartners (20, 20', 20", 60") erzielt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Halbleiter (10, 10', 10") an einer zweiten Fläche durch Ausbildung mindestens einer zweiten Lötschicht (50, 50', 50") flächig mit einem zweiten Kontaktpartner (40, 40', 40") verbunden wird.
6. Kontaktanordnung für einen Halbleiter, wobei der Halbleiter (10, 10', 10") an mindestens einer ersten Fläche durch Ausbildung einer ersten Lötschicht (30, 32', 34', 36', 30") mit einer vorgegebenen Dicke (LD) flächig mit mindestens einem ersten Kontaktpartner (20, 20', 20", 60") verbunden ist, dadurch gekennzeichnet, dass eine lotabweisende Schicht (14, 14', 14", 18') als Begrenzungsmittel auf dem Halbleiter (10, 10', 10") aufgebracht ist, welche die Abmessungen und/oder die Form von mindestens einer Lötfläche (12, 12', 12") des Halbleiters (10, 10', 10") vorgibt.
7. Kontaktanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die lotabweisende Schicht eine Polyimidschicht (14, 14', 14", 18') ist.
8. Kontaktanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die lotabweisende Schicht (14, 14', 14", 18') so aufgebacht ist, dass der seitliche Abstand (A) zwischen der mindestens einen Kontaktfläche (20.2, 22.2', 24.2', 26.2', 20.2") des mindestens ersten Kontaktpartners (20, 20', 20", 60") und dem Rand der lotabweisenden Schicht (14, 14', 14", 18') der zwei- bis vierfachen Lotschichtdicke (LD) entspricht, vorzugsweise beträgt die Dicke (LD) der Lötschicht (30, 32', 34', 36', 30") ca. 50 bis 100μηι und der seitliche Abstand (A) liegt vorzugsweise im Bereich von 100 bis 400μηι.
9. Kontaktanordnung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass, der Halbleiter (10, 10', 10") an einer zweiten Fläche durch Ausbildung einer zweiten Lötschicht (50, 50', 50") flächig mit einem zweiten Kontaktpartner (40, 40', 40") verbunden ist.
10. Kontaktanordnung nach einem der Ansprüche 6 bis 9 dadurch gekennzeichnet, dass der erste Kontaktpartner (20, 20', 20", 60") als Bügel und/oder als Metallclip und/oder als Brücke ausgeführt ist, wobei der Halbleiter (10, 10', 10") über den ersten Kontaktpartner (20, 20', 20", 60") elektrisch mit mindestens einer Komponente (70", 90") verbunden ist, und wobei der zweite Kontaktpartner (40, 40', 40") als Substrat und/oder als Leiterplatte und/oder als Stanzgitter und/oder als Wärmeableitelement ausgeführt ist.
1. Kontaktanordnung nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass der erste Kontaktpartner (20, 20', 20", 60") eine durchgängige Kontaktfläche (20.2, 20.2") oder mehrere Kontaktflächen (22.2', 22.4', 22.6') aufweist.
EP12797791.6A 2011-11-21 2012-11-20 Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter Withdrawn EP2783391A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011086687A DE102011086687A1 (de) 2011-11-21 2011-11-21 Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
PCT/EP2012/073074 WO2013076064A1 (de) 2011-11-21 2012-11-20 Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter

Publications (1)

Publication Number Publication Date
EP2783391A1 true EP2783391A1 (de) 2014-10-01

Family

ID=47297165

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12797791.6A Withdrawn EP2783391A1 (de) 2011-11-21 2012-11-20 Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter

Country Status (5)

Country Link
US (1) US9281270B2 (de)
EP (1) EP2783391A1 (de)
CN (1) CN103959449B (de)
DE (1) DE102011086687A1 (de)
WO (1) WO2013076064A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6276721B2 (ja) 2015-02-06 2018-02-07 日立オートモティブシステムズ株式会社 パワーモジュール
DE102018130147A1 (de) 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
WO2020110287A1 (ja) 2018-11-30 2020-06-04 日立金属株式会社 電気接続用部材、電気接続構造、および電気接続用部材の製造方法
US12538810B2 (en) 2022-09-14 2026-01-27 Infineon Technologies Ag Molded package having an electrically conductive clip with a convex curved surface attached to a semiconductor die

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US5001545A (en) 1988-09-09 1991-03-19 Motorola, Inc. Formed top contact for non-flat semiconductor devices
US5850026A (en) 1996-07-03 1998-12-15 Cargill, Incorporated Canola oil having increased oleic acid and decreased linolenic acid content
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
DE10332695A1 (de) 2003-07-18 2005-02-03 Robert Bosch Gmbh Anordnung zur Befestigung eines Bauelements
US7402507B2 (en) 2005-03-04 2008-07-22 International Rectifier Corporation Semiconductor package fabrication
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
JP2009200338A (ja) 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP5245485B2 (ja) 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ANONYMOUS: "The Self-Alignment of Reflowed Surface Mount Components", 1 January 2018 (2018-01-01), XP093229527, Retrieved from the Internet <URL:https://markimicrowave.com/technical-resources/application-notes/the-self-alignment-of-reflowed-surface-mount-components/> [retrieved on 20241210] *

Also Published As

Publication number Publication date
US20140299998A1 (en) 2014-10-09
US9281270B2 (en) 2016-03-08
WO2013076064A1 (de) 2013-05-30
CN103959449B (zh) 2017-06-30
DE102011086687A1 (de) 2013-05-23
CN103959449A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
EP1713124B1 (de) Leistungshalbleitermodul mit Verbindungsbahnen und mit Anschlusselementen, die mit den Verbindungsbahnen verbunden sind
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102004021054B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013100701B4 (de) Halbleitermodulanordnung und verfahren zur herstellung einer halbleitermodulanordnung
WO2016134804A1 (de) Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE10393769B4 (de) Halbleiterbauelement mit Klemmen zum Verbinden mit externen Elementen
DE102013200526B4 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102020105267A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP2783391A1 (de) Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter
EP2771917B1 (de) Thermoelement, herstellungsverfahren und für die durchführung des verfahrens geeignetes substrat
DE10221085B4 (de) Baugruppe mit einer Verbindungseinrichtung zum Kontaktieren eines Halbleiter-Bauelements und Herstellungsverfahren
EP2006910B1 (de) Leistungselektronikmodul
EP1839344B1 (de) Leuchtdiode sowie led-lichtquelle
WO2014146830A1 (de) Leistungsmodul mit mindestens einem leistungsbauelement
DE102009044933B4 (de) Leistungshalbleitermodul mit mindestens zwei verbundenen Schaltungsträgern und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit mindestens zwei verbundenen Schaltungsträgern
DE102006058695B4 (de) Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement
DE10202095A1 (de) Elektrisches Gerät
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102011088418B4 (de) Bondverbindung
DE102007036044A1 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE10134943A1 (de) Elektronisches Leistungsbauteil mit einem Halbleiterchip
DE102023110340B3 (de) Verfahren zur Herstellung eines SMD-Leistungshalbleiterbauelementmoduls sowie SMD-Leistungshalbleiterbauelementmodul
DE102004019568A1 (de) Substrat für ein Leistungshalbleitermodul

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20140623

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20180611

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ROBERT BOSCH GMBH

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230509

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20250423