EP2513981A2 - Verfahren zur herstellung lokal strukturierter halbleiterschichten - Google Patents

Verfahren zur herstellung lokal strukturierter halbleiterschichten

Info

Publication number
EP2513981A2
EP2513981A2 EP10792850A EP10792850A EP2513981A2 EP 2513981 A2 EP2513981 A2 EP 2513981A2 EP 10792850 A EP10792850 A EP 10792850A EP 10792850 A EP10792850 A EP 10792850A EP 2513981 A2 EP2513981 A2 EP 2513981A2
Authority
EP
European Patent Office
Prior art keywords
semiconductor
substrate
gas
layer
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP10792850A
Other languages
English (en)
French (fr)
Inventor
Evelyn Schmich
Fabian Kiefer
Stefan Reber
Stefan Lindekugel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Albert Ludwigs Universitaet Freiburg
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Original Assignee
Albert Ludwigs Universitaet Freiburg
Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Albert Ludwigs Universitaet Freiburg, Fraunhofer Gesellschaft zur Foerderung der Angewandten Forschung eV filed Critical Albert Ludwigs Universitaet Freiburg
Publication of EP2513981A2 publication Critical patent/EP2513981A2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1215—The active layers comprising only Group IV materials comprising at least two Group IV elements, e.g. SiGe
    • H10F71/1218—The active layers comprising only Group IV materials comprising at least two Group IV elements, e.g. SiGe in microcrystalline form
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/125—The active layers comprising only Group II-VI materials, e.g. CdS, ZnS or CdTe
    • H10F71/1257—The active layers comprising only Group II-VI materials, e.g. CdS, ZnS or CdTe comprising growth substrates not made of Group II-VI materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/123—Active materials comprising only Group II-VI materials, e.g. CdS, ZnS or HgCdTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/126—Active materials comprising only Group I-III-VI chalcopyrite materials, e.g. CuInSe2, CuGaSe2 or CuInGaSe2 [CIGS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H10F77/1696—Thin semiconductor films on metallic or insulating substrates the films including Group II-VI materials, e.g. CdTe or CdS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for producing a locally structured semiconductor layer on a substrate, in which the surface of the substrate is acted upon by a reactive gas. In this case, an etching, doping or deposition of a semiconductor substance takes place on or in the substrate.
  • structured are not only a purely mechanical or topographical structures ⁇ phical meant, but also local
  • the emitter for Si solar cells is manufactured in the industry by diffusion planar. In this case, however, accepted that high surface doping are necessary for low contact resistance and therefore the surface has a high Rekom ⁇ binationsrate.
  • Selective, ie, surface-structured emitters are used in high-efficiency solar cells to provide good front-side passivation and low surface area
  • Auger combination low surface doping
  • good transverse conductivity and low contact resistance high surface doping
  • laser methods are used in which the areas under the contacts are selectively doped. But in addition to the diffusion furnace but an additional laser system is needed. Alternatively, emitter regions are selectively reset using masking techniques.
  • the object of the invention is the complex diffusion (and / or laser or etching back) process for the production of selective emitters with a
  • Emitter be prepared by depositing a patterned layer through a shadow mask, and / or by in-line structuring with an etching gas.
  • a shadow mask In the case of wafer or crystalline
  • Silicon materials and thin film solar cells can be particularly before ⁇ geous the epitaxial emitter deposition so that very quickly produced in one process step selec ⁇ tive emitter.
  • Selective epitaxial emitters can be made within a few minutes since the deposition rate can be over 1 ym / min and the optimum
  • Emitter thicknesses are between 1 and 5 pm. This results in the advantage that particularly thick highly doped regions, which are advantageous under the contacts, can be deposited quickly (in the case of diffusion, the introduction of a 2 ⁇ m deep doping takes approximately 1-2 hours).
  • the process according to the invention can produce an emitter faster by a factor> 50.
  • the emitter profile can be designed as desired. This avoids unwanted recombination in the emitter and increases the current of the solar cell. The complete selective
  • thin-film solar cells can be previously in situ deposited, the BSF and the base.
  • the areal exposure is effected by the surface of the substrate being flown through at least one shadow mask whose recesses correspond to the structure of the locally structured layer to be produced, and / or specifically via at least one nozzle with the gas ,
  • the mask has a decisive influence on the implementation of the later metallization. It requires an adjustment when printing the grid on the selective emitter structure. The areas coated by the mask and not coated may have different layer heights. Because of this difference, it is easier to adjust the grid to the selective emitter structure when printing. For the adjustment, e.g. optical methods are used.
  • a due ⁇ se is used, which has a built-in way of the activation of the gas, for example, a way to heat and / or plasma activation of the gas.
  • the at least one shadow mask and / or the at least one nozzle are spaced between 0.1 and 10 mm, preferably between 0.5 and 5 mm, particularly preferably between 1 and 2 mm from the surface is.
  • the mask preferably consists of a material which is not readily deposited on (eg coated with Si0 2 , Si 3 N 4 , SiC and / or Al 2 0 3 ) and is not attacked when the reactor chamber is re-pressurized. A regular re-etching is advantageous in a deposition of the selective structure, so that the mask is not added.
  • locally structured semiconductor layers can thus be produced, wherein the region in which the deposition of the semiconductor takes place can vary over large areas.
  • the surface of the substrate is preferably applied in a width between 0.1 and 20 mm, preferably between 0.2 and 2 mm, particularly preferably between 0.3 and 1 mm, with the gas, so that it is possible to produce correspondingly broad semiconductor structures ,
  • Advantageous reactive gases which can be used according to the invention are selected from the group consisting of hydrogen chloride, hydrogen,
  • Preferred temperatures at which the process runs ie either substrate temperatures or reactive gas temperatures, as well as the possibility that both the substrate and the reactive gas are annealed to the appropriate temperatures, are between 200 and 2000 ° C, preferably between 500 and
  • the temperatures are between 1000 ° C and 1200 ° C or between 500 ° C and 999 ° C.
  • the process is carried out under a temperature gradient, that is, for example, that the gas, which is applied to the surface of the substrate, is tempered over a range. It can thus be achieved that more or fewer semiconductors are deposited on the corresponding substrate.
  • a CVD coating system is suitable for carrying out the method according to the invention.
  • the process is carried out as a continuous process, the substrate being heated relative to the region of the charge. Move with etching gas in one, two or three dimensions.
  • suitable substrates are suitable;
  • Advantageous substrates are selected from semiconductor substrates, in particular Si, GaAs, Ge, SiC semiconductor substrates and / or combinations thereof, carrier substrates with a semiconductor coating, wherein the locally structured semiconductor layer is deposited on the Halbleitbe ⁇ coating, metals, glasses and / or ceramics, and combinations of the aforementioned substrates.
  • Coatings which, for example, of Si, CdTe, CdS, CdSe, are particularly suitable for the above-mentioned semiconductor coatings.
  • CuIn (Ga) Se and / or CuIn (Ga) S exist.
  • Preferred metals that can be patterned are, for example, molybdenum and / or molybdenum deposited on a glass substrate.
  • glasses or ceramics for example, SiC, ZrSi0 4 , S13N4 are used
  • a structuring of graphite or carbon is also possible with the method according to the invention.
  • a substrate of course, a solar cell can be used.
  • an at least partial re-etching of the locally structured one can additionally take place as a subsequent process step
  • Semiconductor layer can be performed.
  • the invention further specifies the use of the method described above, in particular in the production of solar cells, for the deposition of epitaxial semiconductor layers on semiconductor substrates, for the deposition of microcrystalline semiconductor layers on semiconductor substrates, for the diffusion of locally structured doped semiconductor layers in semiconductor substrates, for the patterning of semiconductor layers for series connection, for structuring metal layers for series connection and / or for local metal deposition.
  • a solar cell is likewise included which has an emitter layer which can be produced according to the method according to the invention.
  • epitaxial layers can be selectively deposited using a mask (see Figure 1).
  • the wafers must pass close to the mask to prevent "smearing" of the precipitate, so a continuous deposition process can be accomplished in a high throughput Z-atmospheric pressure CVD system, with the substrates passing various deposition chambers selective
  • Emitter deposition could be a separate Abscheidehunt provided with a high Dotierstoffkonzentrat ion. It is important that a regular etch-back step is performed so that the mask does not become clogged and thus the coated area becomes smaller or completely disappears. The process makes it possible to deposit very thick emitters very quickly
  • Example 1 can also take place at lower temperatures.
  • micro- or polycrystalline layers are deposited.
  • Corresponding layers can, for example, for thin-film solar cells on foreign substrates, eg insulating High temperature glass, or ceramics, are used. These always require structured elements, for example for series connection, which are normally produced by laser after full-area deposition, but can already be produced during the deposition with the method described here.
  • a homogeneous 2-stage emitter layer is removed by local blowing / contacting with an etching gas partially and structured.
  • the non-etched emitter regions remain highly doped, e.g. For
  • Silicon layer so it is cheaper to stay in the solid state.
  • the process can be very well integrated in an industry-oriented continuous process, since a cooling of the wafer is always required and only a defined atomic sphere is required.
  • the moderately doped emitter volume is deposited surface.
  • the highly doped region is deposited by a mask or
  • the layer sequences or semiconductor components that can be produced by the present method are described in the FIGS. 1 to 3 shown in more detail.
  • FIG. 1 describes the possibility of integrated interconnection with a deposited metal layer. This is followed first by a successive separation of the
  • Process of deposition of layer 1 to 4 may be interrupted. After deposition of layer 1, it may be re-crystallized ex-situ (e.g., by zone melting) and then further treated (e.g., by patterning in the coater). This applies mutatis mutandis to the embodiments shown in Figures 3 to 4.
  • the advantages associated with this are that a relatively simple layer structure can be obtained, and the metal can be produced as a finger structure with targeted structuring.
  • FIG. 2 relates to an integrated interconnection on a semiconductor component with metal and an insulator which follows the different layers from each other.
  • the production takes place by laminar deposition of the layers 1, 2 and 3 on the nonconductive substrate 0, the layer 1 representing a highly doped p-type semiconductor layer, the layer 2 a doped p-type semiconductor layer and the layer 3 an n-doped semiconductor layer.
  • the separation This is followed by a local re-etching step of layers 1, 2 and 3 and the possible introduction of a selective emitter structure (optionally local re-etching of highly doped emitters or local doping).
  • an insulator 5 is deposited, which can be produced for example by printing on the semiconductor structure.
  • the metallization takes place, wherein a semiconductor component final metal layer 4, for example in the form of metal fingers, on the
  • FIG. 2 a shows a modification of the embodiment illustrated in FIG. 3, which describes an integrated interconnection with metal, an antireflection layer serving as insulator.
  • FIG. 2 a shows a modification of the embodiment illustrated in FIG. 3, which describes an integrated interconnection with metal, an antireflection layer serving as insulator.
  • the deposition step is followed by a local re-etching of the layers 1, 2 and 3 and the introduction. a selective one
  • Emitter structure possibly local re-etching highly doped emitter or local doping.
  • an antireflection layer (which simultaneously constitutes an insulator layer) is deposited on the layer 3.
  • a metal layer 4 is used as a final layer on the semiconductor component till ⁇ eliminated.
  • Particularly advantageous here is that no additional insulator layer is necessary.
  • FIG. 3 shows a selective emitter contact structure on a standard wafer, which can be produced by the method according to the invention. This is followed by a planar deposition of a layer 3 (n-doped emitter) on a silicon wafer, followed by a local deposition or
  • layer 4 (heavily doped n-type semiconductor). This is followed by a standard metallization, whereby a metal finger structure 5 is produced.
  • the layers 3 and 4 it is also possible for the layers 3 and 4 to be deposited over a wide area, followed by a local etching back of the layer 4, and then a standard metallization is possible in order to construct the described semiconductor structure. As advantages here are to mention that such a semiconductor structure can be obtained with very little effort.

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer lokal strukturierten Halbleiterschicht auf einem Substrat, bei dem die Oberfläche des Substrates mit einem Reaktivgas beaufschlagt wird. Dabei findet ein Ätzen, Dotieren bzw. Abscheiden einer Halbleitersubstanz auf oder in das Substrat statt. Mit "strukturiert" sind nicht nur rein mechanisch bzw. topographische Strukturen gemeint, sondern auch lokale Dotierungierungen etc.

Description

Verfahren zur Herstellung lokal strukturierter Halbleiterschichten
Die Erfindung betrifft ein Verfahren zur Herstellung einer lokal strukturierten Halbleiterschicht auf einem Substrat, bei dem die Oberfläche des Substrates mit einem Reaktivgas beaufschlagt wird. Dabei findet ein Ätzen, Dotieren bzw. Abscheiden einer Halbleitersubstanz auf oder in das Substrat statt. Mit „strukturiert" sind nicht nur rein mechanisch bzw. topogra¬ phische Strukturen gemeint, sondern auch lokale
Dotierungierungen etc.
Standardmäßig wird der Emitter für Si-Solarzellen in der Industrie mittels Diffusion planar hergestellt. Dabei wird aber in Kauf genommen, dass für niedrige Kontaktwiderstände hohe Oberflächendotierungen notwendig sind und damit die Oberfläche eine hohe Rekom¬ binationsrate aufweist. Selektive, d.h. in der Fläche strukturierte Emitter, werden bei hocheffizienten Solarzellen verwendet, um eine gute Vorderseitenpassivierung und geringe
Augerrekombination (geringe Oberflächendotierung) sowie gute Querleitfähigkeit und niedrigen Kontaktwiderstand (hohe Oberflächendotierung) zu gewährleisten. Dabei wird z.B. eine flächige und niedrig dotierte Diffusion mit einer anschließenden tiefen und hochdotierten Diffusion an den Bereichen, die später unter den Kontakten liegen werden, durchgeführt. Es sind somit zwei Diffusionsschritte und ein Maskie- rungsprozess notwendig, der die Flächen zwischen den Kontakten bei der zweiten Diffusion schützt.
Alternativ werden Laser-Verfahren angewendet, bei denen die Flächen unter den Kontakten gezielt dotiert werden. Dafür wird neben dem Diffusionsofen aber eine zusätzliche Laser-Anlage benötigt. Alternativ werden Emitterbereiche mit Hilfe von Maskierungsverfahren selektiv zurückgesetzt.
Aufgabe der Erfindung ist es, den aufwändigen Diffusions- (und/oder Laser- oder Rückätz-) Prozess für die Herstellung selektiver Emitter mit einer
Emitterabscheidung oder kombiniert mit
Emitterrückätzen zu ersetzen.
Diese Aufgabe wird durch das Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst. Mit Patentanspruch 15 werden Verwendungsmöglichkeiten des Verfahrens angegeben, während Patentanspruch 16 eine Solarzelle beschreibt, die eine Emitterschicht, die mit dem erfindungsgemäßen Verfahren hergestellt worden ist, umfasst. Die weiteren abhängigen Ansprüche stellen dabei vorteilhafte Weiterbildungen dar. Erfindungsgemäß wird somit ein Verfahren zur Herstellung einer lokal strukturierten Halbleiterschicht auf einem Substrat bereitgestellt, bei dem die Oberfläche des Substrats bereichsweise im Bereich der herzustel¬ lenden lokal strukturierten Halbleiterschicht zumindest einmal mit einem Gas zum Abscheiden, Dotieren und/oder Ätzen beaufschlagt wird. Das hier vorgeschlagene Verfahren bietet eine attraktive Alternative zu diffundierten selektiven Emittern mit entsprechenden, im Einzelnen weiter unten beschriebenen Vorteilen. Das Wesen der Erfindung liegt darin, dass selektive
Emitter durch Abscheiden einer strukturierten Schicht durch eine Schattenmaske, und/oder durch in-line Strukturierung mit einem Ätzgas hergestellt werden. Im Fall von Wafer- oder kristallinen
Siliciummaterialien und Dünnschichtsolarzellen kann die epitaktische Emitterabscheidung besonders vor¬ teilhaft sein, so dass in einem Prozessschritt selek¬ tive Emitter sehr schnell herstellbar sind. Selektive epitaktische Emitter können innerhalb weniger Minuten hergestellt werden, da die Abscheiderate über 1 ym/min betragen kann und die optimalen
Emitterdicken zwischen 1 und 5 pm sind. Dabei ergibt sich der Vorteil, dass besonders dicke hochdotierte Bereiche, die unter den Kontakten von Vorteil sind, schnell abgeschieden werden können (bei einer Diffusion dauert das Einbringen einer 2 μτη tiefen Dotierung ca. 1-2 h) . Das erfindungsgemäße Verfahren kann je nach Gaszusammensetzung um einen Faktor > 50 schneller einen Emitter herstellen. Weiterhin kann das Emitterprofil nach Belieben gestaltet werden. Damit kann ungewollte Rekombination im Emitter vermieden und der Strom der Solarzelle erhöht werden. Die komplette selektive
Emitterabscheidung erfolgt in-situ. Für Silicium-
Dünnschichtsolarzellen kann zusätzlich das BSF und die Basis vorher in-situ abgeschieden werden.
In einer bevorzugten Ausführungsform des Verfahrens ist vorgesehen, dass die bereichsweise Beaufschlagung dadurch erfolgt, dass die Oberfläche des Substrats durch mindestens eine Schattenmaske, deren Ausnehmungen der Struktur der herzustellenden lokal strukturierten Schicht entsprechen, und/oder gezielt über mindestens eine Düse mit dem Gas angeströmt wird.
Durch geschickte Wahl der Maske und der Abscheideparameter können somit Emitter mit verschiedenen Schichtwiderständen angepasst auf das spätere Meta- llisierungsdesign abgeschieden werden. Die Maske hat einen entscheidenden Einfluss auf die Durchführung der späteren Metallisierung. Es bedarf dabei einer Justierung beim Drucken des Grids auf die selektive Emitterstruktur. Die durch die Maske beschichteten und die nicht beschichteten Bereiche können unterschiedliche Schichthöhe aufweisen. Wegen dieses Unterschieds ist es einfacher, das Grid beim Drucken auf die selektive Emitterstuktur zu justieren. Für die Justage können so z.B. optische Verfahren zum Einsatz kommen.
Bei der Ausführungsform des Verfahrens, bei der eine Düse eingesetzt wird, ist es bevorzugt, dass eine Dü¬ se verwendet wird, die eine integrierte Möglichkeit der Aktivierung des Gases aufweist, z.B. eine Möglichkeit zur Beheizung und/oder Plasma-Aktivierung des Gases .
In einer weiteren vorteilhaften Ausführungsform des Verfahrens ist vorgesehen, dass die mindestens eine Schattenmaske und/oder die mindestens eine Düse zwischen 0,1 und 10 mm, bevorzugt zwischen 0,5 und 5 mm, besonders bevorzugt zwischen 1 und 2 mm von der Oberfläche beabstandet ist. Die Maske besteht bevorzugt aus einem Material, auf das nicht leicht abgeschieden wird (z.B. beschichtet mit Si02, Si3N4, SiC und/oder A1203) und beim Rückät- zen der Reaktorkammer nicht angegriffen wird. Ein regelmäßiges Rückätzen ist bei einer Abscheidung der selektiven Struktur vorteilhaft, damit sich die Maske nicht zusetzt .
Erfindungsgemäß können somit lokal strukturierte Halbleiterschichten hergestellt werden, wobei der Be- reich, in dem die Abscheidung des Halbleiters erfolgt, über große Bereiche variieren kann. Bevorzugt wird die Oberfläche des Substrates jedoch in einer Breite zwischen 0,1 und 20 mm, bevorzugt zwischen 0,2 und 2 mm, besonders bevorzugt zwischen 0,3 und 1 mm, mit dem Gas beaufschlagt, so dass sich entsprechend breite Halbleiterstrukturen herstellen lassen.
Vorteilhafte Reaktivgase, die erfindungsgemäß verwendet werden können, sind dabei ausgewählt aus der Gruppe bestehend aus Chlorwasserstoff, Wasserstoff,
Chlorsilanen, Phosphan, Hydriden, Bortrichlorid, Trimethylphosphin und/oder gasförmigen Flouriden, insbesondere CF4 oder SF6 und/oder Mischungen hieraus .
Bevorzugte Temperaturen, bei denen das Verfahren ab- läuft, d.h. entweder Substrattemperaturen oder Reaktivgastemperaturen, als auch die Möglichkeit, dass sowohl das Substrat und das Reaktivgas auf die entsprechenden Temperaturen getempert sind, liegen dabei zwischen 200 und 2000 °C, bevorzugt zwischen 500 und
1500 °C. Besonders bevorzugte Ausführungsformen des Verfahrens sehen entweder vor, dass die Temperaturen zwischen 1000 °C und 1200 °C oder zwischen 500 °C und 999 °C liegen. Ebenso ist die Möglichkeit gegeben, dass das Verfahren unter einem Temperaturgradienten durchgeführt wird, also beispielsweise dass das Gas, mit dem die Oberfläche des Substrates beaufschlagt wird, über einen Bereich temperiert wird. Damit kann erzielt werden, dass mehr oder weniger Halbleiter auf dem dement sprechenden Substrat abgeschieden wird.
Es besteht somit die Wahl, folgende Prozesse durchzuführen : 1. die Abscheidung von selektiven epitaktischen
Schichten z.B. bei ca. 1100°C,
2. die Abscheidung von selektiven mikrokristallinen Schichten z.B. bei Temperaturen unter 1000°C,
3. die Eindiffusion von selektiven Strukturen bei Temperaturen zwischen 1100 und 700°C während des
Abkühlens der Wafer,
4. das Rückätzen von selektiven Strukturen vor oder nach Abscheideschritten.
Insbesondere ist eine CVD-Beschichtungsanlage dafür geeignet, das erfindungsgemäße Verfahren durchzufüh¬ ren .
Weiter vorteilhaft ist es, wenn das Verfahren als kontinuierliches Verfahren durchgeführt wird, wobei das Substrat relativ zu dem Bereich der Beaufschla- gung mit Ätzgas in einer, zwei oder drei Dimensionen bewegt wird.
Für das Verfahren eignen sich eine Vielzahl von in Frage kommenden Substraten; vorteilhafte Substrate sind dabei ausgewählt aus Halbleitersubstraten, insbesondere Si-, GaAs-, Ge-, SiC-Halbleitersubstraten und/oder Kombinationen hieraus, Trägersubstraten mit einer Halbleiterbeschichtung, wobei die lokal struk- turierte Halbleiterschicht auf der Halbleiterbe¬ schichtung abgeschieden wird, Metallen, Gläsern und/oder Keramiken, sowie Kombinationen aus den zuvor genannten Substraten. Für die oben genannten Halblei- terbeschichtungen kommen insbesondere Beschichtungen in Frage, die beispielsweise aus Si, CdTe, CdS, CdSe,
CuIn(Ga)Se und/oder CuIn(Ga)S bestehen. Bevorzugte Metalle, die strukturiert werden können, sind beispielsweise Molybdän und/oder Molybdän, das auf einem Glassubstrat aufgebracht ist. Für Gläser oder Kerami- ken kommen beispielsweise SiC, ZrSi04, S13N4
oder Sinter-Si-basierte Gläser bzw. Keramiken in Frage, ebenso ist jedoch eine Strukturierung von Graphit bzw. Kohlenstoff mit dem erfindungsgemäßen Verfahren möglich. Als Substrat kann selbstverständlich auch eine Solarzelle eingesetzt werden.
Um die elektrischen Eigenschaften des Substrates bzw. der abgeschiedenen Halbleiterbeschichtung zu verbes¬ sern, ist es insbesondere vorteilhaft, wenn vor und/oder nach Durchführung des Verfahrens eine flächige Dotierung der Oberfläche des Halbleitersubstrats durchgeführt wird.
Zur Verbesserung der Strukturierung kann zusätzlich als sich anschließender Verfahrensschritt ein zumindest teilweises Rückätzen der lokal strukturierten Halbleiterschicht durchgeführt werden.
Weiter ist es vorteilhaft, das Verfahren mehrmals nacheinander durchzuführen, so dass entweder vermehrt Halbleitermaterial abgeschieden werden kann oder auch gezielt andere Bereiche des Substrates mit Halbleitermaterialien strukturiert werden können, so dass sich auch komplexe Gefüge von Strukturen abgeschiedenen Halbleiters ergeben können.
Erfindungsgemäß wird weiter die Verwendung des im Voranstehenden beschriebenen Verfahrens angegeben, insbesondere bei der Herstellung von Solarzellen, zur Abscheidung von epitaktischen Halbleiterschichten auf Halbleitersubstraten, zur Abscheidung von mikrokristallinen Halbleiterschichten auf Halbleitersubstraten, zur Eindiffusion von lokal strukturierten dotierten Halbleiterschichten in Halbleitersubstrate, zur Strukturierung von Halbleiterschichten für die Serienschaltung, zur Strukturierung von Metallschichten für die Serienschaltung und/oder zur lokalen Me- tallabscheidung .
Erfindungsgemäß ist ebenso eine Solarzelle umfasst, die eine Emitterschicht, die gemäß dem erfindungsgemäßen Verfahren herstellbar ist, aufweist.
Im Folgenden werden die verschiedenen bevorzugten Ausführungsformen der Erfindung beispielhaft dargestellt, ohne die Erfindung auf spezielle Parameter zu beschränken. Insbesondere die Beispiele, die Emitter und Strukturierungen von Emittern betreffen, sind so zu verstehen, dass auch „normale" in-situ-Strukturie- rungen von abgeschiedenen/abzuscheidenden Schichten unter die Erfindung fallen. Beispiel 1
Äbscheidung von selektiven epitaktischen Schichten
Die bei hohen Temperaturen hergestellten
epitaktischen Schichten können mit Hilfe einer Maske selektiv abgeschieden werden (siehe Figur 1) . Dabei müssen die Wafer dicht entlang der Maske vorbeifahren um eine „Verschmierung" der Äbscheidung zu verhindern. So ein kontinuierlicher Abscheide-Prozess kann in einer Hochdurchsat z-Atmosphärendruck-CVD-Anlage bewerkstelligt werden. Dabei fahren die Substrate an verschiedenen Abscheidekammern vorbei. Für eine se- lektive
Emitterabscheidung könnte eine eigene Abscheidekammer mit einer hohen Dotierstoffkonzentrat ion vorgesehen werden . Wichtig ist, dass ein regelmäßiger Rückätzschritt durchgeführt wird, damit die Maske sich nicht zusetzt und somit die beschichtete Fläche kleiner wird bzw. ganz verschwindet. Der Prozess ermöglicht sehr schnell sehr dicke Emitter abzuscheiden
(Abscheideraten 1-4 pm/min) .
Beispiel 2
Äbscheidung von selektiven mikrokristallinen oder polykristallinen Schichten
Der in Beispiel 1 beschriebene Prozess kann auch bei niedrigeren Temperaturen stattfinden. Dabei werden mikro- oder polykristalline Schichten abgeschieden. Entsprechende Schichten können z.B. für Dünnschichtsolarzellen auf Fremdsubstraten, z.B. isolierendem Hochtemperaturglas, oder Keramik, verwendet werden. Diese benötigen immer strukturierte Elemente, z.B. zur Serienverschaltung, die normalerweise per Laser nach ganzflächiger Abscheidung erzeugt werden, mit dem hier beschriebenen Verfahren aber bereits während der Abscheidung hergestellt werden können.
Beispiel 3 Eindiffusion von selektiven Strukturen während des
Abkühlens
Statt einer Abscheidung eines hochdotieren Bereiches kann auch eine Dotierstoff-Diffusion durch die Maske stattfinden. Bei hohen Temperaturen kann eine
Phosphin-Diffusion recht schnell tief in das Silicium eindringen. Ein Abkühlen mit 120 ppm Phosphin in der Reaktoratmosphäre bis zu einer Temperatur von 750°C reicht bereits, um die Dotierkonzentration an der Oberfläche der Si-Schicht von ca. 1018 atoms/cm3 um eine Größenordnung zu erhöhen.
Beispiel 4 Atzen nach der Emitterabscheidung
Eine homogene 2-stufige Emitterschicht wird durch lokales Anblasen/in Kontakt bringen mit einem Ätzgas teilweise und strukturiert entfernt. Die nicht geätz- ten Emitterbereiche bleiben hochdotiert, z.B. für
Kontaktierzwecke. Durch Überhitzen des Ätzgases kann die Selektivität erhöht werden, da an der („kalten") Schicht das sich verteilende Gas schnell abkühlt und seine Reaktivität verliert. Beispiel 5
Strukturierendes Ätzen nach der Emitterabscheidung Wählt man die richtige Temperatur des Ätzgases, kön¬ nen die rückgeätzten Bereiche gleichzeitig texturiert werden. Vorteile hierbei sind die hohe Absorption im rückgeätzten Bereich sowie eine kleine Oberfläche im nicht-geät zten Bereich (z.B. verminderte Rekombinati- on bei Solarzellen-Kontakten auf diesen Bereich) auch durch Plasma erzeugte Gasmischungen.
Bei allen Ausprägungen kann es vorteilhaft sein, die afer in einer Wasserstoff/Phosphin Atmosphäre abzu- kühlen. Dabei wird eine Ausdiffusion des Phosphors nach der Emitter-Epitaxie verhindert. Durch die Phos¬ phor—haltige Umgebung entsteht kein Konzentrationsge- fälle in Richtung Gasphase, was eine Ausdiffusion bewirken würde. Für den Phosphor innerhalb der
Siliziumschicht ist es also günstiger im Festkörper zu bleiben. Der Prozess kann sehr gut in einem industrienahen Durchlaufprozess integriert werden, da eine Abkühlung der Wafer immer erforderlich ist und nur eine definierte Atomsphäre erforderlich ist.
Prozessablauf
Zuerst wird das moderat dotierte Emittervolumen flächig abgeschieden. Anschließend wird durch eine Maske der hochdotierte Bereich abgeschieden oder
eindiffundiert. Ebenso ist die Abscheidung einer zweistufigen Schicht gefolgt von einem lokalen Abtra¬ gen der höher dotierten Schicht möglich.
Die mit dem vorliegenden Verfahren herstellbaren Schichtfolgen bzw. Halbleiterbauteile sind in den Fi- guren 1 bis 3 näher dargestellt.
Figur 1 beschreibt die Möglichkeit der integrierten Verschaltung mit einer abgeschiedenen Metallschicht. Dabei folgt zunächst eine sukzessive Abscheidung der
Schicht 1 (hochdotierte p-Halbleiterschicht ) sowie einer Schicht 2 (p-dotierte Halbleiterschicht) auf dem nicht leitfähigen Substrat 0, gefolgt von
einem eventuellen lokalen Rückätzen der Schichten 1 und 2. Im Anschluss daran findet ein strukturiertes
Abscheiden einer Schicht 3 (n-dotierte Halbleiterschicht) auf der Schicht 2 statt, sowie ein strukturiertes Abscheiden der Schicht 4, wobei die einzelnen Schichten durch das erfindungsgemäße Verfahren aufge- bracht werden. Zur Herstellung der Schicht 1 muss der
Prozess der Abscheidung von Schicht 1 bis 4 eventuell unterbrochen werden. Nach Abscheidung von Schicht 1 kann diese ex-situ rekristallisiert (z.B. durch Zonenschmelzen) und danach weiterbehandelt werden (z.B. in der Beschichtungsanlage durch Strukturieren) . Dies gilt sinngemäß auch für die in den Figuren 3 bis 4 dargestellten Ausführungsformen. Dabei gehen die Vorteile einher, dass ein relativ einfacher Schichtaufbau erhalten werden kann, sowie das Metall als Fin- gerstruktur, mit gezielter Strukturierung hergestellt werden kann.
Figur 2 betrifft eine integrierte Verschaltung auf einem Halbleiterbauteil mit Metall und einem Isola- tor, der die verschiedenen Schicht folgen voneinander trennt. Die Herstellung erfolgt durch flächige Abscheidung der Schichten 1, 2 und 3 auf dem nicht- leitfähigen Substrat 0, wobei die Schicht 1 eine hochdotierte p-Halbleiterschicht, die Schicht 2 eine dotierte p-Halbleiterschicht und die Schicht 3 eine n-dotierte Halbleiterschicht darstellen. Dem Abschei- dungsschritt folgt ein lokaler Rückätzschritt der Schichten 1, 2 und 3 sowie die eventuelle Einbringung einer selektiven Emitterstruktur (gegebenenfalls lokales Rückätzen hochdotierter Emitter oder lokale Do- tierung) . Im Anschluss daran wird ein Isolator 5 abgeschieden, der beispielsweise durch Aufdrucken auf der Halbleiterstruktur herstellbar ist. In einem letzten Schritt erfolgt die Metallisierung, wobei eine das Halbleiterbauteil abschließende Metallschicht 4, beispielsweise in Form von Metallfingern, auf das
Halbleiterbauteil aufgebracht wird. Über diese Metallfinger ist eine Kontaktierung der verschiedenen auf dem Substrat aufgebrachten Schicht folgen miteinander möglich. Vorteilhaft dabei ist der sehr kon- servative Schichtaufbau sowie die hohe Flexibilität, die durch eine Streifenbreite pro Zelle bis 7 cm erreicht werden kann.
In Figur 2a ist eine Abwandlung der in Figur 3 darge- stellten Ausführungsform abgebildet, die eine integrierte Verschaltung mit Metall beschreibt, wobei eine Antireflexschicht als Isolator dient. Auch hier folgt zunächst eine flächige Abscheidung der Schichten 1, 2 und 3 auf Substrat 0, wobei die Schichten 1, 2 und 3 die gleichen Schichten, wie auch schon in Figur 3 beschrieben, darstellen. Dem Abscheideschritt folgt ein lokales Rückätzen der Schichten 1, 2 und 3 sowie die Einbringung . einer selektiven
Emitterstruktur (gegebenenfalls lokales Rückätzen hochdotierter Emitter oder lokale Dotierung) . Im Anschluss daran wird eine Antireflexschicht (die gleichzeitig eine Isolatorschicht darstellt) auf der Schicht 3 abgeschieden. Als letzter Schritt erfolgt eine Metallisierung, wobei eine Metallschicht 4 als abschließende Schicht auf dem Halbleiterbauteil abge¬ schieden wird. Besonders vorteilhaft hierbei ist, dass keine zusätzliche Isolatorschicht nötig ist.
In Figur 3 ist eine selektive Emitterkontaktstruktur auf einem Standard-Wafer dargestellt, die mit dem er findungsgemäßen Verfahren herstellbar ist. Dabei folgt eine flächige Abscheidung einer Schicht 3 (n- dotierter Emitter) auf einem Silizium-Wafer , im An- schluss daran eine lokale Abscheidung bzw.
Aufdiffusion der Schicht 4 (hochdotierter n- Halbleiter) . Im Anschluss daran erfolgt eine Standard-Metallisierung, wodurch eine Metallfingerstruktur 5 erzeugt wird. Alternativ zu der im Voranstehen den beschriebenen Vorgehensweise ist jedoch auch ein flächiges Abscheiden der Schichten 3 und 4, gefolgt von einem lokalen Rückätzen der Schicht 4, sowie im Anschluss eine Standard-Metallisierung möglich, um die beschriebene Halbleiterstruktur aufzubauen. Als Vorteile hierbei sind zu nennen, dass eine derartige Halbleiterstruktur mit nur äußerst geringem Aufwand erhalten werden kann.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer lokal strukturierten Halbleiterschicht auf einem Substrat, bei dem die Oberfläche des Substrats bereichsweise im Bereich der herzustellenden lokal strukturierten Halbleiterschicht zumindest ein¬ mal mit einem Gas zum Abscheiden, Dotieren und/oder Ätzen beaufschlagt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die bereichsweise Beaufschlagung dadurch erfolgt, dass die Oberfläche des Substrats a) durch mindestens eine Schattenmaske, deren Ausnehmungen der Struktur der herzustellenden lokal strukturierten Schicht entsprechen, und/oder
b) gezielt über mindestens eine Düse
mit dem Gas angeströmt wird.
3. Verfahren nach vorhergehendem Anspruch, dadurch gekennzeichnet, dass das Anströmen mit einer Düse erfolgt, die eine integrierte Möglichkeit der Aktivierung des Gases aufweist, bevorzugt eine Möglichkeit zur Beheizung und/oder Plasma- Aktivierung des Gases .
4. Verfahren nach einem der beiden vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mindestens eine Schattenmaske und/oder die mindestens eine Düse zwischen 0,1 und 10 mm, bevorzugt zwischen 0,5 und 5 mm, besonders bevorzugt zwischen 1 und 2 mm von der Oberfläche beabstandet ist .
Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die Schattenmaske mit Si02, Si3N4, Sic und/oder A1203 beschichtet ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Bereich der Beaufschlagung der Oberfläche mit dem Gas in der Breite zwischen 0,1 und 20 mm, bevorzugt zwischen 0,2 und 2 mm, besonders bevorzugt zwischen 0,3 und 1 mm begrenzt ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Gas ausgewählt ist aus der Gruppe bestehend aus Chlorwasserstoff, Wasserstoff, Chlorsilanen, Phosphan, Hydriden, Bortrichlorid, Trimethylphosphin und/oder gasförmigen Flouriden, insbesondere C F4 oder S FÖ und/oder Mischungen hieraus.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
a) dass die Temperatur des Substrats und/oder des Gases bei der Beaufschlagung zwischen 200 und 2000 °C, bevorzugt zwischen 500 und 1500 °C, weiter bevorzugt zwischen 1000 °C und 1200 °C oder zwischen 500 °C und 999 °C beträgt, oder
b) dass das Verfahren unter einem Temperaturgradienten durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass es mit einer CVD-Beschichtungsanlage durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren als kontinuierliches Verfahren durchgeführt wird, wobei das Substrat relativ zu dem Bereich der Beaufschlagung mit Ätzgas in einer, zwei oder drei Dimensionen bewegt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat ausgewählt ist aus der Gruppe bestehend aus a) Halbleitersubstraten, insbesondere Si-, GaAs- , Ge-, SiC-Halbleitersubstraten und/oder Kombinationen hieraus,
b) Trägersubstrate mit einer Halbleiterbeschich- tung, wobei die lokal strukturierte Halbleiterschicht auf und/oder in der Halbleiterbe- schichtung hergestellt wird,
c) Metallen,
d) Gläsern und/oder Keramiken, sowie
e) Kombinationen aus den zuvor genannten Substraten .
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor und/oder nach Durchführung des Verfahrens eine flächige Dotierung der Oberfläche des Halbleitersubstrats durchgeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als weiterer, sich anschließender Verfahrensschritt ein zumindest teilweises Rückätzen der lokal strukturier¬ ten Halbleiterschicht durchgeführt wird.
1 . Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verfahren mehrmals durchgeführt wird.
15. Verwendung eines Verfahrens nach einem der vorhergehenden Ansprüche bei der Herstellung von Solarzellen, zur Abscheidung von epitaktischen Halbleiterschichten auf Halbleitersubstraten, zur Abscheidung von mikrokristallinen Halbleiterschichten auf Halbleitersubstraten, zur
Eindiffusion von lokal strukturierten dotierten Halbleiterschichten in Halbleitersubstrate, zur Strukturierung von Halbleiterschichten für die Serienschaltung, zur Strukturierung von Metallschichten für die Serienschaltung und/oder zur lokalen Metallabscheidung.
16. Solarzelle, umfassend eine Emitterschicht, herstellbar nach einem Verfahren nach einem der An¬ sprüche 1 bis 14.
EP10792850A 2009-12-18 2010-12-17 Verfahren zur herstellung lokal strukturierter halbleiterschichten Ceased EP2513981A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009058786A DE102009058786A1 (de) 2009-12-18 2009-12-18 Verfahren zur Herstellung lokal strukturierter Halbleiterschichten
PCT/EP2010/007753 WO2011072872A2 (de) 2009-12-18 2010-12-17 Verfahren zur herstellung lokal strukturierter halbleiterschichten

Publications (1)

Publication Number Publication Date
EP2513981A2 true EP2513981A2 (de) 2012-10-24

Family

ID=43668268

Family Applications (1)

Application Number Title Priority Date Filing Date
EP10792850A Ceased EP2513981A2 (de) 2009-12-18 2010-12-17 Verfahren zur herstellung lokal strukturierter halbleiterschichten

Country Status (4)

Country Link
EP (1) EP2513981A2 (de)
CN (1) CN102804409A (de)
DE (1) DE102009058786A1 (de)
WO (1) WO2011072872A2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
IT1132906B (it) * 1979-10-17 1986-07-09 Licentia Gmbh Cella solare a strato semiconduttore
EP0544437B1 (de) * 1991-11-27 2003-09-17 AT&T Corp. Verfahren zum selektiven Abscheiden von Aluminium enthaltenden Schichten
US5882468A (en) * 1996-02-23 1999-03-16 International Business Machines Corporation Thickness control of semiconductor device layers in reactive ion etch processes
US6815246B2 (en) * 2003-02-13 2004-11-09 Rwe Schott Solar Inc. Surface modification of silicon nitride for thick film silver metallization of solar cell
US8092601B2 (en) * 2006-12-13 2012-01-10 Ascentool, Inc. System and process for fabricating photovoltaic cell

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
WO2007100933A2 (en) * 2006-01-12 2007-09-07 Kla Tencor Technologies Corporation Etch selectivity enhancement, deposition quality evaluation, structural modification and three-dimensional imaging using electron beam activated chemical etch

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RANDOLPH S J ET AL: "Focused, nanoscale electron-beam-induced deposition and etching", CRITICAL REVIEWS IN SOLID STATE AND MATERIALS SCIE, CRC PRESS, BOCA RATON, FL, US, vol. 31, no. 3, 1 September 2006 (2006-09-01), pages 55 - 89, XP009098857, ISSN: 1040-8436 *

Also Published As

Publication number Publication date
CN102804409A (zh) 2012-11-28
DE102009058786A1 (de) 2011-06-22
WO2011072872A3 (de) 2011-11-24
WO2011072872A2 (de) 2011-06-23

Similar Documents

Publication Publication Date Title
EP0092540B1 (de) Verfahren zum Gettern von Halbleiterbauelementen
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1997156B1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einem gezielt dotierten oberflächenbereich unter verwendung von aus-diffusion und entsprechendes halbleiterbauelement
WO2010025809A9 (de) Heterosolarzelle und verfahren zur herstellung von heterosolarzellen
DE4202154A1 (de) Elektronikbauelemente mit halbleitendem polykristallinem diamanten, bei denen eine isolierende diamantschicht verwendet wird
DE102008027106A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
EP0538611A1 (de) Mehrschichtige Zusammensetzung mit einer Schicht aus monokirstallinem Beta-Siliziumkarbid
DE102010006315B4 (de) Verfahren zur lokalen Hochdotierung und Kontaktierung einer Halbleiterstruktur, welche eine Solarzelle oder eine Vorstufe einer Solarzelle ist
DE2941908A1 (de) Halbleiter-schicht-solarzelle
WO2015044122A1 (de) Verfahren zum herstellen einer photovoltaischen solarzelle, die einen heteroübergang und einen eindiffundierten dotierbereich auf zwei verschiedenen oberflächen umfasst
WO2015165755A1 (de) Verfahren zur erzeugung unterschiedlich dotierter halbleiter
CN106847934A (zh) 利用氟离子注入实现的氮化镓pn结及其制造方法
WO2013071925A2 (de) Verfahren zur herstellung einer solarzelle mit pecvd-kombinationsschicht und solarzelle mit pecvd-kombinationsschicht
EP2823505B1 (de) Verfahren zum erzeugen eines dotierbereiches in einer halbleiterschicht
EP2502262A1 (de) Verfahren zur herstellung dotierter siliciumschichten, nach dem verfahren erhältliche siliciumschichten und ihre verwendung
EP1771879B1 (de) Halbleiterbauelement mit einer passivierungsschicht und verfahren zu seiner herstellung
EP2513981A2 (de) Verfahren zur herstellung lokal strukturierter halbleiterschichten
EP0232515B1 (de) Strukturierter Halbleiterkörper
WO2006029849A1 (de) Verfahren zur gleichzeitigen rekristallisierung und dotierung von halbleiterschichten und nach diesem verfahren hergestellte halbleiterschichtsysteme
DE4139159C2 (de) Verfahren zum Diffundieren von n-Störstellen in AIII-BV-Verbindungshalbleiter
DE4406769C2 (de) Verfahren zur Herstellung ohmscher Kontakte auf einem SiC-Halbleiterkörper
DE2151346A1 (de) Verfahren zum herstellen einer aus einkristallschichtteilen und polykristallschichtteilen bestehenden halbleiterschicht auf einem einkristallkoerper
DE102018132244B4 (de) Verfahren zur Herstellung von dotierten Halbleiterschichten
EP2569805A1 (de) Halbleiterbauteil mit defektreicher schicht zur optimalen kontaktierung von emittern sowie verfahren zu dessen herstellung
DE102009021971A1 (de) Verfahren zur Herstellung einer Solarzelle und Solarzelle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20120711

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

RIN1 Information on inventor provided before grant (corrected)

Inventor name: REBER, STEFAN

Inventor name: KIEFER, FABIAN

Inventor name: SCHMICH, EVELYN

Inventor name: LINDEKUGEL, STEFAN

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20131118

REG Reference to a national code

Ref country code: DE

Ref legal event code: R003

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20181122