EP2342829A1 - Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en uvre le procede - Google Patents

Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en uvre le procede

Info

Publication number
EP2342829A1
EP2342829A1 EP09756277A EP09756277A EP2342829A1 EP 2342829 A1 EP2342829 A1 EP 2342829A1 EP 09756277 A EP09756277 A EP 09756277A EP 09756277 A EP09756277 A EP 09756277A EP 2342829 A1 EP2342829 A1 EP 2342829A1
Authority
EP
European Patent Office
Prior art keywords
phase
signal
converter
sigma
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09756277A
Other languages
German (de)
English (en)
Inventor
Jean-Michel Hode
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP2342829A1 publication Critical patent/EP2342829A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Definitions

  • the present invention relates to a method for controlling the loop delay in a sigma-delta and modulator modulator implementing the method. It applies in particular in the field of electronics.
  • sampler / blocker can hardly stabilize an input signal to quantify it if it is too high frequency, the time required for this stabilization then being too large compared to the sampling period. This introduces errors, i.e., digital samples may not be representative of the analog signal.
  • a process called sigma-delta modulation makes it possible to improve the accuracy of a CAN locally around a frequency, possibly around a high frequency.
  • the basic principle is to arbitrarily vary the digital output signal, or "modulate” it, so as to minimize the error for any spectral component contained in the band of interest (which depends on the use), quit that samples of the digital output signal may seem unrepresentative of the input analog signal.
  • the sigma-delta modulation requires in principle that the signal be strongly oversampled, which can only be done on a small number of bits. This amounts to increasing the time precision by cutting the signal into a large number of samples but, as explained above, at the cost of a decrease in the amplitude accuracy due to the increase in the sampling frequency. But relying on over-sampling, the digital output signal can be modulated to minimize the power of this quantization noise in a specific frequency band.
  • the Sigma-Delta modulation in the frequency or frequency domain, it is commonly said that the Sigma-Delta modulation "conforms" the quantization noise. Indeed, the modulation of the digital output signal, which is adapted to the frequency of the input signal, amounts to minimizing the spectral density of the quantization noise around the frequency of the wanted signal. In fact, the spectrum of quantization noise must be made "conform" to an ideal spectrum having a dip in the vicinity of the frequency of use. Thus, even if a globally important quantization noise is intrinsically generated in Sigma-Delta modulation, regardless of the frequency of the input signal, at least this quantization noise is of low power in the vicinity of the frequency of use.
  • a Sigma-Delta modulator can be implemented from a servo-servocontrolled CAN converter in a conventional manner, in order to mitigate the influence of its quantization noise on its digital output.
  • a digital-to-analog converter hereinafter referred to as a DAC converter, makes it possible to convert back to analog the digital output signal of the CAN converter in order to subtract it from the input signal, as a rule of the closed loop of servo-control. .
  • An amplifier and a loop filter make it possible to circumvent the disadvantage of conventional ADCs by combining high frequency and fine resolution.
  • Sigma-Delta because it directly influences their stability by the phase variation that it induces in the band, which reduces the margin of stability in phase, that is to say the phase variation that tolerates the loop without making the unstable modulator.
  • this loop delay also contributes to the average value in the band by introducing a global offset of the phase response. It is therefore crucial to be able to compensate for this average offset of the phase response to refocus it around zero in the band in order to optimize the stability margin in phase.
  • Compensation for this average offset is usually performed at the initial setting of the modulator. It is also possible to manually adjust this offset during maintenance operations. Between two interventions, the value of the average offset can vary during the use of the modulator, for example because of temperature variations and aging of the components. This has the consequence of limiting the range of use and therefore of imposing a suboptimal use of the modulator.
  • An object of the invention is in particular to overcome the aforementioned drawbacks.
  • the subject of the invention is a method for controlling the loop delay of a sigma-delta modulator composed of a loop comprising at least one integrator, a CAN-to-digital converter, a digital-to-analog converter CNA and a add-subtract.
  • At least one programmable phase control digital signal representing a phase shift is applied to one of the clock signals of the converters of the loop in order to adjust the relative phase between the clock signal h- ⁇ (t) of the converter CAN and the clock signal h 2 (t) of the DAC converter.
  • the clock signal h- ⁇ (t) of the converter CAN and the clock signal h 2 (t) of the converter CNA of the sigma-delta modulator are generated, for example, from a reference signal r (t ) of frequency f REF used as reference frequency and phase.
  • a programmable digital phase control control ⁇ i makes it possible to adjust the phase of the clock signal IN 1 (t) of the CAN converter relative to the phase of the reference signal r (t).
  • the phase of the clock signal In 1 (t) is adjusted, for example, by a digital phase shift mechanism.
  • the phase of the clock signal h- ⁇ (t) can also be adjusted by a phase loop.
  • a programmable digital control of phase control ⁇ 2 makes it possible to adjust the phase of the clock signal h 2 (t) of the DAC converter relative to the phase of the reference signal r (t) .
  • the phase of the clock signal h 2 (t) is adjusted, for example, by a digital phase shift mechanism.
  • the phase of the clock signal h 2 (t) can also be adjusted by a phase loop.
  • the reference signal r (t) is, for example, used as a clock signal h 2 (t) of the DAC converter.
  • the reference signal r (t) is used as clock signal h- ⁇ (t) of the converter CAN.
  • the invention also relates to a sigma-delta modulator for converting an analog signal into a digital signal, said modulator composed of at least one integrator, a CAN-to-digital converter, a digital-analog converter CNA and an adder- subtractor, implements the method according to one of the preceding claims and comprises means for adjusting the phase of at least one of the clock signals of the modulator CAN and CNA converters by at least one programmable digital control of phase control .
  • the invention has the particular advantage of allowing automatic control, that is to say without human intervention, the loop delay of a sigma-delta modulator.
  • FIG. 1 shows an example of a sigma-delta modulator in continuous time
  • FIG. 2 illustrates the time sequencing of the operations of the CAN and CNA converters of a sigma-delta modulator as well as the principle of the method according to the invention
  • Figure 3 gives an example of a phase loop
  • FIG. 4 shows a first variant of a sigma-delta modulator implementing the method according to the invention
  • FIG. 5 shows a second variant of a sigma-delta modulator implementing the method according to the invention.
  • Figure 1 shows an example of a sigma-delta modulator.
  • a sigma-delta modulator in continuous time is twofold.
  • a first role is to sample and digitize at high sampling frequency an analog signal e (t) with a low number of bits, that is to say less than the theoretical number required to achieve a given signal-to-noise ratio.
  • a second role is to format the quantization noise so that the spectral density of this noise in the useful band of the signal to be converted is compatible with the target signal-to-noise ratio after decimation.
  • a sigma-delta modulator bandpass in continuous time is comparable to a servo loop.
  • An integrator 100 itself composed of a bandpass filter 101 and an amplifier 102 has the role of integrating and amplifying the error in the useful band of the signal.
  • the loop comprises a CAN converter 103 producing the output s (t) of the modulator.
  • the output s (t) that is to say the coded signal, is then looped back to a DAC converter 104.
  • An adder-subtractor 105 for evaluating the difference between the input signal and the coded signal is placed at the input of the modulator.
  • the signal is digital between the output of the CAN converter 103 and the input of the DAC converter 104.
  • FIG. 2 illustrates the time sequencing of the operations of the CAN and CNA converters of a sigma-delta modulator as well as the principle of the method according to the invention.
  • the signal is analog 200.
  • the digital analog conversion performed by the ADC of the loop comprises a sampling operation and a quantization operation.
  • the samples 201 are produced at the rate T ⁇ corresponding to the sampling period of the converter.
  • T ⁇ a sequence of seven signal samples denoted x 0 to x 6 are represented.
  • the numerical values at the output of the ADC at times t 1 , t 2 ,..., T 6 are X 0 ', Xi',..., X 5 'respectively corresponding to the signal samples x 0> xi, ... , X 5 .
  • the digital signal s (t) available at the output of the CAN converter is then reinjected into the loop. This is processed by a DAC converter.
  • the delay in signal processing by the NAC is neglected for the sake of clarity. In a real situation, it may be worth, for example, half of T ⁇ . , without calling into question the principle of the invention explained hereinafter.
  • the output status of the DAC is illustrated in two cases rated CNA_1 and CNA_2.
  • the first case is the usual case.
  • the CNA_1 output of the DAC is represented when the same clock signal is used by both CAN and DAC converters. Since the digital-to-analog conversion delay is neglected, the output of the DAC switches ti, t 2 , ..., t 6 at each instant and takes the analog values x 0 ", x-T ', ..., X5" respectively corresponding to the samples X 0 , xi, ..., X5.
  • the output CNA_2 of the CNA converter will for example switch to the instants t-i + ⁇ , t 2 + ⁇ , ..., t 6 + ⁇ where ⁇ is a time delay of the clock of the CNA compared to the CAN clock.
  • the method according to the invention proposes to control numerically the value of this delay so as to adjust the overall delay of the loop.
  • a programmable digital phase control command ⁇ corresponding to a phase shift of the clock signal is calculated, ⁇ being related to the delay ⁇ by the relation:
  • the example in Figure 2 shows that only the DAC clock is suitable, but it is also possible to adjust the clock of the ADC and to keep the NAC clock fixed or to simultaneously adjust the two clocks.
  • the variation of the phase is achieved by a digital phase shifter ("phase shifter") mechanism.
  • phase shifter digital phase shifter
  • the advantage of this type of device is not to significantly degrade the spectral purity of the signals to be out of phase and to be available in the form of very compact components that can operate in a large band at very high frequency.
  • the phase variation is achieved by a phase loop whose phase can be translated by injection of a continuous signal delivered by a converter.
  • NAC quasi-continuous phase control
  • FIG. 3 gives an example of a phase loop known to the person skilled in the art and making it possible to adjust the phase of the clock signal of the ADC or DAC of the sigma-delta modulator by taking into account a digital control control of phase presented at its entrance.
  • a phase loop is based in particular on a reference signal r (t) of frequency f REF serving as frequency and phase reference for the generation of the clock signals and which, without affecting the generality of the presentation, to express yourself according to the following equation:
  • a phase / frequency comparator CPF 302 generates an output signal being in the average proportional to the phase error between the output signal h (t) of the loop, that is to say the signal used as clock of the CAN or the CNA of the sigma-delta modulator, and the reference signal r (t).
  • a phase control digital controller 300 is injected into a DAC converter 301 to add a DC voltage to the error signal from the comparator 302 to control the phase difference between the output signal h (t). and the input signal r (t).
  • a loop filter 304 makes it possible to limit the band of the signal following the addition of said DC voltage.
  • the output of the loop filter is directed to an amplifier 305 for adjusting the gain of the phase loop.
  • a frequency divider 307 may be placed in the loop so as to divide by a factor Q the output frequency of the VCO
  • the phase loop can then operate with a reference signal r (t) of frequency Q times smaller than the output signal h (t).
  • the signal h (t) will be expressed in this case:
  • the clock signal thus generated will vary at the frequency Qxf REF and the phase / frequency comparator 302 will output a signal proportional to the average of the phase error between the output signal h (t) divided into frequency of the Q factor and the reference signal r (t) and frequency Q times lower than h (t).
  • FIG. 4 shows a first variant of a sigma-delta modulator implementing the method according to the invention.
  • the main components of a conventional sigma-delta modulator as described with reference to FIG. 1 are used, that is, an integrator 400, a CAN converter 401, a CNA converter 402 and an adder-subtractor 403
  • the loop takes the input of the adder-subtractor 403 from the signal e (t) to be modulated.
  • the output of the loop corresponds to the signal s (t) available at the output of the CAN converter 401.
  • the overall delay of the modulator loop is controlled by adjusting the relative phase between the clock signals In 1 (t) and h 2 (t) of the two converters 401, 402.
  • the relative phase between the two clocks is controlled by adjusting the phase of the clock signal h 1 (t).
  • the calculation module 405 may be, for example, a programmable logic circuit of the FPGA type, an ASIC circuit or a DSP type processor.
  • a digital phase control device 404 takes as input a programmable digital control ⁇ in order to adjust the phase of the signal h- ⁇ (t) relative to the phase of the signal r (t), the signal r (t) being also presented at the input of the phase loop.
  • the sigma-delta modulator comprising this clock control mechanism thus makes it possible to adjust the overall delay of the sigma-delta modulator.
  • FIG. 5 shows a second variant of a sigma-delta modulator implementing the method according to the invention.
  • the main components of a conventional sigma-delta modulator are used, i.e. integrator 500, CAN converter 501, CNA converter 502 and adder-subtractor 503.
  • calculation module 506 deduces from the output s (t) of the modulator two programmable digital control values ⁇ i and ⁇ 2 phase control. These commands are used respectively by two digital control devices of the phase 504, 505 for adapting the phase of the clock signals h- ⁇ (t) and h 2 (t).
  • the overall delay of the modulator loop is controlled by adjusting the relative phase between the clock signals h- ⁇ (t) and h 2 (t) of the two converters 501, 502.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

L'invention a pour objet un procédé de contrôle du retard de boucle d'un modulateur sigma-delta composé d'une boucle comportant au moins un intégrateur (400, 500), un convertisseur analogique-numérique CAN (401, 501), un convertisseur numérique-analogique CNA (402, 502) et un additionneur-soustracteur (403, 503) caractérisé en ce qu'au moins une commande numérique programmable de contrôle de phase (φ1, φ2) représentant un déphasage est appliquée à un des signaux d'horloge des convertisseurs de la boucle afin d'ajuster la phase relative entre le signal d'horloge h1(t) du convertisseur CAN (401, 501) et le signal d'horloge h2(t) du convertisseur CNA (402, 502). L'invention a aussi pour objet un modulateur sigma-delta permettant de convertir un signal analogique mettant en œuvre le procédé.

Description

Procédé de contrôle du retard de boucle dans un modulateur sigma- delta et modulateur mettant en œuvre le procédé
La présente invention concerne un procédé de contrôle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en œuvre le procédé. Elle s'applique notamment dans le domaine de l'électronique.
La conversion d'un signal analogique en un signal numérique est devenue une opération classique dans les circuits électroniques actuels, grâce à des composants standards du marché couramment regroupés sous l'acronyme CAN signifiant « Convertisseur Analogique-Numérique ». Il s'agit de représenter un signal e(t) variant de manière continue dans le temps et pouvant prendre n'importe quelle valeur sous une forme s(t) échantillonnée dans le temps. Chaque échantillon peut prendre un nombre fini de valeurs quantifiées possibles et chaque valeur est codée sur un nombre de bits bien déterminé. Chaque bit peut prendre uniquement deux valeurs possibles, 1 ou 0 par exemple. Les CAN classiques offrent des performances en précision qui sont suffisantes à des fréquences relativement basses du signal d'entrée, de l'ordre de quelques dizaines voire centaines de mégahertz. Cela signifie qu'à ces fréquences, la différence entre le signal représenté numériquement en sortie et le signal analogique d'entrée est acceptable. Mais dans le domaine des hyperfréquences, lorsque la fréquence du signal d'entrée est de l'ordre de quelques gigahertz, la dynamique des CAN classiques, c'est-à-dire leur capacité à échantillonner/quantifier à la fois rapidement et précisément le signal d'entrée, s'avère nettement insuffisante. En premier lieu, ceci est du au temps de montée insuffisant d'un composant interne des CAN appelé échantillonneur/bloqueur. Un échantillonneur/bloqueur peut difficilement stabiliser un signal d'entrée en vue de le quantifier s'il est à trop haute fréquence, la durée requise pour cette stabilisation étant alors trop grande par rapport à la période d'échantillonnage. Ceci introduit des erreurs, c'est-à- dire que des échantillons numériques peuvent ne pas être représentatifs du signal analogique. Chaque échantillon ne peut alors être codé que sur un nombre réduit de valeurs d'amplitude. Intrinsèquement, cela génère une erreur due au manque de précision avant la quantification de l'amplitude de chaque échantillon. Par conséquent, l'erreur inhérente au procédé de numérisation d'un CAN classique à haute fréquence d'échantillonnage est la somme de l'erreur décrite, liée au défaut de rapidité de l'échantillonneur/bloqueur, et de l'erreur d'arrondi de quantification qui traduit la différence entre le signal ainsi échantillonné/bloqué et sa représentation numérique quantifiée. Cette erreur globale est abusivement appelée « bruit de quantification » car, dans la pratique, la partie liée à la quantification est majoritaire (du moins à basse fréquence). Ainsi, à fréquence élevée la différence entre le signal représenté numériquement en sortie et le signal analogique en entrée devient non négligeable et la précision du CAN n'est plus suffisante. En résumé, la précision des CAN classiques diminue quand la fréquence du signal analogique e(t) appliqué à leur entrée augmente. Ils ne sont donc pas adaptés à l'utilisation dans des applications à très hautes fréquences exigeant une bonne précision numérique, comme les radars par exemple.
Un procédé appelé modulation sigma-delta permet d'améliorer la précision d'un CAN localement autour d'une fréquence, éventuellement autour d'une fréquence élevée. Le principe de base est de faire varier arbitrairement le signal numérique de sortie, ou de le « moduler », de manière à minimiser l'erreur pour toute composante spectrale contenue dans la bande d'intérêt (qui dépend de l'utilisation), quitte à ce que des échantillons du signal numérique de sortie puissent sembler non représentatifs du signal analogique d'entrée. Pour cela, la modulation sigma- delta requiert par principe que le signal soit fortement sur-échantillonné, ce qui ne peut être fait que sur un petit nombre de bits. Cela revient à augmenter la précision temporelle en découpant le signal en un grand nombre d'échantillons mais, comme expliqué plus haut, au prix d'une diminution de la précision en amplitude du fait de l'augmentation de la fréquence d'échantillonnage. Mais en s'appuyant sur le sur-échantillonnage, le signal numérique de sortie peut être modulé afin de minimiser la puissance de ce bruit de quantification dans une bande de fréquence déterminée.
Dans le domaine fréquentiel ou spectral, il est couramment dit que la modulation Sigma-Delta « conforme » le bruit de quantification. En effet, la modulation du signal numérique de sortie, qui est adaptée à la fréquence du signal d'entrée, revient à minimiser la densité spectrale du bruit de quantification autour de la fréquence du signal utile. En fait, le spectre du bruit de quantification doit être rendu « conforme » à un spectre idéal présentant un creux au voisinage de la fréquence d'utilisation. Ainsi, même si un bruit de quantification globalement important est intrinsèquement généré en modulation Sigma-Delta, ceci quelle que soit la fréquence du signal en entrée, au moins ce bruit de quantification est de faible puissance au voisinage de la fréquence d'utilisation.
Un modulateur Sigma-Delta peut être mis en œuvre à partir d'un convertisseur CAN asservi dans une boucle d'asservissement de manière classique, en vue d'atténuer l'influence de son bruit de quantification sur sa sortie numérique. Dans ce cas, un convertisseur numérique-analogique, appelé convertisseur CNA par la suite, permet de reconvertir en analogique le signal numérique de sortie du convertisseur CAN en vue de le soustraire au signal d'entrée, par principe de la boucle fermée d'asservissement. Un amplificateur et un filtre de boucle permettent de contourner l'inconvénient des CAN classiques en associant haute fréquence et fine résolution.
Lors de la conception d'un tel modulateur, il est important de tenir compte des temps requis pour effectuer les deux conversions mises en place dans la boucle. En effet, si le concepteur veut éviter de rendre la boucle instable, il n'est pas possible de choisir pour le gain de boucle des valeurs quelconques. La boucle doit respecter le critère de Nyquist qui impose une restriction quant aux variations du gain complexe de la boucle autour et au voisinage du point -1 . Pour des convertisseurs donnés, la stabilité de la boucle est donc déterminée par le choix du filtre et du gain de l'opération d'intégration. Le retard de boucle est un paramètre fondamental des modulateurs
Sigma-Delta car il influence directement leur stabilité par la variation de phase qu'il induit dans la bande, ce qui réduit la marge de stabilité en phase, c'est-à-dire la variation de phase que tolère la boucle sans rendre le modulateur instable. Pour un modulateur passe-bande, ce retard de boucle contribue aussi à la valeur moyenne dans la bande en introduisant un décalage global de la réponse en phase. Il est donc crucial de pouvoir compenser ce décalage moyen de la réponse en phase pour la recentrer autour de zéro dans la bande afin d'optimiser la marge de stabilité en phase.
La compensation de ce décalage moyen est habituellement effectuée au moment du réglage initial du modulateur. Il est également possible d'ajuster manuellement ce décalage lors d'interventions de maintenance. Entre deux interventions, la valeur du décalage moyen peut varier pendant l'utilisation du modulateur, par exemple à cause des variations en température et du vieillissement des composants. Cela a pour conséquence de limiter la plage d'utilisation et donc d'imposer une utilisation sous-optimale du modulateur.
Un but de l'invention est notamment de palier les inconvénients précités.
A cet effet l'invention a pour objet un procédé de contrôle du retard de boucle d'un modulateur sigma-delta composé d'une boucle comportant au moins un intégrateur, un convertisseur analogique-numérique CAN, un convertisseur numérique-analogique CNA et un additionneur-soustracteur. Au moins une commande numérique programmable de contrôle de phase représentant un déphasage est appliquée à un des signaux d'horloge des convertisseurs de la boucle afin d'ajuster la phase relative entre le signal d'horloge h-ι(t) du convertisseur CAN et le signal d'horloge h2(t) du convertisseur CNA.
Le signal d'horloge h-ι(t) du convertisseur CAN et le signal d'horloge h2(t) du convertisseur CNA du modulateur sigma-delta sont générés, par exemple, à partir d'un signal de référence r(t) de fréquence fREF utilisé comme référence de fréquence et de phase. Selon un aspect de l'invention, une commande numérique programmable de contrôle de phase φi permet d'ajuster la phase du signal d'horloge In1 (t) du convertisseur CAN relativement à la phase du signal de référence r(t). La phase du signal d'horloge In1 (t) est ajustée, par exemple, par un mécanisme de décalage de phase numérique. La phase du signal d'horloge h-ι(t) peut également être ajustée par une boucle de phase. Selon un autre aspect de l'invention, une commande numérique programmable de contrôle de phase φ2 permet d'ajuster la phase du signal d'horloge h2(t) du convertisseur CNA relativement à la phase du signal de référence r(t). La phase du signal d'horloge h2(t) est ajustée, par exemple, par un mécanisme de décalage de phase numérique. La phase du signal d'horloge h2(t) peut également être ajustée par une boucle de phase.
Selon un autre aspect de l'invention, le signal de référence r(t) est, par exemple, utilisé comme signal d'horloge h2(t) du convertisseur CNA.
Selon un autre aspect de l'invention, le signal de référence r(t) est utilisé comme signal d'horloge h-ι (t) du convertisseur CAN.
L'invention a aussi pour objet un modulateur sigma-delta permettant de convertir un signal analogique en un signal numérique, ledit modulateur composé d'au moins un intégrateur, un convertisseur analogique-numérique CAN, un convertisseur numérique-analogique CNA et un additionneur- soustracteur, met en œuvre le procédé selon l'une des revendications précédentes et comporte des moyens pour ajuster la phase d'un moins un des signaux d'horloge des convertisseurs CAN et CNA du modulateur par au moins une commande numérique programmables de contrôle de phase.
L'invention a notamment comme avantage de permettre un contrôle automatique, c'est-à-dire sans intervention humaine, du retard de boucle d'un modulateur sigma-delta.
D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit, donnée à titre illustratif et non limitatif, faite en regard des dessins annexés parmi lesquels :
la figure 1 présente un exemple de modulateur sigma-delta en temps continu ; - la figure 2 illustre le séquencement temporel des opérations des convertisseurs CAN et CNA d'un modulateur sigma-delta ainsi que le principe du procédé selon l'invention ; la figure 3 donne un exemple de boucle de phase ; la figure 4 présente une première variante d'un modulateur sigma-delta mettant en œuvre le procédé selon l'invention ; la figure 5 présente une seconde variante d'un modulateur sigma-delta mettant en œuvre le procédé selon l'invention.
La figure 1 présente un exemple de modulateur sigma-delta. Comme explicité précédemment, le rôle d'un modulateur sigma-delta en temps continu est double. Un premier rôle est d'échantillonner et numériser à fréquence d'échantillonnage élevée un signal analogique e(t) avec un nombre de bits faible, c'est-à-dire inférieur au nombre théorique requis pour atteindre un rapport signal sur bruit donné. Un second rôle est de mettre en forme le bruit de quantification de sorte que la densité spectrale de ce bruit dans la bande utile du signal à convertir soit compatible avec le rapport signal sur bruit visé après décimation. Pour cela, un modulateur sigma-delta passe-bande en temps continu est assimilable à une boucle d'asservissement. Un intégrateur 100 lui-même composé d'un filtre passe bande 101 et d'un amplificateur 102 a pour rôle d'intégrer et d'amplifier l'erreur dans la bande utile du signal. La boucle comprend un convertisseur CAN 103 produisant la sortie s(t) du modulateur. La sortie s(t), c'est-à-dire le signal codé, est ensuite rebouclée vers un convertisseur CNA 104. Un additionneur-soustracteur 105 permettant d'évaluer la différence entre le signal d'entrée et le signal codé est placé en entrée du modulateur. Le signal est numérique entre la sortie du convertisseur CAN 103 et l'entrée du convertisseur CNA 104.
La figure 2 illustre le séquencement temporel des opérations des convertisseurs CAN et CNA d'un modulateur sigma-delta ainsi que le principe du procédé selon l'invention.
En sortie de l'intégrateur de la boucle du modulateur sigma-delta, le signal est analogique 200. La conversion analogique numérique réalisée par le CAN de la boucle comprend une opération d'échantillonnage et une opération de quantification. Les échantillons 201 sont produits au rythme Tθ correspondant à la période d'échantillonnage du convertisseur. Sur l'exemple de la figure, une suite de sept échantillons de signal notés x0 à x6 sont représentés. L'état de la sortie du convertisseur CAN est représenté 202 en tenant compte du retard de conversion. Ce retard de conversion est par exemple égal à Tθ. Ainsi, pour l'échantillon de signal Xi pris à l'instant t-i, la valeur quantifiée x-T sera disponible en sortie du convertisseur à l'instant t2 = ti + Tθ. Ainsi, les valeurs numériques en sortie du CAN aux instants t-i , t2, ..., t6 sont X0', Xi', ..., X5' correspondants respectivement aux échantillons de signal x0> xi , ..., X5. Le signal numérique s(t) disponible en sortie du convertisseur CAN est ensuite réinjecté dans la boucle. Celui-ci est traité par un convertisseur CNA. Le retard du au traitement du signal par le CNA est négligé dans un but de clarté de l'exposé. En situation réelle, celui-ci pourra valoir, par exemple, la moitié de Tθ. , sans remettre en cause le principe de l'invention explicité ci- après. L'état en sortie du CNA est illustré dans deux cas notés CNA_1 et CNA_2.
Le premier cas est le cas usuel. La sortie CNA_1 du convertisseur CNA est représentée lorsqu'un même signal d'horloge utilisé par les deux convertisseurs CAN et CNA. Puisque le retard de conversion numérique- analogique est négligé, la sortie du CNA bascule à chaque instant t-i, t2, ..., t6 et prend les valeurs analogiques x0", x-T', ..., X5" correspondants respectivement aux échantillons X0, x-i , ..., X5.
Le second cas présente la sortie CNA_2 du convertisseur CNA lorsque les convertisseurs CAN et CNA utilisent des signaux d'horloge distincts de même fréquence fθ = 1 /Te mais déphasés l'un par rapport l'autre. Dans l'exemple de la figure 2, la sortie CNA_2 du convertisseur CNA basculera par exemple aux instants t-i+τ, t2+τ, ..., t6+τ où τ est un retard temporel de l'horloge du CNA par rapport à l'horloge du CAN. Le procédé selon l'invention propose de contrôler numériquement la valeur de ce retard de manière à ajuster le retard global de la boucle. Pour faire varier dans le temps la valeur de τ, une commande numérique programmable de contrôle de phase φ correspondant à un déphasage du signal d'horloge est calculée, φ étant lié au retard τ par la relation :
φ = 2πfeτ (1 )
L'exemple de la figure 2 montre que seule l'horloge du CNA est adaptée, mais il est également possible d'ajuster l'horloge du CAN et de garder fixe l'horloge du CNA ou bien d'ajuster simultanément les deux horloges des deux convertisseurs. Selon un mode de réalisation la variation de la phase est réalisée par un mécanisme de décalage de phase (« phase shifter » en anglais) numérique. L'intérêt de ce type de dispositif est de ne pas dégrader notablement la pureté spectrale des signaux à déphaser et d'être disponible sous forme de composants très compacts pouvant fonctionner dans une grande bande à fréquence très élevée. Selon un autre mode de réalisation la variation de phase est réalisée par une boucle de phase dont la phase peut être translatée par injection d'un signal continu délivré par un convertisseur
CNA. L'intérêt de ce type de dispositif est de présenter un nombre important d'états de phase grâce à un contrôle quasi-continu de la phase.
La figure 3 donne un exemple de boucle de phase connu de l'homme du métier et permettant d'ajuster la phase du signal d'horloge du CAN ou du CNA du modulateur sigma-delta en tenant compte d'une commande numérique de contrôle de phase présentée à son entrée. Une telle boucle de phase s'appuie notamment sur un signal de référence r(t) de fréquence fREF servant de référence en fréquence et en phase pour la génération des signaux d'horloge et pouvant, sans nuire à la généralité de la présentation, s'exprimer suivant l'équation suivante :
r(t) = cos(2πfREFt) (2)
Un comparateur phase/fréquence CPF 302 génère un signal de sortie étant en moyenne proportionnel à l'erreur de phase entre le signal de sortie h(t) de la boucle, c'est-à-dire le signal utilisé comme horloge du CAN ou du CNA du modulateur sigma-delta, et le signal de référence r(t). Une commande numérique de contrôle de phase 300 est injectée dans un convertisseur CNA 301 de manière à ajouter 303 une tension continue sur le signal d'erreur issu du comparateur 302 afin de contrôler l'écart de phase entre le signal de sortie h(t) et le signal d'entrée r(t). Un filtre de boucle 304 permet de limiter la bande du signal suite à l'ajout 303 de ladite tension continue. La sortie du filtre de boucle est dirigée vers un amplificateur 305 permettant de régler le gain de la boucle de phase. Le signal ainsi filtré et amplifié permet de commander un oscillateur contrôlé en tension 306, plus connu sous la dénomination anglo-saxonne de « Voltage Controled Oscillator » (VCO), ledit oscillateur synthétisant le signal de sortie h(t) de la boucle de phase :
h(t) = cos(2πfREF(t + τ)) (3)
Optionnellement, un diviseur de fréquence 307 peut être placé dans la boucle de manière à diviser d'un facteur Q la fréquence en sortie du VCO
306. La boucle de phase peut alors fonctionner avec un signal de référence r(t) de fréquence Q fois inférieure au signal de sortie h(t). Le signal h(t) s'exprimera dans ce cas :
h(t) = cos(2πQfREF(t + τ)) (4)
Dans ce cas, le signal d'horloge ainsi généré variera à la fréquence QxfREF et le comparateur phase/fréquence 302 fournira en sortie un signal proportionnel à la moyenne de l'erreur de phase entre le signal de sortie h(t) divisé en fréquence du facteur Q et le signal de référence r(t) et de fréquence Q fois plus faible que h(t).
La figure 4 présente une première variante d'un modulateur sigma- delta mettant en œuvre le procédé selon l'invention. Les éléments principaux composants un modulateur sigma-delta classique tel que décrit à l'aide de la figure 1 sont utilisés, c'est-à-dire un intégrateur 400, un convertisseur CAN 401 , un convertisseur CNA 402 et un additionneur-soustracteur 403. La boucle prend en entrée de l'additionneur-soustracteur 403 le signal e(t) à moduler. La sortie de la boucle correspond au signal s(t) disponible en sortie du convertisseur CAN 401 . Selon l'invention, le retard global de la boucle du modulateur est contrôlé en ajustant la phase relative entre les signaux d'horloge In1 (t) et h2(t) des deux convertisseurs 401 , 402. Pour cela, un signal de référence r(t), par exemple une sinusoïde de fréquence fREF égale à la fréquence d'échantillonnage de la boucle, soit fREF = fe, est utilisé comme base pour la génération des signaux d'horloge h-ι(t) et h2(t). Le signal r(t) est directement utilisé comme horloge du convertisseur CNA 402, c'est-à-dire que h2(t) = r(t). La phase relative entre les deux horloges est contrôlée en ajustant la phase du signal d'horloge h 1 (t) . Un module de calcul 405 déduit de la sortie s(t) du modulateur une valeur de commande numérique φi de contrôle de phase. Le module de calcul 405 peut être par exemple un circuit logique programmable de type FPGA, un circuit ASIC ou bien un processeur de type DSP. Un dispositif de contrôle numérique de la phase 404 selon l'un ou l'autre des modes de réalisation décrits prend en entrée une commande numérique programmable φ afin d'ajuster la phase du signal h-ι (t) relativement à la phase du signal r(t), le signal r(t) étant également présenté en entrée de la boucle de phase.
Il est également possible, dans une autre variante, d'utiliser le signal r(t) comme horloge du CAN, soit hi(t)=r(t) et d'ajuster h2(t) grâce à une boucle de phase.
Le modulateur sigma-delta comprenant ce mécanisme de contrôle des horloges permet ainsi d'ajuster le retard global du modulateur sigma-delta.
La figure 5 présente une seconde variante d'un modulateur sigma- delta mettant en œuvre le procédé selon l'invention. Comme pour la variante de la figure 4, les éléments principaux composants un modulateur sigma- delta classique sont utilisés, c'est-à-dire un intégrateur 500, un convertisseur CAN 501 , un convertisseur CNA 502 et un additionneur-soustracteur 503. Le module de calcul 506 déduit de la sortie s(t) du modulateur deux valeurs de commandes numériques programmables φi et φ2 de contrôle de phase. Ces commandes sont utilisées respectivement par deux dispositifs de contrôle numérique de la phase 504, 505 permettant d'adapter la phase des signaux d'horloge h-ι(t) et h2(t). Ainsi, le retard global de la boucle du modulateur est contrôlé en ajustant la phase relative entre les signaux d'horloge h-ι(t) et h2(t) des deux convertisseurs 501 , 502.

Claims

REVENDICATIONS - Procédé de contrôle du retard de boucle d'un modulateur sigma-delta composé d'une boucle comportant au moins un intégrateur (400, 500), un convertisseur analogique-numérique CAN (401 , 501 ), un convertisseur numérique-analogique CNA (402, 502) et un additionneur-soustracteur (403, 503) caractérisé en ce qu'au moins une commande numérique programmable de contrôle de phase (φ-i, φ2) représentant un déphasage est appliquée à un des signaux d'horloge des convertisseurs de la boucle afin d'ajuster la phase relative entre le signal d'horloge h-ι(t) du convertisseur CAN (401 , 501 ) et le signal d'horloge h2(t) du convertisseur CNA (402, 502). - Procédé selon la revendication 1 caractérisé en ce que le signal d'horloge h-ι(t) du convertisseur CAN (401 , 501 ) et le signal d'horloge h2(t) du convertisseur CNA (402, 502) du modulateur sigma-delta sont générés à partir d'un signal de référence r(t) de fréquence fREF utilisé comme référence de fréquence et de phase. - Procédé selon l'une quelconque des revendications précédentes caractérisé en ce qu'une commande numérique programmable de contrôle de phase φi permet d'ajuster la phase du signal d'horloge h-ι(t) du convertisseur CAN (401 , 501 ) relativement à la phase du signal de référence r(t). - Procédé selon la revendication 3 caractérisé en ce que la phase du signal d'horloge h-ι(t) est ajustée par un mécanisme de décalage de phase numérique. - Procédé selon la revendication 3 caractérisé en ce que la phase du signal d'horloge h-ι(t) est ajustée par une boucle de phase (404, 504). - Procédé selon l'une quelconque des revendications 2 à 5 caractérisé en ce qu'une commande numérique programmable de contrôle de phase φ2 permet d'ajuster la phase du signal d'horloge h2(t) du convertisseur CNA (402, 502) relativement à la phase du signal de référence r(t). - Procédé selon la revendication 6 caractérisé en ce que la phase du signal d'horloge h2(t) est ajustée par un mécanisme de décalage de phase numérique. - Procédé selon la revendications 6 caractérisé en ce que la phase du signal d'horloge h2(t) est ajustée par une boucle de phase (505). - Procédé selon l'une quelconque des revendications 2 à 5 caractérisé en ce que le signal de référence r(t) est utilisé comme signal d'horloge h2(t) du convertisseur CNA (402, 502). 0- Procédé selon l'une quelconque des revendications 1 , 2, 6, 7 ou 8 caractérisé en ce que le signal de référence r(t) est utilisé comme signal d'horloge In1 (t) du convertisseur CAN (401 , 501 ). 1 - Modulateur sigma-delta permettant de convertir un signal analogique en un signal numérique composé d'au moins un intégrateur (400, 500), un convertisseur analogique-numérique CAN (401 , 501 ), un convertisseur numérique-analogique CNA (402, 502) et un additionneur-soustracteur (403, 503), mettant en œuvre le procédé selon l'une des revendications précédentes et caractérisé en ce qu'il comporte des moyens pour ajuster la phase d'un moins un des signaux d'horloge des convertisseurs CAN (401 , 501 ) et CNA (402, 502) du modulateur par au moins une commande numérique programmables de contrôle de phase (φ-i, φ2).
EP09756277A 2008-10-31 2009-10-29 Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en uvre le procede Withdrawn EP2342829A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0806078A FR2938082B1 (fr) 2008-10-31 2008-10-31 Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en oeuvre le procede
PCT/EP2009/064321 WO2010049504A1 (fr) 2008-10-31 2009-10-29 Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en œuvre le procede

Publications (1)

Publication Number Publication Date
EP2342829A1 true EP2342829A1 (fr) 2011-07-13

Family

ID=40765702

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09756277A Withdrawn EP2342829A1 (fr) 2008-10-31 2009-10-29 Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en uvre le procede

Country Status (4)

Country Link
US (1) US20120056765A1 (fr)
EP (1) EP2342829A1 (fr)
FR (1) FR2938082B1 (fr)
WO (1) WO2010049504A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2469473A (en) * 2009-04-14 2010-10-20 Cambridge Silicon Radio Ltd Digital phase locked loop
US8970414B2 (en) * 2013-06-24 2015-03-03 Broadcom Corporation Tri-level digital-to-analog converter
US9148168B2 (en) * 2013-10-29 2015-09-29 Analog Devices Global System and method of improving stability of continuous-time delta-sigma modulators

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0399738A3 (fr) * 1989-05-26 1991-05-08 Gec-Marconi Limited Convertisseur analogique-numérique
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter
WO2004077677A1 (fr) * 2003-02-24 2004-09-10 Analog Devices, Inc. Architecture de circuit ce conditionnement de signal et de conversion analogique-numerique
US7315269B2 (en) * 2005-08-09 2008-01-01 Analog Devices, Inc. Continuous time ΔΣ modulator system with automatic timing adjustment
JP2009518882A (ja) * 2005-12-06 2009-05-07 エヌエックスピー ビー ヴィ シグマ・デルタ型のアナログ‐デジタル変換器
JP2009005275A (ja) * 2007-06-25 2009-01-08 Toshiba Corp Ｐｌｌ回路、ｐｌｌ制御装置、及びｐｌｌ制御方法
US8171335B2 (en) * 2008-09-16 2012-05-01 Mediatek Inc. Clock timing calibration circuit and clock timing calibration method for calibrating phase difference between different clock signals and related analog-to-digital conversion system using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2010049504A1 *

Also Published As

Publication number Publication date
US20120056765A1 (en) 2012-03-08
WO2010049504A1 (fr) 2010-05-06
FR2938082B1 (fr) 2013-03-29
FR2938082A1 (fr) 2010-05-07

Similar Documents

Publication Publication Date Title
US7379005B2 (en) Apparatus and method for spectrally shaping a reference clock signal
US8749410B1 (en) Calibration of interleaving errors in a multi-lane analog-to-digital converter
US7812750B2 (en) Sigma-delta converter noise cancellation
FR2725328A1 (fr) Procede d'etalonnage d'un convertisseur analogique-numerique et systeme de convertisseur analogique-numerique avec correction numerique de la linearite
FR2725329A1 (fr) Procede d'etalonnage d'un convertisseur numerique-analogique et systeme de convertisseur numerique-analogique avec correction numerique de la linearite
Shu et al. A 65nm CMOS CT ΔΣ modulator with 81dB DR and 8MHz BW auto-tuned by pulse injection
WO2010049505A1 (fr) Procede de correction des decentrages en amplitude et en phase d'un modulateur sigma-delta et modulateur mettant en œuvre le procede
WO2010049504A1 (fr) Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en œuvre le procede
EP1367723B1 (fr) Modulateur sigma-delta numérique-numérique et synthetiseur de fréquence numérique l'incorporant
EP1290783B1 (fr) Synthetiseur a modulation numerique
FR3105897A1 (fr) Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
EP2342828B1 (fr) Procédé d'amelioration de la resolution et de correction des distorsions pour modulateur sigma-delta et modulateur sigma-delta mettant en oeuvre le procédé
EP3276833A1 (fr) Convertisseur sigma-delta à haute linéarité
US9362943B2 (en) Converter
FR3011701A1 (fr) Dispositif de quantification en temps continu, recepteur de signaux radiofrequence comprenant un tel dispositif et procede de quantification en temps continu
US9742427B2 (en) Electrical circuit
EP1077530B1 (fr) Procédé et dispositif de conversion d'un signal analogique en un signal numérique avec contrôle automatique de gain
WO2001001578A1 (fr) Procede et systeme de compensation de la non-linearite d'un convertisseur analogique-numerique sigma-delta
FR3127661A1 (fr) Convertisseur temps numérique et boucle à verrouillage de phase
FR2907987A1 (fr) Dispositif de boucle fermee d'asservissement et modulateur sigma-delta
WO2018115066A1 (fr) Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé
EP2084816A1 (fr) Modulateur sigma-delta
Quinn et al. ADC Design at Black-Box Level
Brandonisio et al. A Unifying Framework for TDC Architectures
FR3018971A1 (fr) Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20110428

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK SM TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20130206

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20130618