FR3018971A1 - Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references - Google Patents

Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references Download PDF

Info

Publication number
FR3018971A1
FR3018971A1 FR1400713A FR1400713A FR3018971A1 FR 3018971 A1 FR3018971 A1 FR 3018971A1 FR 1400713 A FR1400713 A FR 1400713A FR 1400713 A FR1400713 A FR 1400713A FR 3018971 A1 FR3018971 A1 FR 3018971A1
Authority
FR
France
Prior art keywords
phase
pll
oscillators
frequency
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1400713A
Other languages
English (en)
Other versions
FR3018971B1 (fr
Inventor
Jacques Louis Marie Pontois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to FR1400713A priority Critical patent/FR3018971B1/fr
Publication of FR3018971A1 publication Critical patent/FR3018971A1/fr
Application granted granted Critical
Publication of FR3018971B1 publication Critical patent/FR3018971B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Dispositif et procédé de synthèse de fréquence par boucle à verrouillage de phase (PLL) visant une grande stabilité. L'invention concerne un dispositif permettant de combiner N oscillateurs de référence indépendants servant de référence à une PLL, afin de construire des oscillateurs de stabilité améliorée par combinaison de plusieurs oscillateurs élémentaires. Par rapport à une PLL classique asservissant un unique oscillateur de référence, on peut obtenir un bruit de phase global réduit de 10.log10 (N) dB dans la bande passante (en bruit gaussien, le procédé permettant de réduire davantage les bruits impulsionnels). Certaines applications utilisent des oscillateurs de haute stabilité court/moyen terme asservis dans des PLL pilotées par des étalons de fréquence de stabilité médiocre à court / moyen terme mais excellente à long terme. Ces étalons sont par exemple le signal GPS, les horloges de métrologie (césium, rubidium, masers à hydrogène).

Description

La présente invention concerne un dispositif et un procédé de synthèse de fréquence à bas bruit de phase par combinaison de plusieurs références, notamment dans le cadre des applications nécessitant la génération de pilotes de fréquence de haute stabilité. Certaines applications utilisent des oscillateurs de haute stabilité (principalement à quartz) asservis dans des boucles à verrouillage de phase (PLL, Phase-Locked Loop) pilotées par des étalons de fréquence de stabilité médiocre à court / moyen terme mais excellente à long terme. Ces étalons sont par exemple 10 le signal GPS (on obtient alors un GPSDO, GPS-Driven Oscillator, notamment utilisé dans les stations de base de téléphonie mobile), ou encore les horloges de métrologie (césium, rubidium, masers à hydrogène). La principale caractéristique demandée à un oscillateur asservi dans ce type d'applications est une grande stabilité à court et moyen terme, jusqu'à quelques 15 heures pour assurer un fonctionnement correct (une dérive minimale) en l'absence momentanée de la référence à long terme (dans le cas d'une perte de la réception GPS par exemple). Un oscillateur à quartz thermostaté (OCXO, Oven-Controlled Crystal Oscillator) de grande stabilité est généralement choisi pour réaliser cet oscillateur 20 asservi, une tension de commande permettant d'ajuster sa fréquence et ainsi de le maintenir en phase avec une référence externe de long terme par une PLL de très faible bande passante (constante de temps de plusieurs minutes, dizaines de minutes voire heures). Le bruit de phase en sortie de l'OCXO asservi est essentiellement celui de la référence dans la bande passante de la boucle, et son 25 bruit propre au-delà. Pour des écarts de fréquence inférieurs à 10 Hz environ, les différents bruits électroniques et instabilités mécaniques du quartz génèrent des bruits de phase importants, avec notamment des micro-sauts de phase et/ou de fréquence. De même, la tension de commande permettant d'ajuster la fréquence de l'oscillateur à quartz demande également un soin particulier (régulation en 30 température, blindage,...) pour en limiter le bruit et/ou les variations trop rapides. La bande passante de la PLL étant très faible (1 mHi ou moins), le bruit de phase de l'OCXO entre la bande passante de la PLL et 10 Hz environ détermine la stabilité court/moyen terme de l'ensemble.
L'invention concerne notamment l'utilisation de multiples oscillateurs comme références dans une PLL asservissant un oscillateur (de sortie) de qualité moindre. En supposant les bruits de phase des oscillateurs de référence comme décorrélés, le procédé permet d'obtenir l'équivalent d'un oscillateur de référence « moyen », de stabilité améliorée. L'invention utilise essentiellement des traitements numériques avec un minimum de composants analogiques, lui permettant d'atteindre une compacité, une stabilité et un coût en pratique limités uniquement par les oscillateurs utilisés comme références. 10 Après un rapide rappel des principes utilisés dans l'art existant, la description qui suit détaille davantage les caractéristiques et avantages de l'invention, avec une application montrant un oscillateur asservi depuis le signal GPS (GPSDO). Sont annexées les figures suivantes : - La Figure 1 donne le schéma synoptique général d'une PLL 15 - La Figure 2 donne le schéma synoptique d'une PLL utilisant un convertisseur analogique-numérique (CAN) - La Figure 3 montre une PLL selon l'invention, combinant plusieurs références pour asservir un oscillateur. La Figure 4 montre le modèle de bruit associé aux références combinées 20 - La Figure 5 montre l'introduction d'une référence long terme dans une PLL utilisant de multiples références court/moyen terme La Fi.gure 6 montre l'implémentation d'un oscillateur asservi par GPS (GPSDO) classique La Figure 7 donne le schéma synoptique d'un oscillateur asservi par GPS 25 utilisant l'invention. Art existant 30 Le principe de base du fonctionnement d'une PLL dans le cadre d'une synthèse de fréquence est rappelé Figure 1. Il s'agit d'un asservissement assurant le maintien en phase de la sortie d'un oscillateur commandé (1) (noté VCO, Voltage-Controlled Oscillator) par rapport à une référence, de fréquence fref . En utilisant un multiplieur de fréquence (2) par -K sur la sortie du VCO (typiquement constitué d'un diviseur entier si K =1, d'un diviseur fractionnaire sinon) et éventuellement sur la fréquence de référence (3) (multiplieur par ), la PLL Arr N K f. permet d'obtenir en sortie de VCO la fréquence fo telle que fo = K Nr fref La boucle de retour de l'asservissement est ass. urée par le comparateur de phase (4) qui fournit la différence de phase « instantanée » au filtre de boucle (5) dont la sortie commande le VCO. La différence de phase est 'mesurée pour la fréquence de comparaison fc , avec fc =Kfo -= Kr fref.
Une PLL avec traitement numérique est présentée Figure 2. Son fonctionnenient repose sur l'utilisation d'un convertisseur analogique-numérique (CAN) (6) effectuant l'acquisition du signal issu du VCO (1) avec la fréquence d'échantillonnage fe, . L'opération d'échantillonnage peut être vue comme un mélange de fréquences entre le signal à fc et un signal impulsionnel de 15 fréquence fe. L'échantillonneur-bloqueur du CAN remplit alors la fonction du comparateur de phase d'une PLL classique, qui peut lui-même être vu comme un mélangeur. L'autre élément essentiel de cette PLL est un démodulateur numérique (14) (DDC, Digital Down-Converter) constitué de l'oscillateur numérique (7) (NCO, 20 Numerically7Controlled Oscillator), des multiplieurs (8), du filtre passe-bas (9) et d'un éventuel décimateur (10) (sous-échantillonneur). Le NCO est un dispositif équivalent à compteur modulo N, que l'on incrémente avec un pas K au rythme de l'horloge à diviser. La valeur instantanée du compteur est utilisée (par exemple en indexant simplement une table) pour produire typiquement les valeurs réelle 25 sin ou complexe exp 27z- j , pour k -1. Les multiplieurs (8) N N effectuent le mélange du signal avec la sortie (ici complexe) du NCO convenablement paramétré, permettant la transposition du signal utile numérisé vers la fréquence nulle. Le mélange produit aussi une fréquence double, que l'on élimine par le filtre passe-bas (9). Au final, on obtient en sortie du filtre un signal de type exp( jç,o) qui représente l'écart de phase entre le signal numérisé et la sortie du NCO. Dans la PLL représentée, la partie imaginaire de ce terme (quasi proportionnelle à l'erreur de phase à l'équilibre) est en pratique directement utilisée comme signal d'erreur pour l'injection dans le filtre de boucle numérique (11). En fonction de la bande passante de la PLL, on peut intercaler ou non entre les deux filtres le décimateur (10) pour réduire la fréquence d'échantillonnage et alléger les contraintes d'implémentation des étages suivant le DDC. La sortie du filtre de boucle est ensuite dirigée vers un convertisseur numérique-analogique (CNA) (12) qui pilote finalement le VCO après un dernier filtrage passe-bas antirepliements analogique (13). La modélisation - de cette PLL se fait préférentiellement dans le domaine numérique (en « z ») ; le calcul du filtre de boucle effectif (regroupant le filtre de boucle numérique, le filtre passe-bas analogique et le retard de traitement numérique) permet d'obtenir la fonction de transfert de l'asservissement, que l'on peut ajuster en modifiant le filtre de boucle numérique. Dans une application typique d'oscillateur asservi pour étalon de fréquence, le VCO est un oscillateur à quartz commandé en tension (VCXO, Voltage-Controlled Crystal Oscillator) avantageusement thermostaté (OCX0). La bande passante d'un asservissement impliquant un OCXO est en pratique très limitée (quelques dizaines de Hz), autorisant une basse fréquence d'échantillonnage après le décimateur (de l'ordre de 1..10 kHz), ce qui permet d'envisager une implémentation logicielle d'une grande partie du traitement numérique. Description de l'invention L'invention concerne un procédé et un dispositif autorisant l'injection de plusieurs références dans une PLL afin notamment d'en moyenner le bruit de phase pour augmenter la stabilité temporelle de la fréquence de sortie. Elle permet également d'éliminer l'organe de réglage de fréquence de ces références et donc d'en éliminer une source de bruit.
Principe de base Son principe de base est présenté Figure 3, qui montre l'asservissement en phase d'un OCXO par de multiples oscillateurs de référence de fréquences nominales différentes, avec une bande passante en boucle fermée BH. Le signal de sortie de chaque oscillateur est d'abord numérisé par des CAN (2). Dans cette description, on considère pour simplifier les notations que l'horloge d'échantillonnage des CAN est directement fournie par l'oscillateur à asservir, qui travaille donc à la fréquence fe . Il est choisi de préférence à bas bruit de phase afin de permettre la génération d'un signal à faible bruit au-delà de la bande passante de la boucle. Les fréquences nominales des oscillateurs de référence sont fo ,..., fx_i telles que f =ni-n f , mn et M entiers ; leurs fréquences n m e réelles sont fo (1 + go ) fN-1 (1 + Des démodulateurs numériques (14) (DDC, Down-Digital Converter), intégrant NCO (7), multiplieur (8), filtre passe-bas (9) et décimateur (10), produisent N signaux complexes échantillonnés à la fréquence nominale fe sous-multiple de f, et correspondant à la transposition de la sortie des oscillateurs depuis leur valeur nominale vers la fréquence nulle. En supposant la fréquence réelle de l'oscillateur de sortie à fe (1+ se)' les signaux xn (k) en sortie des DDC sont donc des exponentielles complexes de 20 fréquences 80 xn (k) = exp 27- c jk n , avec : Je ) n Une PLL numérique (15) est ajoutée après chaque DDC. Sa bande passante est suffisamment élevée pour permettre de considérer que sa sortie représente 25 toujours l'écart de fréquence gn , c'est-à-dire grande devant la bande passante de l'asservissement de l'oscillateur de sortie. Après verrouillage, la phase courante 8N_1 telles que : çon(k) du NCO de cette PLL représente la phase du signal xn (k) : çon(k)=21-1-k5n + fe' En effectuant une moyenne pondérée des phases çon (k), on obtient une phase moyenne Ço(k)=Ian.çon(k)=Ian ( 8 2k -+/f , avec fe t n ) / an -= 1, qui représente la phase d'un signal de fréquence égale à la moyenne pondérée des écarts de fréquence des références cSn . Les coefficients de pondération an sont choisis pour minimiser le bruit de phase sur ço(k). Alternativement, le DDC et la PLL peuvent partager le même NCO, notamment si le décimateur du DDC n'est pas utilisé. Dans le cadre des 10 applications envisagées, où les asservissements sont de faible bande passante et le rapport de décimation fe est élevé, on préfère découpler les deux NCO. Ceci fe permet de simplifier la conception des DDC en évitant d'en sortir l'information de phase (autorisant notamment l'utilisation de circuits du commerce) et d'effectuer le reste du traitement par logiciel. 15 Le modèle de bruit de l'ensemble des oscillateurs de référence, rapporté à la fréquence de sortie fe, , et en négligeant le bruit apporté par le calcul numérique (supposé être effectué avec une précision suffisante) est donné en Figure 4. Si par exemple les références sont toutes de même qualité (leur bruit de phase, 20 rapporté à une même fréquence, est identique), on effectue une moyenne simple et on choisit simplement an = . Dans le cadre d'un asservissement de bande passante faible (inférieure à environ 10 Hz), le bruit de phase ajouté par les CAN (équivalent 'au bruit du CAN moyen sur le signal pondéré) peut également être négligé vis-à-vis du bruit de phase généré par les oscillateurs, d'autant plus 25 important que l'on se rapproche de la fréquence centrale.
Dans le cas où les N oscillateurs de référence sont identiques et indépendants, leur bruit de phase global (en puissance) est égal au bruit de phase d'un oscillateur unique divisé par N, soit un gain (en dB) de 10 loglo (N) . Ceci ne prend en compte que les bruits de type gaussien ; le gain sur les bruits de type 5 impulsionnel (instabilités, micro-sauts de phase Ou de fréquence) est plus important, mais reste limité à 20- log10 (N) dB. Le fait de regrouper N oscillateurs permet, de par le théorème de la limite centrale, de réduire la part du bruit impulsionnel dans le signal de sortie à je en lissant les instabilités. En injectant la phase moyenne ço (k) dans le filtre de boucle de 10 l'asservissement de l'oscillateur de sortie (à ), celui-ci se stabilise à une fréquence f (1 + Se) telle que : ne n fn a pi( n = 0 =la n fn(En- e) soit = 11* fe lanfn Dans le cas où tous les oscillateurs de référence sont de Mêmes qualité et fréquence nominale, l'erreur relative de la fréquence de sortie se est la moyenne 15 des erreurs relatives En des oscillateurs de référence. Introduction d'une référence externe (cascade de PLLs) La cascade de deux PLL permet classiquement d'asservir une PLL de bande passante donnée à partir d'une référence générée par une autre PLL, de bande 20 passante plus faible (et suffisamment faible pour éviter toute instabilité de l'ensemble). Ceci permet notamment d'obtenir un signal de sortie final combinant la grande stabilité à long terme d'une première PLL avec la stabilité à court/moyen terme de la seconde. Dans le cas de l'asservissement d'une PLL à références multiples, cela implique d'asservir chaque oscillateur de référence à un même 25 signal externe. Cet asservissement peut être réalisé de manière numérique par ajout de ressources supplémentaires dans la PLL précédente, sans asservir « physiquerhent » (par un signal analogique) les oscillateurs de référence. La , 8 Figure 5 montre la structure d'une telle PLL, asservissant un OCXO à la fréquence fe à partir des N oscillateurs de référence et d'une référence externe fref . On ajoute, après les DDC associés aux oscillateurs de référence, des PLL numériques de faible bande passante (BL ) permettant, à partir du signal de référence e.xterne ramené lui aussi à la fréquence nulle par un DDC, de compenser l'erreur absolue de fréquence de chacun des oscillateurs de référence, et par là celle du signal de sortie à la fréquence fe . Le signal de référence externe pourrait lui-même être issu de la moyenne de plusieurs références externes, mais on garde un unique signal pour ne pas charger davantage la figure.
Alternativement, le DDC et la PLL de compensation pourraient partager le même NCO (la commande de fréquence du DDC est connectée à la sortie du filtre de boucle), à la condition que le pas en fréquence du DDC soit suffisamment fin vis-à-vis de la bande passante BL L'analyse asymptotique du bruit de phase de l'ensemble (supposé paramétré 15 de manière optimale) donne un bruit sur fe déterminé par le bruit de la référence externe dans la bande 0 ... BL , puis par la pondération des bruits de phase des oscillateurs de référence dans la bande BL BH, puis par le bruit propre de l'oscillateur de sortie au-delà.
20 Exemple d'application La Figure 6 montre l'implémentation d'un oscillateur piloté par GPS (GPSDO) de l'art existant. Typiquement, un récepteur GPS fourni un signal « 1 PPS » indiquant le' top seconde. Celui-ci est capturé par le système de contrôle de 25 l'oscillateur (qui est un OCXO de haute stabilité) et le date par rapport à son horloge interne. Parallèlement, des informations supplémentaires sont fournies par le GPS à travers un lien de communication : nombre, position et qualité de réception des satellites GPS en vue, ainsi qu'un décalage éventuel entre le top 1 PPS généré et le top seconde GPS (un récepteur GPS n'est généralement 30 capable de générer que des signaux 1 PPS « discrets », avec une résolution de quelques dizaines de nanosecondes, et cette information permet d'affiner la mesure). Le système de contrôle en déduit le décalage de phase de son horloge interne avec le GPS et éventuellement un coefficient de pondération (qualité) permettant de moduler l'amplitude de la correction. Ce décalage pondéré est ensuite injecté dans une PLL numérique de très faible bande passante BL (de l'ordre de 1 mHz ou moins) qui asservit l'OCXO via un CNA de haute résolution. Différentes stratégies sont utilisées pour gérer la dégradation, voire la perte de la réception. En dernier recours, le système de contrôle passe en mode « holdover », où la commande du CNA est bloquée à sa valeur courante et où la stabilité de la fréquence de sortie repose entièrement sur l'OCXO. Le fonctionnement nominal d'un GPSDO fixe n'est souvent obtenu que plusieurs heures après la mise en route, le temps d'intégrer suffisamment de mesures pour obtenir sa localisation géographique précise. Enfin, des signaux annexes sont générés par le système : horloges de référence ou tops de synchronisation, asservis sur l'oscillateur à fe , lui-même en 15 phase avec le signal GPS moyen. La Figure 7 montre l'implémentation d'un oscillateur piloté par GPS (GPSDO) de stabilité augmentée utilisant l'invention. Le fonctionnement général est similaire à celui du récepteur de l'art existant, mais ici l'OCXO (1), de stabilité moindre, est 20 asservi simultanément par un ensemble de N OCXO de référence de haute stabilité en utilisant une bande passante élevée BH (typiquement 10 Hz, contre 1 mHz ou moins dans un GPSDO de l'art existant), ce qui réduit fortement les contraintes portant sur la génération de sa tension de commande. Les OCXO de référence eux-mêmes sont indirectement asservis par des PLL numériques qui les 25 décalent en fréquence, à partir du signal du récepteur GPS et avec la bande passante très faible BL (1 mHz ou moins). La suppression de la tension de commande des OCXO de haute stabilité et donc des contraintes technologiques et du bruit associé permet d'en améliorer encore la qualité par rapport à l'art existant (moins de composants, moins de bruit, moins de dérive).
30 La nature du signal de sortie du récepteur GPS (top seconde) permet ici de remplacer le CAN et le DDC de la référence externe de la Figure 5 par un système de datation fournissant directement un retard entre le signal GPS et les signaux décalés par les PLL de compensation des OCXO de référence. Chacune de celles-ci est une PLL numérique équivalente à la PLL mixte (analogique et numérique) d'un GPSDO de l'art existant. Alternativement, plusieurs récepteurs GPS peuvent être combinés afin de 5 réduire leur bruit de mesure. Là encore, l'utilisation du système de datation permet de simplifier leur combinaison, obtenue par combinaison linéaire des retards mesurés. Un système annexe de suivi de la dérive de fréquence de chaque OCXO de référence sur le long ou très long terme (due notamment au vieillissement) peut 10 être implémenté à travers l'analyse de la commande du NCO de la PLL de compensation associée. Outre une détection précoce de mauvais fonctionnement, ceci permet notamment d'extrapoler puis de compenser en continu la dérive naturelle en fréquence de chaque OCXO en cas de passage en mode « holdover ». La correction s'effectue facilement et précisément en modifiant 15 graduellement la fréquence de chacun des NCO des PLL de compensation (qui sont bloquées pendant le fonctionnement en « holdover »).

Claims (2)

  1. REVENDICATIONS1 - Dispositif de synthèse de fréquence à bas bruit de phase, caractérisé en ce qu'il comporte au moins deux oscillateurs de référence ( ), lesdits oscillateurs étant chacun reliés à un convertisseur analogique-numérique (CAN), lesdits convertisseurs étant chacun reliés à une boucle à verrouillage de phase (PLL) numérique, lesdites boucles à verrouillage de phase étant toutes reliées à un moyen permettant d'effectuer une moyenne pondérée de leurs signaux de sortie, et ladite moyenne constituant le signal d'erreur d'une dernière boucle à verrouillage de phase générant le signal de sortie final, d'où est également dérivée l'horloge d'échantillonnage des convertisseurs analogique-numérique.
  2. 2 - Dispositif selon la revendication 1 caractérisé en ce qu'il intègre des boucles à verrouillage de phase (PLL) numériques supplémentaires pour compenser la dérive de fréquence à long terme de chaque oscillateur de référence interne à partir d'un signal de référence externe de grande stabilité à long terme, par exemple un oscillateur piloté via un système de positionnement satellitaire (GNSS, typiquement GPS), sans requérir l'asservissement des oscillateurs de référence dans le domaine analogique.20
FR1400713A 2014-03-21 2014-03-21 Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references Expired - Fee Related FR3018971B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1400713A FR3018971B1 (fr) 2014-03-21 2014-03-21 Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1400713A FR3018971B1 (fr) 2014-03-21 2014-03-21 Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references

Publications (2)

Publication Number Publication Date
FR3018971A1 true FR3018971A1 (fr) 2015-09-25
FR3018971B1 FR3018971B1 (fr) 2016-03-18

Family

ID=51483458

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1400713A Expired - Fee Related FR3018971B1 (fr) 2014-03-21 2014-03-21 Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references

Country Status (1)

Country Link
FR (1) FR3018971B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084856A1 (en) * 2000-03-14 2002-07-04 Von Dolteren, Jr. George E. Subsampling digitizer-based frequency synthesizer
US20100134159A1 (en) * 2008-11-28 2010-06-03 Zarlink Semiconductor Inc. Soft reference switch for phase locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084856A1 (en) * 2000-03-14 2002-07-04 Von Dolteren, Jr. George E. Subsampling digitizer-based frequency synthesizer
US20100134159A1 (en) * 2008-11-28 2010-06-03 Zarlink Semiconductor Inc. Soft reference switch for phase locked loop

Also Published As

Publication number Publication date
FR3018971B1 (fr) 2016-03-18

Similar Documents

Publication Publication Date Title
EP2996249B1 (fr) Boucle à verrouillage de phase à degrés de liberté multiples et son procédé de conception et de fabrication
US5440313A (en) GPS synchronized frequency/time source
US9337852B2 (en) Removing deterministic phase errors from fractional-N PLLs
CN108646543B (zh) 一种具有高稳定度性能的gnss驯服时钟方法
US8686771B2 (en) Digital phase-locked loop with wide capture range, low phase noise, and reduced spurs
US11888493B2 (en) Calibration of a time-to-digital converter using a virtual phase-locked loop
EP1624575B1 (fr) Architecture de synthétiseur de fréquence
FR2554994A1 (fr) Dispositif de generation d'une frequence fractionnaire d'une frequence de reference
WO2010032184A2 (fr) Traitement de signal utilisant une comparaison de base de temps
JP2007526700A (ja) 分数周波数シンセサイザ
FR2926172A1 (fr) Boucle a verrouillage de phase avec filtre adaptatif pour synchronisation avec oscillateur a commande numerique
FR2908948A1 (fr) Boucle a verrouillage de phase numerique
FR2983370A1 (fr) Dispositif et procede de synthese de frequence
EP0072271A1 (fr) Synthétiseur de fréquence à large bande relative
FR2851095A1 (fr) Boucle a verrouillage de phase integree de taille reduite
EP1290783A1 (fr) Synthetiseur a modulation numerique
EP1710916B1 (fr) Boucle à asservissement de phase
FR2737626A1 (fr) Dispositif et procede pour regler la frequence d'accord d'un demodulateur pll
US11231741B1 (en) Systems and methods for generating clock signals
FR3018971A1 (fr) Dispositif et procede de synthese de frequence a bas bruit de phase utilisant de multiples references
CN101183870B (zh) 具有抖动的异步相位获取单元
CN115118280A (zh) 一种基于二阶积分的铷原子钟数字伺服系统及方法
US20190036536A1 (en) A Detector Circuit
EP2543147B1 (fr) Dispositif de synthèse de fréquence à boucle de rétroaction
EP2232715B1 (fr) Système de conversion d'un signal pour émettre ou recevoir un signal radiofréquence

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

ST Notification of lapse

Effective date: 20191106