WO2018115066A1 - Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé - Google Patents

Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé Download PDF

Info

Publication number
WO2018115066A1
WO2018115066A1 PCT/EP2017/083719 EP2017083719W WO2018115066A1 WO 2018115066 A1 WO2018115066 A1 WO 2018115066A1 EP 2017083719 W EP2017083719 W EP 2017083719W WO 2018115066 A1 WO2018115066 A1 WO 2018115066A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
digital signal
encoded
encoder
digital
Prior art date
Application number
PCT/EP2017/083719
Other languages
English (en)
Inventor
Yoan VEYRAC
François RIVET
Yann Deval
Original Assignee
Université De Bordeaux
Institut Polytechnique De Bordeaux
Centre National De La Recherche Scientifique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Université De Bordeaux, Institut Polytechnique De Bordeaux, Centre National De La Recherche Scientifique filed Critical Université De Bordeaux
Publication of WO2018115066A1 publication Critical patent/WO2018115066A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Definitions

  • Digital encoder for modulated signals, and device for generating an associated analog signal
  • the present invention relates to a digital encoder for the conversion of digital data in the context of RF signal processing.
  • encoders using encoding architectures in series are also known. This is particularly the case of converters using a "successive approximation register" (also referred to by the acronym SAR), or converters with pipeline architecture.
  • SAR successive approximation register
  • These solutions make it possible to reduce the complexity of the circuits as well as the power consumption related to their use. However, in these solutions, the bandwidth is limited.
  • Oversampling encoding techniques used by delta-sigma converters, are known to obtain high resolution by pushing the quantization noise out of the useful band of the signal.
  • oversampling with a very high sampling factor is necessary to obtain sufficient resolution, which limits the signal bandwidth.
  • the subject of the invention is a digital encoder configured to generate, from an N-bit quantized input digital signal, oversampled at a frequency f s , and defining at least one carrier frequency f 0 , an encoded digital signal quantized on M bits, M being strictly less than N, the encoder comprising:
  • a delta differentiator suitable for determining, from the digital input signal and a reconstructed signal, a differentiated signal equal to the difference between the digital input signal and the reconstructed signal
  • a quantizer capable of generating the digital signal encoded from the differentiated digital signal, the quantizer generating a quantization noise introduced into the encoded digital signal
  • a feedback loop connected to the delta differentiator capable of transmitting to the delta differentiator the reconstructed digital signal calculated from the encoded digital signal and the differentiated signal, characterized in that the feedback loop includes a quantization noise filtering module configured to limit the quantization noise of the encoded digital signal in a useful frequency band centered around the carrier frequency f 0 .
  • the digital encoder comprises one or more of the following characteristics, taken separately or in any technically possible combination:
  • the useful frequency band centered around f 0 delimits a frequency range of width BW
  • the encoded digital signal has a signal-to-noise ratio SNR which is a function of a ratio between the sampling frequency f s and the width BW of the useful frequency band;
  • the filtering module is configured to limit the quantization noise of the digital signal encoded in the useful frequency band centered around the carrier frequency so that the encoded digital signal has a signal-to-noise ratio SNR of between 50 dB and 100; dB;
  • the filtering module comprises:
  • a filtering subtractor capable of determining, from the encoded digital signal and the differentiated signal, the quantization noise, by a difference between the encoded signal and the differentiated signal;
  • a bandpass filter capable of generating a quantization noise shaped from the quantization noise
  • the feedback loop further comprises:
  • An integrator able to generate an integrated signal from the encoded digital signal
  • a reconstruction summator capable of generating the reconstructed signal equal to the sum of the integrated signal and the shaped noise
  • the integrator comprises:
  • a summator configured to receive the encoded digital signal and the integrated signal of a given iteration k as input, and to determine a sum of the encoded digital signal and the integrated signal at said given iteration k,
  • a delay block configured to receive the sum of the encoded digital signal and the integrated signal determined by the adder, and to apply a delay to said sum to generate the integrated signal at the iteration k + 1 according to said given iteration k;
  • the delta differentiator is suitable for determining, at a given iteration k, the differentiated signal from the digital input signal at said given iteration k and the reconstructed signal, said reconstructed signal being representative of the digital input signal at the iteration k-1 preceding said given iteration k, so that the differentiated signal is representative of a variation of the input digital signal between the given iteration k and the previous iteration k-1;
  • the invention also relates to a device for generating an analog signal from an input digital signal, the device comprising:
  • an encoder configured to generate an encoded signal from the digital input signal
  • DAC digital-analog converter
  • the integrating digital-analog converter comprises:
  • the activation / deactivation means being configured to control the generators of electric current from the encoded digital signal to control the intensity of the electric current entering the capacitor, the electric current generators being configured to generate a voltage signal across the capacitor, the analog signal being reconstituted by integration of the voltage signal.
  • FIG. 1 represents a schematic view of an architecture of the encoder according to one embodiment of the invention
  • FIG. 2 represents a schematic view of an implementation of the encoder of FIG. 1
  • FIG. 3 is a graph illustrating the spectral profile of a signal encoded by the encoder of FIG. 1;
  • FIG. 4 represents an operating flowchart of a data conversion device using the encoder according to the invention.
  • FIG. 1 represents an encoder 10 according to one embodiment of the invention.
  • the encoder 10 is suitable for converting an N-bit quantized input digital signal into an encoded signal quantized by M bits, M being strictly less than N.
  • the digital input signal 15 is a digital representation of a modulated analog signal which defines a carrier frequency f 0 .
  • f 0 is between 500 MHz and 5 GHz, in particular equal to 2 GHz.
  • the digital input signal 15 is an oversampled signal at a sampling frequency f s .
  • f s is between 2 GHz and 20 GHz, in particular equal to 8 GHz.
  • the oversampling operation involves sampling a signal at a frequency substantially greater than the Nyquist frequency. This operation is characterized by an oversampling factor r, which is equal to the ratio between the frequency f s and the frequency of Nyquist fnyquist -
  • the encoder 10 comprises a delta differentiator 25, a quantizer 30, and a feedback loop 35 connected to the delta differentiator 25.
  • the delta differentiator 25 comprises a subtracter configured to receive on the one hand the input signal 15 and on the other hand a reconstructed signal 40 generated by the feedback loop 35.
  • the delta differentiator 25 is adapted to generate a differentiated signal 45 equal to the difference between the input signal 15 and the reconstructed signal 40.
  • the quantizer 30 includes an input 47 and an output 49.
  • the input 47 of the quantizer 30 is connected to the delta differentiator 25, so that the signal at the input 47 of the quantizer 30 is equal to the differentiated signal 45 calculated by the delta differentiator 25.
  • the quantizer 30 is adapted to generate, from the differentiated signal 45 encoded on N bits, an encoded signal 20 on M bits, by performing a quantization operation of the differentiated signal 45. As will be explained below, this quantization operation s applies to the differentiated signal 45 representing the variations of the signal 15, which thus makes it possible to determine an encoded signal corresponding to a discrete derivation of the input signal 1 5.
  • the quantizer 30 introduces a quantization noise into the encoded signal 20.
  • This quantization noise corresponds to the error made by the quantizer 30 during quantization.
  • the error is notably related to the approximation carried out by the quantizer, because the encoded signal 20 is represented on a number of bits M smaller than the number of bits N on which the input signal 1 5 is represented and the differentiated signal 45.
  • the feedback loop 35 is intended to minimize the noise in the encoded signal 20.
  • the feedback loop 35 connected to the delta differentiator 25, capable of transmitting to the delta differentiator 25, the reconstructed digital signal 40, calculated from the encoded digital signal 20 and the differentiated signal 45.
  • the feedback loop 35 includes a quantization noise filtering module 50, configured so that the digital signal encoded by the encoder 10 exhibits minimized minimum quantization noise in a useful frequency band, denoted BW, centered around it. of the carrier frequency f 0 , so that the encoded digital signal 20 has a signal-to-noise ratio SNR of between 50 dB and 100 dB, for example greater than or equal to 70 dB, in particular equal to 70 dB.
  • the feedback loop further comprises an integrator 55 and a summator 60 for reconstruction.
  • the summator 60 is connected on the one hand to the filtering module 50 and the integrator 55, and on the other hand to the delta differentiator 25.
  • the filtering module 50 is connected to the input 47 and the output 49 of the quantizer 30.
  • the filtering module 50 comprises a filtering subtractor 65 and a filter 70.
  • the filtering subtractor 65 is connected at the output to the input of the filter 70.
  • the filtering subtractor 65 is also connected, as input, to the input 47 and the output 49 of the quantizer 30.
  • the filtering subtractor 65 is adapted to receive the encoded signal 20 and the differentiated signal 45 as input, and to calculate the quantization noise from the encoded signal 20 and the differentiated signal 45. This quantization noise is equal to the difference between the encoded signal 20 and the differentiated signal 45.
  • the filtering subtractor 65 is configured to output the quantization noise thus determined.
  • the filter 70 is a bandpass type filter whose transfer function is defined z ⁇ - E f
  • the filter 70 is configured to receive as input the quantization noise calculated by the filtering subtractor 65, and to output a formatted quantization noise, by applying the bandpass filter to the quantization noise.
  • the integrator 55 input-connected to the output 49 of the quantizer 30, is able to receive the encoded signal 20 coming from the quantizer 30 as input and to output an integrated signal 75 by integrating the encoded signal 20.
  • the integrator 55 comprises for example an adder, configured to sum the integrated signal from a previous iteration to the encoded signal 20, and a delay block Z _1 used to synchronizing the integrated signal 75 with the shaped noise of the corresponding iteration, as described below.
  • the reconstruction summator 60 is inputted to the integrator 55 and the filter 70.
  • the reconstruction summator 60 is able to calculate the reconstructed signal 40 equal to the sum of the integrated signal 75 calculated by the integrator 55 and the quantization noise shaped by the filter 70.
  • the feedback loop 35 then forms a block called "sigma-delta bandpass".
  • the encoder operates iteratively, and reproduces the same operation until it has processed all the data contained in the digital input signal 15.
  • the value of the input digital signal 15 transmitted to the delta differentiator 25 corresponds to the k th sample, quantized on N bits, of the digital input signal 15, corresponding to a k th sample of the analog signal. that we want to reconstitute.
  • the delta differentiator 25 determines the difference between this value of the input signal 15 and the reconstructed signal 40.
  • the delta differentiator 25 performs for this purpose a subtraction operation between the digital input signal 15 and the reconstructed digital signal 40, to obtain the differentiated digital signal 45.
  • the reconstructed digital signal 40 is related to the input digital signal 15 obtained at the previous iteration k-1, as will be understood below.
  • the differentiated signal 45, at the iteration k is representative of a variation of the input signal between the iteration k and the iteration k-1.
  • the quantizer 30 then performs a quantization operation of the variations of the input signal 15. This operation consists of quantizing the encoded signal on M bits from the differentiated signal 45 encoded on N bits.
  • the calculation performed by the quantizer 30 introduces a quantization noise into the encoded signal 20.
  • the encoded signal 20, obtained at the iteration k is then processed by the feedback loop 35, that is to say by the filtering module 50 on the one hand, and parallel by the integrator 55.
  • the subtractor 65 thus calculates the quantization noise by subtracting from the encoded signal obtained at the output 49 from the quantizer 30 the differentiated signal 45 obtained at the input of the quantizer 30.
  • the filter 70 filters the quantization noise calculated by the subtracter 65 to push the quantization noise out of a frequency band centered around the carrier frequency f 0 .
  • the filter 70 thus generates a quantization noise formatted.
  • the integrator 55 performs an integration operation of the encoded signal 20 to output an integrated signal 75.
  • This integrated signal 75 corresponding to a reconstitution of the digital input signal 15 to the iteration k.
  • the integrator 55 sums the integrated signal 75 generated at the previous iteration k-1 to the encoded signal 20, representative of a derivative of the signal at the iteration k, so as to produce a reconstitution of the input digital signal transmitted at time k.
  • the delay block "1 is intended to generate at the output of the integrator 55, at the next iteration k + 1, a reconstitution of the input digital signal 15 of the iteration k
  • the reconstruction summator 60 then sums the integrated signal 75, corresponding to the instant k, and the formatted quantization noise generated by the filter 70 in order to generate, at the output of the reconstruction summator. 60, the reconstructed signal 40.
  • the reconstructed reconstructed signal 40 contains exactly the information of the input signal of the iteration k by integrating a quantization noise shaped by the filtering module 50.
  • the delta differentiator uses this reconstructed signal 40 corresponding to a reconstitution of the input signal transmitted at the iteration k, in which the noise has been formatted, to subtract it from the input signal which will correspond to the (k + 1) th sample of the digital input signal.
  • the feedback loop 35 therefore forms a servocontrol of the system since the differentiated signal 45 input 47 of the quantizer for calculating the encoded signal 20 is itself formed from the encoded signal 20 obtained at the previous iteration.
  • the spectral profile of the quantization noise shaped by the filter 70 is described in more detail.
  • the abscissa axis represents the frequencies, while the ordinate axis represents the noise level.
  • Curve 77 in bold lines represents the spectral profile of the input signal 15.
  • Curve 79 in dotted lines represents the spectral profile of the quantization noise introduced by the quantizer 30 and shaped by the encoder 10.
  • the spectral profile of the input signal represented by the curve 77 delimits a frequency band centered around f 0 and having a width BW. For frequencies in this frequency band, the quantization noise is minimized. This corresponds to component 80 of curve 79.
  • the relative vertical position of the curve 79 representative of the spectral profile of the quantization noise, and the curve 77 representative of the spectral profile of the input signal 15 varies thanks to the differentiating effect, in other words, because the quantization operation performed by the quantizer 30 is performed on the differentiated signal 45 and not on the input signal 15 itself.
  • the quantization noise related to the differentiating effect is related to the ratio ---; this translates into a downward shift,
  • the curve 79 finally comprises two portions 82 and 84 representing the noise related to the effect of the up-oversampling of the input signal 15, and its shaping by the filter 70, making it possible to improve the signal-to-noise ratio in function of the ratio ⁇ , which results in a lower portion of residual noise 80 in the useful band BW.
  • the quantization noise is minimized:
  • the noise filtering operation performed by the filter 70 makes it possible to obtain a total noise proportional to -15 dB, by combining the two mentioned effects. above.
  • the effective resolution of the encoder corresponds to the number of M bits used to encode the encoded signal 20, plus the number of additional resolution bits obtained by oversampling, differentiation and noise shaping as previously described.
  • the encoded digital signal generated by the encoder 10 generally has a signal-to-noise ratio SNR of between 50 dB and 100 dB, for example greater than or equal to 70 dB, in particular equal to 70 dB.
  • the encoder 10 can be integrated in a device for generating an analog signal from the digital input signal 15.
  • a device for reproducing the analog signal comprises, in addition to the encoder 10, a digital-to-digital converter.
  • integrating analog (DAC) capable of generating the desired analog signal from the encoded signal generated by the encoder 10, by performing an integration operation of this encoded signal 20.
  • the encoded signal 20 is representative of the derived from the desired analog signal.
  • the integrating digital-analog converter is for example of the Riemann pump type.
  • Such an integrating digital-analog converter comprises for example a capacitor or a set of capacitors whose terminal voltage is proportional to the integral of the current received.
  • the encoded signal 20 is able to control the generation of electric current in a capacitor or a set of capacitors from activation or deactivation means controlling generators of electric current across the capacitor or capacitors.
  • the Riemann pump is thus able to generate an analog signal, from a piece-wise signal obtained by successive integration of the constant currents in the capacitor, related to the encoded signal.
  • the Riemann pump is thus able to integrate the encoded digital signal to reproduce the corresponding analog signal.
  • the device as a whole is for example integrated on the same chip, an integrated circuit or an integrated circuit specific to an application (also designated by the acronym ASIC for "Application Specifies Circuit”).
  • An oversampled digital input signal 15 is transmitted to the encoder 10 during a step 90.
  • the encoder 10 encodes the input signal 15 to generate an encoded signal 20.
  • the digital-analog converter integrates, during a step 94, the encoded signal 20, to generate the analog signal, made available at the end of a transmission step 96.
  • Step 94 is for example implemented by a CNA of the Riemann pump type.
  • the encoder 10 according to the invention employing a differentiating coding, makes it possible to compress the useful information by encoding the variations of the signal while decreasing the quantization noise.
  • such an encoder allows the bandpass noise shaping, associated with differentiating coding, by ensuring a wide ratio between the bandwidth and the sampling frequency. This makes it possible to improve the signal-to-noise ratio in the useful band, in order to obtain good resolution with a reduced number of M bits, and moderate oversampling. This results in simplicity of implementation and low energy consumption. This is for example advantageous for use in the context of the Internet of Things.
  • the encoder according to the proposed invention is very efficient for the generation of modulated signals of restricted bandwidth, requiring a high flexibility in terms of carrier frequencies, as well as good agility.
  • the encoder is also very effective for generating signals in non-competitive environments, ie not shared among a large number of users.
  • the encoder is suitable for use in the field of intracorporeal communications.
  • the encoding of low-bandwidth signals is further without impact on the quantization noise component related to the differentiating effect, independent of the useful bandwidth.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Encodeur numérique (10) pour générer, à partir d'un signal numérique d'entrée (15) sur N bits, avec une fréquence porteuse f 0, un signal numérique encodé (20) quantifié sur M<N bits, comportant un différenciateur delta (25), pour déterminer un signal différencié (45) égal à la différence entre le signal d'entrée (15) et un signal reconstruit (40); un quantificateur (30) générant le signal encodé (20) à partir du signal différencié (45) en introduisant un bruit de quantification; et une boucle de contre-réaction (35), pour transmettre au différenciateur delta (25) le signal numérique reconstruit (40), calculé à partir du signal encodé (20) et du signal différencié (45), la boucle (35) comportant un module (50) de filtrage, configuré pour limiter le bruit de quantification du signal numérique encodé (20) dans une bande de fréquence utile centrée autour de la porteuse f 0.

Description

Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé
La présente invention concerne un encodeur numérique destiné à la conversion de données numériques dans le contexte du traitement de signaux radiofréquences.
Il est connu des encodeurs de données classiques faisant appel à des architectures de conversion en parallèle. Ces encodeurs nécessitent l'utilisation d'un nombre élevé de bits afin de représenter les signaux analogiques à générer avec une résolution suffisante. Le nombre élevé de bits requis a pour conséquence une forte complexité des circuits, ce qui entraîne une consommation électrique élevée.
Alternativement, il est également connu des encodeurs utilisant des architectures d'encodage en série. Cela est notamment le cas des convertisseurs faisant appel à un « registre à approximations successives » (également désigné par l'acronyme SAR), ou des convertisseurs à architecture pipeline. Ces solutions permettent de réduire la complexité des circuits ainsi que la consommation électrique liée à leur utilisation. Toutefois, dans ces solutions, la bande passante est limitée.
Des techniques d'encodage à suréchantillonnage, utilisée par les convertisseurs delta-sigma, sont connues pour obtenir une haute résolution en repoussant le bruit de quantification hors de la bande utile du signal. Toutefois, il est nécessaire de procéder à un suréchantillonnage avec un facteur d'échantillonnage très élevé pour obtenir une résolution suffisante, ce qui a pour effet de limiter la bande passante du signal.
Il existe donc un besoin pour un encodeur numérique de bonne résolution dans la bande passante du signal et présentant une consommation électrique réduite.
A cet fin, l'invention a pour objet un encodeur numérique configuré pour générer, à partir d'un signal numérique d'entrée quantifié sur N bits, suréchantillonné à une fréquence fs, et définissant au moins une fréquence de porteuse f0, un signal numérique encodé quantifié sur M bits, M étant strictement inférieur à N, l'encodeur comportant :
- un différenciateur delta propre à déterminer, à partir du signal numérique d'entrée et d'un signal reconstruit, un signal différencié égal à la différence entre le signal numérique d'entrée et le signal reconstruit;
- un quantificateur propre à générer le signal numérique encodé à partir du signal numérique différencié, le quantificateur générant un bruit de quantification introduit dans le signal numérique encodé ; et
- une boucle de contre-réaction reliée au différenciateur delta, propre à transmettre au différenciateur delta, le signal numérique reconstruit, calculé à partir du signal numérique encodé et du signal différencié, caractérisé en ce que la boucle de contre-réaction comportant un module de filtrage du bruit de quantification, configuré pour limiter le bruit de quantification du signal numérique encodé dans une bande de fréquence utile centrée autour de la fréquence porteuse f0.
Suivant des modes de réalisation particuliers, l'encodeur numérique comprend une ou plusieurs caractéristiques suivantes, prises isolément ou suivant toutes les combinaisons techniquement possibles :
- la bande de fréquence utile centrée autour de f0 délimite une plage de fréquence de largeur BW, et le signal numérique encodé présente un rapport signal sur bruit SNR fonction d'un rapport entre la fréquence d'échantillonnage fs et la largeur BW de la bande de fréquence utile ;
- le module de filtrage est configuré pour limiter le bruit de quantification du signal numérique encodé dans la bande de fréquence utile centrée autour de la fréquence porteuse de telle sorte que le signal numérique encodé présente un rapport signal sur bruit SNR compris entre 50 dB et 100 dB ;
- le module de filtrage comporte :
• un soustracteur de filtrage propre à déterminer, à partir du signal numérique encodé et du signal différencié, le bruit de quantification, par une différence entre le signal encodé et le signal différencié;
• un filtre passe-bande, propre à générer un bruit de quantification mis en forme à partir du bruit de quantification ;
- la boucle de contre-réaction comporte en outre :
• un intégrateur propre à générer un signal intégré à partir du signal numérique encodé ; et
• un sommateur de reconstruction propre à générer le signal reconstruit égal à la somme du signal intégré et du bruit mis en forme ;
- l'intégrateur comprend :
• un sommateur, configuré pour recevoir en entrée le signal numérique encodé et le signal intégré d'une itération donnée k, et pour déterminer une somme du signal numérique encodé et du signal intégré à ladite itération donnée k,
• un bloc de retard configuré pour recevoir la somme du signal numérique encodé et du signal intégré déterminée par le sommateur, et pour appliquer un retard à ladite somme pour générer le signal intégré à l'itération k+1 suivant ladite itération donnée k ; - le filtre passe-bande présente une fonction de transfert H(z) = -z 1_(P 2)z
Figure imgf000005_0001
- le différenciateur delta est propre à déterminer, à une itération donnée k, le signal différencié, à partir du signal numérique d'entrée à ladite itération donnée k et du signal reconstruit, ledit signal reconstruit étant représentatif du signal numérique d'entrée à l'itération k-1 précédent ladite itération donnée k, de telle sorte que le signal différencié est représentatif d'une variation du signal numérique d'entrée entre l'itération donnée k et l'itération précédente k-1 ;
- le rapport entre la fréquence porteuse f0 et la fréquence d'échantillonnage fs est tel que f = i ;
L'invention concerne également un dispositif de génération d'un signal analogique à partir d'un signal numérique d'entrée, le dispositif comprenant :
- un encodeur selon l'invention, configuré pour générer un signal encodé à partir du signal numérique d'entrée ; et
- un convertisseur numérique-analogique (CNA) intégrateur, configuré pour générer le signal analogique en réalisant une opération d'intégration du signal numérique encodé.
Suivant un mode de réalisation particulier, le convertisseur numérique-analogique (CNA) intégrateur comprend :
- un ensemble d'au moins deux générateurs de courant électrique ;
- au moins un condensateur ; et
- des moyens d'activation/désactivation desdits générateurs de courant électrique, les moyens d'activation/désactivation étant configurer pour commander les générateurs de courant électrique à partir du signal numérique encodé pour contrôler l'intensité du courant électrique entrant dans le condensateur, les générateurs de courant électrique étant configurés pour générer aux bornes du condensateur un signal de tension, le signal analogique étant reconstitué par intégration du signal de tension.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui suit de modes de réalisation de l'invention, donnée à titre d'exemple uniquement, et en référence aux dessins parmi lesquels :
- la figure 1 représente une vue schématique d'une architecture de l'encodeur selon un mode de réalisation de l'invention ;
- la figure 2 représente une vue schématique d'une implémentation de l'encodeur de la figure 1 ; - la figure 3 est un graphique illustrant le profil spectral d'un signal encodé par l'encodeur de la figure 1 ; et
- la figure 4 représente un organigramme de fonctionnement d'un dispositif de conversion de données utilisant l'encodeur selon l'invention.
La figure 1 représente un encodeur 10 selon un mode de réalisation de l'invention.
L'encodeur 10 est propre à convertir un signal numérique d'entrée 15 quantifié sur N bits, en un signal encodé 20 quantifié par M bits, M étant strictement inférieur à N.
Le signal numérique d'entrée 15 est une représentation numérique d'un signal analogique modulé qui définit une fréquence de porteuse f0. Par exemple, f0 est comprise entre 500 Mhz et 5 GHz, notamment égale à 2 GHz.
Le signal numérique d'entrée 15 est un signal suréchantillonné à une fréquence d'échantillonnage fs. Par exemple, fs est comprise entre 2 GHz et 20 GHz, notamment égale à 8 GHz.
L'opération de suréchantillonnage consiste à échantillonner un signal à une fréquence sensiblement supérieure à la fréquence de Nyquist. Cette opération est caractérisée par un facteur r de suréchantillonnage, qui est égal au rapport entre la fréquence fs et la fréquence de Nyquist fnyquist - L'opération de suréchantillonnage définit également un rapport de suréchantillonnage (désigné par l'acronyme anglais OSR pour « oversampling ratio »), tel que OSR = — = 2 .
fnyquist
L'encodeur 10 comprend un différenciateur delta 25, un quantificateur 30, et une boucle de contre-réaction 35 reliée au différenciateur delta 25.
Le différenciateur delta 25 comprend un soustracteur configuré pour recevoir d'une part le signal d'entrée 15 et d'autre part un signal reconstruit 40 généré par la boucle de contre-réaction 35.
Le différenciateur delta 25 est propre à générer un signal différencié 45 égal à la différence entre le signal d'entrée 15 et le signal reconstruit 40.
Le quantificateur 30 comprend une entrée 47 et une sortie 49.
L'entrée 47 du quantificateur 30 est reliée au différenciateur delta 25, de sorte que le signal à l'entrée 47 du quantificateur 30 est égal au signal différencié 45 calculé par le différenciateur delta 25.
Le quantificateur 30 est propre à générer, à partir du signal différencié 45 encodé sur N bits, un signal encodé 20 sur M bits, en réalisant une opération de quantification du signal différencié 45. Comme cela sera expliqué plus bas, cette opération de quantification s'applique au signal différencié 45 représentant les variations du signal d'entrée 15, ce qui permet ainsi de déterminer un signal encodé 20 correspondant à une dérivation discrète du signal d'entrée 1 5.
Le quantificateur 30 introduit un bruit de quantification dans le signal encodé 20. Ce bruit de quantification correspond à l'erreur réalisée par le quantificateur 30 lors de la quantification. L'erreur est notamment liée à l'approximation réalisée par le quantificateur, en raison du fait que le signal encodé 20 est représenté sur un nombre de bits M inférieur au nombre de bits N sur lequel sont représentés le signal d'entrée 1 5 et le signal différencié 45.
La boucle de contre-réaction 35 est destinée à minimiser le bruit dans le signal encodé 20.
En particulier, la boucle de contre-réaction 35, reliée au différenciateur delta 25, propre à transmettre au différenciateur delta 25, le signal numérique reconstruit 40, calculé à partir du signal numérique encodé 20 et du signal différencié 45.
La boucle de contre-réaction 35 comporte un module 50 de filtrage du bruit de quantification, configuré pour que le signal numérique encodé 20 par l'encodeur 10 présente un bruit de quantification minimal minimisé dans une bande de fréquence utile, notée BW, centrée autour de la fréquence porteuse f0, de telle sorte que le signal numérique encodé 20 présente un rapport signal sur bruit SNR compris entre 50 dB et 100 dB, par exemple supérieur ou égal à 70 dB, notamment égal à 70 dB.
La boucle de contre-réaction comporte en outre un intégrateur 55 et un sommateur 60 de reconstruction. Le sommateur 60 est relié d'une part au module de filtrage 50 et à l'intégrateur 55, et relié d'autre part au différenciateur delta 25.
Le module de filtrage 50 est relié à l'entrée 47 et à la sortie 49 du quantificateur 30. Le module de filtrage 50 comprend un soustracteur de filtrage 65 et un filtre 70.
Le soustracteur de filtrage 65 est relié en sortie à l'entrée du filtre 70.
Le soustracteur de filtrage 65 est également relié, en entrée, à l'entrée 47 et à la sortie 49 du quantificateur 30.
Le soustracteur de filtrage 65 est propre à recevoir en entrée le signal encodé 20 et le signal différencié 45, et à calculer le bruit de quantification à partir du signal encodé 20 et du signal différencié 45. Ce bruit de quantification est égal à la différence entre le signal encodé 20 et le signal différencié 45.
Le soustracteur de filtrage 65 est configuré pour émettre en sortie le bruit de quantification ainsi déterminé.
Le filtre 70 est un filtre de type passe-bande dont la fonction de transfert est définie z→-E f
par H(z) = -z"1 m 2 où = 2COS(2TT^) . Avantageusement, le rapport entre la fréquence porteuse f0 et la fréquence d'échantillonnage fs est tel que 0 = Dans ce cas, le module de filtrage est alors remplacé, comme cela est représenté dans l'exemple de la figure 2, par un bloc passe- bande simplifié dont la fonction de transfert est définie par H(z)=- Z~2.
Le filtre 70 est configuré pour recevoir en entrée le bruit de quantification calculé par le soustracteur de filtrage 65, et pour générer en sortie un bruit de quantification mis en forme, par application du filtre passe-bande au bruit de quantification.
L'intégrateur 55, relié en entrée à la sortie 49 du quantificateur 30, est propre à recevoir en entrée le signal encodé 20, issu du quantificateur 30, et à générer en sortie un signal intégré 75, par intégration du signal encodé 20.
En particulier, comme cela est illustré plus en détails sur la figure 2, l'intégrateur 55 comprend par exemple un sommateur, configuré pour sommer le signal intégré d'une itération précédente au signal encodé 20, et un bloc de retard Z_1 utilisé pour synchroniser le signal intégré 75 avec le bruit mis en forme de l'itération correspondante, comme décrit ci-après.
Le sommateur de reconstruction 60 est relié en entrée à l'intégrateur 55 et au filtre 70.
Le sommateur de reconstruction 60 est propre à calculer le signal reconstruit 40 égal à la somme du signal intégré 75 calculé par l'intégrateur 55 et du bruit de quantification mis en forme par le filtre 70.
La boucle de contre-réaction 35 forme alors un bloc dit « sigma-delta passe- bande ».
Le fonctionnement de l'encodeur 10 va maintenant être décrit.
L'encodeur fonctionne de façon itérative, et reproduit la même opération jusqu'à avoir traité l'ensemble des données contenues dans le signal numérique d'entrée 15.
Par commodité, le traitement sera décrit en se limitant à la description des opérations réalisées lors d'une itération k quelconque, k étant supérieur ou égal à 1 .
A l'itération k, la valeur du signal numérique d'entrée 15 transmise au différenciateur delta 25 correspond au k'eme échantillon, quantifié sur N bits, du signal numérique d'entrée 15, correspondant à un k'eme échantillon du signal analogique que l'on souhaite reconstituer.
A l'itération k, le différenciateur delta 25 détermine la différence entre cette valeur du signal d'entrée 15 et le signal reconstruit 40.
Le différenciateur delta 25 réalise à cette fin une opération de soustraction entre le signal numérique d'entrée 15 et le signal numérique reconstruit 40, pour obtenir le signal numérique différencié 45. Le signal numérique reconstruit 40 est lié au signal numérique d'entrée 15 obtenu à l'itération précédente k-1 , comme cela sera compris plus bas.
Par conséquent, le signal différencié 45, à l'itération k, est représentatif d'une variation du signal d'entrée 15 entre l'itération k et l'itération k-1 .
Le quantificateur 30 réalise alors une opération de quantification des variations du signal d'entrée 15. Cette opération consiste à quantifier le signal encodé 20 sur M bits, à partir du signal différencié 45 codé sur N bits.
Le calcul réalisé par le quantificateur 30 introduit un bruit de quantification dans le signal encodé 20.
Le signal encodé 20, obtenu à l'itération k, est alors traité par la boucle de contre- réaction 35, c'est-à-dire par le module de filtrage 50 d'une part, et parallèlement par l'intégrateur 55.
Le soustracteur 65 calcule ainsi le bruit de quantification en soustrayant au signal encodé 20 obtenu en sortie 49 du quantificateur 30, le signal différencié 45 obtenu en entrée du quantificateur 30.
Le filtre 70 filtre le bruit de quantification calculé par le soustracteur 65 pour repousser le bruit de quantification hors d'une bande de fréquence centrée autour de la fréquence porteuse f0. Le filtre 70 génère ainsi un bruit de quantification mis en forme.
Parallèlement au traitement effectué par le filtre 70, l'intégrateur 55 réalise une opération d'intégration du signal encodé 20 pour générer en sortie un signal intégré 75. Ce signal intégré 75 correspondant à une reconstitution du signal numérique d'entrée 15 à l'itération k.
En particulier, en référence à la figure 2, l'intégrateur 55 somme le signal intégré 75 généré à l'itération précédente k-1 au signal encodé 20, représentatif d'une dérivée du signal à l'itération k, de manière à produire une reconstitution du signal numérique d'entrée 15 transmis à l'instant k. Le bloc de retard "1 est destiné à générer en sortie de l'intégrateur 55, à l'itération suivante k+1 , une reconstitution du signal numérique d'entrée 15 de l'itération k
A l'itération k+1 , le sommateur de reconstruction 60 somme ensuite le signal intégré 75, correspondant à l'instant k, et le bruit de quantification mis en forme généré par le filtre 70 afin de générer, en sortie du sommateur de reconstruction 60, le signal reconstruit 40.
Ainsi, le signal reconstruit 40 calculé contient exactement les informations du signal d'entrée de l'itération k en intégrant un bruit de quantification mis en forme par le module de filtrage 50. De cette façon, lors de l'itération suivante, k+1 , le différenciateur delta utilise ce signal reconstruit 40 correspondant à une reconstitution du signal d'entrée 15 transmis à l'itération k, dans lequel le bruit a été mis en forme, pour le soustraire au signal d'entrée 15 qui correspondra au (k+1 )'eme échantillon du signal numérique d'entrée.
La boucle de contre-réaction 35 forme donc un asservissement du système puisque le signal différencié 45 fourni en entrée 47 du quantificateur pour calculer le signal encodé 20, est lui-même formé à partir du signal encodé 20 obtenu à l'itération précédente.
En référence à la figure 3, le profil spectral du bruit de quantification mis en forme par le filtre 70 est décrit plus en détail.
Sur la figure 3, l'axe des abscisses représente les fréquences, tandis que l'axe des ordonnées représente le niveau de bruit.
La courbe 77 en trait gras, représente le profil spectral du signal d'entrée 15.
La courbe 79 en traits pointillés représente le profil spectral du bruit de quantification introduit par le quantificateur 30 et mis en forme par l'encodeur 10.
Le profil spectral du signal d'entrée 15 représenté par la courbe 77, délimite une bande de fréquence centrée autour de f0 , et qui présente une largeur BW. Pour les fréquences comprises dans cette bande de fréquence, le bruit de quantification est minimisé. Cela correspond à la composante 80 de la courbe 79.
La position verticale relative de la courbe 79 représentative du profil spectral du bruit de quantification, et de la courbe 77 représentative du profil spectral du signal d'entrée 15 varie grâce à l'effet différenciateur, autrement dit, parce que l'opération de quantification réalisée par le quantificateur 30 est réalisée sur le signal différencié 45 et non pas sur le signal d'entrée 15 lui-même. Le bruit de quantification lié à l'effet différenciateur est lié au rapport——— ; cela se traduit par un déplacement vers le bas,
J Nyquist
donc vers les faibles densités spectrales de puissance, de la courbe 79 représentative du profil spectral du bruit de quantification, par rapport à la courbe 77 représentative du profil spectral du signal d'entrée 15, et ce en fonction du rapport ——— . En particulier, une î Nyquist
augmentation du rapport ——— se traduit par un déplacement vers le bas de la courbe î Nyquist
79 par rapport à la courbe 77, donc par une augmentation du rapport signal sur bruit.
La courbe 79 comporte enfin deux portions 82 et 84 représentant le bruit lié à l'effet du suréchantillonnage préalable du signal d'entrée 15, et à sa mise en forme par le filtre 70, permettant d'améliorer le rapport signal sur bruit en fonction du rapport ^ , ce qui se traduit par une portion plus faible de bruit résiduel 80 dans la bande utile BW. Ainsi, le bruit de quantification est minimisé :
d'une part grâce à l'effet différenciateur, qui permet de réduire le bruit en fonction du rapport——— = 2 , et dont la contribution sur le rapport signal sur bruit SNR
înyquist
est de 6r dB,
- d'autre part grâce à l'effet de mise en forme du bruit par le filtre 70, qui permet de réduire le niveau du bruit en fonction du rapport et dont la contribution sur le rapport signal sur bruit SNR est de 9r dB.
En particulier, à largeur de bande BW fixée, une augmentation de la fréquence d'échantillonnage fs, et donc du facteur r, provoque une augmentation des deux rapports ——— et—, et une diminution en conséquence du bruit de quantification dans le signal fnyquist
numérique encodé 20.
Dans l'exemple de la figure 3, l'opération de filtrage du bruit réalisé par le filtre 70, associée à l'effet différenciateur précédemment décrit, permet d'obtenir un bruit total proportionnel à -15r dB, par combinaison des deux effets mentionnés ci-dessus. Ainsi, en multipliant la fréquence d'échantillonnage par deux, on augmente la résolution effective de l'encodeur de 2,5 bits. La résolution effective de l'encodeur correspond au nombre de bits M utilisés pour coder le signal encodé 20, augmenté du nombre de bits de résolution supplémentaires obtenus par suréchantillonnage, différenciation et mise en forme du bruit comme décrit précédemment.
Ainsi, le signal numérique encodé 20 généré par l'encodeur 10 présente généralement un rapport signal sur bruit SNR compris entre 50 dB et 100 dB, par exemple supérieur ou égal à 70 dB, notamment égal à 70 dB.
L'encodeur 10 est propre à être intégré dans un dispositif de génération d'un signal analogique à partir du signal numérique d'entrée 15. Un tel dispositif de restitution du signal analogique, comprend, outre l'encodeur 10, un convertisseur numérique- analogique (CNA) intégrateur, propre à générer le signal analogique souhaité à partir du signal encodé 20 généré par l'encodeur 10, en réalisant une opération d'intégration de ce signal encodé 20. En effet, le signal encodé 20 est représentatif de la dérivée du signal analogique souhaité.
Le convertisseur numérique-analogique intégrateur est par exemple du type pompe de Riemann.
Un tel convertisseur numérique-analogique intégrateur comprend par exemple un condensateur ou un ensemble de condensateurs dont la tension aux bornes est proportionnelle à l'intégrale du courant reçu. Dans un tel dispositif, le signal encodé 20 est apte à commander la génération de courant électrique dans un condensateur ou un ensemble de condensateurs à partir de moyens d'activation ou de désactivation commandant des générateurs de courant électrique aux bornes du ou des condensateurs. La pompe de Riemann est ainsi propre à générer un signal analogique, à partir d'un signal affine par morceaux obtenu par l'intégration successive des courants constants dans le condensateur, liés au signal encodé. La pompe de Riemann est ainsi apte à intégrer le signal numérique encodé pour restituer le signal analogique correspondant.
Un tel convertisseur est décrit par exemple dans la demande de brevet publiée WO 2014/184388.
Le dispositif dans son ensemble est par exemple intégré sur une même puce, un circuit intégré ou un circuit intégré propre à une application (également désigné par l'acronyme anglais ASIC pour « Application Spécifie Circuit »).
En référence à la figure 4, le fonctionnement d'un tel dispositif est décrit.
Un signal numérique d'entrée 15, suréchantillonné, est transmis à l'encodeur 10 au cours d'une étape 90.
Lors d'une étape 92, l'encodeur 10 encode le signal d'entrée 15 pour générer un signal encodé 20.
Le convertisseur numérique-analogique intègre, lors d'une étape 94, le signal encodé 20, pour générer le signal analogique, mis à disposition à l'issue d'une étape de transmission 96.
L'étape 94 est par exemple mise en œuvre par un CNA du type pompe de Riemann.
L'encodeur 10 selon l'invention, employant un codage différenciateur, permet de compresser l'information utile en encodant les variations du signal tout en diminuant le bruit de quantification.
En outre, un tel encodeur permet la mise en forme de bruit passe-bande, adjointe au codage différenciateur, en assurant un large rapport entre la bande passante et la fréquence d'échantillonnage. Cela permet d'améliorer le rapport signal sur bruit dans la bande utile, afin d'obtenir une bonne résolution avec un nombre réduit de bits M, et un suréchantillonnage modéré. Il en résulte une simplicité d'implémentation et une faible consommation d'énergie. Cela est par exemple avantageux pour une utilisation dans le contexte de l'Internet des objets.
En particulier, l'encodeur selon l'invention proposé est très efficace pour la génération de signaux modulés de bande passante restreinte, nécessitant une forte flexibilité en termes de fréquences porteuses, ainsi qu'une bonne agilité. L'encodeur est également très efficace pour la génération de signaux dans les milieux non concurrentiels, c'est à dire non partagés entre un grand nombre d'utilisateurs. Par exemple, l'encodeur est propre à être utilisé dans le domaine des communications intracorporelles.
L'encodage de signaux à faible largeur de bande est de plus sans impact sur la composante du bruit de quantification lié à l'effet différenciateur, indépendante de la largeur de la bande utile.

Claims

REVENDICATIONS
1 . - Encodeur numérique (10) configuré pour générer, à partir d'un signal numérique d'entrée (15) quantifié sur N bits, suréchantillonné à une fréquence fs, et définissant au moins une fréquence de porteuse f0, un signal numérique encodé (20) quantifié sur M bits, M étant strictement inférieur à N, l'encodeur (10) comportant :
- un différenciateur delta (25) propre à déterminer, à partir du signal numérique d'entrée (15) et d'un signal reconstruit (40), un signal différencié (45) égal à la différence entre le signal numérique d'entrée (15) et le signal reconstruit (40) ;
- un quantificateur (30) propre à générer le signal numérique encodé (20) à partir du signal numérique différencié (45), le quantificateur générant un bruit de quantification introduit dans le signal numérique encodé (20) ; et
- une boucle de contre-réaction (35) reliée au différenciateur delta (25), propre à transmettre au différenciateur delta (25), le signal numérique reconstruit (40), calculé à partir du signal numérique encodé (20) et du signal différencié (45),
caractérisé en ce que la boucle de contre-réaction (35) comporte un module (50) de filtrage du bruit de quantification, configuré pour limiter le bruit de quantification du signal numérique encodé (20) dans une bande de fréquence utile (BW) centrée autour de la fréquence porteuse f0, et
en ce que le différenciateur delta (25) est propre à déterminer, à une itération donnée k, le signal différencié (45), à partir du signal numérique d'entrée (15) à ladite itération donnée k et du signal reconstruit (40), ledit signal reconstruit (40) étant représentatif du signal numérique d'entrée à l'itération k-1 précédant ladite itération donnée k, de telle sorte que le signal différencié (45) est représentatif d'une variation du signal numérique d'entrée (15) entre l'itération donnée k et l'itération précédente k-1 .
2. - Encodeur selon la revendication 1 , dans lequel la bande de fréquence utile centrée autour de f0 délimite une plage de fréquence de largeur BW, et dans lequel le signal numérique encodé (20) présente un rapport signal sur bruit SNR fonction d'un rapport ^ entre la fréquence d'échantillonnage fs et la largeur BW de la bande de fréquence utile.
3. - Encodeur selon l'une quelconque des revendications 1 ou 2, dans lequel le module (50) de filtrage est configuré pour limiter le bruit de quantification du signal numérique encodé (20) dans la bande de fréquence utile (BW) centrée autour de la fréquence porteuse de telle sorte que le signal numérique encodé (20) présente un rapport signal sur bruit SNR compris entre 50 dB et 100 dB.
4.- Encodeur selon l'une quelconque des revendications 1 à 3, dans lequel, le module (50) de filtrage comporte :
- un soustracteur de filtrage (65) propre à déterminer, à partir du signal numérique encodé (20) et du signal différencié (45), le bruit de quantification, par une différence entre le signal encodé (20) et le signal différencié (45);
- un filtre (70) passe-bande, propre à générer un bruit de quantification mis en forme à partir du bruit de quantification.
5.- Encodeur selon la revendication 4, dans lequel la boucle de contre-réaction (35) comporte en outre :
- un intégrateur (55) propre à générer un signal intégré (75) à partir du signal numérique encodé (20) ; et
- un sommateur de reconstruction (60) propre à générer le signal reconstruit (40) égal à la somme du signal intégré (75) et du bruit mis en forme.
6. - Encodeur selon la revendication 5, dans lequel l'intégrateur (55) comprend : - un sommateur, configuré pour recevoir en entrée le signal numérique encodé
(20) et le signal intégré (75) d'une itération donnée k, et pour déterminer une somme du signal numérique encodé (20) et du signal intégré (75) à ladite itération donnée k,
- un bloc de retard configuré pour recevoir la somme du signal numérique encodé (20) et du signal intégré (75) déterminée par le sommateur, et pour appliquer un retard à ladite somme pour générer le signal intégré (75) à l'itération k+1 suivant ladite itération donnée k.
7. - Encodeur selon l'une quelconque des revendications 4 à 6, dans lequel le filtre (70) passe-bande présente une fonction de transfert H(z) = -z 1-(P/2)z ou P =
Figure imgf000015_0001
8. - Encodeur selon l'une quelconque des revendications 1 à 7, dans lequel le rapport entre la fréquence porteuse f0 et la fréquence d'échantillonnage fs est tel que f = 1
fs 4'
9.- Dispositif de génération d'un signal analogique à partir d'un signal numérique d'entrée (15), le dispositif comprenant :
- un encodeur (10) selon l'une quelconque des revendications 1 à 8, configuré pour générer un signal encodé (20) à partir du signal numérique d'entrée (15) ; et
- un convertisseur numérique-analogique (CNA) intégrateur, configuré pour générer le signal analogique en réalisant une opération d'intégration du signal numérique encodé (20). 10.- Dispositif de génération d'un signal analogique selon la revendication 9, caractérisé en ce que le convertisseur numérique-analogique (CNA) intégrateur comprend :
- un ensemble d'au moins deux générateurs de courant électrique ;
- au moins un condensateur ; et
- des moyens d'activation/désactivation desdits générateurs de courant électrique, les moyens d'activation/désactivation étant configurer pour commander les générateurs de courant électrique à partir du signal numérique encodé (20) pour contrôler l'intensité du courant électrique entrant dans le condensateur, les générateurs de courant électrique étant configurés pour générer aux bornes du condensateur un signal de tension, le signal analogique étant reconstitué par intégration du signal de tension.
PCT/EP2017/083719 2016-12-21 2017-12-20 Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé WO2018115066A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1662998A FR3060913A1 (fr) 2016-12-21 2016-12-21 Encodeur numerique pour signaux modules, et dispositif de generation d'un signal analogique associe
FR1662998 2016-12-21

Publications (1)

Publication Number Publication Date
WO2018115066A1 true WO2018115066A1 (fr) 2018-06-28

Family

ID=58228271

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/083719 WO2018115066A1 (fr) 2016-12-21 2017-12-20 Encodeur numérique pour signaux modulés, et dispositif de génération d'un signal analogique associé

Country Status (2)

Country Link
FR (1) FR3060913A1 (fr)
WO (1) WO2018115066A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145902A1 (en) * 2004-11-17 2006-07-06 Analog Devices, Inc. Method and a digital-to-analog converter for converting a time varying digital input signal
US20090237284A1 (en) * 2006-06-02 2009-09-24 Clemens Rheinfelder Digital sigma -delta modulators
WO2014184388A1 (fr) 2013-05-17 2014-11-20 Thales Systeme de generation d'un signal analogique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145902A1 (en) * 2004-11-17 2006-07-06 Analog Devices, Inc. Method and a digital-to-analog converter for converting a time varying digital input signal
US20090237284A1 (en) * 2006-06-02 2009-09-24 Clemens Rheinfelder Digital sigma -delta modulators
WO2014184388A1 (fr) 2013-05-17 2014-11-20 Thales Systeme de generation d'un signal analogique

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
B. ATAL ET AL: "Predictive coding of speech signals and subjective error criteria", IEEE TRANSACTIONS ON ACOUSTICS, SPEECH, AND SIGNAL PROCESSING, vol. 27, no. 3, 1 June 1979 (1979-06-01), pages 247 - 254, XP055011888, ISSN: 0096-3518, DOI: 10.1109/TASSP.1979.1163237 *
CHRIS DICK ET AL: "Innovative Combinations of Techiques and Hardware for System Designers", IEEE SIGNAL PROCESSING MAGAZINE, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 17, no. 1, 1 January 2000 (2000-01-01), pages 20 - 35, XP011089851, ISSN: 1053-5888 *
DICK C ET AL: "Virtual signal processors", MICROPROCESSORS AND MICROSYSTEMS, IPC BUSINESS PRESS LTD. LONDON, GB, vol. 22, no. 3-4, 28 August 1998 (1998-08-28), pages 135 - 148, XP004146588, ISSN: 0141-9331, DOI: 10.1016/S0141-9331(98)00073-8 *
MAKHOUL J ET AL: "Predictive and residual encoding of speech", THE JOURNAL OF THE ACOUSTICAL SOCIETY OF AMERICA, AMERICAN INSTITUTE OF PHYSICS FOR THE ACOUSTICAL SOCIETY OF AMERICA, NEW YORK, NY, US, vol. 66, no. 6, 1 December 1979 (1979-12-01), pages 1633 - 1641, XP002965654, ISSN: 0001-4966, DOI: 10.1121/1.383661 *
STUART K TEWKSBURY ET AL: "Oversampled, linear predictive and noise-shaping coders of order N > 1", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, vol. 25, no. 7, 1 July 1978 (1978-07-01), US, pages 436 - 447, XP055286242, ISSN: 0098-4094, DOI: 10.1109/TCS.1978.1084499 *
VASU IYENGAR ET AL: "A LOW DELAY 16 KB/S SPEECH CODER", IEEE TRANSACTIONS ON SIGNAL PROCESSING, IEEE SERVICE CENTER, NEW YORK, NY, US, vol. 39, no. 5, 1 May 1991 (1991-05-01), pages 1049 - 1057, XP000228980, ISSN: 1053-587X, DOI: 10.1109/78.80962 *
VEYRAC YOAN ET AL: "The Riemann pump: A concurrent transmitter in GaN technology", 2014 21ST IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (ICECS), IEEE, 7 December 2014 (2014-12-07), pages 594 - 597, XP032740100, DOI: 10.1109/ICECS.2014.7050055 *

Also Published As

Publication number Publication date
FR3060913A1 (fr) 2018-06-22

Similar Documents

Publication Publication Date Title
EP0104988B1 (fr) Codeur de type delta-sigma, à double intégration et applications de ce codeur à une voie de transmission de type MIC et à la mesure de tensions continues
US6661363B2 (en) System and method for adaptive sigma-delta modulation
FR2702902A1 (fr) Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en Óoeuvre dans ce récepteur.
US20070120715A1 (en) Accumulator for Adaptive Sigma-Delta Modulation
EP1248375B1 (fr) Procédé de conversion analogique/numérique d&#39;un signal analogique au sein d&#39;un terminal d&#39;un système de communication sans fil, par exemple un téléphone mobile, et terminal correspondant.
FR3105897A1 (fr) Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé
WO2016131990A1 (fr) Convertisseur sigma-delta a haute linearite
WO2018115066A1 (fr) Encodeur numérique pour signaux modulés, et dispositif de génération d&#39;un signal analogique associé
FR3054757A1 (fr) Convertisseur sigma-delta a haute linearite
JP2012522459A (ja) デルタシグマ変調器を用いてｒｆ信号を直接合成するための方法および装置
JPH10107639A (ja) アナログ／デジタル変換装置
WO2001001578A1 (fr) Procede et systeme de compensation de la non-linearite d&#39;un convertisseur analogique-numerique sigma-delta
EP1156586B1 (fr) Convertisseur analogique-numérique pipeline avec mise en forme de bruit
EP1077530B1 (fr) Procédé et dispositif de conversion d&#39;un signal analogique en un signal numérique avec contrôle automatique de gain
EP2342828A1 (fr) Procede d&#39;amelioration de la resolution et de correction des distorsions pour modulateur sigma-delta et modulateur sigma-delta mettant en uvre le procede
EP2342829A1 (fr) Procede de controle du retard de boucle dans un modulateur sigma-delta et modulateur mettant en uvre le procede
FR3139256A1 (fr) Système multivoies d’émission et/ou de réception comprenant au moins N voies de traitement parallèles et procédé de décorrélation des bruits de quantification dans un tel système
EP1855384B1 (fr) Accumulateur pour modulation sigma-delta adaptative
WO2008052948A1 (fr) Dispositif de boucle fermee d&#39;asservissement et modulateur sigma-delta
FR2884986A1 (fr) Controle de gain pour emetteur a boucle cartesienne avec des traitements numeriques
EP2391012B1 (fr) Procédé et dispositif permettant de réaliser le codage analogique-numérique de signaux hyperfréquence de très grande dynamique présentant une grande bande passante.
EP2084816A1 (fr) Modulateur sigma-delta
WO2003056702A1 (fr) Procede et dispositif de conversion d&#39;une valeur numerique quantifiee
FR3033104A1 (fr) Convertisseur sigma-delta a haute linearite
WO2013153188A1 (fr) Procede de conversion analogique numerique multibande multiniveau

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17816883

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17816883

Country of ref document: EP

Kind code of ref document: A1