FR3033104A1 - Convertisseur sigma-delta a haute linearite - Google Patents

Abstract

L'invention concerne un convertisseur sigma-delta comportant un modulateur sigma-delta adapté à fournir une suite d'échantillons binaires (BS(k)) représentatifs d'un signal analogique d'entrée (Vin) à numériser, dans lequel au moins un signal analogique interne au modulateur est pondéré par un coefficient variable selon une première loi (f) prédéterminée.

Description

1 CONVERTISSEUR SIGMA-DELTA A HAUTE LINEARITE Domaine La présente demande concerne le domaine des convertisseurs analogique-numérique, et, plus particulièrement, des convertisseurs sigma-delta.

Exposé de l'art antérieur Un convertisseur sigma-delta comprend typiquement un modulateur sigma-delta et un filtre numérique. Le signal analogique à numériser est appliqué en entrée du modulateur, et est échantillonné par ce dernier à une fréquence relativement élevée (par rapport à la fréquence maximale du signal d'entrée), appelée fréquence de sur-échantillonnage. Le modulateur produit, à la fréquence de sur-échantillonnage, des échantillons binaires représentatifs du signal analogique d'entrée. Le train de bits de sortie du modulateur sigma-delta est traité par le filtre numérique qui en extrait une valeur numérique sur N-bits (N étant la résolution de quantification du convertisseur sigma-delta), représentative du signal d'entrée. Le nombre d'échantillons binaires (c'est-à-dire le nombre de périodes de sur-échantillonnage) nécessaires pour produire une valeur numérique de sortie sur N-bits est désigné par l'acronyme OSR, de l'anglais "Over Sampling Ratio" (taux de sur-échantillonnage). 3033104 2 Le modulateur sigma-delta est typiquement constitué d'une boucle comportant au moins un circuit analogique d'intégration, un convertisseur analogique-numérique 1-bit, un convertisseur numérique-analogique 1-bit, et un soustracteur. Le 5 signal analogique d'entrée est appliqué en entrée du circuit d'intégration, qui l'échantillonne à la fréquence de sur-échantillonnage et fournit à cette même fréquence des échantillons analogiques représentatifs de la différence entre le signal d'entrée et un signal analogique de rétroaction. Les 10 échantillons analogiques de sortie du circuit d'intégration sont numérisés par le convertisseur analogique-numérique 1-bit (typiquement un comparateur). Les échantillons binaires ainsi obtenus forment le signal de sortie du modulateur. Ces échantillons binaires sont par ailleurs convertis en 15 échantillons analogiques par le convertisseur numérique-analogique 1-bit, le signal analogique ainsi obtenu formant le signal de rétroaction du modulateur. Le circuit d'intégration analogique peut comprendre un unique intégrateur analogique, ou plusieurs intégrateurs analogiques cascadés. Il peut aussi 20 comprendre un ou plusieurs soustracteurs, un ou plusieurs sommateurs, et/ou un ou plusieurs coefficients de pondération. Le nombre p d'intégrateurs analogiques définit généralement l'ordre du modulateur sigma-delta. Plus l'ordre p du modulateur est élevé, plus le nombre OSR d'échantillons nécessaires à l'obtention d'une valeur numérique de sortie sur N-bits peut être réduit (à niveaux de bruit de quantification identiques). En contrepartie, les modulateurs sigma-delta sont d'autant plus complexes à réaliser que leur ordre est élevé (stabilisation délicate).

Le filtre numérique comprend, selon la structure du modulateur, un ou plusieurs intégrateurs numériques (généralement au moins autant que d'intégrateur analogique dans le modulateur), par exemple des compteurs, et réalise une fonction de filtrage destinée à extraire l'information utile du train de bits produit par le modulateur sigma-delta. Plus 3033104 3 particulièrement, le modulateur sigma-delta met en forme le signal utile par l'intermédiaire de sa fonction de transfert de signal STF, et le bruit de quantification par l'intermédiaire de sa fonction de transfert de bruit NTF. La STF est la fonction de 5 transfert liant le signal analogique d'entrée à numériser au signal de sortie du modulateur, et la NTF est la fonction de transfert liant le bruit de quantification introduit par le convertisseur analogique-numérique 1-bit du modulateur au signal de sortie du modulateur. La NTF permet de repousser le bruit de 10 quantification en dehors de la bande d'intérêt (dans laquelle se trouve le signal). Le filtre numérique est conçu de manière à extraire le signal dans les bandes de fréquence où l'atténuation du bruit de quantification par la NTF est élevée (c'est-à-dire dire là où se trouve le signal). La fonction de transfert de 15 signal STF est généralement égale à 1, et la fonction de transfert de bruit NTF s'exprime par exemple, pour un modulateur d'ordre p, par NTF(z)=(1-z-1)P. Il existe un besoin d'améliorer au moins en partie certains aspects des convertisseurs sigma-delta existants.

20 Résumé Ainsi, un mode de réalisation prévoit un convertisseur sigma-delta comportant un modulateur sigma-delta adapté à fournir une suite d'échantillons binaires) représentatifs d'un signal analogique d'entrée à numériser, dans lequel au moins un 25 signal analogique interne au modulateur est pondéré par un coefficient variable selon une première loi prédéterminée. Selon un mode de réalisation, le convertisseur comporte en outre un filtre numérique adapté à traiter les échantillons binaires) de sortie du modulateur, et au moins un 30 signal numérique interne au filtre numérique est pondéré par une deuxième loi prédéterminée. Selon un mode de réalisation, les première et deuxième lois prédéterminées sont identiques. Selon un mode de réalisation, le modulateur sigma-35 delta comprend un circuit analogique d'intégration, un 3033104 4 convertisseur numérique-analogique 1-bit, et une boucle de rétroaction, et le signal analogique interne au modulateur est un signal interne au circuit analogique d'intégration. Selon un mode de réalisation, le circuit analogique 5 d'intégration comprend au moins un filtre analogique, et le signal analogique interne au modulateur est un signal d'entrée d'un filtre analogique. Selon un mode de réalisation, le circuit analogique d'intégration comprend plusieurs filtres analogiques cascadés.

10 Selon un mode de réalisation, le convertisseur numérique-analogique signal analogique d' d'entrée du circuit constant 15 de seuil 1-bit comprend un comparateur, et : le entrée à numériser est appliquée sur un noeud analogique d'intégration ; et un potentiel é sur un noeud d'application d'un potentiel son du comparateur. Selon un mode de réalisation, le convertisseur est appliqu de comparai numérique-analogique 1-bit comprend un comparateur, et : le signal analogique d'entrée à numériser est appliquée sur un noeud d'application d'un potentiel de seuil de comparaison du 20 comparateur ; et un potentiel constant est appliqué sur un noeud d'entrée du circuit analogique d'intégration. Selon un mode de réalisation, la première loi variable prédéterminée est appliquée à un ou plusieurs signaux analogiques internes au modulateur de façon que tous les signaux 25 analogiques s'additionnant ou se soustrayant dans le modulateur soient à la même échelle vis-à-vis de la première loi. Selon un mode de réalisation, le filtre numérique comprend au moins un intégrateur numérique, et le signal numérique interne au filtre numérique est un signal d'entrée 30 d'un intégrateur numérique. Selon un mode de réalisation, le filtre numérique comprend plusieurs intégrateurs numériques cascadés. Selon un mode de réalisation, la première loi comprend au moins une phase de décroissance pendant une phase de 3033104 5 conversion d'un signal analogique d'entrée en un signal numérique de sortie par le convertisseur. Selon un mode de réalisation, la première loi est une loi exponentielle décroissante.

5 Selon un mode de réalisation, la première loi est constante pendant une première partie de la phase de conversion, et décroit exponentiellement pendant une deuxième partie de la phase de conversion. Selon un mode de réalisation, la première loi est 10 constante pendant une troisième partie de la phase de conversion. Selon un mode de réalisation, la première loi comprend au moins une phase non nulle suivie d'une phase nulle pendant une phase de conversion d'un signal analogique d'entrée en un 15 signal numérique de sortie par le convertisseur. Selon un mode de réalisation, la première loi est modifiée dynamiquement selon des règles prédéterminées pendant une phase de conversion d'un signal analogique d'entrée en un signal numérique de sortie par le convertisseur.

20 Selon un mode de réalisation, la première loi est appliquée avec un déphasage au niveau du modulateur sigma-delta et au niveau du filtre numérique. Selon un mode de réalisation, au moins deux lois distinctes sont appliquées sur des signaux analogiques internes 25 distincts du modulateur. Selon un mode de réalisation, au niveau du modulateur, la première loi variable est appliquée en faisant varier une capacité variable pendant une phase de conversion d'un signal analogique d'entrée en un signal numérique de sortie par le 30 convertisseur. Selon un mode de réalisation, la capacité variable comprend une pluralité de capacités commutables reliées en parallèle, dont les valeurs correspondent respectivement aux valeurs obtenues par dichotomie à partir d'une valeur de 3033104 6 capacité de base, la somme des valeurs des capacités commutables étant égale à la valeur de la capacité de base. Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, 5 seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : les figures 1A et 1B illustrent, sous forme de blocs, un exemple d'un convertisseur sigma-delta ; 10 la figure 2 est un schéma électrique détaillé d'un exemple de réalisation du modulateur sigma-delta de la figure 1A ; la figure 3 est un chronogramme illustrant l'évolution, en fonction du temps, de signaux de commande du 15 modulateur de la figure 2 la figure 4 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un convertisseur sigma-delta du type décrit en relation avec les figures 1 à 3 20 les figures 5A et 5B illustrent, sous forme de blocs, un exemple d'un mode de réalisation d'un convertisseur sigma-delta ; la figure 6 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un 25 convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ; la figure 7 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un autre exemple de convertisseur sigma-delta du type décrit en relation 30 avec les figures 5A et 5B ; la figure 8 est un diagramme illustrant l'évolution de la linéarité et du bruit, en fonction de l'OSR, dans un autre exemple de convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B ; 3033104 7 la figure 9 illustre, sous forme de blocs, un autre exemple d'un mode de réalisation d'un convertisseur sigma-delta ; et la figure 10 est un schéma électrique d'un exemple de 5 réalisation d'un circuit permettant de faire varier dynamiquement un coefficient de pondération d'un modulateur sigma-delta. Description détaillée De mêmes éléments ont été désignés par de mêmes 10 références aux différentes figures. Par souci de clarté, seuls les éléments utiles à la compréhension des modes de réalisation décrits ont été représentés et sont détaillés. En particulier, les détails de réalisation des filtres numériques des convertisseurs sigma-delta décrits n'ont pas été représentés, la 15 réalisation de ces filtres étant à la portée de l'homme du métier à la lecture de la présente description. Les figures lA et 1B illustrent, sous forme de blocs, un exemple d'un convertisseur sigma-delta d'ordre 4. Plus particulièrement, la figure lA représente le modulateur sigma- 20 delta du convertisseur, et la figure 1B représente le filtre numérique du convertisseur. Le modulateur sigma-delta de la figure lA comprend une borne d'entrée Al destinée à recevoir un signal analogique d'entrée Vin à numériser, et une borne de sortie A2 destinée à 25 fournir une suite d'échantillons binaire BS représentative du signal Vin. Par souci de simplification, on considère ici que le signal analogique d'entrée à numériser est constant pendant toute la durée nécessaire à la production d'une valeur de sortie numérique sur N-bits, soit OSR*T OSR, TOSR étant la période de 30 sur-échantillonnage du convertisseur. Les modes de réalisation décrits ci-après ne se limitent toutefois pas à ce cas particulier et peuvent être adaptés à la conversion de signaux analogiques variables. Le modulateur de la figure lA comprend un circuit 35 analogique d'intégration 101 comprenant une première entrée 3033104 8 connectée à la borne Al d'application du signal Vin, et une sortie A3 reliée à l'entrée d'un circuit de conversion analogique-numérique 1-bit 103, par exemple un comparateur 1-bit. La sortie du convertisseur 103 est connectée à la sortie A2 5 du modulateur, et est en outre reliée par une boucle de rétroaction à une deuxième entrée A4 du circuit d'intégration 101. Dans l'exemple représenté, on considère que le signal d'entrée Vin et le signal de sortie BS du modulateur sont normalisés, c'est-à-dire que la valeur 0 du signal binaire BS 10 correspond à un niveau de tension égal à la plus petite valeur que peut prendre le signal analogique Vin, et que la valeur 1 du signal BS correspond à un niveau de tension égal à la plus grande valeur que peut prendre le signal Vin. Ainsi, dans l'exemple représenté, la boucle de rétroaction est une simple 15 piste conductrice reliant la borne A2 à la borne A4, et le signal de rétroaction est directement le signal BS. Dans le cas où le signal binaire de sortie BS n'est pas à la même échelle que le signal d'entrée Vin, la boucle de rétroaction peut comporter un convertisseur numérique-analogique 1-bit entre les 20 bornes A2 et A4, le signal de rétroaction étant alors le signal de sortie du convertisseur numérique-analogique 1-bit. A chaque cycle k de durée TosR d'une phase de conversion du signal d'entrée Vin en une valeur numérique, avec k entier allant de 1 à OSR, le circuit d'intégration 101 prélève 25 un échantillon analogique Vin(k) du signal d'entrée, et le modulateur fournit, en sortie du convertisseur analogique-numérique 1-bit 103, un échantillon binaire BS(k) du signal de sortie. Dans l'exemple de la figure 1A, le circuit 30 d'intégration 101 comporte quatre intégrateurs analogiques cascadés Ial, Ia2, Ias et Ia4, et un circuit de sommation E. Chaque intégrateur comporte une entrée et une sortie, et a par exemple une fonction de transfert en z/(z-1), c'est-à-dire que, à chaque cycle, le signal intégré, ou signal de sortie de 3033104 9 l'intégrateur, est augmenté de la valeur du signal appliqué en entrée de l'intégrateur. Dans l'exemple représenté, l'intégrateur Ial reçoit sur son entrée un signal égal à la différence entre le signal 5 d'entrée Vin(k) pondéré par un coefficient b1, et le signal de rétroaction BS(k) pondéré par un coefficient a1. L'intégrateur Ia2 reçoit sur son entrée un signal égal au signal de sortie de l'intégrateur Ial pondéré par un coefficient c1. L'intégrateur Ia3 reçoit sur son entrée un signal égal au signal de sortie de 10 l'intégrateur Ia2 pondéré par un coefficient c2. L'intégrateur Ia4 reçoit sur son entrée un signal égal au signal de sortie de l'intégrateur Ia3 pondéré par un coefficient c3. Le circuit de sommation additionne le signal d'entrée Vin(k) pondéré par un coefficient b5, et les signaux de sortie des intégrateurs Ial, 15 Ia2, Ia3 et Ia4, pondérés respectivement par des coefficients c7, c6, c5 et c4. La sortie du circuit de sommation E est connectée à la borne A3 de sortie du circuit 101. De nombreuses variantes d'architectures de modulateurs sigma-delta peuvent être envisagées. De façon générale, les 20 modes de réalisation décrits s'appliquent à des modulateurs sigma-delta d'ordre p supérieur ou égal à 1, dans lesquels chacun des p intégrateurs analogiques Iaj, avec j entier allant de 1 à p, reçoit sur son entrée un signal égal à la différence entre le signal d'entrée Vin(k) pondéré par un coefficient bj et 25 le signal de rétroaction BS(k) pondéré par un coefficient aj, à laquelle s'additionne, si le rang j de l'intégrateur Iaj est supérieur à 1, le signal de sortie du modulateur Iaj_i de rang précédant pondéré par un coefficient cj_i. Le circuit de sommation E additionne le signal d'entrée Vin(k) pondéré par un 30 coefficient bp+1, le signal de sortie de l'intégrateur Iap de rang p pondéré par un coefficient cp, et, si p est supérieur à 1, le ou les signaux de sortie des intégrateurs de rang p-1, avec 1 entier allant de 1 à p-1, pondérés respectivement par des coefficients cp+l. Certains des coefficients susmentionnés 35 peuvent être nuls. Par exemple, dans le modulateur d'ordre 4 de 3033104 10 la figure 1, les coefficients b2, b3, b4, a2, a3 et a4 sont nuls. On notera que les modes de réalisation décrits peuvent aussi s'appliquer à des modulateurs comportant en outre une ou plusieurs contre-réaction analogiques de la sortie d'un 5 intégrateur analogique vers l'entrée d'un intégrateur analogique amont, au travers d'un coefficient de pondération spécifique, et/ou dans lesquels la sortie d'un intégrateur de rang i est additionnée, au travers d'un coefficient de pondération spécifique, à l'entrée d'un intégrateur aval de rang supérieur 10 ou égal à i+2. En outre, des délais peuvent être introduits entre les différents étages du circuit 101, et/ou entre le circuit 101 et le convertisseur 103. Le filtre numérique d'un convertisseur sigma-delta comprend généralement un intégrateur numérique, ou plusieurs 15 intégrateurs numériques en cascade. De préférence, un modulateur sigma-delta d'ordre p est associé à un filtre numérique comportant un nombre supérieur ou égal à p d'intégrateurs numériques. Dans l'exemple de la figure 1B, le filtre numérique comprend quatre intégrateurs numériques cascadés In1, In2, In3 20 et In4. Chaque intégrateur numérique, par exemple un compteur, comporte une entrée et une sortie, et, à chaque cycle, le signal intégré, ou signal de sortie de l'intégrateur, est augmenté de la valeur du signal appliqué en entrée de l'intégrateur. Le premier intégrateur In1 reçoit sur son entrée le signal binaire 25 BS de sortie du modulateur sigma-delta de la figure 1A, le deuxième intégrateur In2 reçoit sur son entrée un signal numérique de sortie de l'intégrateur In1, le troisième intégrateur In3 reçoit sur son entrée un signal numérique de sortie de l'intégrateur In2, et le quatrième intégrateur In4 30 reçoit sur son entrée un signal numérique de sortie de l'intégrateur In3. Le filtre de la figure 1B réalise une fonction de type passe-bas destinée à extraire l'information utile du train de bits produit par le modulateur sigma-delta. Plus généralement, le filtre numérique extrait le signal aux 35 fréquences où l'atténuation de la NTF est la plus importante.

3033104 11 Ainsi, selon la structure du modulateur, le filtre numérique peut réaliser une fonction passe-bas, une fonction passe-bande, ou une fonction passe-haut. L'intégration numérique est réalisée à la fréquence de 5 sur-échantillonnage du modulateur sigma-delta. Dans l'exemple représenté, les quatre intégrateurs numériques Inj sont commandés simultanément par un même signal de commande (Pcomp d, de fréquence 1/TOSR- La sortie du dernier intégrateur numérique In4 est reliée à un bloc de normalisation 105 qui a pour 10 fonction de convertir le signal fourni par l'intégrateur In4 en un code numérique sur N-bits, N étant un entier supérieur à 1 correspondant à la résolution du convertisseur sigma-delta. A titre d'exemple, le bloc 105 divise le signal qu'il reçoit par une valeur de référence, par exemple à égale à la valeur que 15 prendrait ce signal pour la valeur maximale autorisée du signal Vin, et fournit sur une borne de sortie A5 du convertisseur une valeur de sortie Sd représentative du résultat de la division quantifiée sur N-bits. Diverses variantes d'architectures de filtres 20 numériques peuvent être envisagées. En particulier, la topologie du filtre numérique peut être modifiée pour se rapprocher de celle du modulateur sigma-delta. Par exemple, au lieu de recevoir sur son entrée uniquement le signal de sortie du dernier intégrateur numérique In4 comme dans l'exemple de la 25 figure 1B, le circuit de normalisation 105 peut recevoir un signal égal à la somme des signaux de sortie des quatre intégrateurs In1, In2, Iris et In4. En outre, pour se rapprocher encore davantage de la topologie du modulateur sigma-delta, les signaux numériques internes du filtre numérique peuvent être 30 pondérés par des coefficients identiques à ceux du modulateur. La figure 2 est un schéma électrique détaillé illustrant un exemple (non limitatif) de réalisation du modulateur sigma-delta de la figure 1A. Dans l'exemple de la figure 2, chaque intégrateur Iaj 35 comprend un amplificateur opérationnel AO dont l'entrée est 3033104 12 reliée à la sortie par une capacité d'intégration Cij. L'entrée et la sortie de l'amplificateur opérationnel forment respectivement l'entrée et la sortie de l'intégrateur. Chaque intégrateur Iai comprend en outre, en parallèle de sa capacité 5 d'intégration Cij, un interrupteur de réinitialisation commandé par un signal .11).r. Dans la suite de la description, par souci de simplification, les interrupteurs du modulateur sont désignés par les mêmes références que leurs signaux de commande respectifs.

10 Les sorties des intégrateurs Ial, Ia2, Ia3 et Ia4 sont reliées respectivement à une première électrode d'une capacité Col, à une première électrode d'une capacité Co2, à une première électrode d'une capacité Co3 et à une première électrode d'une capacité Co4, par des premier, deuxième, troisième et quatrième 15 interrupteurs Par ailleurs, les premières électrodes des capacités Col, Co2, Co3 et Co4 sont reliées à un noeud R d'application d'un potentiel de référence, par exemple égal au potentiel moyen entre la valeur de sortie haute DACup et la valeur de sortie basse DACdn du convertisseur numérique- 20 analogique de contre-réaction, respectivement par des premier, deuxième, troisième et quatrième interrupteurs <11)2d. Les deuxièmes électrodes des capacités Col, Co2 et Co3 sont reliées au noeud R respectivement par des premier, deuxième et troisième interrupteurs qp1. De plus, les deuxièmes électrodes des 25 capacités Col, Co2 et Co3 sont reliées respectivement à l'entrée de l'intégrateur Ia2, à l'entrée de l'intégrateur Ia3, et à l'entrée de l'intégrateur Ia4, par des premier, deuxième et troisième interrupteurs ge2. La deuxième électrode de la capacité Co4 est reliée au noeud R par un quatrième interrupteur ge2, et 30 est en outre connectée à l'entrée A3 du convertisseur analogique-numérique 103. Le modulateur de la figure 2 comprend en outre une capacité Csl dont une première électrode est reliée à la borne Al d'application du signal d'entrée Vin par un cinquième 35 interrupteur qp1d, et dont la deuxième électrode est reliée à 3033104 13 l'entrée de l'intégrateur Ial par un cinquième interrupteur ge2. La deuxième électrode de la capacité Csl est en outre reliée au noeud R par un quatrième interrupteur gel. Par ailleurs, la première électrode de la capacité Csl est reliée à un noeud 5 d'application d'un potentiel DACup par un interrupteur gedac, et à un noeud d'application d'un potentiel DACdn inférieur au potentiel DACup par un interrupteur gdacbar- La borne Al d'application du signal d'entrée Vin est en outre reliée à une première électrode d'une capacité Cs5 par 10 un sixième interrupteur (Pld. La première électrode de la capacité Cs5 est en outre reliée au noeud R par un cinquième interrupteur (D2d. La deuxième électrode de la capacité Cs5 est connectée au noeud d'entrée A3 du convertisseur analogique-numérique 103.

15 Par ailleurs, les premières électrodes des capacités Col, Co2 et Co3 sont reliées au noeud d'entrée du convertisseur analogique-numérique 103 respectivement par des capacités Cffl, Cff2 et Cff3. Dans cet exemple, le convertisseur analogique- 20 numérique 1-bit 103 comprend un comparateur 201 et une bascule 203. L'entrée du comparateur 201 forme l'entrée du convertisseur 103. La sortie du comparateur 201 est connectée à l'entrée de la bascule 203. La sortie de la bascule 203 forme la sortie A2 du convertisseur 103, fournissant le signal de sortie BS du 25 modulateur sigma-delta. En fonctionnement, la sortie du comparateur 201 passe d'un état haut à un état bas selon que le signal appliqué sur la borne A3 est supérieur ou inférieur à un seuil, par exemple égal au potentiel de référence appliqué sur le noeud R. La bascule 203 échantillonne le signal de sortie du 30 comparateur 201 et le recopie sur la sortie du modulateur à chaque front montant ou descendant d'un signal de commande gecomp. Le modulateur de la figure 2 comprend en outre deux portes ET AND1 et AND2 comportant chacune deux entrées et une 35 sortie binaires. Les entrées de la porte AND1 sont connectées 3033104 14 respectivement à la sortie A2 du convertisseur 103 et au signal de commande ge2d, et les entrées de la porte AND2 reçoivent respectivement un signal complémentaire du signal de sortie du convertisseur 103 et le signal de commande qp2d. La sortie de la 5 porte AND1 est connectée à un noeud de commande de l'interrupteur gedac, et la sortie de la porte AND2 est connectée à un noeud de commande de l'interrupteur gedacbar. Les intégrateurs Ial, Ia2, Ia3 et Ia4, les capacités Csl, Col, Co2, Co3, Co4, Cs5, Cffl, Cff2 et Cff3, et les 10 interrupteurs (Pl, c2, (Pld et 42d forment le circuit analogique d'intégration 101 du modulateur. Les interrupteurs gedac et ledacbar et les portes AND1 et AND2 forment le convertisseur numérique-analogique 1-bit de la boucle de rétroaction du modulateur.

15 La figure 3 est un chronogramme illustrant l'évolution, en fonction du temps, des signaux de commande (P1, geld, ge2, ge2d et gecomp du modulateur de la figure 2 selon un exemple de procédé de commande de ce modulateur. Plus particulièrement, la figure 3 illustre l'évolution des signaux 20 ge1, geld, ge2, (1)2d et gecomp pendant un cycle TOSR correspondant à une période de sur-échantillonnage du modulateur. A titre d'exemple, l'acquisition d'une valeur numérique sur N-bits représentative du signal d'entrée Vin peut comporter une phase initiale de réinitialisation des intégrateurs analogiques Ial, 25 Ia2, Ia3 et Ia4, pendant laquelle les interrupteurs (Pr sont fermés de façon à décharger les capacités d'intégration Cil, Ci2, Ci3 et Ci4. A l'issue de cette phase de réinitialisation, les interrupteurs (Pr peuvent être ouverts, puis la séquence de commande de durée TosR illustrée en figure 2 peut être répétée 30 OSR fois (dans le cas d'un convertisseur sigma-delta incrémental réinitialisé entre deux conversions analogique-numérique successives, ou plus de OSR fois s'il ne s'agit pas d'un convertisseur incrémental). A un instant tO de début d'un cycle TosR de commande 35 du modulateur, les interrupteurs gel et (Pld sont commandés à 3033104 15 l'état fermé (signaux de commande correspondants à l'état 1 dans cet exemple), et les interrupteurs (1)2 et qD2d sont commandés à l'état ouvert (signaux de commande correspondants à l'état 0 dans cet exemple). Ceci conduit à l'échantillonnage du signal 5 d'entrée Vin sur la capacité d'entrée Cs1 de l'intégrateur Ial, et des signaux de sortie des intégrateurs Ial, Ia2, Ia3 respectivement sur les capacités d'entrée Col, Co2 et Co3 des intégrateurs Ial, Ia2 et Ia3. Les signaux échantillonnés étant des tensions, chaque capacité stocke une quantité de charges 10 proportionnelle au produit de la tension échantillonnée par la valeur de la capacité d'échantillonnage. Pendant cette phase, les signaux stockés dans les capacités Cs5, Cffl, Cff2, Cff3 et Co4 sont sommés sur le noeud de sortie A3 du circuit 101, qui constitue le sommateur E de la figure 1A. On réalise ainsi la 15 sommation pondérée des signaux stockés dans ces capacités, la pondération appliquée résultant des valeurs des capacités. A un instant tl postérieur à l'instant tO, le signal (Pcomp est mis à l'état haut. Le signal d'entrée du convertisseur analogique-numérique 103 (tension du noeud A3) est quantifié sur 20 un bit par le convertisseur 103 sur le front montant du signal cPcomp. La valeur binaire du signal de sortie BS est ainsi mise à jour. A un instant t2 postérieur à l'instant tl, le signal <P1 est mis à l'état bas, et, à un instant t3 postérieur à 25 l'instant t2, le signal <Pld est mis à l'état bas. A un instant t4 postérieur à l'instant t3, les signaux (1)2 et <P2d sont mis à l'état haut. Il en résulte que les valeurs des intégrateurs Ial, Ia2, Ia3 et Ia4 sont mises à jour, c'est-à-dire que les charges échantillonnées dans les capacités Csl, 30 Col, Co2, Co3 sont intégrées dans les capacités Cil, Ci2, Ci3, Ci4 respectivement. En outre, la contreréaction est activée, c'est-à-dire que le signal DACup ou DACdn (selon que le signal BS est à l'état haut ou bas), est soustrait au signal d'entrée de la capacité Csl.

3033104 16 A un instant t5, postérieur à l'instant t4 dans cet exemple, le signal (Pcomp est remis à l'état bas. A un instant t6 postérieur à l'instant t4, le signal diD2 est mis à l'état bas, et, à un instant t7 postérieur à 5 l'instant t6, le signal (Md est mis à l'état bas. Après l'instant t7, le cycle susmentionné peut recommencer. La quantification est effectuée pendant la phase <101 = 1, et l'intégration de la nouvelle contre-réaction est effectuée 10 pendant la phase (1)2 = 1. La valeur numérique binaire BS(k) de sortie du modulateur obtenue à chaque cycle TosR est intégrée par le filtre numérique à la fréquence de sur-échantillonnage du modulateur, par exemple sur les fronts montants du signal 15 "1"comp d, qui peut être une copie retardée du signal (Pcomp (d'un retard inférieur à TOsR). Les valeurs des capacités Csl, Cs5, Col, Co2, Co3, Co4, Cffl, Cff2, Cff3 fixent les valeurs des coefficients b1, b5, al, cl, c2, c3, c4, c5, c6, c7 du modulateur, par exemple 20 selon les relations suivantes : Cil = 2*Csl/c1 ; Ci2 = Col/c2 ; Ci3 = Co2/c3 ; Ci4 = Co3/c4 ; Cffl = Cs5*(c7/(c1*b5)) ; Cff2 = Cs5*(c6/(c2*b5)) ; Cff3 = Cs5*(c5/(c3*b5)) ; et Co4 = Cs5/b5. Une caractéristique importante d'un convertisseur sigma-delta est sa linéarité. L'erreur de non-linéarité, 25 généralement désignée dans la technique par l'acronyme INL (de l'anglais "Integral Non Linearity"), est la différence maximale (erreur crête à crête), sur la plage de fonctionnement du convertisseur, entre la fonction de transfert du convertisseur (qui fait correspondre à chaque valeur du signal d'entrée 30 analogique un code de sortie numérique), et la fonction de transfert linéaire idéale. L'erreur de linéarité peut être exprimée en LSB (de l'anglais "Least Significant Bit" - bit de poids faible), où 1 LSB = (Vinmax-Vinmin)/2N, Vinmax et Vinmin étant respectivement la valeur maximale et la valeur minimale du 35 signal analogique d'entrée sur la plage de fonctionnement du 3033104 17 convertisseur, et N étant la résolution de quantification du convertisseur. La linéarité L du convertisseur peut être définie par la formule suivante : L = log2((Vinmax-Vinmin)/(INL*LSB). Une autre caractéristique importante d'un 5 convertisseur sigma-delta est son bruit de sortie B, qui peut être défini comme étant la moyenne, sur la plage de fonctionnement [Vinmin, Vinmax] du convertisseur (sur un nombre de conversions significatif pour chaque point de la dynamique d'entrée), des écarts types des codes numériques de sortie du 10 convertisseur de chaque niveau du signal analogique d'entrée. La figure 4 est un diagramme illustrant l'évolution de la linéarité L et du bruit B, en fonction de l'OSR, dans un convertisseur sigma-delta du type décrit en relation avec les figures 1 à 3. Plus particulièrement, la courbe 401 représente 15 l'évolution de la linéarité L (en ordonnée à gauche) en fonction de l'OSR (en abscisse), et la courbe 403 représente l'évolution du bruit B exprimé en LSB (en ordonnée à droite) en fonction de l'OSR. Dans cet exemple, on a considéré un convertisseur sigma-delta effectuant une quantification sur N=16 bits.

20 Comme cela apparaît sur la figure 4, plus l'OSR augmente, plus la linéarité L augmente, et plus le bruit B diminue. A titre d'exemple, un OSR égal à 100 permet d'avoir une valeur de linéarité L égale à 15 et un niveau de bruit B égal à 0,85 LSB, alors qu'un OSR égal à 60 ne procure qu'une linéarité 25 L égale à 12 et un niveau de bruit B égal à 2,4 LSB. Il serait souhaitable de pouvoir améliorer la linéarité d'un convertisseur sigma-delta pour un OSR donné, ou, pour une valeur de linéarité donnée, de pouvoir réduire l'OSR, et ce sans dégrader de façon significative le bruit de sortie du 30 convertisseur. La solution proposée, qui va maintenant être décrite, est tout particulièrement avantageuse pour des convertisseurs sigma-delta d'ordre supérieur à 1, dans lesquels elle permet d'améliorer de façon significative le compromis OSR/linéarité.

35 Toutefois, cette solution est compatible avec des convertisseurs 3033104 18 sigma-delta d'ordre 1, dans lesquels elle permet aussi d'améliorer le compromis OSR/linéarité (et en outre d'augmenter le rapport signal sur-bruit par rapport au rapport signal sur bruit induit par le bruit de quantification, par exemple 5 généralement défini par log2(((3*OSR3)/(n2/12))1/2) dans un modulateur d'ordre 1 sans coefficient variable. Selon un aspect d'un mode de réalisation, on prévoit un convertisseur sigma-delta dans lequel, pendant l'acquisition d'une valeur numérique sur N-bits représentative du signal 10 analogique d'entrée, au moins un coefficient de pondération du modulateur sigma-delta varie de façon dynamique selon une loi f prédéterminée. De préférence, au moins un signal numérique interne au filtre numérique est en outre pondéré par une loi variable prédéterminée, par exemple mais non nécessairement par 15 la même loi f que celle appliquée dans le modulateur. Ceci constitue une différence par rapport aux convertisseurs sigma-delta connus, dans lesquels les coefficients de pondération du modulateur sont fixes, et en particulier, restent constants pendant les OSR cycles 20 d'échantillonnage d'une phase de conversion analogique-numérique du signal d'entrée. En outre, dans les convertisseurs sigma-delta connus, aucun signal interne au filtre numérique n'est pondéré par un coefficient variable dynamiquement pendant les OSR cycles d'échantillonnage d'une phase de conversion 25 analogique-numérique du signal d'entrée. On notera que le coefficient de pondération du modulateur auquel est appliquée la loi f peut par exemple avoir une valeur initiale (avant modulation par la loi f) égale à 1 (à titre d'exemple, un fil de liaison sans coefficient apparent 30 correspond à un coefficient unitaire, et on peut choisir d'appliquer la loi f sur ce coefficient). Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. Les figures 5A et 5B illustrent, sous forme de blocs, 35 un exemple d'un mode de réalisation d'un convertisseur sigma- 3033104 19 delta. Dans l'exemple représenté, le convertisseur est un convertisseur d'ordre 4. La figure 5A représente le modulateur sigma-delta du convertisseur, et la figure 5B représente le filtre numérique du convertisseur.

5 Le convertisseur sigma-delta des figures 5A et 5B présente des éléments communs avec le convertisseur sigma-delta des figures 1A et 1B. Ces éléments ne seront pas détaillés à nouveau. Seules les différences entre les deux convertisseurs seront exposées ci-après.

10 Le modulateur sigma-delta de la figure 5A diffère du modulateur sigma-delta de la figure 1A essentiellement en ce que, dans le modulateur de la figure 5A, les coefficients de pondération c2, c6, c7 et b5 sont modulés par une même loi variable prédéterminée f. A chaque cycle d'échantillonnage k 15 d'une phase de conversion analogique-numérique du signal d'entrée, avec k entier allant de 1 à OSR, la valeur f(k) de la loi f est susceptible de prendre une nouvelle valeur. Ainsi, les coefficients de pondération fixes c2, c6, c7 et b5 du modulateur de la figure 1A sont remplacés par des coefficients variables 20 c2*f(k), c6*f(k), c7*f(k) et b5*f(k). La loi f(k) est de préférence non binaire. Les OSR valeurs f(k) de la loi f sont par exemple stockées dans une mémoire d'un circuit de commande (non représenté) du convertisseur sigma-delta. Un exemple de circuit permettant d'appliquer une loi de pondération variable à 25 des coefficients du modulateur sera décrit plus en détail ci-après en relation avec la figure 9. Les valeurs de base (non modulées par la loi f) des coefficients c2, c6, c7 et b5, de même que les valeurs des coefficients fixes b1, a1, c1, c3, c4 et c5, peuvent être déterminées par les méthodes usuelles de 30 détermination des coefficients d'un modulateur sigma-delta, par exemple selon les règles de dimensionnement décrites dans l'article intitulé "Automatic coefficients design for high-order sigma-delta modulators" de Kuo, T.H., Chen, K.D., et Chen, J.R. (Circuits and Systems II: Analog and Digital Signal Processing, 35 IEEE Transactions, Volume 46, Issue 1), ou dans le document 3033104 20 "Understanding Delta-Sigma Data Converters" (John Wiley & Sons, New York, 2004). Le filtre numérique de la figure 5B diffère du filtre numérique de la figure 1B essentiellement en ce que, dans le 5 filtre de la figure 5B, la loi de pondération variable f appliquée aux coefficients c2, c6, c7 et b5 du modulateur sigma-delta est en outre appliquée au signal numérique d'entrée de l'intégrateur numérique de rang 3 In3. Dans l'exemple représenté, la loi variable f est appliquée au niveau du filtre 10 numérique avec un cycle d'avance par rapport au modulateur, c'est-à-dire que lors d'un cycle d'échantillonnage TOSR du convertisseur sigma-delta, si la valeur de pondération f(k) est appliquée aux coefficients c2, c6, c7 et b5 du modulateur, la valeur de pondération f(k+1) est appliquée au signal d'entrée de 15 l'intégrateur numérique In3. Les inventeurs ont en effet constaté que ce décalage d'un cycle permet d'obtenir des performances particulièrement bonnes en termes de linéarité. Les modes de réalisation décrits ne se limitent toutefois pas à ce cas particulier. A titre de variante, la loi f peut être 20 appliquée en phase au niveau du modulateur et au niveau du filtre numérique, ou avec une avance supérieure à un cycle dans le filtre numérique, ou avec un retard d'un cycle ou plus dans le filtre numérique. Dans une autre variante de réalisation, la loi f peut être appliquée avec un déphasage d'un cycle ou plus 25 sur des coefficients distincts du modulateur, ou sur des signaux distincts du filtre numérique. Par exemple, lors d'un même cycle k d'une phase de conversion analogique-numérique du signal d'entrée, le coefficient al du modulateur peut être pondéré par la valeur f(k), et le coefficient bl par la valeur f(k+1).

30 Les modes de réalisation décrits ne se limitent pas à l'exemple particulier des figures 5A et 5B, dans lequel le convertisseur sigma-delta est un convertisseur d'ordre 4 et dans lequel la loi de pondération f(k) est appliquée sur les coefficients c2, c6, c7 et b5 du modulateur, et en entrée de 35 l'intégrateur numérique de rang 3 du filtre numérique.

3033104 21 Plus généralement, quel que soit l'ordre du convertisseur, le choix du ou des coefficients du modulateur sur lesquels est appliquée la loi de pondération f(k) est de préférence tel qu'au moins un coefficient d'entrée d'un 5 intégrateur analogique Iaj du modulateur est modulé par la loi f. De plus, dans un mode de réalisation préféré, au moins un coefficient d'entrée d'un intégrateur numérique Ink du filtre numérique est modulé par la loi f, avec de préférence j=k. De préférence, on prévoit en outre que les signaux 10 analogiques additionnés ou soustraits dans le modulateur soient à la même échelle vis-à-vis de la loi f(k), c'est-à-dire qu'ils aient été multipliés ou divisées un même nombre de fois (éventuellement nul) par la loi f(k). Le choix du ou des coefficients du modulateur sur lesquels est appliquée la loi de 15 pondération f(k) peut par exemple être effectué de façon que tous les échantillons composant le signal intégré de sortie du circuit analogique d'intégration 101 soient à la même échelle vis-à-vis de la loi f(k). De préférence, on prévoit qu'au moins un coefficient d'entrée d'un intégrateur analogique Iai soit 20 modulé par la loi f, et que tous les signaux s'additionnant ou se soustrayant au signal pondéré, que ce soit à l'entrée de l'intégrateur Iai ou sur le chemin aval (après la sortie de l'intégrateur Iai), soient de préférence à la même échelle vis- à-vis de la loi f. Un signal est considéré à l'échelle vis-à-vis 25 de la loi f s'il se situe sur le chemin aval d'un intégrateur ayant un coefficient amont pondéré par la loi f, ou s'il est lui-même directement pondéré par la loi f. A titre d'exemple, le choix du ou des coefficients du modulateur sur lesquels est appliquée la loi de pondération f(k) 30 est effectué de façon que tous les échantillons composant le signal intégré de sortie du circuit 101 soient multipliés (directement, ou indirectement si l'échantillon est un échantillon de sortie d'un intégrateur ayant un coefficient amont pondéré par la loi f) par la loi f(k). Cette règle est 35 notamment respectée dans le modulateur de la figure 5A, dans 3033104 22 lequel tous les échantillons qui composent les signaux d'entrée du sommateur E sont multipliés directement ou indirectement par la loi f(k) (directement pour les signaux passant par les coefficients variables b5*f(k), c6*f(k) et c7*f(k), et 5 indirectement pour les signaux passant par les coefficients fixes c4 et c5, dans la mesure où ces signaux sont passé en amont par le coefficient variable c2*f(k)). A titre de variante, et en respectant cette même règle, les coefficients du modulateur sur lesquels est appliquée la loi f(k) peuvent être 10 les coefficients b1, a1 et b5, ou dans une autre variante les coefficients c1, b5 et c7, ou dans une autre variante les coefficients c3, b5, c5, c6 et c7. La pondération du jeu de coefficients c4, c5, c6, c7 et c5 par la loi f est quant à elle moins avantageuse dans la mesure où aucun coefficient amont d'un 15 intégrateur analogique n'est modulé par la loi f. Au niveau du filtre numérique, la loi de pondération f(k) peut être appliquée sur un signal autre que le signal d'entrée de l'intégrateur numérique de rang 3 In3. Plus généralement et comme dans le modulateur, le choix des signaux 20 numériques auxquels est appliquée la loi f(k) est de préférence effectué de façon à ce que la loi de pondération f(k) soit appliquée en entrée d'au moins un intégrateur numérique, de préférence l'intégrateur de même rang j que l'intégrateur analogique Iai en entrée duquel est appliquée la loi f(k) dans 25 le modulateur. De plus, comme dans le modulateur, le choix des signaux numériques auxquels est appliquée la loi f(k) est de préférence effectué de façon à ce que les signaux numériques additionnés ou soustraits dans le filtre numérique soient à la même échelle vis-à-vis de la loi f(k). De préférence, le filtre 30 numérique comprend un nombre d'intégrateurs numériques cascadés supérieur ou égal (de préférence égal) à l'ordre p du modulateur sigma-delta. De plus, si le filtre numérique présente une topologie similaire à celle du modulateur, la loi f(k) peut être appliquée sensiblement aux mêmes points dans le modulateur et 35 dans le filtre numérique.

3033104 23 A titre de variante, pour respecter la mise l'échelle des signaux intermédiaires combinés pour former le signal de sortie du circuit analogique d'intégration 101 du modulateur, certains signaux intermédiaires peuvent être 5 multipliés par la loi f(k), et d'autres divisés par la loi f(k). Par exemple, le coefficient c2 peut être multiplié par la loi f(k) et les coefficients c4 et c5 divisés par la loi f(k) de manière à conserver une même échelle au niveau du sommateur, les autres coefficients du modulateur restant constants. Dans ce 10 cas, la pondération par la loi f(k) au niveau du filtre numérique peut être identique à ce qui a été décrit précédemment (multiplication du signal d'entrée de l'intégrateur In3 par la loi f(k)). Les inventeurs ont constaté que quelle que soit la loi 15 f choisie, et pour autant que la loi f présente au moins une phase de décroissance sur la plage des indices k allant de 1 à OSR, le fait d'appliquer un coefficient de pondération variable à au moins un signal analogique interne du modulateur sigma-delta et à au moins un signal numérique interne du filtre 20 numérique permet d'améliorer de façon significative la linéarité du convertisseur sigma-delta (pour un OSR donné). A titre d'exemple, la loi f peut être une loi décroissante sur toute la plage des indices k allant de 1 à OSR, par exemple une loi exponentielle décroissante. A titre de variante, la loi f peut 25 être une loi constante, par exemple égale à 1, sur la plage des indices k allant de 1 à t, avec t entier compris entre 1 et OSR, et décroissante (par exemple selon une exponentielle) sur la plage des indices k allant de t+1 à OSR. Les figures 6, 7 et 8 sont des diagrammes illustrant, 30 pour trois lois f distinctes, l'évolution de la linéarité L et du bruit B en fonction de l'OSR dans un convertisseur sigma-delta du type décrit en relation avec les figures 5A et 5B. Dans l'exemple de la figure 6, la loi de pondération dynamique appliquée au convertisseur sigma-delta est donnée par 35 l'équation f(k) = e-k/25.

3033104 24 Dans l'exemple de la figure 7, la loi de pondération dynamique appliquée au convertisseur sigma-delta est définie comme suit : pour k < 100, f(k)=1 ; et 5 pour k >= 100, f(k) = e-(k-100)/20. Dans l'exemple de la figure 8, la loi de pondération dynamique appliquée au convertisseur sigma-delta est définie comme suit : pour k < 60, f(k)=1 ; 10 pour 60 <= k < 75, f(k) = e-(k-40)/20 ; et pour k >= 75, f(k) = e (75-40)/20. Sur les figures 6, 7 et 8, les courbes 601, respectivement 701, respectivement 801 représentent l'évolution de la linéarité L (en ordonnée à gauche) en fonction de l'OSR 15 (en abscisse), et les courbes 603, respectivement 703, respectivement 803, représentent l'évolution du bruit B exprimé en LSB (en ordonnée à droite) en fonction de l'OSR. Dans cet exemple, on a considéré un convertisseur sigma-delta effectuant une quantification sur N=16 bits. Les courbes de linéarité 401 20 et de bruit 403 de la figure 4, qui correspondent au même convertisseur sigma-delta mais dans lequel aucune pondération dynamique des signaux n'est effectuée, ont aussi été tracées sur les figures 6, 7 et 8 à des fins de comparaison. Sur la figure 6, on observe que pour un OSR égal à 70, 25 le bruit est sensiblement inchangé par rapport à l'exemple de la figure 4, mais que la linéarité est nettement améliorée, puisqu'elle passe d'une valeur environ égale à 13,5 à une valeur environ égale à 15,5. Pour des OSR plus élevés, on constate que la linéarité continue à s'améliorer par rapport à l'exemple de 30 la figure 4, mais que le bruit augmente significativement. Cette augmentation du bruit pour les OSR élevés peut notamment s'expliquer par l'atténuation importante des échantillons d'indice k élevés par la loi f(k). Sur la figure la figure 7, on observe que pour un OSR 35 égal à 140, la linéarité est augmentée d'environ 0,8 par rapport 3033104 25 à l'exemple de la figure 4, et que le bruit reste sensiblement au même niveau que dans l'exemple de la figure 4, soit environ 0,70 LSB. Sur la figure la figure 8, on observe que pour un OSR 5 égal à 100, la linéarité est augmentée d'environ 2 par rapport à l'exemple de la figure 4, et que le bruit reste sensiblement au même niveau que dans l'exemple de la figure 4. De façon générale, on observe que les lois du type utilisé dans l'exemple de la figure 7, c'est-à-dire comportant 10 une phase constante unitaire au début de la phase de conversion analogique-numérique du signal d'entrée, suivie d'une phase décroissante, par exemple exponentielle, à la fin de la phase de conversion, ou les lois du type utilisé dans l'exemple de la figure 8, c'est-à-dire comportant au début de la phase de 15 conversion analogique-numérique, suivie d'une phase décroissante, par exemple exponentielle, à un stade intermédiaire de la phase de conversion, puis d'une phase constante de niveau bas à la fin de la phase de conversion, permettent d'obtenir un bon compromis en termes de bruit et de 20 linéarité. Bien entendu, les plages de valeurs d'OSR d'intérêt, c'est-à-dire dans lesquelles un gain de linéarité est observé sans que le bruit ne soit dégradé de façon significative, dépendent de nombreux paramètres et notamment de l'ordre du 25 modulateur. On notera en outre que le gain en linéarité peut différer selon l'endroit du modulateur où est appliquée la pondération par la loi f(k). En particulier, plus la pondération est appliquée en amont dans le modulateur, puis le gain en 30 linéarité est élevé, mais plus l'augmentation du bruit de sortie sera significative si on considère un modulateur dont chaque bloc est soumis à un bruit temporel. Pour aider au choix d'une loi de pondération f(k) adaptée à l'application visée, il peut être tenu compte des 35 considérations suivantes.

3033104 26 Saturation : Les valeurs initiales (non pondérées) des coefficients du modulateur peuvent être déterminées par des méthodes usuelles de détermination des coefficients d'un modulateur sigma-delta.

5 Généralement, pour maximiser le rapport signal sur bruit, les valeurs des coefficients sont choisies de façon à maximiser les signaux internes au modulateur, en veillant toutefois à ne pas dépasser le seuil de saturation du modulateur. L'utilisation d'une loi f présentant des valeurs de pondération f(k) 10 supérieures à 1 risque alors de conduire à la saturation du modulateur. On préférera dans ce cas une loi f dont toutes les valeurs sont inférieures ou égales à 1. Si en revanche les coefficients du modulateur sont choisis de façon que les signaux internes du modulateur restent toujours éloignés du seuil de 15 saturation, la loi f peut présenter des valeurs supérieures à 1, ce qui permet notamment d'augmenter le rapport signal sur bruit. Variation de la loi f : De façon générale, la loi f peut présenter des phases de variation constante et/ou des phases de variation croissantes 20 pour satisfaire aux diverses contraintes du convertisseur sigma-delta, notamment en termes de bruit et/ou de continuité ou de périodicité (loi cyclique) de la loi f si les intégrateurs analogiques et numériques ne sont pas réinitialisés entre deux phases successives d'acquisition d'une valeur numérique du 25 signal (par exemple dans le cas d'un convertisseur sigma-delta utilisé pour numériser des signaux variables). Pour obtenir le gain de linéarité recherché, la loi f comporte toutefois au moins une phase de variation décroissante pendant une phase d'acquisition d'une valeur numérique du signal d'entrée.

30 Par ailleurs, on notera que par loi prédéterminée on entend que la loi est définie à la conception du modulateur ou lors d'une phase de configuration de ce dernier. Toutefois, la loi peut éventuellement être ajustée dynamiquement selon des règles prédéfinie, pendant une phase d'acquisition d'une valeur 3033104 27 numérique du signal d'entrée, par exemple afin d'adapter la loi aux caractéristiques du signal en cours de conversion. A titre de variante, plusieurs lois prédéterminées distinctes peuvent être utilisées pour pondérer les coefficients 5 du modulateur sigma-delta. A titre d'exemple, le coefficient c1 peut être multiplié par une première loi variable fl(k), et le coefficient c2 par une deuxième loi variable f2(k) distincte de la loi fl. Dans ce cas, pour respecter les règles susmentionnées de mise à l'échelle des différents signaux du modulateur, le 10 coefficient c6 est multiplié par la loi f2, le coefficient c7 est multiplié par la loi fl et par la loi f2, et le coefficient b5 est multiplié par la loi fl et par la loi f2. Au niveau du filtre numérique, le signal d'entrée de l'intégrateur numérique de rang 2 In2 peut être multiplié par la loi fl, et le signal 15 d'entrée de l'intégrateur numérique de rang 3 In3 est multiplié par la loi f2. Dans un autre exemple, le coefficient c2 peut être multiplié par une première loi variable fl(k). Dans ce cas, pour respecter la mise à l'échelle des différents signaux du 20 modulateur, les coefficients c6 et c7 sont multipliés par la loi fl(k). Une seconde loi f2(k) est appliquée au coefficient al de rétroaction. Le coefficient b5 est pondéré par fl(k)*f2(k). Enfin, une troisième loi f3(k) est appliquée au coefficient bl du signal d'entrée Vin. Au niveau du filtre numérique, le signal 25 d'entrée de l'intégrateur numérique de rang 1 In1 peut être multiplié par la loi f2(k+1) de pondération de la contre-réaction et le signal d'entrée de l'intégrateur numérique de rang 3 In3 peut être multiplié par la loi f1(k+1). On notera que les règles de mise à l'échelle dans cet exemple ne sont pas 30 appliquées en tout point, notamment entre les coefficients bl et al, modulés respectivement par deux lois distinctes f2 et f3. De même, l'application de la loi f3 n'est ici pas appliquée au filtre numérique. La loi de pondération du signal d'entrée du filtre diffère dans cet exemple de celle du modulateur.

35 Certaines pondérations peuvent donc être appliquées uniquement 3033104 28 sur l'un des coefficients du modulateur, en amont d'un intégrateur, sans remise à l'échelle en aval et sans être appliquées au filtre. Dans l'exemple précité, la loi f3 peut être différente de zéro sur les j premiers cycles, puis mise à 0 5 à partir d'un cycle k (avec 1 < j < k < OSR). Ainsi, le processus de quantification peut se poursuivre avec une pondération nulle du signal d'entrée, sans que cela réduise le gain en linéarité. En effet, le processus de pondération proposé permet de poursuivre la quantification du résidu de la 10 conversion du signal d'entrée Vin, après avoir pondéré Vin de manière non nulle sur j premiers cycles. De telles combinaisons de lois peuvent notamment permettre de relaxer les contraintes d'implémentation qui pourraient résulter de l'utilisation d'une loi de pondération 15 unique en entrée d'un seul intégrateur analogique du modulateur et d'un seul intégrateur numérique du filtre numérique. Les modes de réalisation décrits en relation avec les figures 5A, 5B, 6, 7 et 8 peuvent être adaptés à toutes les architectures connues de convertisseurs sigma-delta d'ordre p 20 supérieur ou égal à 1. La figure 9 illustre un exemple d'application à un autre type d'architecture de convertisseur sigma-delta. Sur la figure 9, seul le modulateur sigma-delta du convertisseur a été représenté. Le filtre numérique du convertisseur est par exemple 25 identique ou similaire au filtre numérique de la figure 5B. Le modulateur sigma-delta de la figure 9 comprend des éléments communs avec le modulateur sigma-delta de la figure 5A. Dans la suite, seules les différences entre ces deux modulateurs seront détaillées. Le modulateur de la figure 9 diffère du 30 modulateur de la figure 5A notamment en ce que, dans le modulateur de la figure 9, les coefficients de pondération b2, a2, b3, a3, b4 et a4 ne sont pas nuls, et les coefficients c5, c6 et c7 sont nuls.

3033104 29 Dans l'exemple de la figure 9, les coefficients de pondération c2, b3, a3, b4, a4 et b5 sont multipliés par une même loi variable prédéterminée f. Comme dans l'exemple des figures 5A et 5B, on observe, 5 dans certaines plages d'OSR, un gain significatif en termes de linéarité et un niveau de bruit sensiblement préservé par rapport au cas où tous les coefficients du modulateur seraient constants. La figure 10 est un schéma électrique d'un exemple de 10 réalisation d'un circuit permettant de faire varier dynamiquement un coefficient de pondération d'un modulateur sigma-delta selon une loi variable f. Dans cet exemple, on considère que les OSR coefficients f(k) de la loi f sont quantifiés sur un nombre n de 15 bits (n=6 dans l'exemple représenté). On considère en outre que le coefficient de pondération que l'on souhaite moduler dynamiquement est fixé par la capacité d'un condensateur C. Au lieu d'avoir une valeur de capacité fixe comme dans un modulateur du type décrit en relation avec la figure 2, le 20 condensateur C est, dans cet exemple, un condensateur à capacité variable commandable numériquement, réalisée à l'aide d'une table de capacités commutées. Plus particulièrement, dans l'exemple de la figure 10, le condensateur C est divisée en n+1 capacités CP1 à CPn+1. Les 25 valeurs des capacités CP1 à CPn sont obtenues par division dichotomique de la valeur de la capacité Cbase correspondant au coefficient de base (non pondéré). Ainsi, les capacités CP1, CP2, ... CPn ont respectivement les valeurs Cbase/2, Cbase/4, Cbase/2n La capacité CPn+1 a quant à elle la même valeur 30 que la capacité CPn. Ainsi, la somme des valeurs des capacités CP1 à CPn+1 est égale à Cbase. Le condensateur à capacité variable C de la figure 9 comprend, entre des bornes de conduction El et E2, n+1 branches parallèles comportant chacune l'une des n+1 capacités CPcl, avec 35 q entier allant de 1 à n+1, et deux interrupteurs sq commandés 3033104 30 par un même signal de commande (ou par des signaux de commande très légèrement décalés, par exemple présentant un décalage temporel inférieur à 0,1 *TOSR), reliant les électrodes de la capacité CPq respectivement à la borne El et à la borne E2.

5 Un circuit de commande non représenté peut être prévu pour commander les interrupteurs sg de manière à faire varier dynamiquement la capacité d'un condensateur C pendant une phase de conversion analogique-numérique du signal d'entrée du convertisseur sigma-delta.

10 Pour pondérer le coefficient concerné par une valeur f(k) = 1, tous les interrupteurs sg peuvent être fermés. La capacité du condensateur C est alors égale à Cbase- Pour toutes les autres valeurs (inférieures à 1 dans cet exemple) de la loi f(k), les interrupteurs sn+1 sont 15 ouverts, et la valeur numérique sur n bits de la loi f(k) est appliquée sur les signaux de commande des interrupteurs si à sn, le bit de poids le plus fort étant appliqué sur les interrupteurs si, et le bit de poids le plus faible étant appliqué sur les interrupteurs sn.

20 A titre d'exemple, pour réaliser un modulateur sigma- delta du type décrit en relation avec la figure 5A, on peut partir d'un circuit du type décrit en relation avec la figure 2, dans lequel les capacités co2, CsS, cffl et cff2 sont remplacées par des condensateurs variables du type décrit en relation avec 25 la figure 9. Un avantage du circuit de la figure 9 est que la loi de pondération f(k) peut aisément être reconfigurée, par exemple si les besoins de l'application changent. Les modes de réalisation décrits ne se limitent 30 toutefois pas à l'exemple de circuit de la figure 9 pour faire varier dynamiquement des coefficients d'un modulateur sigma delta selon une loi prédéterminée. Plus généralement, tout autre circuit adapté peut être utilisé, par exemple un circuit à capacité variable à commande analogique ou numérique.

3033104 31 Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, on a considéré ici uniquement des 5 implémentations discrètes à capacités commutées, dans lesquelles le signal analogique à numériser est une tension et est échantillonné sur des capacités du modulateur sigma-delta (exemple de la figure 2). Les modes de réalisation décrits ne se limitent pas à ce cas particulier. A titre de variante, la 10 solution proposée peut être adaptée à des modulateurs sigma- delta a entrée analogique en courant. Dans ce cas, la pondération des signaux internes au modulateur par une loi variable peut par exemple être réalisée en modulant les temps d'intégration des courants sur des capacités. Pour les 15 modulateurs à temps continu, la loi de pondération ne sera plus discrète (f(k)) mais continue (f(t)). Par ailleurs, on notera que la solution proposée peut être adaptée à des modulateurs sigma-delta de type MASH (de l'anglais "Multi Stage Noise Shaping" - modulateur à mise en 20 forme du bruit multi-étage), c'est-à-dire des modulateurs d'ordre p supérieur à 1 constitués par la mise en série de plusieurs modulateurs sigma-delta d'ordre inférieur à p, chaque modulateur d'ordre inférieur à p comportant, comme cela dans les modulateurs décrits ci-dessus, un circuit analogique 25 d'intégration, un convertisseur analogique-numérique 1 bit, et une boucle de rétroaction pouvant comporter un convertisseur numérique-analogique et un soustracteur. Le principe de fonctionnement des modulateurs sigma-delta de type MASH est par exemple décrit dans l'article "Sturdy MASH A-Z modulator" de 30 Maghari et al. (ELECTRONICS LETTERS 26th October 2006 Vol.42 No.22). Comme dans les exemples décrits ci-dessus, les signaux sur lesquels est appliquée la loi de pondération f(k) sont choisis de façon à ce qu'au moins une pondération par la loi f(k) soit effectuée en amont d'un intégrateur analogique du 35 modulateur et de préférence de façon que les différents signaux 3033104 32 additionnés ou soustraits dans le modulateur et/ou dans le filtre numérique du convertisseur soient à la même échelle. On notera en outre que dans les exemples décrits ci-dessus, le signal analogique d'entrée est appliqué en entrée du 5 circuit analogique d'intégration 101 du modulateur, et le convertisseur analogique-numérique 1-bit 103 du modulateur compare un signal de sortie du circuit 101 à un signal de référence constant. A titre de variante, le signal d'entrée et le signal de référence peuvent être intervertis. Dans ce cas, 10 les inventeurs ont constaté que si les coefficients du modulateur sont fixes, le bruit de sortie du convertisseur sigma-delta est relativement élevé. En revanche, l'application d'une loi de pondération variable sur des coefficients du modulateur permet d'améliorer de façon significative la 15 précision du convertisseur. Un avantage de cette variante de réalisation est que l'entrée de référence du comparateur 103 est une entrée haute impédance. Ainsi, l'application du signal à convertir directement sur le comparateur permet d'éviter de tirer de la puissance sur le signal à numériser.

20 Par ailleurs, on a décrit ci-dessus des exemples de réalisation de modulateurs sigma-delta comportant un ou plusieurs intégrateurs analogiques cascadés. Les modes de réalisation décrits ne se limitent pas à ce cas particulier. Plus généralement, dans les modes de réalisation décrits, les 25 intégrateurs analogiques des modulateurs sigma-delta peuvent être remplacés par d'autres types de filtres analogiques.

Claims (21)

1. REVENDICATIONS1. Convertisseur sigma-delta comportant un modulateur sigma-delta adapté à fournir une suite d'échantillons binaires (BS(k)) représentatifs d'un signal analogique d'entrée (Vin) à numériser, dans lequel au moins un signal analogique interne au modulateur est pondéré par un coefficient variable selon une première loi (f) prédéterminée.
2. 2. Convertisseur selon la revendication 1, comportant en outre un filtre numérique adapté à traiter les échantillons binaires (BS(k)) de sortie du modulateur, dans lequel au moins un signal numérique interne au filtre numérique est pondéré par une deuxième loi prédéterminée.
3. 3. Convertisseur selon la revendication 2, dans lequel les première (f) et deuxième lois prédéterminées sont identiques.
4. 4. Convertisseur selon l'une quelconque des revendications 1 à 3, dans lequel le modulateur sigma-delta comprend un circuit analogique d'intégration (101), un convertisseur numérique-analogique 1-bit (103), et une boucle de rétroaction, et dans lequel ledit au moins un signal analogique interne au modulateur est un signal interne au circuit analogique d'intégration (101).
5. 5. Convertisseur selon la revendication 4, dans lequel le circuit analogique d'intégration (101) comprend au moins un filtre analogique (Ia3), et dans lequel ledit au moins un signal analogique interne au modulateur est un signal d'entrée d'un filtre analogique (Ia3).
6. 6. Convertisseur selon la revendication 4 ou 5, dans lequel le circuit analogique d'intégration (101) comprend plusieurs filtres analogiques (Ial, Ia2, Ia3, Ia4) cascadés.
7. 7. Convertisseur selon l'une quelconque des revendications 4 à 6, dans lequel le convertisseur numérique-analogique 1-bit (103) comprend un comparateur (201), et dans lequel : 3033104 34 le signal analogique d'entrée (Vin) à numériser est appliquée sur un noeud d'entrée (A1) du circuit analogique d'intégration (101) ; et un potentiel constant (R) est appliqué sur un noeud 5 d'application d'un potentiel de seuil de comparaison du comparateur (201).
8. 8. Convertisseur selon l'une quelconque des revendications 4 à 6, dans lequel le convertisseur numérique-analogique 1-bit (103) comprend un comparateur (201), et dans 10 lequel : le signal analogique d'entrée (Vin) à numériser est appliquée sur un noeud d'application d'un potentiel de seuil de comparaison du comparateur (201) ; et un potentiel constant (R) est appliqué sur un noeud 15 d'entrée (A1) du circuit analogique d'intégration (101).
9. 9. Convertisseur selon l'une quelconque des revendications 1 à 8, dans lequel la première loi variable prédéterminée (f) est appliquée à un ou plusieurs signaux analogiques internes au modulateur de façon que tous les signaux 20 analogiques s'additionnant ou se soustrayant dans le modulateur soient à la même échelle vis-à-vis de la première loi (f).
10. 10. Convertisseur selon l'une quelconque des revendications 2, et 3 à 9 en ce qu'elles dépendent de la revendication 2, dans lequel le filtre numérique comprend au 25 moins un intégrateur numérique (In3), et dans lequel ledit au moins un signal numérique interne au filtre numérique est un signal d'entrée d'un intégrateur numérique (In3).
11. 11. Convertisseur selon l'une quelconque des revendications 2, et 3 à 10 en ce qu'elles dépendent de la 30 revendication 2, dans lequel le filtre numérique comprend plusieurs intégrateurs numériques (Ini, In2, In3, In4) cascadés.
12. 12. Convertisseur selon l'une quelconque des revendications 1 à 11, dans lequel la première loi (f) comprend au moins une phase de décroissance pendant une phase de 3033104 conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur.
13. 13. Convertisseur selon l'une quelconque des revendications 1 à 12, dans lequel la première loi (f) est une 5 loi exponentielle décroissante.
14. 14. Convertisseur selon l'une quelconque des revendications 1 à 12, dans lequel la première loi (f) est constante pendant une première partie de la phase de conversion, et décroit exponentiellement pendant une deuxième partie de la 10 phase de conversion.
15. 15. Convertisseur selon la revendication 14, dans lequel la première loi (f) est constante pendant une troisième partie de la phase de conversion.
16. 16. Convertisseur selon l'une quelconque des 15 revendications 1 à 12, dans lequel la première loi (f) comprend au moins une phase non nulle suivie d'une phase nulle pendant une phase de conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur.
17. 17. Convertisseur selon l'une quelconque des 20 revendications 1 à 16, dans lequel la première loi (f) est modifiée dynamiquement selon des règles prédéterminées pendant une phase de conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur.
18. 18. Convertisseur selon l'une quelconque des 25 revendications 2, et 3 à 17 en ce qu'elles dépendent de la revendication 2, dans lequel la première loi (f) est appliquée avec un déphasage au niveau du modulateur sigma-delta et au niveau du filtre numérique.
19. 19. Convertisseur selon l'une quelconque des 30 revendications 1 à 18, dans lequel au moins deux lois (f1, f2) distinctes sont appliquées sur des signaux analogiques internes distincts du modulateur.
20. 20. Convertisseur selon l'une quelconque des revendications 1 à 19, dans lequel, au niveau du modulateur, la 35 première loi variable (f) est appliquée en faisant varier une 3033104 36 capacité variable (C) pendant une phase de conversion d'un signal analogique d'entrée (Vin) en un signal numérique de sortie (Sd) par le convertisseur.
21. 21. Convertisseur selon la revendication 20, dans 5 lequel ladite capacité variable (C) comprend une pluralité de capacités (CP1, CP2, ..., CP5) commutables reliées en parallèle, dont les valeurs correspondent respectivement aux valeurs obtenues par dichotomie à partir d'une valeur de capacité de base, la somme des valeurs des capacités commutables étant égale 10 à la valeur de la capacité de base.