WO2002101932A1 - Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant - Google Patents

Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant Download PDF

Info

Publication number
WO2002101932A1
WO2002101932A1 PCT/FR2002/001882 FR0201882W WO02101932A1 WO 2002101932 A1 WO2002101932 A1 WO 2002101932A1 FR 0201882 W FR0201882 W FR 0201882W WO 02101932 A1 WO02101932 A1 WO 02101932A1
Authority
WO
WIPO (PCT)
Prior art keywords
analog
converter
input
resonator
signal
Prior art date
Application number
PCT/FR2002/001882
Other languages
English (en)
Inventor
Patrick Radja
Michel Robbe
Hervé Guegnaud
Original Assignee
Eads Telecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eads Telecom filed Critical Eads Telecom
Priority to CA002450702A priority Critical patent/CA2450702A1/fr
Priority to EP02748926A priority patent/EP1407554A1/fr
Priority to US10/480,681 priority patent/US6943715B2/en
Publication of WO2002101932A1 publication Critical patent/WO2002101932A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Definitions

  • the present invention relates to a Sigma-Delta bandpass analog-digital converter, and a Sigma-Delta MASH converter incorporating it.
  • the invention finds applications in radiofrequency receivers, in particular of mobile stations or fixed stations of a radiocommunication system, for example a private professional radiocommunication system (PMR system, from the English "Private Mobile Radiocommunication").
  • the signal to be converted is for example a signal containing about twenty channels each having a width approximately equal to 12 kHz (kilohertz), or a signal occupying a frequency band of total width equal to approximately 200 kHz .
  • Sigma-Delta converters are very widespread in the field of analog-digital conversion due to their high resolution (quantization is typically carried out on 16 bits, and even on 17 or 18 bits in some cases). This high resolution is obtained thanks to a high sampling frequency relative to the band of the converted signal (typically, the sampling frequency is of the order of megahertz or ten megahertz), which does not constitute a disadvantage in a radio frequency system.
  • FIG. 1 The principle of a Sigma-Delta modulator is illustrated by the diagram of FIG. 1.
  • a low-pass Sigma-Delta modulator 100 has been represented which makes it possible to convert samples x (nT) of an analog signal input obtained at a determined sampling frequency, denoted Fs in the following, in values y (nT) of a digital output signal coded on n bits, where n is an integer.
  • the converter 100 comprises an analog subtractor 11 whose positive input receives the samples x (nT), and whose negative input receives the samples x '(nT) of an analog feedback signal.
  • the exit of the subtractor 11 is supplied at the input of a filter 12, the output of which is connected to the input of an analog-digital converter 10, hereinafter called CAN (or ADC in English, for “Analog-to-Digital Converter”) .
  • a feedback loop comprises a digital-analog converter 20, hereinafter called DAC (or DAC in English, for “Digital-to-Analog Converter”), which receives as input the values y (nT) of the digital output signal and the converts to deliver the x '(nT) samples of the above analog feedback signal.
  • the filter 12 is a low-pass filter. This achieves a shaping of the quantization noise ("Noise Shaping", in English), making it possible to reject the quantization noise towards the high frequencies.
  • the shaping of the quantization noise by the first order low pass filter is illustrated by the graph in FIG. 2.
  • the energy density N of the quantization noise is represented as a function of the frequency f, for values of f between 0 and Fs.
  • the ADC converts, not the samples x (nT) of the input signal directly, but the difference between these samples x (nT) and the samples x '(nT) of the analog reaction signal, after shaping quantization noise by the filter 12.
  • the quantization noise is then eliminated, by a digital post-processing, by means of a decimation filter (not shown) receiving as input the values y (nT) of the digital output signal coded on n bits, and delivering as output digital values coded on n + m bits, where m is also an integer.
  • Post-processing by the decimation filter operates a low-pass filtering, to attenuate the energy of the signal outside the useful band. It also has the function of reducing the sampling frequency to the Nyquist frequency, for example by averaging over several values of the consecutive output signal y (nT).
  • the quantization noise shaping function corresponds to the inverse of a function cardinal sine ("sine" function), so that the transfer function of the decimation filter is a sine function, which is easy to perform.
  • the converter When the converter is made with components in CMOS technology, which generate noise at zero frequency (frequency of the DC), it is preferable not to convert the signal to baseband.
  • the signal is converted after frequency transposition in a frequency band between, for example, 400 kHz and 600 kHz.
  • the signal to be converted is then centered on a central frequency Fo, equal to 500 kHz in this example.
  • the shaping of the quantization noise by the low-pass filter of the converter then becomes a drawback, since the energy density of the quantization noise at the frequency Fo can be high, which greatly degrades the signal to noise ratio or SNR (from the English "Signal-to -oise Ratio").
  • a Sigma-Delta bandpass converter 200 is illustrated by the diagram in FIG. 3, in which the same elements as in FIG. 1 bear the same references. In essence, this principle is similar to that of the Sigma-Delta low-pass converter 100, the low-pass filter 12 for shaping the quantization noise of the latter (FIG. 1) being nevertheless replaced by a resonator 13.
  • a resonator is a bandpass filtering cell having an infinite gain at a determined frequency (corresponding to a pole of the transfer function) called the central frequency of the resonator.
  • the central frequency of the resonator 13 is adjusted to the central frequency Fo of the frequency band of the signal to be converted.
  • the shaping of the quantization noise by a first-order resonator is illustrated by the graph in FIG. 4, to be compared to that of FIG. 2.
  • the quantization noise is rejected by hand and on the other side of the central frequency Fo.
  • the invention aims to propose an alternative to these techniques of the prior art.
  • an analog-digital converter Sigma-Delta bandpass comprising: a first analog adder receiving, on a first input, the samples of an analog input signal to be converted, and the samples of a first analog feedback signal on a second input;
  • a second analog adder receiving, on a first input, the samples delivered by the output of the first resonator, the samples of a second analog feedback signal on a second input, and, in addition, the samples of the analog input signal to convert on a third input;
  • a second second order resonator whose central frequency is adjustable, receiving as input the samples delivered by the output of the second analog adder; - an analog-digital converter receiving as input the samples delivered by the output of the second resonator and delivering as output values of a digital output signal corresponding to the converted analog input signal;
  • a first feedback loop which comprises a digital-analog converter receiving as input the values of the digital output signal, and which delivers the samples of the first analog feedback signal;
  • a second feedback loop which comprises said digital-analog converter and which delivers the samples of the second analog feedback signal.
  • the resonators have an adjustable central frequency makes it possible to increase the width of the frequency band outside of which the quantization noise is rejected.
  • a high SNR can be obtained in a relatively wide frequency band, of the order of 200 kHz.
  • the invention also relates to a Sigma-Delta MASH analog-digital converter, comprising at least a first and a second Sigma-Delta cascade bandpass analog-to-digital converter, as well as a recombination filter receiving the output signal from the first converter. on a first input and the output signal of the second converter on a second input, in which the first and / or the second converters are Sigma-Delta bandpass analog-digital converters as defined above.
  • the advantage of the Sigma-Delta MASH analog-digital converter of the invention lies in the fact that such an eighth order converter is obtained with only two stages, which reduces the space occupied by the converter on a silicon substrate.
  • FIG. 11 a diagram illustrating the geographic distribution on a silicon substrate of 16 ⁇ 16 current sources entering into the composition of a DAC with 4 bits at input;
  • Figure 12 a table illustrating the control of 16 elementary current sources used in the composition of a 4-bit DAC, with pseudo-random interleaving of these sources;
  • FIG. 5 is a schematic representation of an analog-digital converter Sigma-Delta bandpass 300 according to the invention.
  • This converter 300 includes a first analog adder S1. This receives, on a first input, via a scaling circuit 53 whose gain J3 is positive, the samples x (nT) of the analog input signal x to be converted. It also receives, on a second input, the samples x1 '(nT) of a first analog feedback signal xV.
  • the converter 300 also includes a first resonator 101, preferably of the second order.
  • the central frequency of the resonator 101 is adjustable.
  • the resonator 101 receives as input the samples delivered by the output of the analog adder S1, corresponding to the analog sum of the samples x1 '(nT) and the samples x (nT) affected by the gain J3 of the scaling circuit 53. It delivers at the output of the samples j (nT) a signal j corresponding to the analog signal received at the input after bandpass filtering.
  • the converter 300 also includes a second analog adder S2. This receives, on a first input the samples j (nT) delivered by the output of the resonator 101. It also receives, on a second input, the samples x2 '(nT) of a second analog feedback signal x2' . Preferably, it also receives, on a third entry, via another scaling circuit 54 whose gain J4 is positive, the samples x (nT) of the analog input signal x.
  • the converter 300 also comprises a second resonator 102, preferably also of the second order, the central frequency of which is also adjustable.
  • This receives as input the samples of the analog signal delivered by the output of the second analog adder S2, corresponding to the analog sum of the samples j (nT) and x2 ′ (nT), and in addition of the samples x (nT) affected by the gain J4 of the scaling circuit 54. It outputs the samples k (nT) of an analog signal k corresponding to the analog signal received as input after bandpass filtering.
  • the signal k output from the resonator 102 is called band pass filtered analog signal.
  • the order bandpass filtering to which reference is thus made is, in the example described, a fourth order filtering resulting from the second order filtering by each of the resonators 101 and 102.
  • the CAN 103 receives as input the samples k (nT) of the filtered analog signal bandpass k, delivered by the output of the second resonator 102. It delivers at the output the values y (nT) of a digital signal y corresponding to the analog signal input x converted.
  • the converter 300 also comprises a first feedback loop 111 which comprises a digital-analog converter 104 with n bits at input.
  • the DAC 104 receives the values y (nT) of the digital output signal y as an input, and outputs the samples x '(nT) of an analog signal x' corresponding to the converted output signal y.
  • the feedback loop 111 also includes a scaling circuit 51, receiving the samples x '(nT) at the input and outputting the samples x1' (nT) of the aforementioned first analog feedback signal x1 '.
  • the gain J1 of the scaling circuit 51 is negative, in order to obtain the desired feedback.
  • the converter 300 finally comprises a second feedback loop 112, which includes the CAN 104 and another scaling circuit 52, receiving the samples x ′ (nT) at the input and delivering the samples at the output.
  • the gain J2 of circuit 52 is also negative, in order to obtain the desired feedback.
  • the analog signal to be converted has a frequency band of the order of 200 kHz wide, corresponding to 20 channels of approximately 12 kHz wide each. This band is transposed to a central frequency Fo substantially equal to 1.2 MHz.
  • the respective transfer functions of the first resonator 101 and the second resonator 102 are denoted H1 (z) and H2 (z) respectively, where z denotes the discrete variable time frequency.
  • ⁇ 1 and ⁇ 2 the argument of the variable z for the transfer function H1 (z) and for the transfer function H2 (z) respectively.
  • the transfer function H1 (z) of the resonator 101 is preferably given by the following relation: (cos ⁇ 1 xz - z- * and the transfer function H2 (z) of the second resonator 102 is preferably given by the following relation:
  • the resonator 101 and the resonator 102 are of identical structure, that is to say that their respective transfer functions are performed by identical electronic components. This simplifies the design, testing and implementation of the converter on a silicon substrate.
  • the resonator 101 and the resonator 102 are filters second order analogs.
  • they have a structure with switched capacities, with adjustment of the parameter respectively cos ⁇ l or cos ⁇ 2, via a respective variable capacity.
  • switched capacity is meant a capacitor having an ISAM upstream serial switch and an ISAV downstream serial switch, respectively in series with each of these terminals on the one hand, and in addition an IPAM upstream parallel switch and an IPAV downstream parallel switch, parallel respectively with each of its terminals on the other hand (see for example the switched capacity CO1 in the diagram in FIG. 6).
  • the free terminal of the parallel switches IPAM and IPAV of each switched capacity to which reference is made below, is connected to earth.
  • Switched capacity filters are well known to those skilled in the art and do not call for specific comments here.
  • the resonator 101 which here has a switched capacitor structure, comprises two integrating stages. Each of these stages comprises an operational amplifier 61A and 62A respectively, in series via a switched capacitor C12. The output of the resonator 101 is taken from the output of the amplifier 61 A, which therefore delivers the analog signal j.
  • the non-inverting inputs of amplifiers 61 A and 62A are connected to ground.
  • the output of amplifier 61A is connected to its inverting input via a capacitor C1A.
  • the output of the amplifier 62A is connected to its inverting input via a variable capacitor C2A, making it possible to adjust the above-mentioned cos ⁇ l parameter.
  • the inverting input of amplifier 61 A receives the analog input signal x (multiplied by the gain J3 of the scaling circuit 53) via a switched capacitor C01.
  • the first feedback signal x1 ' is carried on the free terminal of the upstream parallel switch IPAM of the switched capacity C01, the latter not being connected to ground.
  • the switched capacity C01 thus connected, forms the analog adder S1.
  • the inverting input of amplifier 61 A is connected to the output of amplifier 62A via a switched capacitor C21.
  • the inverting input of amplifier 62A receives the analog input signal x (multiplied by the gain J3 of the setting circuit. scale 53) via another switched capacitor C02.
  • the first feedback signal x1 ' is carried on the free terminal of the upstream parallel switch
  • IPAM of the switched capacity C02 this one not being connected to the ground.
  • the resonator 102 which also here has a switched capacitor structure, comprises two integrating stages. Each of these stages comprises an operational amplifier 61B and 62B respectively, in series via a switched capacitor C12.
  • the output of the resonator 102 is taken from the output of the amplifier 61 B, which delivers the filtered analog signal bandpass k.
  • the non-inverting inputs of amplifiers 61 B and 62B are connected to ground.
  • the output of amplifier 61 B is connected to its inverting input via a capacity C1 B.
  • the output of amplifier 62B is connected to its inverting input via a variable capacity C2B, making it possible to adjust the aforementioned parameter cos ⁇ 2 .
  • the inverting input of amplifier 61 B receives, firstly the analog signal j via a switched capacitor C01, and secondly the analog input signal x (multiplied by the gain J4 of the scaling circuit 54 ) via another switched capacity C01.
  • the second feedback signal x2 ' is carried on the free terminal of the upstream parallel switch IPAM of each of the two switched capacitors C01 mentioned above, the latter not being connected to ground.
  • the switched capacities C01, as well switched, form the analog adder S2.
  • the inverting input of amplifier 61 B is connected to the output of amplifier 62B via a switched capacitor C21.
  • the inverting input of amplifier 62B also receives, firstly the analog signal j via a switched capacitor C02, and secondly the analog input signal x (multiplied by the gain J4 of the scaling circuit 54 ) via another switched capacitor C02.
  • the second feedback signal x2 ' is carried on the free terminal of the upstream parallel switch IPAM of each of the two above-mentioned switched capacitors C02, the latter not being connected to ground. If the following relationships are also provided:
  • capacitors C2A and C2B are adjustable, and it is by them that we can adjust the values of the parameters cos ⁇ l and cos ⁇ 2 respectively, which determine the exact position of the poles of the transfer functions H1 (z) and
  • the center frequency Fc1 of the resonator 101 is slightly lower (respectively higher) than the center frequency Fo of the frequency band of the analog input signal x to be converted, and the center frequency Fc1 of the resonator 102 is slightly higher (respectively lower) than this central frequency Fo.
  • the curve 81 gives for example the shape of the quantization noise shaping by the resonator 101
  • the curve 82 gives the shape of the shaping of the quantization noise by the resonator 102.
  • the curve 90 gives the appearance of the shaping of the quantization noise by the Sigma-Delta bandpass converter 300 comprising the associated resonators 101 and 102.
  • the analog-digital converter 103 is preferably of the Flash type with n bits at output. Such a converter has the advantage of a high conversion speed, thanks to the absence of transient regimes.
  • the digital-analog converter 104 is preferably also of the Flash type, with n bits at input, with weighted current sources. The advantage of such a converter is also due to the speed of the conversion.
  • the principle of a DAC with weighted current sources, which is known in itself, is illustrated by the diagram in FIG. 10.
  • the DAC comprises n current sources CSO to CSn-1 connected in parallel between a node A and a node B, and each in series with a control switch, respectively SWO to SWn-1. Current sources
  • CSO, CS1 CSi, ..., CSn-1 are said to be weighted in the sense that they deliver a current respectively lo, 2xlo, ..., 2'xlo, ..., 2 n "1 xlo where lo is the current delivered by an elementary current source.
  • a resistor R is furthermore connected between the nodes A and B.
  • the control switches are controlled by n respective control signals, the logic state of which is determined by the information bits stored in a register (not shown), and corresponding to the digital value to be converted.
  • the voltage Vout between nodes A and B constitutes the analog signal produced by the conversion.
  • the current sources SCO to SCn-1 are produced by 2 n elementary current sources, each delivering the aforementioned current lo, and one of which is not used.
  • the current source CSO includes such an elementary current source.
  • the current source CS1 includes two in parallel.
  • the current source CS2 includes four in parallel.
  • the current source CS3 includes eight in parallel. And so on.
  • each of the 2 n elementary current sources consists of 2 ⁇ elementary current sub-sources, each delivering a current lo / 2 ⁇ . It is therefore a total of 2 n x 2 n current sources which are included in such a DAC.
  • these are respective bipolar transistors.
  • These current sources are preferably placed on a silicon substrate according to a determined geographic distribution of the 2 ⁇ x 2 n matrix type, with pseudo-random interleaving.
  • references of the type "i-1.j- 1" designate the implantation zone (here substantially a rectangle) on the silicon substrate, of the j-th elementary current sub-source of the i-th current source elementary, for i and j between 0 and 15.
  • the pseudo-random interleaving (or mixing) of the current sources still makes it possible to reject part of the energy of these parasitic lines outside of the pass band.
  • This object is achieved by periodically modifying the control bit of a current source with another control bit (these control bits being the binary data stored in the aforementioned register). The changes are made by following a pseudo-random law of length L. Admittedly, the periodicity of these modifications is at the origin of parasitic lines in the spectrum of the analog signal at the output of the DAC, but the value of L is chosen so that these lines are located outside the bandwidth.
  • CO to C15 the control signals of the sixteen elementary current sources
  • InO to In15 the binary input values of the DAC.
  • the graphs of FIGS. 13 and 14 show the curve of the shaping of the quantization noise, obtained by simulation software, respectively without and with interleaving of the current sources.
  • the quantization noise is more strongly rejected outside the bandwidth (around 200 kHz around 1.2 MHz) thanks to interleaving. It has been measured that the improvement in the SNR in the passband which results from this interleaving is of the order of 2.3 dB (decibel).
  • a converter produced according to the present invention makes it possible to produce a radio frequency reception chain capable of complying with most of the current standards which govern radiocommunication systems (GSM standards, TETRAPOL, APCO 25, etc.).
  • the structure of the MASH type, or cascaded structure makes it possible to increase the order of the Sigma-Delta converter without incurring stability problems.
  • two Sigma-Delta converters of the fourth order cascades we obtain indeed an analog-digital converter Sigma-Delta of type MASH of the eighth order.
  • an eighth order converter is sufficient for most applications.
  • the Sigma-Delta MASH 400 converter comprises two cascade stages 300a and 300b, each of these stages being an analog-digital Sigma-Delta bandpass converter of the fourth order, as described below. above with reference to the diagram in FIG. 5.
  • the same elements as in FIG. 5 bear the same references to which however the suffix "a” or the suffix "b" is added, to the first stage elements 300a and for the second stage elements 300b respectively.
  • the first stage 300a outputs digital values y1 (nT) of an output signal y1.
  • the second stage 300b delivers digital values y2 (nT) as an output from an output signal y2.
  • the structure of each floor is not described again here.
  • the scaling circuit 54b of the second stage 300b does not directly receive the input signal of the second stage 300b, but this input signal multiplied by the gain J3b of the scaling circuit 53b. It follows that the value of the gain J3b + J4b of the circuit 53b and of the circuit 54b put in series, corresponds to the value of the gain J4 of the shaping circuit 54 of the converter 300 of FIG. 5.
  • the converter 400 further comprises an analog subtractor 151, the positive input of which receives the samples x'a (nT) of the analog signal delivered by the output of the DAC 104a of the first stage 300a, and the negative input of which receives the samples ka (nT) of the filtered analog signal band pass ka of the first stage 300a.
  • the output of subtractor 151 delivers samples of an analog signal corresponding to the difference of samples x'a (nT) and samples ka (nT).
  • This analog signal after passing through a scaling circuit 152 and through a self-timer 153, constitutes the analog input signal of the second stage 300b.
  • the converter 400 further comprises a recombination filter 154 which receives, on a first input, the output signal y1 of the converter 200a and, on a second input, the output signal y2 of the converter 200b.
  • This filter 154 combines the values y1 (nT) and the values y2 (nT) of the digital signals y1 and y2 respectively, in order to produce the values y (nT) of the digital output signal y of the converter 400.
  • z denotes the discrete time-frequency variable
  • y1 denotes the output signal of said first converter (200a)
  • y2 denotes the output signal of said second converter (200b)
  • G denotes the gain of the scaling circuit 152 disposed between the converter 300a and the converter 300b.

Abstract

L'invention propose un convertisseur analogique-numérique Sigma-Delta passe-bande comprenant un premier résonateur (101) et un second résonateur du second ordre (102), préférentiellement du second ordre, dont les fréquences centrales respectives sont ajustables, de manière à permettre un SNR élevé dans une bande de fréquence relativement large, ainsi qu'un convertisseur analogique-numérique Sigma-Delta MASH incorporant au moins deux tels convertisseurs cascadés.

Description

CONVERTISSEUR ANALOGIQUE-NUMERIQUE SIGMA-DELTA PASSE- BANDE ET CONVERTISSEUR SIGMA-DELTA MASH L'INCORPORANT
La présente invention concerne un convertisseur analogique-numérique Sigma-Delta passe-bande, et un convertisseur Sigma-Delta MASH l'incorporant.
Elle se rapporte au domaine de la conversion analogique-numérique, et en particulier à des convertisseurs analogique-numérique sur-échantillonnés ou sur-cadencés, plus connus sous le nom de convertisseurs Sigma-Delta (ou convertisseurs Σ-Δ).
L'invention trouve des applications dans des récepteurs radiofréquences, notamment de stations mobiles ou de stations fixes d'un système de radiocommunications, par exemple un système privé de radiocommunications professionnelles (système PMR, de l'anglais « Private Mobile Radiocommunication »). Dans une telle application, le signal à convertir est par exemple un signal contenant une vingtaine de canaux ayant chacun une largeur à peu près égale à 12 kHz (kilohertz), soit un signal occupant une bande de fréquence de largeur totale égale à 200 kHz environ.
Les convertisseurs Sigma-Delta sont très répandus dans le domaine de la conversion analogique-numérique en raison de leur haute résolution (la quantification est typiquement réalisée sur 16 bits, et même sur 17 ou 18 bits dans certains cas). Cette haute résolution est obtenue grâce à une fréquence d'échantillonnage élevée par rapport à la bande du signal converti (typiquement, la fréquence d'échantillonnage est de l'ordre du mégahertz ou de la dizaine de mégahertz), ce qui ne constitue pas un inconvénient dans un système radiofréquence.
Le principe d'un modulateur Sigma-Delta est illustré par le schéma de la figure 1. Sur cette figure, on a représenté un modulateur Sigma-Delta passe- bas 100 qui permet de convertir des échantillons x(nT) d'un signal analogique d'entrée obtenus à une fréquence d'échantillonnage déterminée, notée Fs dans la suite, en des valeurs y(nT) d'un signal numérique de sortie codées sur n bits, où n est un nombre entier. Le convertisseur 100 comprend un soustracteur analogique 11 dont l'entrée positive reçoit les échantillons x(nT), et dont l'entrée négative reçoit les échantillons x'(nT) d'un signal analogique de réaction. La sortie du soustracteur 11 est fournie en entrée d'un filtre 12, dont la sortie est reliée à l'entrée d'un convertisseur analogique-numérique 10, ci-après appelé CAN (ou ADC en anglais, pour "Analog-to-Digital Converter"). Une boucle de réaction comprend un convertisseur numérique-analogique 20, ci après appelé CNA (ou DAC en anglais, pour "Digital-to-Analog Converter"), qui reçoit en entrée les valeurs y(nT) du signal numérique de sortie et les convertit pour délivrer les échantillons x'(nT) du signal analogique de réaction précités.
Dans un convertisseur analogique-numérique Sigma-Delta passe-bas, qui convient pour la conversion analogique-numérique d'un signal en bande de base, le filtre 12 est un filtre passe-bas. Celui-ci réalise une mise en forme du bruit de quantification ("Noise Shaping", en anglais), permettant de rejeter le bruit de quantification vers les hautes fréquences.
La mise en forme du bruit de quantification par le filtre passe-bas du premier ordre est illustrée par le graphe de la figure 2. Sur cette figure on a représenté la densité d'énergie N du bruit de quantification en fonction de la fréquence f, pour les valeurs de f comprises entre 0 et Fs. Plus l'ordre du filtre est élevé, et plus la densité d'énergie rejetée vers les hautes fréquences est importante.
Ainsi connecté, le CAN convertit, non pas les échantillons x(nT) du signal d'entrée directement, mais la différence entre ces échantillons x(nT) et les échantillons x'(nT) du signal analogique de réaction, après mise en forme du bruit de quantification par le filtre 12.
Le bruit de quantification est ensuite éliminé, par un post-traitement numérique, au moyen d'un filtre de décimation (non représenté) recevant en entrée les valeurs y(nT) du signal numérique de sortie codées sur n bits, et délivrant en sortie des valeurs numériques codées sur n+m bits, où m est également un nombre entier. Le post-traitement par le filtre de décimation opère un filtrage passe-bas, pour atténuer l'énergie du signal en dehors de la bande utile. Il a également pour fonction de ramener la fréquence d'échantillonnage à la fréquence de Nyquist, par exemple en réalisant une moyenne sur plusieurs valeurs du signal de sortie y(nT) consécutives. Pour un convertisseur analogique-numérique Sigma-Delta passe-bas, la fonction de mise en forme du bruit de quantification correspond à l'inverse d'une fonction sinus cardinal (fonction "sine"), en sorte que la fonction de transfert du filtre de décimation est une fonction sine, qui est facile à réaliser.
Lorsque le convertisseur est réalisé avec des composants en technologie CMOS, qui génèrent du bruit à la fréquence nulle (fréquence du continu), il est préférable de ne pas opérer la conversion du signal en bande de base. On opère la conversion du signal après transposition de fréquence dans une bande de fréquence comprise entre, par exemple, 400 kHz et 600 kHz. Le signal à convertir est alors centré sur une fréquence centrale Fo, égale à 500 kHz dans cet exemple. La mise en forme du bruit de quantification par le filtre passe-bas du convertisseur devient alors un inconvénient, puisque la densité d'énergie du bruit de quantification à la fréquence Fo peut être importante, ce qui dégrade fortement le rapport signal sur bruit ou SNR (de l'anglais "Signal- to -Noise Ratio").
C'est pourquoi il existe un besoin pour des convertisseurs analogique- numérique Sigma-Delta passe-bande.
Le principe d'un convertisseur Sigma-Delta passe-bande 200 est illustré par le schéma de la figure 3, sur laquelle les même éléments qu'à la figure 1 portent les même références. En substance, ce principe est similaire à celui du convertisseur Sigma-Delta passe-bas 100, le filtre passe-bas 12 de mise en forme du bruit de quantification de ce dernier (figure 1) étant néanmoins remplacé par un résonateur 13. On rappelle qu'un résonateur est une cellule de filtrage passe-bande ayant un gain infini à une fréquence déterminée (correspondant à un pôle de la fonction de transfert) appelée fréquence centrale du résonateur. La fréquence centrale du résonateur 13 est réglée sur la fréquence centrale Fo de la bande de fréquence du signal à convertir.
La mise en forme du bruit de quantification par un résonateur du premier ordre est illustrée par le graphe de la figure 4, à comparer à celui de la figure 2. Comme on le voit sur cette figure, le bruit de quantification est rejeté de part et d'autre de la fréquence centrale Fo. Plus l'ordre du filtre est élevé, et plus la densité d'énergie du bruit de quantification ainsi rejetée est importante.
En pratique, on s'arrange pour que la fréquence centrale Fo de la bande du signal à convertir soit égale à Fs/4. On parle alors de « mode Fs/4 » du convertisseur. Le retour en bande de base en sortie du convertisseur (en amont du filtre de décimation) est alors assuré par des opérations de calcul numérique simple, puisqu'il s'agit d'une multiplication par les quatre valeurs 1 , 0, -1 , et 0.
Des exemples de tels convertisseurs sont proposés par exemple dans le document US 5,383,578. Dans ce document, il est proposé des réalisations dans lesquelles le convertisseur comprend deux résonateurs du premier ou du second ordre en série, ayant chacun leur fréquence centrale réglée sur la fréquence centrale Fo de la bande de fréquence du signal à convertir.
Un paramètre important d'un convertisseur Sigma-Delta passe-bande est constitué par la largeur de la bande de fréquence autour de la fréquence centrale du résonateur, en dehors de laquelle le bruit de quantification est rejeté. En effet, ce paramètre influe directement sur le SNR. Plus cette largeur est grande et meilleur est le SNR.
Dans l'art antérieur, on connaît actuellement deux techniques permettant d'augmenter la largeur de cette bande :
- soit on augmente la fréquence d'échantillonnage Fs, en faisant en sorte, par exemple, que la fréquence centrale Fo de la bande du signal à convertir soit égale à Fs/8 (on parle alors de « mode Fs/8 » du convertisseur) ; ceci revient à augmenter le rapport de sur-échantillonnage ou OSR (de l'anglais "Over Sampling Ratio"), mais on est limité pour cela par les caractéristiques des amplificateurs utilisés pour la réalisation du convertisseur ;
- soit on augmente l'ordre du convertisseur, ce qui nécessite d'utiliser des structures particulières, dont la plus courante est la structure cascadée de type MASH (voir "Oversampling Delta-Sigma Data Converters - Theory, Design, and Simulation", Candy et al., IEEE Press, 1992), afin de contourner les problèmes de stabilité ; des exemples de convertisseurs ayant ainsi plusieurs étages cascades (dits « convertisseur Sigma-Delta MASH) sont montrés par exemple dans le document US 5,383,578 précité.
L'invention vise à proposer une alternative à ces techniques de l'art antérieur.
Ce but est atteint, selon l'invention, grâce à un convertisseur analogique- numérique Sigma-Delta passe-bande comprenant : - un premier additionneur analogique recevant, sur une première entrée, les échantillons d'un signal analogique d'entrée à convertir, et les échantillons d'un premier signal analogique de rétroaction sur une seconde entrée ;
- un premier résonateur du second ordre dont la fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du premier additionneur analogique ;
- un second additionneur analogique recevant, sur une première entrée, les échantillons délivrés par la sortie du premier résonateur, les échantillons d'un second signal analogique de rétroaction sur une deuxième entrée, et, en outre, les échantillons du signal analogique d'entrée à convertir sur une troisième entrée ;
- un second résonateur du second ordre dont la fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du second additionneur analogique ; - un convertisseur analogique-numérique recevant en entrée les échantillons délivrés par la sortie du second résonateur et délivrant en sortie des valeurs d'un signal numérique de sortie correspondant au signal analogique d'entrée converti ;
- une première boucle de rétroaction qui comprend un convertisseur numérique-analogique recevant en entrée les valeurs du signal numérique de sortie, et qui délivre les échantillons du premier signal analogique de rétroaction ; et,
- une seconde boucle de rétroaction qui comprend ledit convertisseur numérique-analogique et qui délivre les échantillons du second signal analogique de rétroaction.
Le fait que les résonateurs ont une fréquence centrale ajustable permet d'augmenter la largeur de la bande de fréquence en dehors de laquelle le bruit de quantification est rejeté.
En effet, en réglant la fréquence centrale du premier résonateur à une valeur légèrement inférieure ou supérieure à la fréquence centrale de la bande de fréquence du signal analogique d'entrée à convertir, et en réglant la fréquence centrale du premier résonateur à une valeur respectivement légèrement supérieure ou légèrement inférieure à la fréquence centrale de la bande de fréquence du signal analogique d'entrée à convertir, on peut obtenir un SNR élevé dans une bande de fréquence relativement large, de l'ordre de 200 kHz.
L'invention concerne aussi un convertisseur analogique-numérique Sigma-Delta MASH, comprenant au moins un premier et un second convertisseurs analogique-numérique Sigma-Delta passe-bande cascades, ainsi qu'un filtre de recombinaison recevant le signal de sortie du premier convertisseur sur une première entrée et le signal de sortie du second convertisseur sur une seconde entrée, dans lequel le premier et/ou le second convertisseurs sont des convertisseurs analogique-numérique Sigma-Delta passe-bande tels que définis ci-dessus.
L'avantage du convertisseur analogique-numérique Sigma-Delta MASH de l'invention réside dans le fait qu'un tel convertisseur du huitième ordre est obtenu avec deux étages seulement, ce qui réduit la place occupée par le convertisseur sur un substrat de silicium.
D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés, sur lesquels on a représenté :
- à la figure 1 , déjà analysée : un schéma illustrant le principe d'un convertisseur Sigma-Delta passe-bas ;
- à la figure 2, également déjà analysée : un graphe montrant la mise en forme du bruit de quantification par le convertisseur de la figure 1 ;
- à la figure 3, également déjà analysée : un schéma illustrant le principe d'un convertisseur Sigma-Delta passe-bande ; - à la figure 4, également déjà analysée : un graphe montrant la mise en forme du bruit par le convertisseur de la figure 3 ;
- à la figure 5 : le schéma d'un convertisseur Sigma-Delta selon l'invention ;
- à la figure 6 et la figure 7 : des schémas de circuits permettant de réaliser les résonateurs du convertisseur Sigma-Delta selon un mode de réalisation avantageux de l'invention ;
- à la figure 8 et à la figure 9 : des graphes illustrant la mise en forme du bruit de quantification par un convertisseur Sigma-Delta selon l'invention ; - à la figure 10 : un schéma illustrant le principe d'un CNA à sources de courant pondérées ;
- à la figure 11 : un schéma illustrant la répartition géographique sur un substrat de silicium de 16x16 sources de courant entrant dans la composition d'un CNA à 4 bits en entrée ;
- à la figure 12 : un tableau illustrant la commande de 16 sources de courant élémentaires entrant dans la composition d'un CNA à 4 bits, avec entrelacement pseudo-aléatoire de ces sources ;
- à la figure 13 et à la figure 14 : des graphes montrant la mise en forme du bruit de quantification, obtenus par simulation respectivement sans et avec entrelacement pseudo-aléatoire des sources de courant élémentaire du CNA ; et,
- à la figure 15 : le schéma d'un convertisseur Sigma-Delta MASH selon l'invention. La figure 5 est une représentation schématique d'un convertisseur analogique-numérique Sigma-Delta passe-bande 300 selon l'invention.
Ce convertisseur 300 comprend un premier additionneur analogique S1. Celui-ci reçoit, sur une première entrée, via un circuit de mise à l'échelle 53 dont le gain J3 est positif, les échantillons x(nT) du signal analogique d'entrée x à convertir. Il reçoit de plus, sur une seconde entrée, les échantillons x1'(nT) d'un premier signal analogique de rétroaction xV.
Le convertisseur 300 comprend également un premier résonateur 101 , préférentiellement du second ordre. La fréquence centrale du résonateur 101 est ajustable. Le résonateur 101 reçoit en entrée les échantillons délivrés par la sortie de l'additionneur analogique S1 , correspondant à la somme analogique des échantillons x1'(nT) et des échantillons x(nT) affectés du gain J3 du circuit de mise à l'échelle 53. Il délivre en sortie des échantillons j(nT) d'un signal j correspondant au signal analogique reçu en entrée après filtrage passe-bande.
Le convertisseur 300 comprend encore un second additionneur analogique S2. Celui-ci reçoit, sur une première entrée les échantillons j(nT) délivrés par la sortie du résonateur 101. Il reçoit en outre, sur une deuxième entrée, les échantillons x2'(nT) d'un second signal analogique de rétroaction x2'. De préférence, il reçoit également, sur une troisième entrée, via un autre circuit de mise à l'échelle 54 dont le gain J4 est positif, les échantillons x(nT) du signal analogique d'entrée x.
Le convertisseur 300 comprend encore un second résonateur 102, préférentiellement également du second ordre, dont la fréquence centrale est également ajustable. Celui-ci reçoit en entrée les échantillons du signal analogique délivré par la sortie du second additionneur analogique S2, correspondant à la somme analogique des échantillons j(nT) et x2'(nT), et en outre des échantillons x(nT) affectés du gain J4 du circuit de mise à l'échelle 54. Il délivre en sortie les échantillons k(nT) d'un signal analogique k correspondant au signal analogique reçu en entrée après filtrage passe-bande. Dans la suite, le signal k délivré en sortie du résonateur 102 est appelé signal analogique filtré passe-bande. Le filtrage passe-bande ordre auquel il est ainsi fait référence, est, dans l'exemple décrit, un filtrage au quatrième ordre résultant du filtrage au second ordre par chacun des résonateurs 101 et 102. Le convertisseur 300 comprend encore un convertisseur analogique- numérique 103 à n bits en sortie, où n est un nombre entier strictement supérieur à l'unité. De préférence, n est égal à seize (n=16). Le CAN 103 reçoit en entrée les échantillons k(nT) du signal analogique filtré passe-bande k, délivrés par la sortie du second résonateur 102. Il délivre en sortie des valeurs y(nT) d'un signal numérique y correspondant au signal analogique d'entrée x converti.
Le convertisseur 300 comprend encore une première boucle de rétroaction 111 qui comprend un convertisseur numérique-analogique 104 à n bits en entrée. Le CNA 104 reçoit en entrée les valeurs y(nT) du signal numérique de sortie y, et délivre en sortie les échantillons x'(nT) d'un signal analogique x' correspondant au signal de sortie y converti. La boucle de rétroaction 111 comprend aussi un circuit de mise à l'échelle 51 , recevant les échantillons x'(nT) en entrée et délivrant en sortie les échantillons x1'(nT) du premier signal analogique de rétroaction x1' précité. Le gain J1 du circuit de mise à l'échelle 51 est négatif, afin d'obtenir la rétroaction recherchée.
Le convertisseur 300 comprend enfin une seconde boucle de rétroaction 112, qui comprend le CAN 104 et un autre circuit de mise à l'échelle 52, recevant les échantillons x'(nT) en entrée et délivrant en sortie les échantillons x2'(nT) du second signal analogique de rétroaction x2' précité. Le gain J2 du circuit 52 est également négatif, afin d'obtenir la rétroaction recherchée.
Dans un exemple, le signal analogique à convertir présente une bande de fréquence de l'ordre de 200 kHz de large, correspondant à 20 canaux d'à peu près 12 kHz de large chacun. Cette bande est transposée sur une fréquence centrale Fo sensiblement égale à 1 ,2 MHz. De préférence, la fréquence d'échantillonnage Fs du signal analogique d'entrée x à convertir, est telle que Fo soit égale au quart de Fs (Fo = Fs/4). Cela simplifie le retour en bande de base du signal du signal numérique de sortie (i.e., après conversion analogique-numérique). Dans l'exemple Fs est donc égale à 4,8 MHz.
Dans la suite, les fonctions de transfert respectives du premier résonateur 101 et du second résonateur 102 sont notées H1(z) et H2(z) respectivement, où z désigne la variable discrète temps fréquence. De plus, on note Θ1 et Θ2 l'argument de la variable z pour la fonction de transfert H1(z) et pour la fonction de transfert H2(z) respectivement. On rappelle que l'argument θ de la variable z est tel que θ = 2.π.f/Fs, où f désigne la fréquence.
En tenant compte de ces notations, et en désignant en outre par cos la fonction cosinus, la fonction de transfert H1 (z) du résonateur 101 est préférentiellement donnée par la relation suivante : (cosθ1 x z - z-*
Figure imgf000011_0001
et la fonction de transfert H2(z) du second résonateur 102 est préférentiellement donnée par la relation suivante :
Figure imgf000011_0002
Il s'agit donc de fonctions bi-quadratiques, c'est-à-dire quadratiques au numérateur et au dénominateur.
De préférence, le résonateur 101 et le résonateur 102 sont de structure identique, c'est-à-dire que leurs fonctions de transfert respectives sont réalisées par des composants électroniques identiques. Cela simplifie la conception, le test et la réalisation du convertisseur sur un substrat de silicium. En l'occurrence le résonateur 101 et le résonateur 102 sont des filtres analogiques du second ordre. De préférence, ils ont une structure à capacités commutées, avec ajustement du paramètre respectivement cosθl ou cosθ2, via une capacité variable respective. Par capacité commutée, on entend un condensateur ayant un interrupteur série amont ISAM et un interrupteur série aval ISAV, respectivement en série avec chacune de ces bornes d'une part, et en outre un interrupteur parallèle amont IPAM et un interrupteur parallèle aval IPAV, en parallèle respectivement avec chacune de ses bornes d'autre part (voir par exemple la capacité commutée CO1 sur le schéma de la figure 6). Sauf mention contraire, la borne libre des interrupteurs parallèles IPAM et IPAV de chaque capacité commutée à laquelle il est fait référence dans la suite, est reliée à la masse. Les filtres à capacités commutées sont bien connus de l'homme du métier et n'appellent pas de commentaires particuliers ici.
A la figure 6, on a représenté de façon schématique un mode de réalisation possible du résonateur 101, incluant en outre l'additionneur S1 dans un cas particulier où J1 = -J3 et où J2 = -(J4+1).
Le résonateur 101 , qui a ici une structure à capacités commutées, comprend deux étages intégrateurs. Chacun de ces étages comprend un amplificateur opérationnel respectivement 61A et 62A, en série via une capacité commutée C12. La sortie du résonateur 101 est prise sur la sortie de l'amplificateur 61 A, qui délivre donc le signal analogique j. Les entrées non- inverseuses des amplificateurs 61 A et 62A sont reliées à la masse. La sortie de l'amplificateur 61A est reliée à son entrée inverseuse via une capacité C1A. En outre, la sortie de l'amplificateur 62A est reliée à son entrée inverseuse via une capacité variable C2A, permettant d'ajuster le paramètre cosθl précité. Par ailleurs, l'entrée inverseuse de l'amplificateur 61 A reçoit le signal analogique d'entrée x (multiplié par le gain J3 du circuit de mise à l'échelle 53) via une capacité commutée C01. Le premier signal de rétroaction x1' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de la capacité commutée C01 , celle-ci n'étant pas reliée à la masse. La capacité commutée C01 , ainsi connectée, forme l'additionneur analogique S1. En outre, l'entrée inverseuse de l'amplificateur 61 A est reliée à la sortie de l'amplificateur 62A via une capacité commutée C21. Enfin, l'entrée inverseuse de l'amplificateur 62A reçoit le signal analogique d'entrée x (multiplié par le gain J3 du circuit de mise à l'échelle 53) via une autre capacité commutée C02. Le premier signal de rétroaction x1' est porté sur la borne libre de l'interrupteur parallèle amont
IPAM de la capacité commutée C02, celle-ci n'étant pas reliée à la masse.
Si on prévoit en outre les relations suivantes : C01 = l01xC1A ;
C21 = S21xC1A ;
C12 = l12xC2A ; et,
C02 = I02XC2A, où 101 , S21 , 112 et I02 sont des paramètres appropriés, alors on peut montrer que la fonction de transfert H1(z) du résonateur 101 est donnée par la relation suivante : uι / \ - (I01-I02X S21)X Z-I -I01X Z-2
H1 (Z) ~ 1 - (2-I12X S21)X Z-I + Z-2 (3)
Si en outre, on prévoit 101 = S21 = 1 , alors la relation (3) s'identifie à la relation (1 ) ci-dessus, en posant de plus I02 = (1 -cosθl) et 112 = 2x(1 -cosθl). A la figure 7, on a représenté de façon schématique un mode de réalisation possible du résonateur 102, incluant en outre l'additionneur S2.
Le résonateur 102, qui a également ici une structure à capacités commutées, comprend deux étages intégrateurs. Chacun de ces étages comprend un amplificateur opérationnel respectivement 61 B et 62B, en série via une capacité commutée C12. La sortie du résonateur 102 est prise sur la sortie de l'amplificateur 61 B, qui délivre le signal analogique filtré passe-bande k. Les entrées non-inverseuses des amplificateurs 61 B et 62B sont reliées à la masse. La sortie de l'amplificateur 61 B est reliée à son entrée inverseuse via une capacité C1 B. En outre, la sortie de l'amplificateur 62B est reliée à son entrée inverseuse via une capacité variable C2B, permettant d'ajuster le paramètre cosθ2 précité. Par ailleurs, l'entrée inverseuse de l'amplificateur 61 B reçoit, premièrement le signal analogique j via une capacité commutée C01 , et deuxièmement le signal analogique d'entrée x (multiplié par le gain J4 du circuit de mise à l'échelle 54) via une autre capacité commutée C01. Le second signal de rétroaction x2' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de chacune des deux capacités commutées C01 précitées, celle-ci n'étant pas reliée à la masse. Les capacités commutées C01 , ainsi commutées, forment l'additionneur analogique S2. En outre, l'entrée inverseuse de l'amplificateur 61 B est reliée à la sortie de l'amplificateur 62B via une capacité commutée C21. Enfin, l'entrée inverseuse de l'amplificateur 62B reçoit en outre, premièrement le signal analogique j via une capacité commutée C02, et deuxièmement le signal analogique d'entrée x (multiplié par le gain J4 du circuit de mise à l'échelle 54) via une autre capacité commutée C02. Le second signal de rétroaction x2' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de chacune des deux capacités commutées C02 précitées, celle-ci n'étant pas reliée à la masse. Si on prévoit en outre les relations suivantes :
C01 = I01XC1 B ;
C21 = S21xC1 B ;
C12 = l12xC2B ; et,
C02 = I02XC2A, où 101 , S21 , 112 et I02 sont les paramètres appropriés précités, alors on peut montrer que la fonction de transfert H2(z) du résonateur 102 est donnée par la relation suivante : u / - (I01-I02X S21)X Z-I -I01 X Z-2 ...
H2(Z) " 1-(2-l12χS21)xz-ι + z-2 <4>
Si en outre, on prévoit 101 = S21 = 1 , alors la relation (4) s'identifie à la relation (2) ci-dessus, en posant de plus I02 = (1-cosθ2) et 112 = 2x(1-cosθ2).
Les valeurs des capacités C2A et C2B sont ajustables, et c'est par elles qu'on peut ajuster les valeurs des paramètres cosθl et cosθ2 respectivement, qui déterminent la position exacte des pôles des fonctions de transfert H1(z) et
H2(z) respectivement. Ces capacités permettent donc de commander le mode de fonctionnement des résonateurs respectivement 101 et 102 (fonctionnement en mode Fs/4 ou en mode Fs/8, par exemple) et le réglage de leur fréquence centrale.
En particulier, lorsque cosθl = cosθ2 = 0, la fréquence centrale Fc1 et la fréquence centrale Fc2 respectivement des résonateurs 101 et 102 sont égales au quart de la fréquence d'échantillonnage (Fc1 = Fc2 = Fs/4). Il s'agit alors du mode Fs/4. De même, lorsque cosθl = cosθ2 = +V2/2, les fréquences centrales
Fc1 et Fc2 respectivement des résonateurs 101 et 102 sont égale au huitième de la fréquence d'échantillonnage (Fc1 = Fc2 = Fs/8). Il s'agit alors du mode Fs/8.
Selon un mode de réalisation avantageux, la fréquence centrale Fc1 du résonateur 101 est légèrement inférieure (respectivement supérieure) à la fréquence centrale Fo de la bande de fréquence du signal analogique d'entrée x à convertir, et la fréquence centrale Fc1 du résonateur 102 est légèrement supérieure (respectivement inférieure) à cette fréquence centrale Fo.
Ce réglage est illustré par les graphes des figures 8 et 9, dans un mode de réalisation préféré dans lequel la fréquence centrale Fo de la bande de fréquence du signal analogique x à convertir est égale au quart de la fréquence d'échantillonnage Fs (Fo = Fs/4). Sur la figure 8, la courbe 81 donne par exemple l'allure de la mise en forme du bruit de quantification par le résonateur 101 , et la courbe 82 donne l'allure de la mise en forme du bruit de quantification par le résonateur 102. Sur la figure 9, la courbe 90 donne l'allure de la mise en forme du bruit de quantification par le convertisseur Sigma-Delta passe-bande 300 comportant les résonateurs 101 et 102 associés. On notera que la même courbe 90 serait obtenue si la mise en forme du bruit de quantification par le résonateur 101 correspondant à la courbe 82, la mise en forme du bruit de quantification par le résonateur 102 correspondant alors à la courbe 81. Cela correspondrait simplement à une inversion de la position des pôles respectifs des fonctions de transfert H1(z) et H2(z) par rapport à la fréquence Fs/4.
Ce réglage permet d'élargir la bande de fréquence en dehors de laquelle la densité d'énergie N du bruit de quantification est rejetée. On peut ainsi obtenir un SNR satisfaisant dans une bande plus large qu'avec un fonctionnement en mode Fs/4 ou en mode Fs/8.
Le convertisseur analogique-numérique 103 est de préférence de type Flash à n bits en sortie. Un tel convertisseur présente pour avantage une grande vitesse de conversion, grâce à l'absence de régimes transitoires. En outre, le convertisseur numérique-analogique 104 est de préférence également type Flash, à n bits en entrée, à sources de courant pondérées. L'avantage d'un tel convertisseur tient là aussi à la rapidité de la conversion. Le principe d'un CNA à sources de courant pondérées, qui est connu en lui-même, est illustré par le schéma de la figure 10. Le CNA comprend n sources de courant CSO à CSn-1 connectées en parallèle entre un nœud A et un nœud B, et chacune en série avec un interrupteur de commande, respectivement SWO à SWn-1. Les sources de courant
CSO, CS1 CSi, ..., CSn-1 , sont dites pondérées en ce sens qu'elles délivrent un courant respectivement lo, 2xlo,..., 2'xlo, ..., 2n"1xlo où lo est le courant délivré par une source de courant élémentaire. Une résistance R est en outre connectée entre les nœuds A et B. Les interrupteurs de commande sont commandés par n signaux de commande respectifs, dont l'état logique est déterminé par les bits d'information stockés dans un registre (non représenté), et correspondant à la valeur numérique à convertir. La tension Vout entre les nœuds A et B constitue le signal analogique produit par la conversion.
En pratique, les sources de courant SCO à SCn-1 sont réalisées par 2n sources de courant élémentaires, délivrant chacune le courant lo précité, et dont une n'est pas utilisée. La source de courant CSO comprend une telle source de courant élémentaire. La source de courant CS1 en comprend deux en parallèle. La source de courant CS2 en comprend quatre en parallèle. La source de courant CS3 en comprend huit en parallèle. Et ainsi de suite. Selon un mode de réalisation avantageux, chacune des 2n sources de courant élémentaires est constituée de 2π sous-sources de courant élémentaires, chacune délivrant un courant lo/2π. C'est donc au total 2n x 2n sources de courant qui sont comprises dans un tel CNA. Typiquement, il s'agit de transistors bipolaires respectifs. Ces sources de courant sont de préférence disposées sur un substrat de silicium selon une répartition géographique déterminée de type matrice 2π x 2n, avec entrelacement pseudo-aléatoire.
Ladite répartition géographique déterminée, qui se traduit par un dessin ("Layout" en anglais) particulier sur le substrat de silicium, permet de réduire les erreurs dues aux variations des courants fournis par chaque source de courant résultant des imperfections du procédé de réalisation (erreurs dites "erreurs de matching" des sources de courant). A cet effet, on fait en sorte, d'une part d'éloigner au maximum les zones d'implantations respectives des 2' sources de courant de courant élémentaires de chaque sous-source de courant SCi déterminée pour i compris entre 0 et n-1 , et d'autre part d'éloigner au maximum les zones d'implantations respectives de chaque sous-source de courant élémentaire d'une source de courant élémentaire déterminée. Le schéma de la figure 11 montre un exemple de telle répartition géographique des sources de courant. Sur cette figure, on considère l'exemple d'un convertisseur à quatre bits en entrée (n = 4). Les références du type "i-1.j- 1" désignent la zone d'implantation (ici sensiblement un rectangle) sur le substrat de silicium, de la j-ième sous-source de courant élémentaire de la i- ème source de courant élémentaire, pour i et j compris entre 0 et 15.
L'avantage procuré par une telle répartition géographique réside dans la faible distorsion de non-linéarité (aussi appelée "Intégral Non-Linearity Error" ou INL, en anglais), qui se traduit par une réduction des raies parasites ("Spurious", en anglais) présentes dans le spectre du signal analogique en sortie du CNA.
En outre, l'entrelacement (ou brassage) pseudo-aléatoire des sources de courant permet encore de rejeter une partie de l'énergie de ces raies parasites en dehors de la bande passante. Ce but est atteint en modifiant périodiquement le bit de contrôle d'une source de courant par un autre bit de contrôle (ces bits de contrôle étant les données binaires stockées dans le registre précité). Les changements sont faits en suivant d'une loi pseudoaléatoire de longueur L. Certes, la périodicité de ces modifications est à l'origine de raies parasites dans le spectre du signal analogique en sortie du CNA, mais la valeur de L est choisie de manière que ces raies soient situées en dehors de la bande passante.
Le tableau de la figure 12 illustre le principe de cet entrelacement, toujours dans l'exemple d'un convertisseur à quatre bits en entrée (n = 4), et pour une périodicité égale à quatre (L = 4). Sur cette figure, on note CO à C15 les signaux de commande des seize sources de courants élémentaires, et on note InO à In15 les valeurs binaires d'entrée du CNA. La colonne la plus à gauche contient les valeurs InO à In15 affectées aux signaux CO à C15 à l'instant t = to. La deuxième colonne en partant de la gauche contient les valeurs InO à In15 affectées aux signaux CO à C15 à l'instant t = to + Ts, où Ts désigne la période d'échantillonnage (Ts =1/Fs). La troisième colonne en partant de la gauche contient les valeurs InO à In15 affectées aux signaux CO à C15 à l'instant t = to + 2xTs. Enfin, la quatrième colonne en partant de la gauche contient les valeurs InO à In15 affectées aux signaux CO à C15 à l'instant t = to + 3xTs.
Les graphes des figures 13 et 14 montrent la courbe de la mise en forme du bruit de quantification, obtenue par un logiciel de simulation, respectivement sans et avec entrelacement des sources de courant. Comme on peut le voir, le bruit de quantification est plus fortement rejeté en dehors de la bande passante (à peu près 200 kHz autour de 1 ,2 MHz) grâce à l'entrelacement. On a mesuré que l'amélioration du SNR dans la bande passante qui résulte de cet entrelacement est de l'ordre de 2,3 dB (décibel).
Un convertisseur réalisé selon la présente invention permet de réaliser une chaîne de réception radiofréquence capable de respecter la majeure partie des normes actuelles qui régissent les systèmes de radiocommunications (normes GSM, TETRAPOL, APCO 25, etc..
A la figure 15, on a représenté le schéma d'un exemple de convertisseur analogique-numérique Sigma-Delta MASH selon l'invention.
La structure de type MASH, ou structure cascadée, permet d'augmenter l'ordre du convertisseur Sigma-Delta sans encourir de problèmes de stabilité. Avec deux convertisseurs Sigma-Delta du quatrième ordre cascades, on obtient en effet un convertisseur analogique-numérique Sigma-Delta de type MASH du huitième ordre. On peut naturellement encore augmenter le nombre de convertisseurs Sigma-Delta du quatrième ordre ainsi cascades, afin d'obtenir un convertisseur analogique-numérique Sigma-Delta de type MASH d'ordre supérieur (multiple de quatre). Néanmoins, en pratique, un convertisseur du huitième ordre est suffisant pour la plupart des applications.
Dans l'exemple représenté à la figure 15, le convertisseur Sigma-Delta MASH 400 comprend deux étages cascades 300a et 300b, chacun de ces étages étant un convertisseur analogique-numérique Sigma-Delta passe-bande du quatrième ordre, tel que décrit ci-dessus en regard du schéma de la figure 5. A la figure 15, les mêmes éléments qu'à la figure 5 portent les mêmes références auxquelles cependant le suffixe "a" ou le suffixe "b" est ajouté, pour les éléments du premier étage 300a et pour les éléments du second étage 300b respectivement. Le premier étage 300a délivre en sortie des valeurs numériques y1(nT) d'un signal de sortie y1. De même, le second étage 300b délivre en sortie des valeurs numériques y2(nT) d'un signal de sortie y2. La structure de chaque étage n'est pas décrite à nouveau ici. On notera seulement que le circuit de mise à l'échelle 54b du second étage 300b ne reçoit pas directement le signal d'entrée du second étage 300b, mais ce signal d'entrée multiplié par le gain J3b du circuit de mise à l'échelle 53b. Il en résulte que la valeur du gain J3b+J4b du circuit 53b et du circuit 54b mis en série, correspond à la valeur du gain J4 du circuit de mise en forme 54 du convertisseur 300 de la figure 5.
Afin d'assurer la liaison entre les deux étages 300a et 300b, le convertisseur 400 comprend en outre un soustracteur analogique 151 , dont l'entrée positive reçoit les échantillons x'a(nT) du signal analogique délivré par la sortie du CNA 104a du premier étage 300a, et dont l'entrée négative reçoit les échantillons ka(nT) du signal analogique filtré passe bande ka du premier étage 300a. La sortie du soustracteur 151 délivre des échantillons d'un signal analogique correspondant à la différence des échantillons x'a(nT) et des échantillons ka(nT). Ce signal analogique, après passage dans un circuit de mise à l'échelle 152 et dans un retardateur 153, constitue le signal analogique d'entrée du second étage 300b.
Le convertisseur 400 comprend en outre un filtre de recombinaison 154 qui reçoit, sur une première entrée, le signal de sortie y1 du convertisseur 200a et, sur une seconde entrée, le signal de sortie y2 du convertisseur 200b. Ce filtre 154 combine les valeurs y1(nT) et les valeurs y2(nT) des signaux numériques y1 et y2 respectivement, afin de produire les valeurs y(nT) du signal numérique de sortie y du convertisseur 400.
Dans un exemple, la fonction de transfert R(z) du filtre de recombinaison (230) est donnée par la relation suivante : R(z) = (z-3 x yl)+ 1 + 2-Zj + z"2 x y2 (5)
où z désigne la variable discrète temps fréquence, où y1 désigne le signal de sortie dudit premier convertisseur (200a), où y2 désigne le signal de sortie dudit second convertisseur (200b), et où G désigne le gain du circuit de mise à l'échelle 152 disposé entre le convertisseur 300a et le convertisseur 300b.

Claims

REVENDICATIONS
1. Convertisseur analogique-numérique Sigma-Delta passe-bande (300) comprenant :
- un premier additionneur analogique (S1) recevant sur une première entrée les échantillons d'un signal analogique d'entrée (x) à convertir, et les échantillons d'un premier signal analogique de rétroaction (x1') sur une seconde entrée ;
- un premier résonateur du second ordre (101) dont la fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du premier additionneur analogique (S1) ; - un second additionneur analogique (S2) recevant sur une première entrée les échantillons délivrés par la sortie du premier résonateur (101), les échantillons d'un second signal analogique de rétroaction (x2') sur une deuxième entrée, et en outre les échantillons du signal analogique d'entrée (x) à convertir sur une troisième entrée ; - un second résonateur du second ordre (102) dont la fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du second additionneur analogique (S2) ;
- un convertisseur analogique-numérique (103) recevant en entrée les échantillons délivrés par la sortie du second résonateur (102) et délivrant en sortie les valeurs d'un signal numérique de sortie (y) correspondant au signal analogique d'entrée (x) converti ;
- une première boucle de rétroaction (111) qui comprend un convertisseur numérique-analogique (104) recevant en entrée les valeurs du signal numérique de sortie (y), et qui délivre les échantillons du premier signal analogique de rétroaction (x1') ;
- une seconde boucle de rétroaction (112) qui comprend ledit convertisseur numérique-analogique (104) et qui délivre les échantillons du second signal analogique de rétroaction (x2').
2. Convertisseur selon revendication 1 , dans lequel le premier résonateur (101) a une fonction de transfert H1 (z) donnée par la relation suivante :
Figure imgf000022_0001
et/ou dans lequel le second résonateur (102) a une fonction de transfert
H2(z) donnée par la relation suivante :
Figure imgf000022_0002
où z désigne la variable discrète temps fréquence, et où Θ1 et Θ2 désignent l'argument de la variable z, respectivement pour la fonction de transfert H1 (z) et pour la fonction de transfert H2(z).
3. Convertisseur selon l'une quelconque des revendications 1 ou 2, dans lequel le premier résonateur (101) et le second résonateur (102) sont de structure identique.
4. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel le premier résonateur (101) et/ou le second résonateur (102) ont une structure à capacités commutées, avec ajustement du paramètre respectivement cosθl et/ou cosθ2 via une capacité variable respective (C2A,C2B).
5. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel la fréquence d'échantillonnage (Fs) est sensiblement égale au quadruple de la fréquence centrale (F0) de la bande de fréquence du signal analogique d'entrée (x) à convertir.
6. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel la fréquence centrale (F1) du premier résonateur (101) est légèrement inférieure ou supérieure à la fréquence centrale (F0) de la bande de fréquence du signal analogique d'entrée (x) à convertir, et dans lequel la fréquence centrale (F2) du second résonateur (102) est, respectivement légèrement supérieure ou légèrement inférieure à la fréquence centrale (FO) de la bande de fréquence du signal analogique d'entrée (x) à convertir.
7. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel le convertisseur analogique-numérique (CAN) est de type Flash à n bits en sortie, où n est un nombre entier strictement supérieur à l'unité.
8. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel le convertisseur numérique-analogique (CNA) est de type Flash à n bits en entrée, à sources de courant pondérées.
9. Convertisseur selon la revendication 8, dans lequel les sources de courant sont réalisées sur un substrat de silicium selon une répartition géographique de type matrice 2n x 2n, avec entrelacement pseudo-aléatoire.
10. Convertisseur analogique-numérique Sigma-Delta de type MASH, comprenant au moins un premier (300a) et un second (300b) convertisseurs analogique-numérique Sigma-Delta passe-bande cascades, ainsi qu'un filtre de recombinaison (154) recevant le signal de sortie (y1 ) dudit premier convertisseur (200a) sur une première entrée et le signal de sortie (y2) dudit second convertisseur (300b) sur une seconde entrée, dans lequel ledit premier et/ou le dit second convertisseurs sont des convertisseurs selon l'une quelconque des revendications précédentes.
11. Convertisseur selon la revendication 10, dans lequel la fonction de transfert R(z) du filtre de recombinaison (154) est donnée par la relation suivante : R(z) = (z-3 x yl)+ 1 + 2-z Q 1 + z"2 x y2 (5)
où z désigne la variable discrète temps fréquence, où y1 désigne le signal de sortie dudit premier convertisseur (300a), où y2 désigne le signal de sortie dudit second convertisseur (300b), et où G désigne le gain d'un circuit de mise à l'échelle (152) disposé entre ledit premier convertisseur (300a) et ledit second convertisseur (300b).
PCT/FR2002/001882 2001-06-13 2002-06-04 Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant WO2002101932A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CA002450702A CA2450702A1 (fr) 2001-06-13 2002-06-04 Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant
EP02748926A EP1407554A1 (fr) 2001-06-13 2002-06-04 Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant
US10/480,681 US6943715B2 (en) 2001-06-13 2002-06-04 Bandpass sigma-delta analog-to-digital converter and mash-sigma-delta converter incorporating same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0107744A FR2826207B1 (fr) 2001-06-13 2001-06-13 Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant
FR01/07744 2001-06-13

Publications (1)

Publication Number Publication Date
WO2002101932A1 true WO2002101932A1 (fr) 2002-12-19

Family

ID=8864272

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2002/001882 WO2002101932A1 (fr) 2001-06-13 2002-06-04 Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant

Country Status (5)

Country Link
US (1) US6943715B2 (fr)
EP (1) EP1407554A1 (fr)
CA (1) CA2450702A1 (fr)
FR (1) FR2826207B1 (fr)
WO (1) WO2002101932A1 (fr)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
US6768435B2 (en) * 2001-11-13 2004-07-27 National University Of Singapore Bandpass sigma-delta modulator
US7034728B2 (en) * 2004-08-11 2006-04-25 Raytheon Company Bandpass delta-sigma modulator with distributed feedforward paths
US7283075B2 (en) * 2004-08-12 2007-10-16 Silicon Laboratories, Inc. Delta-sigma modulator with selectable noise transfer function
CN100561876C (zh) * 2004-11-12 2009-11-18 联发科技股份有限公司 双模△∑模数转换器系统和方法
EP1854217A1 (fr) * 2005-02-15 2007-11-14 Koninklijke Philips Electronics N.V. Systeme de convertisseur a/n
US7262726B2 (en) * 2005-08-09 2007-08-28 Analog Devices, Inc. Quadrature bandpass ΔΣ converter
US7466256B2 (en) * 2006-03-31 2008-12-16 Siemens Medical Solutions Usa, Inc. Universal ultrasound sigma-delta receiver path
US7583214B2 (en) * 2006-03-31 2009-09-01 Siemens Medical Solutions Usa, Inc. Dynamic receive beamformer with oversampling for medical diagnostic ultrasound
US7688236B2 (en) 2007-10-01 2010-03-30 Infineon Technologies Ag Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters
US7782237B2 (en) * 2008-06-13 2010-08-24 The Board Of Trustees Of The Leland Stanford Junior University Semiconductor sensor circuit arrangement
US8203475B2 (en) * 2010-05-24 2012-06-19 St-Ericsson Sa Parallel mash ΔΣ modulator
US10141948B2 (en) * 2016-06-06 2018-11-27 Mediatek Inc. Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure
TWI685207B (zh) * 2018-10-19 2020-02-11 瑞昱半導體股份有限公司 三角積分調變器的校正方法與校正電路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US6061008A (en) * 1997-12-19 2000-05-09 Rockwell Science Center, Inc. Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05319539A (ja) 1992-05-20 1993-12-03 Brother Ind Ltd 粉体搬送装置
US5500645A (en) * 1994-03-14 1996-03-19 General Electric Company Analog-to-digital converters using multistage bandpass delta sigma modulators with arbitrary center frequency
US5982315A (en) * 1997-09-12 1999-11-09 Qualcomm Incorporated Multi-loop Σ Δ analog to digital converter
US6121910A (en) * 1998-07-17 2000-09-19 The Trustees Of Columbia University In The City Of New York Frequency translating sigma-delta modulator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283578A (en) * 1992-11-16 1994-02-01 General Electric Company Multistage bandpass Δ Σ modulators and analog-to-digital converters
US6061008A (en) * 1997-12-19 2000-05-09 Rockwell Science Center, Inc. Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion

Also Published As

Publication number Publication date
FR2826207B1 (fr) 2004-12-10
FR2826207A1 (fr) 2002-12-20
US6943715B2 (en) 2005-09-13
EP1407554A1 (fr) 2004-04-14
CA2450702A1 (fr) 2002-12-19
US20040174285A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
WO2002101932A1 (fr) Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l&#39;incorporant
EP0815651B1 (fr) MODULATEUR DELTA-SYGMA ($g(D)$g(S)) POSSEDANT UNE ARCHITECTURE DE TYPE Gm-C, A TEMPS CONTINU, ET SYNTONISABLE DE MANIERE DYNAMIQUE
US6111531A (en) Parallel architecture for a bandpass sigma-delta modulator
JP5735981B2 (ja) 離散時間量子化信号の連続時間連続可変信号への変換
US7446687B2 (en) Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
FR2876233A1 (fr) Filtre analogique a composants passifs pour signaux a temps discret
FR2483708A1 (fr) Procede d&#39;interpolation generalisee de conversion numerique-analogique de signaux pcm
EP2460275B1 (fr) Correction des défauts analogiques dans des convertisseurs analogiques/numériques parallèles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive
CA2420364A1 (fr) Filtre integrateur a temps continu et a variation de phase minimale, modulateur.sigma..delta.passe bande utilisant un tel filtre
US10868563B2 (en) Methods and apparatus for an analog-to-digital converter
WO2017037744A2 (fr) Modulateur delta sigma avec filtres de rétroaction d&#39;atténuation de bruit
FR2996387A1 (fr) Modulateur rf sigma delta a couplage capacitif, convertisseur analogique-numerique et appareil comprenant un tel modulateur
FR3085240A1 (fr) Correction d&#39;erreurs d&#39;appariement dans un modulateur delta-sigma multi-bit
WO2016131990A1 (fr) Convertisseur sigma-delta a haute linearite
EP0635946B1 (fr) Convertisseur analogique numérique à boucle de contre réaction modulée
WO2001001578A1 (fr) Procede et systeme de compensation de la non-linearite d&#39;un convertisseur analogique-numerique sigma-delta
EP1156586B1 (fr) Convertisseur analogique-numérique pipeline avec mise en forme de bruit
EP2342828A1 (fr) Procede d&#39;amelioration de la resolution et de correction des distorsions pour modulateur sigma-delta et modulateur sigma-delta mettant en uvre le procede
Shaikh et al. AC and DC data acquisition signal chains made easy
EP4333313A1 (fr) Systeme multivoies d&#39;emission et/ou de reception comprenant au moins n voies de traitement paralleles et procede de decorrelation des bruits de quantification dans un tel systeme
EP3276834B1 (fr) Modulateur sigma-delta à étages de mise en forme de bruit multiples
Yang et al. A Stereo Audio Delta-Sigma DAC with 40-kHz Bandwidth and 103-dB SNR
Jabbour Conversion analogique numérique Sigma Delta reconfigurable à entrelacement temporel
Fiez et al. Delta-sigma A/D converters: the next generation
FR2671680A1 (fr) Modulateur delta-sigma notamment pour convertisseur analogique-numerique a plage dynamique et a linearite elevees.

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2450702

Country of ref document: CA

Ref document number: 10480681

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002748926

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002748926

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWW Wipo information: withdrawn in national office

Ref document number: 2002748926

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP