CA2450702A1 - Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant - Google Patents
Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant Download PDFInfo
- Publication number
- CA2450702A1 CA2450702A1 CA002450702A CA2450702A CA2450702A1 CA 2450702 A1 CA2450702 A1 CA 2450702A1 CA 002450702 A CA002450702 A CA 002450702A CA 2450702 A CA2450702 A CA 2450702A CA 2450702 A1 CA2450702 A1 CA 2450702A1
- Authority
- CA
- Canada
- Prior art keywords
- analog
- converter
- input
- resonator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/416—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being multiple bit quantisers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Abstract
L'invention propose un convertisseur analogique-numérique Sigma-Delta passe- bande comprenant un premier résonateur (101) et un second résonateur du seco nd ordre (102), préférentiellement du second ordre, dont les fréquences central es respectives sont ajustables, de manière à permettre un SNR élevé dans une bande de fréquence relativement large, ainsi qu'un convertisseur analogique- numérique Sigma-Delta MASH incorporant au moins deux tels convertisseurs cascadés.
Description
2 PCT/FR02/01882 CONVERTISSEUR ANALOGIQUE-NUMERIQUE SIGMA-DELTA PASSE-BANDE ET CONVERTISSEUR SIGMA-DELTA MASH L'INCORPORANT
La présente invention concerne un convertisseur analogique-numérique Sigma-Delta passe-bande, et un convertisseur Sigma-Delta MASH
l'incorporant.
Elle se rapporte au domaine de la conversion analogique-numérique, et en particulier à des convertisseurs analogique-numérique sur-échantillonnés ou sur-cadencés, plus connus sous le nom de convertisseurs Sigma-Delta (ou convertisseurs E-D).
L'invention trouve des applications dans des récepteurs radiofréquences, notamment de stations mobiles ou de stations fixes d'un système de radiocommunications, par exemple un système privé de radiocommunications professionnelles (système PMR, de l'anglais « Private Mobile Radiocommunication »). Dans une telle application, le signal à
convertir est par exemple un signal contenant une vingtaine de canaux ayant chacun une largeur à peu près égale à 12 kHz (kilohertz), soit un signal occupant une bande de fréquence de largeur totale égale à 200 kHz environ.
Les convertisseurs Sigma-Delta sont très répandus dans le domaine de la conversion analogique-numérique en raison de leur haute résolution (la quantification est typiquement réalisée sur 16 bits, et même sur 17 ou 18 bits dans certains cas). Cette haute résolution est obtenue grâce à une fréquence d'échantillonnage élevée par rapport à la bande du signal converti (typiquement, la fréquence d'échantillonnage est de l'ordre du mégahertz ou de la dizaine de mégahertz), ce qui ne constitue pas un inconvénient dans un système radiofréquence.
Le principe d'un modulateur Sigma-Delta est illustré par te schéma de la figure 1. Sur cette figure, on a représenté un modulateur Sigma-Delta passe-bas 100 qui permet de convertir des échantillons x(nT) d'un signal analogique d'entrée obtenus à une fréquence d'échantillonnage déterminée, notée Fs dans la suite, en des valeurs y(nT) d'un signal numérique de sortie codées sur n bits, où n est un nombre entier.
Le convertisseur 100 comprend un soustracteur analogique 11 donfi l'entrée positive reçoit les échantillons x(nT), et dont l'entrée négative reçoit les échantillons x'(nT) d'un signal analogique de réaction. La sortie du soustracteur 11 est fournie en entrée d'un filtre 12, dont la sortie est reliée à l'entrée d'un convertisseur analogique-numérique 10, ci-après appelé CAN (ou ADC en anglais, pour "Analog-to-Digital Converter"). Une boucle de réaction comprend un convertisseur numérique-analogique 20, ci après appelé CNA (ou DAC en anglais, pour "Digital-to-Analog Converter"), qui reçoit en entrée les valeurs y(nT) du signal numérique de sortie et les convertit pour délivrer les échantillons x'(nT) du signal analogique de réaction précités.
Dans un convertisseur analogique-numérique Sigma-Delta passe-bas, qui convient pour la conversion analogique-numérique d'un signal en bande de base, le filtre 12 est un filtre passe-bas. Celui-ci réalise une mise en forme du bruit de quantification ("Noise Shaping", en anglais), permettant de rejeter le bruit de quantification vers les hautes fréquences.
La mise en forme du bruit de quantification par le filtre passe-bas du premier ordre est illustrée par le graphe de la figure 2. Sur cette figure on a représenté la densité d'énergie N du bruit de quantification en fonction de la fréquence f, pour les valeurs de f comprises entre 0 et Fs. Plus l'ordre du filtre-est élevé, et plus la densité d'énergie rejetée vers les hautes fréquences est importante.
Ainsi connecté, le CAN convertit, non pas les échantillons x(nT) du signal d'entrée directement, mais la différence entre ces échantillons x(nT) et les échantillons x'(nT) du signal analogique de réaction, aprés mise en forme du bruit de quantification par le filtre 12.
Le bruit de quantification est ensuite éliminé, par un post-traitement numérique, au moyen d'un filtre de décimation (non représenté) recevant en entrée les valeurs y(nT) du signal numérique de sortie codées sur n bits, et délivrant en sortie des valeurs numériques codées sur n+m bits, où m est également un nombre entier. Le post-traitement par le filtre de décimation opère un filtrage passe-bas, pour atténuer l'énergie du signal en dehors de la bande utile. II a également pour fonction de ramener Ia frëquence d'échantillonnage à la fréquence de Nyquist, par exemple en réalisant une moyenne sur plusieurs valeurs du signal de sortie y(nT) consécutives. Pour un convertisseur analogique-numérique Sigma-Delta passe-bas, la fonction de mise en forme du bruit de quantification correspond à l'inverse d'une fonction
La présente invention concerne un convertisseur analogique-numérique Sigma-Delta passe-bande, et un convertisseur Sigma-Delta MASH
l'incorporant.
Elle se rapporte au domaine de la conversion analogique-numérique, et en particulier à des convertisseurs analogique-numérique sur-échantillonnés ou sur-cadencés, plus connus sous le nom de convertisseurs Sigma-Delta (ou convertisseurs E-D).
L'invention trouve des applications dans des récepteurs radiofréquences, notamment de stations mobiles ou de stations fixes d'un système de radiocommunications, par exemple un système privé de radiocommunications professionnelles (système PMR, de l'anglais « Private Mobile Radiocommunication »). Dans une telle application, le signal à
convertir est par exemple un signal contenant une vingtaine de canaux ayant chacun une largeur à peu près égale à 12 kHz (kilohertz), soit un signal occupant une bande de fréquence de largeur totale égale à 200 kHz environ.
Les convertisseurs Sigma-Delta sont très répandus dans le domaine de la conversion analogique-numérique en raison de leur haute résolution (la quantification est typiquement réalisée sur 16 bits, et même sur 17 ou 18 bits dans certains cas). Cette haute résolution est obtenue grâce à une fréquence d'échantillonnage élevée par rapport à la bande du signal converti (typiquement, la fréquence d'échantillonnage est de l'ordre du mégahertz ou de la dizaine de mégahertz), ce qui ne constitue pas un inconvénient dans un système radiofréquence.
Le principe d'un modulateur Sigma-Delta est illustré par te schéma de la figure 1. Sur cette figure, on a représenté un modulateur Sigma-Delta passe-bas 100 qui permet de convertir des échantillons x(nT) d'un signal analogique d'entrée obtenus à une fréquence d'échantillonnage déterminée, notée Fs dans la suite, en des valeurs y(nT) d'un signal numérique de sortie codées sur n bits, où n est un nombre entier.
Le convertisseur 100 comprend un soustracteur analogique 11 donfi l'entrée positive reçoit les échantillons x(nT), et dont l'entrée négative reçoit les échantillons x'(nT) d'un signal analogique de réaction. La sortie du soustracteur 11 est fournie en entrée d'un filtre 12, dont la sortie est reliée à l'entrée d'un convertisseur analogique-numérique 10, ci-après appelé CAN (ou ADC en anglais, pour "Analog-to-Digital Converter"). Une boucle de réaction comprend un convertisseur numérique-analogique 20, ci après appelé CNA (ou DAC en anglais, pour "Digital-to-Analog Converter"), qui reçoit en entrée les valeurs y(nT) du signal numérique de sortie et les convertit pour délivrer les échantillons x'(nT) du signal analogique de réaction précités.
Dans un convertisseur analogique-numérique Sigma-Delta passe-bas, qui convient pour la conversion analogique-numérique d'un signal en bande de base, le filtre 12 est un filtre passe-bas. Celui-ci réalise une mise en forme du bruit de quantification ("Noise Shaping", en anglais), permettant de rejeter le bruit de quantification vers les hautes fréquences.
La mise en forme du bruit de quantification par le filtre passe-bas du premier ordre est illustrée par le graphe de la figure 2. Sur cette figure on a représenté la densité d'énergie N du bruit de quantification en fonction de la fréquence f, pour les valeurs de f comprises entre 0 et Fs. Plus l'ordre du filtre-est élevé, et plus la densité d'énergie rejetée vers les hautes fréquences est importante.
Ainsi connecté, le CAN convertit, non pas les échantillons x(nT) du signal d'entrée directement, mais la différence entre ces échantillons x(nT) et les échantillons x'(nT) du signal analogique de réaction, aprés mise en forme du bruit de quantification par le filtre 12.
Le bruit de quantification est ensuite éliminé, par un post-traitement numérique, au moyen d'un filtre de décimation (non représenté) recevant en entrée les valeurs y(nT) du signal numérique de sortie codées sur n bits, et délivrant en sortie des valeurs numériques codées sur n+m bits, où m est également un nombre entier. Le post-traitement par le filtre de décimation opère un filtrage passe-bas, pour atténuer l'énergie du signal en dehors de la bande utile. II a également pour fonction de ramener Ia frëquence d'échantillonnage à la fréquence de Nyquist, par exemple en réalisant une moyenne sur plusieurs valeurs du signal de sortie y(nT) consécutives. Pour un convertisseur analogique-numérique Sigma-Delta passe-bas, la fonction de mise en forme du bruit de quantification correspond à l'inverse d'une fonction
3 sinus cardinal (fonction "sinc"), en sorte que la fonction de transfert du filtre de décimation est une fonction sinc, qui est facile à réaliser.
Lorsque le convertisseur est réalisé avec des composants en technologie CMOS, qui génèrent du bruit à la fréquence nulle (fréquence du continu), il est préférable de ne pas opérer la conversion du signal en bande de base. On opère la conversion du signal après transposition de fréquence dans une bande de fréquence comprise entre, par exemple, 400 kHz et 600 kHz. Le signal à convertir est alors centré sur une fréquence centrale Fo, égale à 500 kHz dans cet exemple. La mise en forme du bruit de quantification par le filtre passe-bas du convertisseur devient alors un inconvénient, puisque la densité d'énergie du bruit de quantification à la fréquence Fo peut étre importante, ce qui dégrade fortement le rapport signal sur bruit ou SNR (de l'anglais "Signal- to -Noise Ratio").
C'est pourquoi il existe un besoin pour des convertisseurs analogique-numérique Sigma-Delta passe-bande.
Le principe d'un convertisseur Sigma-Delta passe-bande 200 est illustré
par le schéma de la figure 3, sur laquelle les même éléments qu'à la figure 1 portent les méme références. En substance, ce principe est similaire à celûi du convertisseur Sigma-Delta passe-bas 100, le filtre passe-bas 12 de mise en forme du bruit de quantification de ce dernier (figure 1 ) étant néanmoins remplacé par un résonateur 13. On rappelle qu'un résonateur est une cellule de filtrage passe-bande ayant un gain infini à une fréquence déterminée (correspondant à un pôle de la fonction de transfert) appelée fréquence centrale du résonateur. La fréquence centrale du résonateur 13 est réglëe sur la fréquence centrale Fo de la bande de fréquence du signal à convertir.
La mise en forme du bruit de quantification par un résonateur du premier ordre est illustrée par le graphe de la figure 4, à comparer à celui de la figure 2.
Comme on le voit sur cette figure, le bruit de quantification est rejeté de part et d'autre de la fréquence centrale Fo. Plus l'ordre du filtre est élevé, et plus la densité d'énergie du bruit de quantification ainsi rejetée est importante.
En pratique, on s'arrange pour que la fréquence centrale Fo de la bande du signal à convertir soit égale à Fs/4. On parle alors de « mode Fs/4 » du convertisseur. Le retour en bande de base en sortie du convertisseur (en
Lorsque le convertisseur est réalisé avec des composants en technologie CMOS, qui génèrent du bruit à la fréquence nulle (fréquence du continu), il est préférable de ne pas opérer la conversion du signal en bande de base. On opère la conversion du signal après transposition de fréquence dans une bande de fréquence comprise entre, par exemple, 400 kHz et 600 kHz. Le signal à convertir est alors centré sur une fréquence centrale Fo, égale à 500 kHz dans cet exemple. La mise en forme du bruit de quantification par le filtre passe-bas du convertisseur devient alors un inconvénient, puisque la densité d'énergie du bruit de quantification à la fréquence Fo peut étre importante, ce qui dégrade fortement le rapport signal sur bruit ou SNR (de l'anglais "Signal- to -Noise Ratio").
C'est pourquoi il existe un besoin pour des convertisseurs analogique-numérique Sigma-Delta passe-bande.
Le principe d'un convertisseur Sigma-Delta passe-bande 200 est illustré
par le schéma de la figure 3, sur laquelle les même éléments qu'à la figure 1 portent les méme références. En substance, ce principe est similaire à celûi du convertisseur Sigma-Delta passe-bas 100, le filtre passe-bas 12 de mise en forme du bruit de quantification de ce dernier (figure 1 ) étant néanmoins remplacé par un résonateur 13. On rappelle qu'un résonateur est une cellule de filtrage passe-bande ayant un gain infini à une fréquence déterminée (correspondant à un pôle de la fonction de transfert) appelée fréquence centrale du résonateur. La fréquence centrale du résonateur 13 est réglëe sur la fréquence centrale Fo de la bande de fréquence du signal à convertir.
La mise en forme du bruit de quantification par un résonateur du premier ordre est illustrée par le graphe de la figure 4, à comparer à celui de la figure 2.
Comme on le voit sur cette figure, le bruit de quantification est rejeté de part et d'autre de la fréquence centrale Fo. Plus l'ordre du filtre est élevé, et plus la densité d'énergie du bruit de quantification ainsi rejetée est importante.
En pratique, on s'arrange pour que la fréquence centrale Fo de la bande du signal à convertir soit égale à Fs/4. On parle alors de « mode Fs/4 » du convertisseur. Le retour en bande de base en sortie du convertisseur (en
4 amont du filtre de décimation) est alors assuré par des opérations de calcul numérique simple, puisqu'il s'agit d'une multiplication par les quatre valeurs 1, 0, -1, et 0.
Des exemples de tels convertisseurs sont proposés par exemple dans le document US 5,383,578. Dans ce document, il est proposé des réalisations dans lesquelles le convertisseur comprend deux résonateurs du premier ou du second ordre en série, ayant chacun leur fréquence centrale réglée sur la fréquence centrale Fo de la bande de fréquence du signal à convertir.
Un paramètre important d'un convertisseur Sigma-Delta passe-bande est constitué par la largeur de la bande de fréquence autour de la fréquence centrale du résonateur, en dehors de laquelle le bruit de quantification est rejeté. En effet, ce paramëtre influe directement sur le SNR. Plus cette largeur est grande et meilleur est le SNR.
Dans l'art antérieur, on connaît actuellement deux techniques permettant d'augmenter la largeur de cette bande - soit on augmente la fréquence d'échantillonnage Fs, en faisant en sorte, par exemple, que la fréquence centrale Fo de la bande du signal à
convertir soit égale â Fs/8 (on parle alors de « mode Fsl8 » du convertisseur) ;
ceci revient à augmenter le rapport de sur-échantillonnage ou OSR (de l'anglais "Over Sampling Ratio"), mais on est limité pour cela par les caractéristiques des amplificateurs utilisés pour la réalisation du convertisseur ;
- soit on augmente l'ordre du convertisseur, ce qui nécessite d'utiliser des structures particulières, dont fa plus courante est la structure cascadée de type MASH (voir "Oversampling Delta-Sigma Data Converters - Theory, Design, and Simulation", Candy et al., IEEE Press, 1992), afin de contourner les prob(émes de stabilité ; des exemples de convertisseurs ayant ainsi plusieurs étages cascadés (dits « convertisseur Sigma-Delta MASH) sont montrés par exemple dans le document US 5,383,578 précité.
L'invention vise à proposer une alternative à ces techniques de l'art antérieur.
Ce but est atteint, selon l'invention, grâce à un convertisseur ana(ogique-numérique Sigma-Delta passe-bande comprenant :
- un premier additionneur analogique recevant, sur une première entrée, les échantillons d'un signal analogique d'entrée à convertir, efi les échantillons d'un premier signal analogique de rétroaction sur une seconde entrée ;
- un premier résonateur du second ordre dont la fréquence centrale est
Des exemples de tels convertisseurs sont proposés par exemple dans le document US 5,383,578. Dans ce document, il est proposé des réalisations dans lesquelles le convertisseur comprend deux résonateurs du premier ou du second ordre en série, ayant chacun leur fréquence centrale réglée sur la fréquence centrale Fo de la bande de fréquence du signal à convertir.
Un paramètre important d'un convertisseur Sigma-Delta passe-bande est constitué par la largeur de la bande de fréquence autour de la fréquence centrale du résonateur, en dehors de laquelle le bruit de quantification est rejeté. En effet, ce paramëtre influe directement sur le SNR. Plus cette largeur est grande et meilleur est le SNR.
Dans l'art antérieur, on connaît actuellement deux techniques permettant d'augmenter la largeur de cette bande - soit on augmente la fréquence d'échantillonnage Fs, en faisant en sorte, par exemple, que la fréquence centrale Fo de la bande du signal à
convertir soit égale â Fs/8 (on parle alors de « mode Fsl8 » du convertisseur) ;
ceci revient à augmenter le rapport de sur-échantillonnage ou OSR (de l'anglais "Over Sampling Ratio"), mais on est limité pour cela par les caractéristiques des amplificateurs utilisés pour la réalisation du convertisseur ;
- soit on augmente l'ordre du convertisseur, ce qui nécessite d'utiliser des structures particulières, dont fa plus courante est la structure cascadée de type MASH (voir "Oversampling Delta-Sigma Data Converters - Theory, Design, and Simulation", Candy et al., IEEE Press, 1992), afin de contourner les prob(émes de stabilité ; des exemples de convertisseurs ayant ainsi plusieurs étages cascadés (dits « convertisseur Sigma-Delta MASH) sont montrés par exemple dans le document US 5,383,578 précité.
L'invention vise à proposer une alternative à ces techniques de l'art antérieur.
Ce but est atteint, selon l'invention, grâce à un convertisseur ana(ogique-numérique Sigma-Delta passe-bande comprenant :
- un premier additionneur analogique recevant, sur une première entrée, les échantillons d'un signal analogique d'entrée à convertir, efi les échantillons d'un premier signal analogique de rétroaction sur une seconde entrée ;
- un premier résonateur du second ordre dont la fréquence centrale est
5 ajustable, recevant en entrée les échantillons délivrés par la sortie du premier additionneur analogique ;
- un second additionneur analogique recevant, sur une premiëre entrée, les échantillons délivrés par la sortie du premier résonateur, les échantillons d'un second signal analogique de rétroaction sur une deuxième entrée, et, en outre, les échantillons du signal analogique d'entrée à convertir sur une troisième entrée ;
- un second résonateur du second ordre dont la frëquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du second additionneur analogique ;
- un convertisseur analogique-numérique recevant en entrée les échantillons délivrés par la sortie du second résonateur et délivrant en sortie des valeurs d'un signai numérique de sortie correspondant au signal analogique d'entrée converti ;
- une première boucle de rétroaction qui comprend un convertisseur numérique-analogique recevant en entrée les valeurs du signal numérique de sortie, et qui délivre les échantillons du premier signal analogique de rétroaction ; et, - une seconde boucle de rétroaction qui comprend ledit convertisseur numérique-analogique et qui délivre les échantillons du second signal analogique de rétroaction.
Le fait que les résonateurs ont une fréquence centrale ajustable permet d'augmenter la largeur de la bande de fréquence en dehors de laquelle ie bruit de quantification est rejeté.
En effet, en réglant la fréquence centrale du premier résonateur à une valeur légèrement inférieure ou supérieure à la fréquence centrale de la bande de fréquence du signal analogique d'entrée à convertir, et en réglant la fréquence centrale du premier résonateur à une valeur respectivement légèrement supérieure ou légèrement inférieure à la fréquence centrale de la
- un second additionneur analogique recevant, sur une premiëre entrée, les échantillons délivrés par la sortie du premier résonateur, les échantillons d'un second signal analogique de rétroaction sur une deuxième entrée, et, en outre, les échantillons du signal analogique d'entrée à convertir sur une troisième entrée ;
- un second résonateur du second ordre dont la frëquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du second additionneur analogique ;
- un convertisseur analogique-numérique recevant en entrée les échantillons délivrés par la sortie du second résonateur et délivrant en sortie des valeurs d'un signai numérique de sortie correspondant au signal analogique d'entrée converti ;
- une première boucle de rétroaction qui comprend un convertisseur numérique-analogique recevant en entrée les valeurs du signal numérique de sortie, et qui délivre les échantillons du premier signal analogique de rétroaction ; et, - une seconde boucle de rétroaction qui comprend ledit convertisseur numérique-analogique et qui délivre les échantillons du second signal analogique de rétroaction.
Le fait que les résonateurs ont une fréquence centrale ajustable permet d'augmenter la largeur de la bande de fréquence en dehors de laquelle ie bruit de quantification est rejeté.
En effet, en réglant la fréquence centrale du premier résonateur à une valeur légèrement inférieure ou supérieure à la fréquence centrale de la bande de fréquence du signal analogique d'entrée à convertir, et en réglant la fréquence centrale du premier résonateur à une valeur respectivement légèrement supérieure ou légèrement inférieure à la fréquence centrale de la
6 bande de fréquence du signal analogique d'entrée à convertir, on peut obtenir un SNR élevé dans une bande de fréquence relativement large, de l'ordre de 200 kHz.
L'invention concerne aussi un convertisseur analogique-numérique Sigma-Delta MASH, comprenant au moins un premier et un second convertisseurs analogique-numérique Sigma-Delta passe-bande cascadés, ainsi qu'un filtre de recombinaison recevant le signal de sortie du premier convertisseur sur une premiëre entrée et le signal de sortie du second convertisseur sur une seconde entrée, dans lequel le premier et/ou le second convertisseurs sont des convertisseurs analogique-numérique Sigma-Delta passe-bande tels que définis ci-dessus.
L'avantage du convertisseur analogique-numérique Sigma-Delta MASH
de l'invention réside dans le fait qu'un tel convertisseur du huitième ordre est obtenu avec deux étages seulement, ce qui réduit la place occupée par le convertisseur sur un substrat de silicium.
D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés, sur lesquels on a représenté
- à la figure 1, déjà analysée : un schéma illustrant le principe d'un convertisseur Sigma-Delta passe-bas ;
- à la figure 2, également déjà analysée : un graphe montrant la mise en forme du bruit de quantification par le convertisseur de la figure 1 ;
- à la figure 3, également déjà analysée : un schéma illustrant le principe d'un convertisseur Sigma-Delta passe-bande ;
- à la figure 4, également déjà analysée : un graphe montrant la mise en forme du bruit par le convertisseur de la figure 3 ;
- à la figure 5 : le schéma d'un convertisseur Sigma-Delta selon l'invention ;
- à la figure 6 et la figure 7 : des schémas de circuits permettant de réaliser les résonateurs du convertisseur Sigma-Delta selon un mode de réalisation avantageux de l'invention ;
- à la figure 8 et à la figure 9 : des graphes illustrant la mise en forme du bruit de quantification par un convertisseur Sigma-Delta selon l'invention ;
L'invention concerne aussi un convertisseur analogique-numérique Sigma-Delta MASH, comprenant au moins un premier et un second convertisseurs analogique-numérique Sigma-Delta passe-bande cascadés, ainsi qu'un filtre de recombinaison recevant le signal de sortie du premier convertisseur sur une premiëre entrée et le signal de sortie du second convertisseur sur une seconde entrée, dans lequel le premier et/ou le second convertisseurs sont des convertisseurs analogique-numérique Sigma-Delta passe-bande tels que définis ci-dessus.
L'avantage du convertisseur analogique-numérique Sigma-Delta MASH
de l'invention réside dans le fait qu'un tel convertisseur du huitième ordre est obtenu avec deux étages seulement, ce qui réduit la place occupée par le convertisseur sur un substrat de silicium.
D'autres caractéristiques et avantages de l'invention apparaîtront encore à la lecture de la description qui va suivre. Celle-ci est purement illustrative et doit être lue en regard des dessins annexés, sur lesquels on a représenté
- à la figure 1, déjà analysée : un schéma illustrant le principe d'un convertisseur Sigma-Delta passe-bas ;
- à la figure 2, également déjà analysée : un graphe montrant la mise en forme du bruit de quantification par le convertisseur de la figure 1 ;
- à la figure 3, également déjà analysée : un schéma illustrant le principe d'un convertisseur Sigma-Delta passe-bande ;
- à la figure 4, également déjà analysée : un graphe montrant la mise en forme du bruit par le convertisseur de la figure 3 ;
- à la figure 5 : le schéma d'un convertisseur Sigma-Delta selon l'invention ;
- à la figure 6 et la figure 7 : des schémas de circuits permettant de réaliser les résonateurs du convertisseur Sigma-Delta selon un mode de réalisation avantageux de l'invention ;
- à la figure 8 et à la figure 9 : des graphes illustrant la mise en forme du bruit de quantification par un convertisseur Sigma-Delta selon l'invention ;
7 - à la figure 10 : un schéma illustrant le principe d'un CNA à sources de courant pondérées ;
- à la figure 11 : un schéma illustrant la répartition géographique sur un substrat de silicium de 16x16 sources de courant entrant dans la composition d'un CNA à 4 bits en entrée ;
- à la figure 12 : un tableau illustrant la commande de 16 sources de courant élémentaires entrant dans la composition d'un CNA à 4 bits, avec entrelacement pseudo-aléatoire de ces sources ;
- à la figure 13 et à la figure 14 : des graphes montrant la mise en forme du bruit de quantification, obtenus par simulation respectivement sans et avec entrelacement pseudo-aléatoire des sources de courant élémentaire du CNA ;
et, - à la figure 15 : le schéma d'un convertisseur Sigma-Delta MASH selon l'invention.
La figure 5 est une représentation schématique d'un convertisseur analogique-numérique Sigma-Delta passe-bande 300 selon l'invention.
Ce convertisseur 300 comprend un premier additionneur analogique S1.
Celui-ci reçoit, sur une première entrée, via un circuit de mise à l'échelle dont le gain J3 est positif, les échantillons x(nT) du signal analogique d'entrée x à convertir. II reçoit de plus, sur une seconde entrée, les échantillons x1'(nT) d'un premier signal analogique de rétroaction x1'.
Le convertisseur 300 comprend également un premier résonateur 101, préférentiellement du second ordre. La fréquence centrale du résonateur 101 est ajustable. Le résonateur 101 reçoit en entrée les échantillons délivrés par la sortie de l'additionneur analogique S1, correspondant à la somme analogique des échantillons x1'(nT) et des échantillons x(nT) affectés du gain J3 du circuit de mise à l'échelle 53. II délivre en sortie des échantillons j(nT) d'un signal j correspondant au signal analogique reçu en entrée après filtrage passe-bande.
Le convertisseur 300 comprend encore un second additionneur analogique S2. Celui-ci reçoit, sur une première entrée les échantillons j(nT) délivrés par la sortie du résonateur 101. II reçoit en outre, sur une deuxième entrée, les échantillons x2'(nT) d'un second signal analogique de rétroaction x2'. De préférence, il reçoit également, sur une troisième entrée, via un autre ô
circuit de mise à l'échelle 54 dont le gain J4 est positif, les échantillons x(nT) du signal analogique d'entrée x.
Le convertisseur 300 comprend encore un second résonateur 102, préférentiellement également du second ordre, dont la fréquence centrale est également ajustable. Celui-ci reçoit en entrée les échantillons du signal analogique délivré par la sortie du second additionneur analogique S2, correspondant à la somme analogiqûe des échantillons j(nT) et x2'(nT), et en outre des échantillons x(nT) affectés du gain J4 du circuit de mise à
l'échelle 54. II délivre en sortie les échantillons k(nT) d'un signal analogique k correspondant au signal analogique reçu en entrée après filtrage passe-bande.
Dans la suite, le signal k délivré en sortie du résonateur 102 est appelé
signal analogique filtré passe-bande. Le filtrage passe-bande ordre auquel il est ainsi fait référence, est, dans l'exemple décrit, un filtrage au quatrième ordre résultant du filtrage au second ordre par chacun des résonateurs 101 et 102.
Le convertisseur 300 comprend encore un convertisseur analogique-numérique 103 à n bits en sortie, où n est un nombre entier strictement supérieur à l'unité. De préférence, n est égal à seize (n=16). Le CAN 103 reçoit en entrée les échantillons k(nT) du signal analogique filtré passe-bande k, délivrés par la sortie du second résonateur 102. II délivre en sortie des valeurs y(nT) d'un signal numérique y correspondant au signal analogique d'entrée x converti.
Le convertisseur 300 comprend encore une première boucle de rétroaction 111 qui comprend un convertisseur numérique-analogique 104 à
n bits en entrée. Le CNA 104 reçoit en entrée les valeurs y(nT) du signal numérique de sortie y, et délivre en sortie les échantillons x'(nT) d'un signal analogique x' correspondant au signal de sortie y converti. La boucle de rétroaction 111 comprend aussi un circuit de mise à l'échelle 51, recevant les échantillons x'(nT) en entrée et délivrant en sortie les échantillons x1'(nT) du premier signal analogique de rétroaction x1' précité. Le gain J1 du circuit de mise à l'échelle 51 est négatif, afin d'obtenir la rétroaction recherchée.
Le convertisseur 300 comprend enfin une seconde boucle de rétroaction 112, qui comprend le CAN 104 et un autre circuit de mise à l'échelle 52, recevant les échantillons x'(nT) en entrée et délivrant en sortie les échantillons x2'(nT) du second signal analogique de rétroaction x2' précité. Le gain J2 du circuit 52 est également négatif, afin d'obtenir la rétroaction recherchée.
Dans un exemple, le signal analogique à convertir présente une bande de fréquence de l'ordre de 200 kHz de large, correspondant à 20 canaux d'à
peu près 12 kHz de large chacun. Cette bande est transposée sur une fréquence centrale Fo sensiblement égale à 1,2 MHz. De préférence, la fréquence d'échantillonnage Fs du signal analogique d'entrée x à convertir, est telle que Fo soit égale au quart de Fs (Fo = Fs/4). Cela simplifie le retour en bande de base du signal du signal numérique de sortie (i.e., après conversion analogique-numérique). Dans l'exemple Fs est donc égale à 4,8 MHz.
Dans la suite, les fonctions de transfert respectives du premier résonateur 101 et du second résonateur 102 sont notées H1(z) et H2(z) respectivement, où z désigne la variable discrète temps fréquence. De plus, on note 81 et 02 l'argument de la variable z pour la fonction de transfert H1(z) et pour la fonction de transfert H2(z) respectivement. On rappelle que l'argument 0 de la variable z est tel que 0 = 2.~.f/Fs, où f désigne la fréquence.
En tenant compte de ces notations, et en désignant en outre par cos la fonction cosinus, la fonction de transfert H1(z) du résonateur 101 est préférentiellement donnée par la relation suivante H1 (z) = cos ~1 x z-~ - z-~ (1 ) 1- 2xcos01xz-~~+z-2 et la fonction de transfert H2(z) du second résonateur 102 est préférentiellement donnée par la relation suivante H2 z = cos 02 x z-~ - z-~ (2) ( ) 1- 2xcos62xz-~ +z-2 II s'agit donc de fonctions bi-quadratiques, c'est-à-dire quadratiques au numérateur et au dénominateur.
De préférence, le résonateur 101 et le résonateur 102 sont de structure identique, c'est-à-dire que leurs fonctions de transfert respectives sont réalisées par des composants électroniques identiques. Cela simplifie la conception, le test et la réalisation du convertisseur sur un substrat de silicium.
En l'occurrence le résonateur 101 et le résonateur 102 sont des filtres analogiques du second ordre. De préférence, ils ont une structure à capacités commutées, avec ajustement du paramètre respectivement cos61 ou cos02, via une capacité variable respective. Par capacité commutée, on entend un condensateur ayant un interrupteur série amont ISAM et un interrupteur série 5 aval ISAV, respectivement en série avec chacune de ces bornes d'une part, et en outre un interrupteur parallèle amont IPAM et un interrupteur parallèle aval IPAV, en parallèle respectivement avec chacune de ses bornes d'autre part (voir par exemple la capacité commutée C01 sur le schéma de la figure 6).
Sauf mention contraire, la borne libre des interrupteurs parallèles IPAM et IPAV
10 de chaque capacité commutée à laquelle il est fait référence dans la suite, est reliée à la masse. Les filtres à capacités commutées sont bien connus de l'homme du métier et n'appellent pas de commentaires particuliers ici.
A la figure 6, on a représenté de façon schématique un mode de réalisation possible du résonateur 101, incluant en outre l'additionneur S1 dans un cas particulier où J1 = -J3 et où J2 = -(J4+1 ).
Le résonateur 101, qui a ici une structure à capacités commutées, comprend deux étages intégrateurs. Chacun de ces étages comprend un amplificateur opérationnel respectivement 61A et 62A, en série via ~ une capacité commutée C12. La sortie du résonateur 101 est prise sur la sortie de l'amplificateur 61A, qui délivre donc le signal analogique j. Les entrées non-inverseuses des amplificateurs 61A et 62A sont reliées à la masse. La sortie de l'amplificateur 61A est reliée à son entrée inverseuse via une capacité C1A.
En outre, la sortie de l'amplificateur 62A est reliée à son entrée inverseuse via une capacité variable C2A, permettant d'ajuster le paramètre cos61 précité. Par ailleurs, l'entrée inverseuse de l'amplificateur 61A reçoit le signal analogique d'entrée x (multiplié par le gain J3 du circuit de mise à l'échelle 53) via une capacité commutée C01. Le premier signal de rétroaction x1' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de la capacité commutée C01, celle-ci n'étant pas reliée à la masse. La capacité commutée C01, ainsi connectée, forme l'additionneur analogique S1. En outre, l'entrée inverseuse de l'amplificateur 61A est reliée à la sortie de l'amplificateur 62A via une capacité commutée C21. Enfin, l'entrée inverseuse de l'amplificateur 62A
reçoit le signal analogique d'entrée x (multiplié par le gain J3 du circuit de mise à
l'échelle 53) via une autre capacité commutée C02. Le premier signal de rétroaction x1' est porté sur la borne libre de l'interrupteur parâllèle amont IPAM de la capacité commutée C02, celle-ci n'étant pas reliée à la masse.
Si on prévoit en outre les relations suivantes C01 = 101xC1A;
C21 = S21xC1A ;
C12 = 112xC2A ; et, C02 = 102xC2A, où 101, S21, 112 et 102 sont des paramètres appropriés, alors on peut montrer que la fonction de transfert H1 (z) du résonateur 101 est donnée par la relation suivante ( ) _ (101-102xS21~xz-~-101xz-2 H1 z 1- 2-112xS21 xz-~+z-2 (3) Si en outre, on prévoit 101 = S21 = 1, alors la relation (3) s'identifie à la relation (1 ) ci-dessus, en posant de plus 102 = (1-cos01 ) et 112 = 2x(1-cos61 ).
A la figure 7, on a reprësenté de façon schématique un mode de réalisation possible du résonateur 102, incluant en outre l'additionneur S2.
Le résonateur 102, qui a également ici une structure à capacités commutées, comprend deux étages intégrateurs. Chacun de ces étages comprend un amplificateur opérationnel respectivement 61 B et 62B, en série via une capacité commutée C12. La sortie du résonateur 102 est prise sur la sortie de l'amplificateur 61 B, qui délivre le signal analogique filtré passe-bande k. Les entrées non-inverseuses des amplificateurs 61 B et 62B sont reliées à
la masse. La sortie de l'amplificateur 61 B est reliée à son entrée inverseuse via une capacité C1 B. En outre, la sortie de l'amplificateur 62B est reliée à son entrée inverseuse via une capacité variable C2B, permettant d'ajuster le paramètre cos62 précité. Par ailleurs, l'entrée inverseuse de l'amplificateur reçoit, premièrement le signal analogique j via une capacité commutée C01, et deuxièmement le signal analogique d'entrée x (multiplié par le gain J4 du circuit de mise à l'échelle 54) via une autre capacité commutée C01. Le second signal de rétroaction x2' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de chacune des deux capacités commutées C01 précitées, celle-ci n'étant pas reliée à la masse. Les capacités commutées C01, ainsi commutées, forment l'additionneur analogique S2. En outre, l'entrée inverseuse de l'amplificateur 61 B est reliée à la sortie de l'amplificateur 62B via une capacité commutée C21. Enfin, l'entrée inverseuse de l'amplificateur 62B
reçoit en outre, premièrement le signal analogique j via une capacité commutée C02, et deuxièmement le signal analogique d'entrée x (multiplié par le gain J4 du circuit de mise à l'échelle 54) via une autre capacité commutée C02. Le second signal de rétroaction x2' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de chacune des deux capacités commutées C02 précitées, celle-ci n'étant pas reliée à la masse.
Si on prévoit en outre les relations suivantes C01 = 101xC1B ;
C21 = S21xC1B ;
C12 = 112xC2B ; et, C02 = 102xC2A, où 101, S21, 112 et 102 sont les paramètres appropriés précités, alors on peut montrer que la fonction de transfert H2(z) du résonateur 102 est donnée par la relation suivante ( ) _ (101-102xS21~xz-~-101xz-2 H2 z 1_ 2_112xS21 xz-~+z-~ (4) Si en outre, on prévoit 101 = S21 = 1, alors la relation (4) s'identifie à la relation (2) ci-dessus, en posant de plus 102 = (1-cos92) et 112 = 2x(1-cos62).
Les valeurs des capacités C2A et C2B sont ajustables, et c'est par elles qu'on peut ajuster les valeurs des paramètres cosA1 et cos92 respectivement, qui déterminent la position exacte des pôles des fonctions de transfert H1(z) et H2(z) .respectivement. Ces capacités permettent donc de commander le mode de fonctionnement des résonateurs respectivement 101 et 102 (fonctionnement en mode Fs/4 ou en mode Fs/3, par exemple) et le réglage de leur fréquence centrale.
En particulier, lorsque cos61 = cos82 = 0, la fréquence centrale Fc1 et la fréquence centrale Fc2 respectivement des résonateurs 101 et 102 sont égales au quart de la fréquence d'échantillonnage (Fc1 = Fc2 = Fs/4). II s'agit alors du mode Fs/4. De même, lorsque cos61 = cos~2 = +~2/2, les fréquences centrales Fc1 et Fc2 respectivement des résonateurs 101 et 102 sont égale au huitième de la fréquence d'échantillonnage (Fc1 = Fc2 = Fs/8). II s'agit alors du mode Fs/8.
Selon un mode de réalisation avantageux, la fréquence centrale Fc1 du résonateur 101 est légèrement inférieure (respectivement supérieure) à la fréquence centrale Fo de la bande de fréquence du signal analogique d'entrée x à convertir, et la fréquence centrale Fc1 du résonateur 102 est légèrement supérieure (respectivement inférieure) à cette fréquence centrale Fo.
Ce réglage est illustré par les graphes des figures 8 et 9, dans un mode de réalisation préféré dans lequel la fréquence centrale Fo de la bande de fréquence du signal analogique x à convertir est égale au quart de la fréquence d'échantillonnage Fs (Fo = Fs/4). Sur la figure 8, la courbe 81 donne par exemple l'allure de la mise en forme du bruit de quantification par le résonateur 101, et la courbe 82 donne l'allure de la mise en forme du bruit de quantification par le résonateur 102. Sur la figure 9, la courbe 90 donne l'allure de la mise en forme du bruit de quantification par le convertisseur Sigma-Delta passe-bande 300 comportant les résonateurs 101 et 102 associés. On notera que la même courbe 90 serait obtenue si la mise en forme du bruit de quantification par le résonateur 101 correspondant à la courbe 82, la misé en forme du bruit de quantification par le résonateur 102 correspondant alors à
la courbe 81. Cela correspondrait simplement à une inversion de la position des pôles respectifs des fonctions de transfert H1(z) et H2(z) par rapport à la fréquence Fs/4.
Ce réglage permet d'élargir la bande de fréquence en dehors de laquelle la densité d'énergie N du bruit de quantification est rejetée. On peut ainsi obtenir un SNR satisfaisant dans une bande plus large qu'avec un fonctionnement en mode Fs/4 ou en mode Fs/8.
Le convertisseur analogique-numérique 103 est de préférence de type Flash à n bits en sortie. Un tel convertisseur présente pour avantage une grande vitesse de conversion, grâce à l'absence de régimes transitoires.
En outre, le convertisseur numérique-analogique 104 est de préférence également type Flash, à n bits en entrée, à sources de courant pondérées.
L'avantage d'un tel convertisseur tient là aussi à la rapidité de la conversion.
Le principe d'un CNA à sources de courant pondérées, qui est connu en lui-méme, est illustré par le schéma de la figure 10. Le CNA comprend n sources de courant CSO à CSn-1 connectées en parallèle entre un noeud A et un noeud B, et chacune en série avec un interrupteur de commande, respectivement SWO à ~SWn-1. Les sources de courant CSO, CS1, ..., CSi, ..., CSn-1, sont dites pondérées en ce sens qu'elles délivrent un courant respectivement 1o, 2xlo,..., 2'xlo, ..., 2"-~xlo où 1o est le courant délivré par une source de courant élémentaire. Une résistance R est en outre connectée entre les noeuds A et B. Les interrupteurs de commande sont commandés par n signaux de commande respectifs, dont l'état logique est déterminé par les bits d'information stockés dans un registre (non représenté), et correspondant à la valeur numérique à convertir.-La tension Vout entre les noeuds A et B constitue le signal analogique produit par la conversion.
En pratique, les sources de courant SCO à SCn-1 sont réalisées par 2"
sources de courant élémentaires, délivrant chacune le courant 1o précité, et dont une n'est pas utilisée. La source de courant CSO comprend une telle source de courant élémentaire. La source de courant CS1 en comprend deux en parallèle. La source de courant CS2 en comprend quatre en parallèle. La source de courant CS3 en comprend huit en parallèle. Et ainsi de suite. Selon un mode de réalisation avantageux, chacune des 2" sources de courant élémentaires est constituée de 2" sous-sources de courant élémentaires, chacune délivrant un courant l0/2". C'est donc au total 2" x 2" sources de courant qui sont comprises dans un tel CNA. Typiquement, il s'agit de transistors bipolaires respectifs.
Ces sources de courant sont de préférence disposées sur un substrat de silicium selon une répartition géographique déterminée de type matrice 2" x 2", avec entrelacement pseudo-aléatoire.
Ladite répartition géographique déterminée, qui se traduit par un dessin ("Layout" en anglais) particulier sur le substrat de silicium, permet de réduire les erreurs dues aux variations des courants fournis par chaque source de courant résultant des imperfections du procédé de réalisation (erreurs dites "erreurs de matching" des sources de courant). A cet effet, on fait en sorte, d'une part d'éloigner au maximum les zones d'implantations respectives des 2' sources de courant de courant élémentaires de chaque sous-source de courant SCi déterminée pour i compris entre 0 et n-1, et d'autre part d'éloigner au maximum les zones d'implantations respectives de chaque sous-source de courant élémentaire d'une source de courant élémentaire déterminée.
5 Le schéma de la figure 11 montre un exemple de telle répartition géographique des sources de courant. Sur cette figure, on considère l'exemple d'un convertisseur à quatre bits en entrée (n = 4). Les références du type "i-1.j-1" désignent la zone d'implantation (ici sensiblement un rectangle) sur le substrat de silicium, de la j-ième sous-source de courant élémentaire de la i-10 ème source de courant élémentaire, pour i et j compris entre 0 et 15.
L'avantage procuré par une telle répartition géographique réside dans la faible distorsion de non-linéarité (aussi appelée "Integral Non-Linearity Error"
ou INL, en anglais), qui se traduit par une réduction des raies parasites ("Spurious", en anglais) présentes dans le spectre du signal analogique en 15 sortie du CNA.
En outre, l'entrelacement (ou brassage) pseudo-aléatoire des sources de courant permet encore de rejeter une partie de l'énergie de ces raies parasites en dehors de la bande passante. Ce but est atteint en modifiant périodiquement le bit de contrôle d'une source de courant par un autre bit de contrôle (ces bits de contrôle étant les données binaires stockées dans le registre précité). Les changements sont faits en suivant d'une loi pseudo-aléatoire de longueur L. Certes, la périodicité de ces modifications est à
l'origine de raies parasites dans le spectre du signal analogique en sortie du CNA, mais la valeur de. L est choisie de manière que ces raies soient situées en dehors de la bande passante.
Le tableau de la figure 12 illustre le principe de cet entrelacement, toujours dans l'exemple d'un convertisseur à quatre bits en entrée (n = 4), et pour une périodicité égale à quatre (L = 4). Sur cette figure, on note CO à
les signaux de commande des seize sources de courants élémentaires, et on note In0 à In15 les valeurs binaires d'entrée du CNA. La colonne la plus à
gauche contient les valeurs In0 à In15 affectées aux signaux CO à C15 à
l'instant t = to. La deuxième . colonne en partant de la gauche contient les valeurs In0 à In15 affectées aux signaux CO à C15 à l'instant t = to + Ts, où
Ts désigne la période d'échantillonnage {Ts =1/Fs). La troisième colonne en partant de la gauche contient les valeurs In0 à In15 affectées aux signaux CO
à
C15 à l'instant t = to + 2xTs. Enfin, la quatrième colonne en partant de la gauche contient les valeurs In0 à In15 affectées aux signaux CO à C15 à
l'instant t = to + 3xTs.
Les graphes des figures 13 et 14 montrent la courbe de la mise en forme du bruit de quantification, obtenue par un logiciel de simulation, respectivement sans et avec entrelacement des sources de courant. Comme on peut le voir, le bruit de quantification est plus fortement rejeté en dehors de la bande passante (à peu près 200 kHz autour de 1,2 MHz) grâce à l'entrelacement. On a mesuré
que l'amélioration du SNR dans la bande passante qui résulte de cet entrelacement est de l'ordre de 2,3 dB (décibel).
Un convertisseur réalisé selon la présente invention permet de réaliser une chaine de réception radiofréquence capable de respecter la majeure partie des normes actuelles qui régissent les systèmes de radiocommunications (normes GSM, TETRAPOL, APCO 25, etc..
A la figure 15, on a représenté le schéma d'un exemple de convertisseur analogique-numérique Sigma-Delta MASH selon l'invention.
La structure de type MASH, ou structure cascadée, permet d'augmenter l'ordre du convertisseur Sigma-Delta sans encourir de problèmes de stabilité.
Avec deux convertisseurs Sigma-Delta du quatrième ordre cascadés, on obtient en effet un convertisseur analogique-numérique Sigma-Delta de type MASH du huitième ordre. On peut naturellement encore augmenter le nombre de convertisseurs Sigma-Delta du quatrième ordre ainsi cascadés, afin d'obtenir un convertisseur analogique-numérique Sigma-Delta de type MASH
d'ordre supérieur (multiple de quatre). Néanmoins, en pratique, un convertisseur du huitième ordre est suffisant pour la plupart des applications.
Dans l'exemple représenté à la figure 15, le convertisseur Sigma-Delta MASH 400 comprend deux étages cascadés 300a et 300b, chacun de ces étages étant un convertisseur analogique-numérique Sigma-Delta passe-bande du quatrième ordre, tel que décrit ci-dessus en regard du schéma de la figure 5. A la figure 15, les mémes éléments qu'à la figure 5 portent les mémes références auxquelles cependant le suffixe "a" ou le suffixe "b" est ajouté, pour les éléments du premier étage 300a et pour les éléments du second étage 300b respectivement. Le premier étage 300a délivre en sortie des valeurs numériques y1 (nT) d'un signal de sortie y1. De même, le second étage 300b délivre en sortie des valeurs numériques y2(nT) d'un signal de sortie y2.
La structure de chaque étage n'est pas décrite à nouveau ici. On notera seulement que le circuit de mise à l'échelle 54b du second étage 300b ne reçoit pas directement le signal d'entrée du second étage 300b, mais ce signal d'entrée multiplié par le gain J3b du circuit de mise à l'échelle 53b. II en résulte que la valeur du gain J3b+J4b du circuit 53b et du circuit 54b mis en série, correspond à la valeur du gain J4 du circuit de mise en forme 54 du convertisseur 300 de la figure 5.
Afin d'assurer la liaison entre les deux étages 300a et 300b, le convertisseur 400 comprend en outre un soustracteur analogique 151, dont l'entrée positive reçoit les échantillons x'a(nT) du signal analogique délivré
par la sortie du CNA 104a du premier étage 300a, et dont l'entrée négative reçoit les échantillons ka(nT) du signal analogique filtré passe bande ka du premier étage 300a. La sortie du soustracteur 151 délivre des échantillons d'un signal analogique correspondant à la différence des échantillons x'a(nT) et ' des échantillons ka(nT). Ce signal analogique, après passage dans un circuit de mise à l'échelle 152 et dans un retardateur 153, constitue le signal analogique d'entrée du second étage 300b.
Le convertisseur 400 comprend en outre un filtre de recombinaison 154 qui reçoit, sur une première entrée, le signal de sortie y1 du convertisseur 200a et, sur une seconde entrée, le signal de sortie y2 du convertisseur 200b. Ce filtre 154 combine les valeurs y1 (nT) et les valeurs y2(nT) des signaux numériques y1 et y2 respectivement, afin de produire les valeurs y(nT) du signal numérique de sortie y du convertisseur 400.
Dans un exemple, la fonction de transfert R(z) du filtre de recombinaison (230) est donnée par la relation suivante R(z) _ (z-3 x y1~+ 1 + 2. G + z-2 ,~ y2 (5) où z désigne la variable discrète temps fréquence, où y1 désigne le signal de sortie dudit premier convertisseur (200a), où y2 désigne le signal de sortie dudit second convertisseur (200b), et où G désigne le gain du circuit de mise à l'échelle 152 disposé entre le convertisseur 300a et le convertisseur 300b.
- à la figure 11 : un schéma illustrant la répartition géographique sur un substrat de silicium de 16x16 sources de courant entrant dans la composition d'un CNA à 4 bits en entrée ;
- à la figure 12 : un tableau illustrant la commande de 16 sources de courant élémentaires entrant dans la composition d'un CNA à 4 bits, avec entrelacement pseudo-aléatoire de ces sources ;
- à la figure 13 et à la figure 14 : des graphes montrant la mise en forme du bruit de quantification, obtenus par simulation respectivement sans et avec entrelacement pseudo-aléatoire des sources de courant élémentaire du CNA ;
et, - à la figure 15 : le schéma d'un convertisseur Sigma-Delta MASH selon l'invention.
La figure 5 est une représentation schématique d'un convertisseur analogique-numérique Sigma-Delta passe-bande 300 selon l'invention.
Ce convertisseur 300 comprend un premier additionneur analogique S1.
Celui-ci reçoit, sur une première entrée, via un circuit de mise à l'échelle dont le gain J3 est positif, les échantillons x(nT) du signal analogique d'entrée x à convertir. II reçoit de plus, sur une seconde entrée, les échantillons x1'(nT) d'un premier signal analogique de rétroaction x1'.
Le convertisseur 300 comprend également un premier résonateur 101, préférentiellement du second ordre. La fréquence centrale du résonateur 101 est ajustable. Le résonateur 101 reçoit en entrée les échantillons délivrés par la sortie de l'additionneur analogique S1, correspondant à la somme analogique des échantillons x1'(nT) et des échantillons x(nT) affectés du gain J3 du circuit de mise à l'échelle 53. II délivre en sortie des échantillons j(nT) d'un signal j correspondant au signal analogique reçu en entrée après filtrage passe-bande.
Le convertisseur 300 comprend encore un second additionneur analogique S2. Celui-ci reçoit, sur une première entrée les échantillons j(nT) délivrés par la sortie du résonateur 101. II reçoit en outre, sur une deuxième entrée, les échantillons x2'(nT) d'un second signal analogique de rétroaction x2'. De préférence, il reçoit également, sur une troisième entrée, via un autre ô
circuit de mise à l'échelle 54 dont le gain J4 est positif, les échantillons x(nT) du signal analogique d'entrée x.
Le convertisseur 300 comprend encore un second résonateur 102, préférentiellement également du second ordre, dont la fréquence centrale est également ajustable. Celui-ci reçoit en entrée les échantillons du signal analogique délivré par la sortie du second additionneur analogique S2, correspondant à la somme analogiqûe des échantillons j(nT) et x2'(nT), et en outre des échantillons x(nT) affectés du gain J4 du circuit de mise à
l'échelle 54. II délivre en sortie les échantillons k(nT) d'un signal analogique k correspondant au signal analogique reçu en entrée après filtrage passe-bande.
Dans la suite, le signal k délivré en sortie du résonateur 102 est appelé
signal analogique filtré passe-bande. Le filtrage passe-bande ordre auquel il est ainsi fait référence, est, dans l'exemple décrit, un filtrage au quatrième ordre résultant du filtrage au second ordre par chacun des résonateurs 101 et 102.
Le convertisseur 300 comprend encore un convertisseur analogique-numérique 103 à n bits en sortie, où n est un nombre entier strictement supérieur à l'unité. De préférence, n est égal à seize (n=16). Le CAN 103 reçoit en entrée les échantillons k(nT) du signal analogique filtré passe-bande k, délivrés par la sortie du second résonateur 102. II délivre en sortie des valeurs y(nT) d'un signal numérique y correspondant au signal analogique d'entrée x converti.
Le convertisseur 300 comprend encore une première boucle de rétroaction 111 qui comprend un convertisseur numérique-analogique 104 à
n bits en entrée. Le CNA 104 reçoit en entrée les valeurs y(nT) du signal numérique de sortie y, et délivre en sortie les échantillons x'(nT) d'un signal analogique x' correspondant au signal de sortie y converti. La boucle de rétroaction 111 comprend aussi un circuit de mise à l'échelle 51, recevant les échantillons x'(nT) en entrée et délivrant en sortie les échantillons x1'(nT) du premier signal analogique de rétroaction x1' précité. Le gain J1 du circuit de mise à l'échelle 51 est négatif, afin d'obtenir la rétroaction recherchée.
Le convertisseur 300 comprend enfin une seconde boucle de rétroaction 112, qui comprend le CAN 104 et un autre circuit de mise à l'échelle 52, recevant les échantillons x'(nT) en entrée et délivrant en sortie les échantillons x2'(nT) du second signal analogique de rétroaction x2' précité. Le gain J2 du circuit 52 est également négatif, afin d'obtenir la rétroaction recherchée.
Dans un exemple, le signal analogique à convertir présente une bande de fréquence de l'ordre de 200 kHz de large, correspondant à 20 canaux d'à
peu près 12 kHz de large chacun. Cette bande est transposée sur une fréquence centrale Fo sensiblement égale à 1,2 MHz. De préférence, la fréquence d'échantillonnage Fs du signal analogique d'entrée x à convertir, est telle que Fo soit égale au quart de Fs (Fo = Fs/4). Cela simplifie le retour en bande de base du signal du signal numérique de sortie (i.e., après conversion analogique-numérique). Dans l'exemple Fs est donc égale à 4,8 MHz.
Dans la suite, les fonctions de transfert respectives du premier résonateur 101 et du second résonateur 102 sont notées H1(z) et H2(z) respectivement, où z désigne la variable discrète temps fréquence. De plus, on note 81 et 02 l'argument de la variable z pour la fonction de transfert H1(z) et pour la fonction de transfert H2(z) respectivement. On rappelle que l'argument 0 de la variable z est tel que 0 = 2.~.f/Fs, où f désigne la fréquence.
En tenant compte de ces notations, et en désignant en outre par cos la fonction cosinus, la fonction de transfert H1(z) du résonateur 101 est préférentiellement donnée par la relation suivante H1 (z) = cos ~1 x z-~ - z-~ (1 ) 1- 2xcos01xz-~~+z-2 et la fonction de transfert H2(z) du second résonateur 102 est préférentiellement donnée par la relation suivante H2 z = cos 02 x z-~ - z-~ (2) ( ) 1- 2xcos62xz-~ +z-2 II s'agit donc de fonctions bi-quadratiques, c'est-à-dire quadratiques au numérateur et au dénominateur.
De préférence, le résonateur 101 et le résonateur 102 sont de structure identique, c'est-à-dire que leurs fonctions de transfert respectives sont réalisées par des composants électroniques identiques. Cela simplifie la conception, le test et la réalisation du convertisseur sur un substrat de silicium.
En l'occurrence le résonateur 101 et le résonateur 102 sont des filtres analogiques du second ordre. De préférence, ils ont une structure à capacités commutées, avec ajustement du paramètre respectivement cos61 ou cos02, via une capacité variable respective. Par capacité commutée, on entend un condensateur ayant un interrupteur série amont ISAM et un interrupteur série 5 aval ISAV, respectivement en série avec chacune de ces bornes d'une part, et en outre un interrupteur parallèle amont IPAM et un interrupteur parallèle aval IPAV, en parallèle respectivement avec chacune de ses bornes d'autre part (voir par exemple la capacité commutée C01 sur le schéma de la figure 6).
Sauf mention contraire, la borne libre des interrupteurs parallèles IPAM et IPAV
10 de chaque capacité commutée à laquelle il est fait référence dans la suite, est reliée à la masse. Les filtres à capacités commutées sont bien connus de l'homme du métier et n'appellent pas de commentaires particuliers ici.
A la figure 6, on a représenté de façon schématique un mode de réalisation possible du résonateur 101, incluant en outre l'additionneur S1 dans un cas particulier où J1 = -J3 et où J2 = -(J4+1 ).
Le résonateur 101, qui a ici une structure à capacités commutées, comprend deux étages intégrateurs. Chacun de ces étages comprend un amplificateur opérationnel respectivement 61A et 62A, en série via ~ une capacité commutée C12. La sortie du résonateur 101 est prise sur la sortie de l'amplificateur 61A, qui délivre donc le signal analogique j. Les entrées non-inverseuses des amplificateurs 61A et 62A sont reliées à la masse. La sortie de l'amplificateur 61A est reliée à son entrée inverseuse via une capacité C1A.
En outre, la sortie de l'amplificateur 62A est reliée à son entrée inverseuse via une capacité variable C2A, permettant d'ajuster le paramètre cos61 précité. Par ailleurs, l'entrée inverseuse de l'amplificateur 61A reçoit le signal analogique d'entrée x (multiplié par le gain J3 du circuit de mise à l'échelle 53) via une capacité commutée C01. Le premier signal de rétroaction x1' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de la capacité commutée C01, celle-ci n'étant pas reliée à la masse. La capacité commutée C01, ainsi connectée, forme l'additionneur analogique S1. En outre, l'entrée inverseuse de l'amplificateur 61A est reliée à la sortie de l'amplificateur 62A via une capacité commutée C21. Enfin, l'entrée inverseuse de l'amplificateur 62A
reçoit le signal analogique d'entrée x (multiplié par le gain J3 du circuit de mise à
l'échelle 53) via une autre capacité commutée C02. Le premier signal de rétroaction x1' est porté sur la borne libre de l'interrupteur parâllèle amont IPAM de la capacité commutée C02, celle-ci n'étant pas reliée à la masse.
Si on prévoit en outre les relations suivantes C01 = 101xC1A;
C21 = S21xC1A ;
C12 = 112xC2A ; et, C02 = 102xC2A, où 101, S21, 112 et 102 sont des paramètres appropriés, alors on peut montrer que la fonction de transfert H1 (z) du résonateur 101 est donnée par la relation suivante ( ) _ (101-102xS21~xz-~-101xz-2 H1 z 1- 2-112xS21 xz-~+z-2 (3) Si en outre, on prévoit 101 = S21 = 1, alors la relation (3) s'identifie à la relation (1 ) ci-dessus, en posant de plus 102 = (1-cos01 ) et 112 = 2x(1-cos61 ).
A la figure 7, on a reprësenté de façon schématique un mode de réalisation possible du résonateur 102, incluant en outre l'additionneur S2.
Le résonateur 102, qui a également ici une structure à capacités commutées, comprend deux étages intégrateurs. Chacun de ces étages comprend un amplificateur opérationnel respectivement 61 B et 62B, en série via une capacité commutée C12. La sortie du résonateur 102 est prise sur la sortie de l'amplificateur 61 B, qui délivre le signal analogique filtré passe-bande k. Les entrées non-inverseuses des amplificateurs 61 B et 62B sont reliées à
la masse. La sortie de l'amplificateur 61 B est reliée à son entrée inverseuse via une capacité C1 B. En outre, la sortie de l'amplificateur 62B est reliée à son entrée inverseuse via une capacité variable C2B, permettant d'ajuster le paramètre cos62 précité. Par ailleurs, l'entrée inverseuse de l'amplificateur reçoit, premièrement le signal analogique j via une capacité commutée C01, et deuxièmement le signal analogique d'entrée x (multiplié par le gain J4 du circuit de mise à l'échelle 54) via une autre capacité commutée C01. Le second signal de rétroaction x2' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de chacune des deux capacités commutées C01 précitées, celle-ci n'étant pas reliée à la masse. Les capacités commutées C01, ainsi commutées, forment l'additionneur analogique S2. En outre, l'entrée inverseuse de l'amplificateur 61 B est reliée à la sortie de l'amplificateur 62B via une capacité commutée C21. Enfin, l'entrée inverseuse de l'amplificateur 62B
reçoit en outre, premièrement le signal analogique j via une capacité commutée C02, et deuxièmement le signal analogique d'entrée x (multiplié par le gain J4 du circuit de mise à l'échelle 54) via une autre capacité commutée C02. Le second signal de rétroaction x2' est porté sur la borne libre de l'interrupteur parallèle amont IPAM de chacune des deux capacités commutées C02 précitées, celle-ci n'étant pas reliée à la masse.
Si on prévoit en outre les relations suivantes C01 = 101xC1B ;
C21 = S21xC1B ;
C12 = 112xC2B ; et, C02 = 102xC2A, où 101, S21, 112 et 102 sont les paramètres appropriés précités, alors on peut montrer que la fonction de transfert H2(z) du résonateur 102 est donnée par la relation suivante ( ) _ (101-102xS21~xz-~-101xz-2 H2 z 1_ 2_112xS21 xz-~+z-~ (4) Si en outre, on prévoit 101 = S21 = 1, alors la relation (4) s'identifie à la relation (2) ci-dessus, en posant de plus 102 = (1-cos92) et 112 = 2x(1-cos62).
Les valeurs des capacités C2A et C2B sont ajustables, et c'est par elles qu'on peut ajuster les valeurs des paramètres cosA1 et cos92 respectivement, qui déterminent la position exacte des pôles des fonctions de transfert H1(z) et H2(z) .respectivement. Ces capacités permettent donc de commander le mode de fonctionnement des résonateurs respectivement 101 et 102 (fonctionnement en mode Fs/4 ou en mode Fs/3, par exemple) et le réglage de leur fréquence centrale.
En particulier, lorsque cos61 = cos82 = 0, la fréquence centrale Fc1 et la fréquence centrale Fc2 respectivement des résonateurs 101 et 102 sont égales au quart de la fréquence d'échantillonnage (Fc1 = Fc2 = Fs/4). II s'agit alors du mode Fs/4. De même, lorsque cos61 = cos~2 = +~2/2, les fréquences centrales Fc1 et Fc2 respectivement des résonateurs 101 et 102 sont égale au huitième de la fréquence d'échantillonnage (Fc1 = Fc2 = Fs/8). II s'agit alors du mode Fs/8.
Selon un mode de réalisation avantageux, la fréquence centrale Fc1 du résonateur 101 est légèrement inférieure (respectivement supérieure) à la fréquence centrale Fo de la bande de fréquence du signal analogique d'entrée x à convertir, et la fréquence centrale Fc1 du résonateur 102 est légèrement supérieure (respectivement inférieure) à cette fréquence centrale Fo.
Ce réglage est illustré par les graphes des figures 8 et 9, dans un mode de réalisation préféré dans lequel la fréquence centrale Fo de la bande de fréquence du signal analogique x à convertir est égale au quart de la fréquence d'échantillonnage Fs (Fo = Fs/4). Sur la figure 8, la courbe 81 donne par exemple l'allure de la mise en forme du bruit de quantification par le résonateur 101, et la courbe 82 donne l'allure de la mise en forme du bruit de quantification par le résonateur 102. Sur la figure 9, la courbe 90 donne l'allure de la mise en forme du bruit de quantification par le convertisseur Sigma-Delta passe-bande 300 comportant les résonateurs 101 et 102 associés. On notera que la même courbe 90 serait obtenue si la mise en forme du bruit de quantification par le résonateur 101 correspondant à la courbe 82, la misé en forme du bruit de quantification par le résonateur 102 correspondant alors à
la courbe 81. Cela correspondrait simplement à une inversion de la position des pôles respectifs des fonctions de transfert H1(z) et H2(z) par rapport à la fréquence Fs/4.
Ce réglage permet d'élargir la bande de fréquence en dehors de laquelle la densité d'énergie N du bruit de quantification est rejetée. On peut ainsi obtenir un SNR satisfaisant dans une bande plus large qu'avec un fonctionnement en mode Fs/4 ou en mode Fs/8.
Le convertisseur analogique-numérique 103 est de préférence de type Flash à n bits en sortie. Un tel convertisseur présente pour avantage une grande vitesse de conversion, grâce à l'absence de régimes transitoires.
En outre, le convertisseur numérique-analogique 104 est de préférence également type Flash, à n bits en entrée, à sources de courant pondérées.
L'avantage d'un tel convertisseur tient là aussi à la rapidité de la conversion.
Le principe d'un CNA à sources de courant pondérées, qui est connu en lui-méme, est illustré par le schéma de la figure 10. Le CNA comprend n sources de courant CSO à CSn-1 connectées en parallèle entre un noeud A et un noeud B, et chacune en série avec un interrupteur de commande, respectivement SWO à ~SWn-1. Les sources de courant CSO, CS1, ..., CSi, ..., CSn-1, sont dites pondérées en ce sens qu'elles délivrent un courant respectivement 1o, 2xlo,..., 2'xlo, ..., 2"-~xlo où 1o est le courant délivré par une source de courant élémentaire. Une résistance R est en outre connectée entre les noeuds A et B. Les interrupteurs de commande sont commandés par n signaux de commande respectifs, dont l'état logique est déterminé par les bits d'information stockés dans un registre (non représenté), et correspondant à la valeur numérique à convertir.-La tension Vout entre les noeuds A et B constitue le signal analogique produit par la conversion.
En pratique, les sources de courant SCO à SCn-1 sont réalisées par 2"
sources de courant élémentaires, délivrant chacune le courant 1o précité, et dont une n'est pas utilisée. La source de courant CSO comprend une telle source de courant élémentaire. La source de courant CS1 en comprend deux en parallèle. La source de courant CS2 en comprend quatre en parallèle. La source de courant CS3 en comprend huit en parallèle. Et ainsi de suite. Selon un mode de réalisation avantageux, chacune des 2" sources de courant élémentaires est constituée de 2" sous-sources de courant élémentaires, chacune délivrant un courant l0/2". C'est donc au total 2" x 2" sources de courant qui sont comprises dans un tel CNA. Typiquement, il s'agit de transistors bipolaires respectifs.
Ces sources de courant sont de préférence disposées sur un substrat de silicium selon une répartition géographique déterminée de type matrice 2" x 2", avec entrelacement pseudo-aléatoire.
Ladite répartition géographique déterminée, qui se traduit par un dessin ("Layout" en anglais) particulier sur le substrat de silicium, permet de réduire les erreurs dues aux variations des courants fournis par chaque source de courant résultant des imperfections du procédé de réalisation (erreurs dites "erreurs de matching" des sources de courant). A cet effet, on fait en sorte, d'une part d'éloigner au maximum les zones d'implantations respectives des 2' sources de courant de courant élémentaires de chaque sous-source de courant SCi déterminée pour i compris entre 0 et n-1, et d'autre part d'éloigner au maximum les zones d'implantations respectives de chaque sous-source de courant élémentaire d'une source de courant élémentaire déterminée.
5 Le schéma de la figure 11 montre un exemple de telle répartition géographique des sources de courant. Sur cette figure, on considère l'exemple d'un convertisseur à quatre bits en entrée (n = 4). Les références du type "i-1.j-1" désignent la zone d'implantation (ici sensiblement un rectangle) sur le substrat de silicium, de la j-ième sous-source de courant élémentaire de la i-10 ème source de courant élémentaire, pour i et j compris entre 0 et 15.
L'avantage procuré par une telle répartition géographique réside dans la faible distorsion de non-linéarité (aussi appelée "Integral Non-Linearity Error"
ou INL, en anglais), qui se traduit par une réduction des raies parasites ("Spurious", en anglais) présentes dans le spectre du signal analogique en 15 sortie du CNA.
En outre, l'entrelacement (ou brassage) pseudo-aléatoire des sources de courant permet encore de rejeter une partie de l'énergie de ces raies parasites en dehors de la bande passante. Ce but est atteint en modifiant périodiquement le bit de contrôle d'une source de courant par un autre bit de contrôle (ces bits de contrôle étant les données binaires stockées dans le registre précité). Les changements sont faits en suivant d'une loi pseudo-aléatoire de longueur L. Certes, la périodicité de ces modifications est à
l'origine de raies parasites dans le spectre du signal analogique en sortie du CNA, mais la valeur de. L est choisie de manière que ces raies soient situées en dehors de la bande passante.
Le tableau de la figure 12 illustre le principe de cet entrelacement, toujours dans l'exemple d'un convertisseur à quatre bits en entrée (n = 4), et pour une périodicité égale à quatre (L = 4). Sur cette figure, on note CO à
les signaux de commande des seize sources de courants élémentaires, et on note In0 à In15 les valeurs binaires d'entrée du CNA. La colonne la plus à
gauche contient les valeurs In0 à In15 affectées aux signaux CO à C15 à
l'instant t = to. La deuxième . colonne en partant de la gauche contient les valeurs In0 à In15 affectées aux signaux CO à C15 à l'instant t = to + Ts, où
Ts désigne la période d'échantillonnage {Ts =1/Fs). La troisième colonne en partant de la gauche contient les valeurs In0 à In15 affectées aux signaux CO
à
C15 à l'instant t = to + 2xTs. Enfin, la quatrième colonne en partant de la gauche contient les valeurs In0 à In15 affectées aux signaux CO à C15 à
l'instant t = to + 3xTs.
Les graphes des figures 13 et 14 montrent la courbe de la mise en forme du bruit de quantification, obtenue par un logiciel de simulation, respectivement sans et avec entrelacement des sources de courant. Comme on peut le voir, le bruit de quantification est plus fortement rejeté en dehors de la bande passante (à peu près 200 kHz autour de 1,2 MHz) grâce à l'entrelacement. On a mesuré
que l'amélioration du SNR dans la bande passante qui résulte de cet entrelacement est de l'ordre de 2,3 dB (décibel).
Un convertisseur réalisé selon la présente invention permet de réaliser une chaine de réception radiofréquence capable de respecter la majeure partie des normes actuelles qui régissent les systèmes de radiocommunications (normes GSM, TETRAPOL, APCO 25, etc..
A la figure 15, on a représenté le schéma d'un exemple de convertisseur analogique-numérique Sigma-Delta MASH selon l'invention.
La structure de type MASH, ou structure cascadée, permet d'augmenter l'ordre du convertisseur Sigma-Delta sans encourir de problèmes de stabilité.
Avec deux convertisseurs Sigma-Delta du quatrième ordre cascadés, on obtient en effet un convertisseur analogique-numérique Sigma-Delta de type MASH du huitième ordre. On peut naturellement encore augmenter le nombre de convertisseurs Sigma-Delta du quatrième ordre ainsi cascadés, afin d'obtenir un convertisseur analogique-numérique Sigma-Delta de type MASH
d'ordre supérieur (multiple de quatre). Néanmoins, en pratique, un convertisseur du huitième ordre est suffisant pour la plupart des applications.
Dans l'exemple représenté à la figure 15, le convertisseur Sigma-Delta MASH 400 comprend deux étages cascadés 300a et 300b, chacun de ces étages étant un convertisseur analogique-numérique Sigma-Delta passe-bande du quatrième ordre, tel que décrit ci-dessus en regard du schéma de la figure 5. A la figure 15, les mémes éléments qu'à la figure 5 portent les mémes références auxquelles cependant le suffixe "a" ou le suffixe "b" est ajouté, pour les éléments du premier étage 300a et pour les éléments du second étage 300b respectivement. Le premier étage 300a délivre en sortie des valeurs numériques y1 (nT) d'un signal de sortie y1. De même, le second étage 300b délivre en sortie des valeurs numériques y2(nT) d'un signal de sortie y2.
La structure de chaque étage n'est pas décrite à nouveau ici. On notera seulement que le circuit de mise à l'échelle 54b du second étage 300b ne reçoit pas directement le signal d'entrée du second étage 300b, mais ce signal d'entrée multiplié par le gain J3b du circuit de mise à l'échelle 53b. II en résulte que la valeur du gain J3b+J4b du circuit 53b et du circuit 54b mis en série, correspond à la valeur du gain J4 du circuit de mise en forme 54 du convertisseur 300 de la figure 5.
Afin d'assurer la liaison entre les deux étages 300a et 300b, le convertisseur 400 comprend en outre un soustracteur analogique 151, dont l'entrée positive reçoit les échantillons x'a(nT) du signal analogique délivré
par la sortie du CNA 104a du premier étage 300a, et dont l'entrée négative reçoit les échantillons ka(nT) du signal analogique filtré passe bande ka du premier étage 300a. La sortie du soustracteur 151 délivre des échantillons d'un signal analogique correspondant à la différence des échantillons x'a(nT) et ' des échantillons ka(nT). Ce signal analogique, après passage dans un circuit de mise à l'échelle 152 et dans un retardateur 153, constitue le signal analogique d'entrée du second étage 300b.
Le convertisseur 400 comprend en outre un filtre de recombinaison 154 qui reçoit, sur une première entrée, le signal de sortie y1 du convertisseur 200a et, sur une seconde entrée, le signal de sortie y2 du convertisseur 200b. Ce filtre 154 combine les valeurs y1 (nT) et les valeurs y2(nT) des signaux numériques y1 et y2 respectivement, afin de produire les valeurs y(nT) du signal numérique de sortie y du convertisseur 400.
Dans un exemple, la fonction de transfert R(z) du filtre de recombinaison (230) est donnée par la relation suivante R(z) _ (z-3 x y1~+ 1 + 2. G + z-2 ,~ y2 (5) où z désigne la variable discrète temps fréquence, où y1 désigne le signal de sortie dudit premier convertisseur (200a), où y2 désigne le signal de sortie dudit second convertisseur (200b), et où G désigne le gain du circuit de mise à l'échelle 152 disposé entre le convertisseur 300a et le convertisseur 300b.
Claims (10)
1. Convertisseur analogique-numérique Sigma-Delta passe-bande (300) comprenant:
un premier additionneur analogique (S1 ) recevant sur une première entrée les échantillons d'un signal analogique d'entrée (x) à convertir, et les échantillons d'un premier signal analogique de rétroaction (x1') sur une seconde entrée :
- un premier résonateur du second ordre (101 ) dont fa fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du premier additionneur analogique (S1 ) ;
- un second additionneur analogique (S2) recevant sur une première entrée les échantillons délivrés par la sortie du premier résonateur (101), les échantillons d'un second signal analogique de rétroaction (x2') sur une deuxième entrée, et en outre les échantillons du signal analogique d'entrée (x) à convertir sur une troisième entrée ;
- un second résonateur du second ordre (102) dont la fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du second additionneur analogique (S2) ;
- un convertisseur analogique-numérique (103) recevant en entrée les échantillons délivrés par la sortie du second résonateur (102) et délivrant en sortie les valeurs d'un signal numérique de sortie (y) correspondant au signal analogique d'entrée (x) converti ;
- une première boucle de rétroaction (111 ) qui comprend un convertisseur numérique-analogique (104) recevant en entrée les valeurs du signal numérique de sortie (y), et qui délivre les échantillons du premier signal analogique de rétroaction (x1') ;
- une seconde boucle de rétroaction (112) qui comprend ledit convertisseur numérique-analogique (104) et qui délivre !es échantillons du second signal analogique de rétroaction (x2'), dans lequel le premier résonateur (101 ) a une fonction de transfert H1 (z) donnée par la relation suivante:
et/ou dans lequel le second résonateur (102) a une fonction de transfert H2(z) donnée par la relation suivante:
où z désigne la variable discrète temps fréquence, et où .theta.1 et .theta.2 désignent l'argument de la variable z, respectivement pour la fonction de transfert H1(z) et pour la fonction de transfert H2(z), et dans lequel la fréquence centrale du premier résonateur et/ou du second résonateur est ajustable via le paramètre cos.theta.1 et/ou cos.theta.2 respectivement.
un premier additionneur analogique (S1 ) recevant sur une première entrée les échantillons d'un signal analogique d'entrée (x) à convertir, et les échantillons d'un premier signal analogique de rétroaction (x1') sur une seconde entrée :
- un premier résonateur du second ordre (101 ) dont fa fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du premier additionneur analogique (S1 ) ;
- un second additionneur analogique (S2) recevant sur une première entrée les échantillons délivrés par la sortie du premier résonateur (101), les échantillons d'un second signal analogique de rétroaction (x2') sur une deuxième entrée, et en outre les échantillons du signal analogique d'entrée (x) à convertir sur une troisième entrée ;
- un second résonateur du second ordre (102) dont la fréquence centrale est ajustable, recevant en entrée les échantillons délivrés par la sortie du second additionneur analogique (S2) ;
- un convertisseur analogique-numérique (103) recevant en entrée les échantillons délivrés par la sortie du second résonateur (102) et délivrant en sortie les valeurs d'un signal numérique de sortie (y) correspondant au signal analogique d'entrée (x) converti ;
- une première boucle de rétroaction (111 ) qui comprend un convertisseur numérique-analogique (104) recevant en entrée les valeurs du signal numérique de sortie (y), et qui délivre les échantillons du premier signal analogique de rétroaction (x1') ;
- une seconde boucle de rétroaction (112) qui comprend ledit convertisseur numérique-analogique (104) et qui délivre !es échantillons du second signal analogique de rétroaction (x2'), dans lequel le premier résonateur (101 ) a une fonction de transfert H1 (z) donnée par la relation suivante:
et/ou dans lequel le second résonateur (102) a une fonction de transfert H2(z) donnée par la relation suivante:
où z désigne la variable discrète temps fréquence, et où .theta.1 et .theta.2 désignent l'argument de la variable z, respectivement pour la fonction de transfert H1(z) et pour la fonction de transfert H2(z), et dans lequel la fréquence centrale du premier résonateur et/ou du second résonateur est ajustable via le paramètre cos.theta.1 et/ou cos.theta.2 respectivement.
2. Convertisseur selon la revendication 1, dans lequel le premier résonateur (101) et le second résonateur (102) sont de structure identique.
3. Convertisseur selon la revendication 1 ou la revendication 2, dans lequel le premier résonateur (101) et/ou le second résonateur (102) ont une structure à capacités commutées, avec ajustement du paramètre respectivement cos.theta.1 et/ou cos.theta.2 via une capacité variable respective (C2A,C2B).
4. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel fa fréquence d'échantillonnage (Fs) est sensiblement égale au quadruple de la fréquence centrale (F0) de la bande de fréquence du signal analogique d'entrée (x) à convertir.
5. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel la fréquence centrale (F1) du premier résonateur (101) est légèrement inférieure ou supérieure à la fréquence centrale (F0) de la bande de fréquence du signal analogique d'entrée (x) à convertir, et dans lequel la fréquence centrale (F2) du second résonateur (102) est, respectivement légèrement supérieure ou légèrement inférieure à la fréquence centrale (F0) de la bande de fréquence du signal analogique d'entrée (x) à
convertir.
convertir.
6. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel le convertisseur analogique-numérique (CAN) est de type Flash à n bits en sortie, où n est un nombre entier strictement supérieur à
l'unité.
l'unité.
7. Convertisseur selon l'une quelconque des revendications précédentes, dans lequel le convertisseur numérique-analogique (CNA) est de type Flash à n bits en entrée, à sources de courant pondérées.
8. Convertisseur selon la revendication 7, dans lequel les sources de courant sont réalisées sur un substrat de silicium selon une répartition géographique de type matrice 2n x 2n, avec entrelacement pseudo-aléatoire.
9. Convertisseur analogique-numérique Sigma-Delta de type MASH, comprenant au moins un premier (300a) et un second (300b) convertisseurs analogique-numérique Sigma-Delta passe-bande cascadés, ainsi qu'un filtre de recombinaison (154) recevant le signal de sortie (y1) dudit premier convertisseur (200a) sur une première entrée et le signal de sortie (y2) dudit second convertisseur (300b) sur une seconde entrée, dans lequel ledit premier et/ou le dit second convertisseurs sont des convertisseurs selon l'une quelconque des revendications précédentes.
10. Convertisseur selon la revendication 9, dans lequel la fonction de transfert R(z) du filtre de recombinaison (154) est donnée par la relation suivante:
où z désigne la variable discrète temps fréquence, où y1 désigne le signal de sortie dudit premier convertisseur (304a), où y2 désigne le signal de sortie dudit second convertisseur (300b), et où G désigne le gain d'un circuit de mise à l'échelle (152) disposé entre ledit premier convertisseur (300a) et ledit second convertisseur (300b).
où z désigne la variable discrète temps fréquence, où y1 désigne le signal de sortie dudit premier convertisseur (304a), où y2 désigne le signal de sortie dudit second convertisseur (300b), et où G désigne le gain d'un circuit de mise à l'échelle (152) disposé entre ledit premier convertisseur (300a) et ledit second convertisseur (300b).
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0107744A FR2826207B1 (fr) | 2001-06-13 | 2001-06-13 | Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant |
| FR01/07744 | 2001-06-13 | ||
| PCT/FR2002/001882 WO2002101932A1 (fr) | 2001-06-13 | 2002-06-04 | Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA2450702A1 true CA2450702A1 (fr) | 2002-12-19 |
Family
ID=8864272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA002450702A Abandoned CA2450702A1 (fr) | 2001-06-13 | 2002-06-04 | Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6943715B2 (fr) |
| EP (1) | EP1407554A1 (fr) |
| CA (1) | CA2450702A1 (fr) |
| FR (1) | FR2826207B1 (fr) |
| WO (1) | WO2002101932A1 (fr) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885326B2 (en) * | 1999-02-04 | 2005-04-26 | Med-El Elektromedizinische Geraeta Gmbh | Accumulator for adaptive Σ-Δ modulation |
| US6768435B2 (en) * | 2001-11-13 | 2004-07-27 | National University Of Singapore | Bandpass sigma-delta modulator |
| US7034728B2 (en) * | 2004-08-11 | 2006-04-25 | Raytheon Company | Bandpass delta-sigma modulator with distributed feedforward paths |
| US7283075B2 (en) * | 2004-08-12 | 2007-10-16 | Silicon Laboratories, Inc. | Delta-sigma modulator with selectable noise transfer function |
| CN100561876C (zh) * | 2004-11-12 | 2009-11-18 | 联发科技股份有限公司 | 双模△∑模数转换器系统和方法 |
| WO2006087667A1 (fr) * | 2005-02-15 | 2006-08-24 | Koninklijke Philips Electronics N.V. | Systeme de convertisseur a/n |
| US7262726B2 (en) * | 2005-08-09 | 2007-08-28 | Analog Devices, Inc. | Quadrature bandpass ΔΣ converter |
| US7583214B2 (en) * | 2006-03-31 | 2009-09-01 | Siemens Medical Solutions Usa, Inc. | Dynamic receive beamformer with oversampling for medical diagnostic ultrasound |
| US7466256B2 (en) * | 2006-03-31 | 2008-12-16 | Siemens Medical Solutions Usa, Inc. | Universal ultrasound sigma-delta receiver path |
| US7688236B2 (en) | 2007-10-01 | 2010-03-30 | Infineon Technologies Ag | Integrated circuit comprising a plurality of digital-to-analog converters, sigma-delta modulator circuit, and method of calibrating a plurality of multibit digital-to-analog converters |
| US7782237B2 (en) * | 2008-06-13 | 2010-08-24 | The Board Of Trustees Of The Leland Stanford Junior University | Semiconductor sensor circuit arrangement |
| US8203475B2 (en) * | 2010-05-24 | 2012-06-19 | St-Ericsson Sa | Parallel mash ΔΣ modulator |
| US10141948B2 (en) * | 2016-06-06 | 2018-11-27 | Mediatek Inc. | Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure |
| TWI685207B (zh) | 2018-10-19 | 2020-02-11 | 瑞昱半導體股份有限公司 | 三角積分調變器的校正方法與校正電路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05319539A (ja) * | 1992-05-20 | 1993-12-03 | Brother Ind Ltd | 粉体搬送装置 |
| US5283578A (en) * | 1992-11-16 | 1994-02-01 | General Electric Company | Multistage bandpass Δ Σ modulators and analog-to-digital converters |
| US5500645A (en) * | 1994-03-14 | 1996-03-19 | General Electric Company | Analog-to-digital converters using multistage bandpass delta sigma modulators with arbitrary center frequency |
| US5982315A (en) * | 1997-09-12 | 1999-11-09 | Qualcomm Incorporated | Multi-loop Σ Δ analog to digital converter |
| US6061008A (en) * | 1997-12-19 | 2000-05-09 | Rockwell Science Center, Inc. | Sigma-delta-sigma modulator for high performance analog-to-digital and digital-to-analog conversion |
| US6121910A (en) * | 1998-07-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Frequency translating sigma-delta modulator |
-
2001
- 2001-06-13 FR FR0107744A patent/FR2826207B1/fr not_active Expired - Fee Related
-
2002
- 2002-06-04 US US10/480,681 patent/US6943715B2/en not_active Expired - Fee Related
- 2002-06-04 CA CA002450702A patent/CA2450702A1/fr not_active Abandoned
- 2002-06-04 WO PCT/FR2002/001882 patent/WO2002101932A1/fr not_active Application Discontinuation
- 2002-06-04 EP EP02748926A patent/EP1407554A1/fr not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2826207A1 (fr) | 2002-12-20 |
| EP1407554A1 (fr) | 2004-04-14 |
| US6943715B2 (en) | 2005-09-13 |
| US20040174285A1 (en) | 2004-09-09 |
| WO2002101932A1 (fr) | 2002-12-19 |
| FR2826207B1 (fr) | 2004-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2450702A1 (fr) | Convertisseur analogique-numerique sigma-delta passe-bande et convertisseur sigma-delta mash l'incorporant | |
| US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
| US6940436B2 (en) | Analog-to-digital conversion system with second order noise shaping and a single amplifier | |
| US6111531A (en) | Parallel architecture for a bandpass sigma-delta modulator | |
| JP5735981B2 (ja) | 離散時間量子化信号の連続時間連続可変信号への変換 | |
| JP4331188B2 (ja) | デジタル／アナログ変換器および信号のデジタル／アナログ変換方法 | |
| EP1343250B1 (fr) | Filtre intégrateur à temps continu et à variation de phase minimale, modulateur Sigma-Delta passe bande utilisant un tel filtre | |
| WO2015196175A1 (fr) | Modulateur entrelacé | |
| US6326911B1 (en) | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters | |
| FR2876233A1 (fr) | Filtre analogique a composants passifs pour signaux a temps discret | |
| FR2948835A1 (fr) | Correction des defauts analogiques dans des convertisseurs analogiques/numeriques paralleles, notamment pour des applications multistandards, radio logicielle et/ou radio-cognitive. | |
| US10868563B2 (en) | Methods and apparatus for an analog-to-digital converter | |
| WO2017037744A2 (fr) | Modulateur delta sigma avec filtres de rétroaction d'atténuation de bruit | |
| US20050162296A1 (en) | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator | |
| WO2016131990A1 (fr) | Convertisseur sigma-delta a haute linearite | |
| FR3105897A1 (fr) | Dispositif de conversion analogique-numérique comprenant deux étages cascadés de conversion analogique-numérique avec registre à approximations successives et mise en forme du bruit, et capteur électronique associé | |
| WO2001001578A1 (fr) | Procede et systeme de compensation de la non-linearite d'un convertisseur analogique-numerique sigma-delta | |
| EP1156586B1 (fr) | Convertisseur analogique-numérique pipeline avec mise en forme de bruit | |
| Cho et al. | A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer | |
| WO2010049507A1 (fr) | Procede d'amelioration de la resolution et de correction des distorsions pour modulateur sigma-delta et modulateur sigma-delta mettant en œuvre le procede | |
| EP4333313A1 (fr) | Systeme multivoies d'emission et/ou de reception comprenant au moins n voies de traitement paralleles et procede de decorrelation des bruits de quantification dans un tel systeme | |
| EP3276834B1 (fr) | Modulateur sigma-delta à étages de mise en forme de bruit multiples | |
| Yang et al. | A Stereo Audio Delta-Sigma DAC with 40-kHz Bandwidth and 103-dB SNR | |
| Jabbour | Conversion analogique numérique Sigma Delta reconfigurable à entrelacement temporel | |
| Jeong et al. | Efficient discrete-time bandpass sigma-delta modulator and digital I/Q demodulator for multistandard wireless applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EEER | Examination request | ||
| FZDE | Discontinued |