EP1444728A1 - Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten - Google Patents

Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten

Info

Publication number
EP1444728A1
EP1444728A1 EP03702311A EP03702311A EP1444728A1 EP 1444728 A1 EP1444728 A1 EP 1444728A1 EP 03702311 A EP03702311 A EP 03702311A EP 03702311 A EP03702311 A EP 03702311A EP 1444728 A1 EP1444728 A1 EP 1444728A1
Authority
EP
European Patent Office
Prior art keywords
encapsulant material
substrate
chip
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP03702311A
Other languages
English (en)
French (fr)
Inventor
Jürgen ZACHERL
Martin Reiss
Stephan Blaszczak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1444728A1 publication Critical patent/EP1444728A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the invention relates to a method for producing protection for chip edges in case-less electronic components in which semiconductor chips provided with a laterally open bond channel are mounted on a substrate with the interposition of a tape.
  • the invention further relates to an arrangement for protecting chip edges.
  • unprotected chip edges are extremely sensitive to mechanical loads, e.g. against bumps.
  • the result of the resulting damage is high failure rates in handling.
  • a thermo-mechanical mismatch of the materials used for the electronic components can often lead to mechanical stress at the chip edges or their corners and damage.
  • Unprotected fuses, including electrical fuses for switching on redundancies are also very sensitive to environmental influences such as moisture and ions and can therefore corrode very easily.
  • thermomechanical see tensions can not be effectively eliminated with the described methods.
  • thermomechanical stress Another possibility for reducing thermomechanical stress is shown, for example, in US Pat. No. 5,293,067.
  • a chip carrier for integrated circuits in which a semiconductor chip is electrically and mechanically connected to a substrate via bumps (solder balls) and contact islands (pads).
  • an organic connecting agent such as an epoxy resin or silicone.
  • This underfiller is also intended to reduce mechanical stress (stress) between the semiconductor chip and the substrate.
  • the underfiller also has the function of protecting the active areas and the electrical connections against environmental influences.
  • the underfiller can fill the entire space between the components or, if appropriate, only the area of the active surface of the semiconductor chip. Effective edge protection of the semiconductor chip is, however, not possible with this arrangement.
  • the invention is therefore based on the object of creating an easy-to-implement method and an arrangement for reliably protecting the chip edges / corners.
  • the object on which the invention is based was achieved in a method of the type mentioned at the outset in that a tape is used for mounting the semiconductor chip on the substrate, the outline of which is smaller than the outline of the semiconductor chip, so that it runs between the semiconductor chip and the substrate a circumferential shelter is formed as a capillary that after the electrical connections have been made between the semiconductor chip and the carrier element (wire bonding), a flowable encapsulant material is introduced into the bond channel in a first step until the encapsulant material reaches the edge of the semiconductor chip uniformly encloses and that the bond channel is then completely filled with encapsulant material in a second step.
  • the filling of the bond channel with the encapsulant material is preferably continued until a uniform material throat has formed around the semiconductor chip.
  • the encapsulant material is briefly annealed after the first step, as a result of which an excessive amount of material is prevented from escaping and the subsequent assembly step is prepared.
  • a further embodiment of the invention provides that a material that shrinks during hardening is used as the encapsulant material. This ensures extremely effective edge protection.
  • An epoxy / silicone mixture is preferably used as the encapsulant material, which can be introduced easily into the bond channel and which has good flow properties.
  • the encapsulant material is introduced into the bond channel by printing or dispensing. This allows the receipt channel to be filled quickly and effectively, the amount of the encapsulant material introduced in the first step being specified depending on the component.
  • the object of the invention is further achieved by an arrangement for protecting chip edges in electronic components, in which semiconductor chips provided with a laterally open bond channel are mounted on a substrate with the interposition of a tape and which is characterized in that in the region of the outer periphery of the semiconductor chip there is an intermediate space in the form of a capillary between the latter and the substrate, which is filled with an encapsulant material and that a material fillet made of the encapsulant material extends around the semiconductor chip and envelops at least its lower chip edge.
  • the material throat consisting of the encapsulant material preferably has an angle of approximately 45 ° with respect to the substrate.
  • the encapsulant material consists of an epoxy / silicone mixture with shrinkage properties, the encapsulant material being formed in one piece in the intermediate space and in the material throat.
  • the process control and the associated design result in a material fillet of approximately 45 ° made of a soft encapsulant material that fulfills several tasks.
  • it protects active chip edges from mechanical ones Damage from the outside and reduces the mechanical stress on the cip edges. Due to the material properties of the material used, a tensile load is converted into a compressive load on the active chip edge. This occurs through the chemical shrinking process of the material used during curing. Chip edges are known less sensitive to pressure loads than tensile loads Another effect is the covering of fuses and thus the prevention of environmental influences on the fuses.
  • the method according to the invention can in principle be used in all electronic components in which there is or can be an intermediate space in the form of a capillary between the semiconductor chip and the substrate on which the semiconductor chip is mounted, which can be filled via a bond channel ,
  • Chipsize packages can be easily implemented using BOC technology.
  • FIG. 1 shows a top view of an arrangement for protecting chip edges produced using the method according to the invention
  • Fig. 2 is a sectional view of Figure 1, section 1.
  • Fig. 3 is a sectional view of Figure 1, section 2.
  • FIG. 4 is a sectional view of FIG. 1, section 3.
  • the semiconductor chip 2 provided with a laterally open central bonding channel 1 is mounted on a substrate 4 with the interposition of a tape 3.
  • the substrate 4 is provided with interconnects, not shown, which are usually connected to the semiconductor chip 2 via wire bridges and are provided on the underside of the substrate 4 with solder balls 5, with which an electrical connection of the electronic component to printed circuit boards or the like , can be manufactured.
  • an intermediate space 6 in the form of a capillary between the latter and the substrate 4, which is filled with an encapsulant material 7.
  • a material fillet 8 made of the encapsulant material 7 extends around the semiconductor chip 2. This material fillet 8 envelops the lower chip edge 9 and forms an angle of approximately 45 ° with respect to the substrate 4.
  • This material fillet 8 can also be designed so that it also includes the upper chip edge.
  • the material fillet 8 is produced in that after the electrical connections between the semiconductor chip and the substrate 4 have been made by wire bonding, a flowable encapsulant material 7 is provided in the first step Bond channel 1 is introduced until it surrounds the lower edge 9 of the semiconductor chip 2 evenly.
  • the filling of the bonding channel 1 with the encapsulant material 7 is preferably continued until a uniform material fillet 8 has formed around the semiconductor chip 2.
  • the introduced encapsulant material 7 is then briefly annealed, which prevents an excessive amount of material from escaping and the subsequent assembly step is prepared.
  • the encapsulant material 7 is completely hardened after the first step, which can be achieved by a longer tempering step.
  • the bond channel 1 is completely filled with encapsulant material 7, so that all the wire bridges that extend through the bond channel are also encased.
  • a material that shrinks during hardening e.g. an epoxy / silicone mixture is used, which has good flow properties.
  • the encapsulant material 7 can be introduced into the bonding channel 1 by printing or dispensing, as a result of which the receipt channel 1 can be filled quickly and effectively, the amount of the encapsulant material 7 introduced in the first step also being able to be predetermined depending on the component.

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung ein Verfahren zum Herstellen eines Schutzes für Chipkanten bei gehäuselosen elektronischen Bauteilen, bei denen mit einem seitlich offenen Bondkanal versehene Halbleiterchips unter Zwischenlage eines Tapes auf einem Substrat montiert sind. Die Erfindung betrifft ferner eine Anordnung zum Schutz von Chipkanten. Durch die Erfindung soll ein einfach zu realisierendes Verfahren sowie eine Anordnung zum sicheren Schutz der Chipkanten/Ecken geschaffen werden. Diese Aufgabe wird dadurch gelöst, dass für die Montage des Halbleiterchips auf dem Substrat ein Tape verwendet wird, dessen Umriss kleiner ist, als der Umriss des Halbleiterchips, so dass zwischen dem Halbleiterchip und dem Substrat entlang der Aussenkante ein umlaufender Unterstand als Kapillare gebildet wird, dass nach dem Herstellen der elektrischen Verbindungen zwischen dem Halbleiterchip und dem Substrat durch Drahtbonden in einem ersten Schritt ein fliessfähiges Encapsulant-Material in den Bondkanal eingebracht wird, bis das Encapsulant-Material den Rand des Halbleiterchips gleichmässig umschliesst und dass anschliessend der Bondkanal in einem zweiten Schritt vollständig mit Encapsulant-Material befüllt wird.

Description

Verfahren zum Herstellen eines Schutzes für Chipkanten und
Anordnung zum Schutz von Chipkanten
Die Erfindung betrifft ein Verfahren zum Herstellen eines Schutzes für Chipkanten bei gehäuselosen elektronischen Bautei- len, bei denen mit einem seitlich offenen Bondkanal versehene Halbleiterchips unter Zwischenlage eines Tapes auf einem Substrat montiert sind. Die Erfindung betrifft ferner eine Anordnung zum Schutz von Chipkanten.
Es ist bekannt, dass ungeschützte Chipkanten, insbesondere auch deren Ecken, extrem empfindlich gegenüber mechanischen Belastungen, wie z.B. gegenüber Stößen, sind. Die Folge der daraus resultierenden Beschädigungen sind hohe Ausfallraten beim Hand- ling. Zusätzlich kann es durch einen thermo-mechanischen Mis- match der für die elektronischen Bauteile verwendeten Materialien, häufig zu einem mechanischen Stress an den Chipkanten bzw. deren Ecken und dabei zu Beschädigungen kommen. Auch sind ungeschützte Fuses, darunter sind elektrische Sicherungen zum Zuschalten von Redundanzen zu verstehen, sehr empfindlich gegen Umwelteinflüsse, wie Feuchtigkeit und Ionen und können daher sehr leicht korrodieren.
Um diese Probleme zu reduzieren bzw. zu umgehen, sind verschiedene mehr oder .weniger aufwändige Verfahren und Anordnungen zum Schutz der Halbleiterchips bekannt geworden. So ist es möglich, einen Underfiller um die Chipkanten zu dispensen, um diese zu schützen. Es kann auch ein geeigneter Interposer verwendet werden, oder auch ein geeigneter Kunststoff gedruckt, oder auch das elektronische Bauteil vergossen werden (Molden) , um einen kompletten Schutz des Halbleiterchips zu erreichen.
Allerdings ist festzustellen, dass die Auswirkungen der beim Betrieb der elektronischen Bauteile auftretenden thermomechani- sehen Spannungen mit den beschriebenen Verfahren nicht wirksam behoben werden können.
Auch wurde versucht, thermomechanische Spannungen durch geeig- nete Auswahl der Komponenten zu reduzieren, so wie dies in der US-A-20010046120 für ein Chip-Scale- (CSP) -Bauelement beschrieben worden ist.
Eine andere Möglichkeit zum Abbau von thermomechanisehern Stress wird beispielsweise in der US 5 293 067 aufgezeigt. Hier wird ein Chipträger für integrierte Schaltkreise beschrieben, bei dem ein Halbleiterchip mit einem Substrat über Bumps (Lötkugeln) und Kontaktinseln (Pads) elektrisch und zugleich mechanisch verbunden ist. Um zusätzlich eine bessere mechanischen Verbindung zwischen dem Halbleiterchip und dem Substrat zu erreichen, ist der Zwischenraum zwischen den Komponenten mit einem organischen Verbindungsmittel (Underfiller) , wie einem Epoxydharz oder Silicon, ausgefüllt. Dieser Underfiller soll auch dem Abbau mechanischer Belastungen (Stress) zwischen Halblei- terchip und Substrat dienen. Darüberhinaus hat der Underfiller auch die Funktion, die aktiven Bereiche und die elektrischen Verbindungen gegen Umwelteinflüsse zu schützen. Je nach dem Anwendungsfall kann der Underfiller dabei den gesamten Zwischenraum zwischen den Komponenten oder gegebenenfalls nur den Be- reich der aktiven Oberfläche des Halbleiterchips ausfüllen. Ein wirksamer Kantenschutz des Halbleiterchips ist jedoch bei dieser Anordnung nicht möglich.
Eine vollkommen andere Ausführung einer Umhüllung für ein Halb- leiterchip wird in der US 6 124 546 beschrieben. Hier ist ein Halbleiterchip auf den Leitbahnen eines oberen Interposers durch Lötkugeln befestigt. Auf der Chiprückseite sind mehrere Spacer aus einem isolierenden Material, z.B. einem Elastomer, angeordnet, auf denen ein zweiter Interposer befestigt ist, der gleichzeitig mit Außenkontakten (BGA) zur Kontaktierung der Baugruppe mit Leiterplatten o.dgl. versehen ist. Der Zwischenraum zwischen den beiden Interposern ist mit einer Vergussmasse ausgegossen. Da hier das Halbleiterchip allseitig umschlossen ist, wird mit dieser Umhüllung zwar ein guter Schutz des Halbleiterchips erreicht, jedoch ist auch hier ein ausreichender Schutz gegen thermomechanische Belastungen nicht gewährleistet. Ein weiterer Nachteil ist, dass besonders kleine Abmessungen, wie z.B. bei CSP (Chip Scale Package), nicht erreicht werden können, also die Anwendungsbreite begrenzt ist.
Der Erfindung liegt daher nunmehr die Aufgabe zugrunde, ein einfach zu realisierendes Verfahren sowie eine Anordnung zum sicheren Schutz der Chipkanten/Ecken zu schaffen.
Die der Erfindung zugrundeliegende Aufgabe wurde bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass für die Montage des Halbleiterchips auf dem Substrat ein Tape verwendet wird, dessen Umriss kleiner ist, als der Umriss des Halbleiterchips, so dass zwischen dem Halbleiterchip und dem Substrat entlang der Außenkante ein umlaufender Unterstand als Kapillare gebildet wird, dass nach dem Herstellen der elektrischen Verbindungen zwischen dem Halbleiterchip und dem Trägerelement (Drahtbonden) in einem ersten Schritt ein fliessfähiges Encapsulant-Material in den Bondkanal eingebracht wird, bis das Encapsulant-Material den Rand des Halbleiterchips gleichmäßig umschließt und dass anschließend der Bondkanal in einem zweiten Schritt vollständig mit Encapsulant-Material befüllt wird.
Das Befüllen des Bondkanales mit dem Encapsulant-Material wird dabei im ersten Schritt bevorzugt so lange fortgesetzt, bis sich um das Halbleiterchip eine gleichmäßige Materialkehle ausgebildet hat.
In einer weiteren Fortbildung der Erfindung wird dass Encapsulant-Material nach dem ersten Schritt kurzzeitig getempert, wodurch das ungewollte Austreten einer zu großen Materialmenge verhindert und der nachfolgende Montageschritt vorbereitet wird.
Es kann weiterhin auch vorgesehen werden, das Encapsulant- Material nach dem zweiten Schritt vollständig auszuhärten, was durch einen längeren Temperschritt erreicht werden kann.
Um nach der Fertigstellung des elektronischen Bauteiles zu erreichen, dass auf die Chipkanten eine Druckbelastung ausgeübt wird, ist in einer weiteren Ausgestaltung der Erfindung vorgesehen, dass als Encapsulant-Material ein beim Härten schrumpfendes Material verwendet wird. Dadurch wird ein äußerst wirksamer Kantenschutz erreicht.
Als Encapsulant-Material wird bevorzugt eine Epoxy/Silicon- Gemisch verwendet, das sich gut in den Bondkanal einbringen lässt und das gute Fließeigenschaften aufweist.
In einer weiteren Ausgestaltung ist vorgesehen, dass das Ein- bringen des Encapsulant-Materiales in den Bondkanal durch Drucken oder Dispensen erfolgt. Damit lässt sich der Bonkanal schell und effektiv befüllen, wobei die Menge des im ersten Schritt eingebrachten Encapsulant-Materiales bauelementabhängig vorgegeben wird.
In nachfolgenden Prozessschritten kann dann entsprechend dem vorgesehenen Verwendungszweck ein Komplettschutz des elektronischen Bauteils durch Drucken oder Molden realisiert werden.
Die Aufgabe der Erfindung wird weiterhin durch eine Anordnung zum Schutz von Chipkanten bei elektronischen Bauteilen gelöst, bei denen mit einem seitlich offenen Bondkanal versehene Halbleiterchips unter Zwischenlage eines Tapes auf einem Substrat montiert sind und die dadurch gekennzeichnet ist, dass sich im Bereich des Außenumfanges des Halbleiterchips zwischen diesem und dem Substrat ein Zwischenraum in Form einer Kapillare befindet, der mit einem Encapsulant-Material ausgefüllt ist und dass sich um das Halbleiterchip eine Materialkehle aus dem Encapsulant-Material erstreckt, die wenigstens dessen untere Chipkante einhüllt.
Die aus dem Encapsulant-Material bestehende Materialkehle weist bevorzugt einen Winkel von ca. 45° gegenüber dem Substrat auf. Um nach der Fertigstellung des elektronischen Bauteils eine ausreichende Druckkraft auf die Chipkantenb auszuüben, besteht das Encapsulant-Material aus einem Epoxy/Silicon-Gemisch mit Schrumpfungseigenschaften, wobei das Encapsulant-Material im Zwischenraum und in der Materialkehle einstückig ausgebildet ist.
Die besonderen Vorteile der Erfindung sind darin zu sehen, dass sich durch die realisierte Prozessführung und das damit verbundene Design (Tapedesign eine Materialkehle von ca. 45° aus einem weichen Encapsulant-Material ergibt, die mehrere Aufgaben erfüllt. Zunächst schützt sie aktive Chipkanten vor mechanischen Beschädigungen von außen und reduziert den mechanischen Stress auf die Cipkanten. Durch die Materialeigenschaften des verwendeten Materiales kommt es dazu, dass eine Zugbelastung in eine Druckbelastung an der aktiven Chipkante umgewandelt wird. Das erfolgt durch den chemischen Schrumpfungsprozess des verwendeten Materiales beim Aushärten. Chipkanten sind bekanntlich gegenüber Druckbelastungen unempfindlicher, als gegenüber Zugbelastungen. Ein weiterer Effekt ist die Abdeckung von Fuses und somit das Verhindern von Umwelteinflüssen an den Fuses .
Mit der Erfindung wird also ein einfacher Kanten- und Ecken- schütz ohne zusätzliches Material und ohne zusätzliches Equip- ment erreicht. Darüberhinaus ist ein weiterer Komplettschutz durch nachfolgende Verfahrensschritte wie Drucken oder Molden möglich, ohne dass Lufteinschlüsse aus dem Die Attach Material in die mit dem erfindungsgemäßen Verfahren hergestellte Schutz- kappe eindringen können, oder Luft durch die Prozessführung bei den nachfolgenden Verfahren eingebracht wird.
Das erfindungsgemäße Verfahren kann grundsätzlich bei sämtlichen elektronischen Bauteilen eingesetzt werden, bei denen zwi- sehen dem Halbleiterchip und dem Substrat, auf dem das Halbleiterchip montiert ist, ein Zwischenraum in Form einer Kapillare vorhanden ist, oder realisiert werden kann, der über einen Bondkanal befüllbar ist. Beispielsweise sind mit der Erfindung problemlos Chipsize Packages in BOC Technologie realisierbar.
Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den zugehörigen Zeichnungsfiguren zei- gen:
Fig. 1 eine mit dem erfindungsgemäßen Verfahren hergestellte Anordnung zum Schutz von Chipkanten in der Draufsicht;
Fig. 2 ein Schnittbild nach Fig. 1, Schnitt 1;
Fig. 3 ein Schnittbild nach Fig. 1, Schnitt 2; und
Fig. 4 ein Schnittbild nach Fig. 1, Schnitt 3.
Das mit einem seitlich offenen zentralen Bondkanal 1 versehene Halbleiterchip 2 ist unter Zwischenlage eines Tapes 3 auf einem Substrat 4 montiert. Das Substrat 4 ist mit nicht dargestellten Leitbahnen versehen, die üblicherweise über Drahtbrücken mit dem Halbleiter-Chip 2 verbunden sind und auf der Unterseite des Substrates 4 mit Solder-Balls 5 versehen sind, mit denen eine elektrische Verbindung des elektronischen Bauteiles mit Leiterplatten o.dgl. hergestellt werden kann. Im Bereich des Außenum- fanges des Halbleiterchips 2 befindet sich zwischen diesem und dem Substrat 4 ein Zwischenraum 6 in Form einer Kapillare, der mit einem Encapsulant-Material 7 ausgefüllt ist. Weiterhin erstreckt sich um das Halbleiterchip 2 eine Materialkehle 8 aus dem Encapsulant-Material 7. Diese Materialkehle 8 umhüllt die untere Chipkante 9 und bildet gegenüber dem Substrat 4 einen Winkel von ca. 45°. Diese Materialkehle 8 kann auch so ausgebildet werden, dass sie auch die obere Chipkante mit einschließt.
Die Herstellung der Materialkehle 8 erfolgt dadurch, dass nach dem Herstellen der elektrischen Verbindungen zwischen dem Halbleiterchip und dem Substrat 4 durch Drahtbonden in einem ersten Schritt ein fließfähiges Encapsulant-Material 7 in den Bondkanal 1 eingebracht wird, bis dieses die untere Kante 9 des Halbleiterchips 2 gleichmäßig umschließt. Das Befüllen des Bondkanales 1 mit dem Encapsulant-Material 7 wird dabei bevorzugt so lange fortgesetzt, bis sich um das Halbleiterchip 2 eine gleichmäßige Materialkehle 8 ausgebildet hat. Anschließend wird das eingebrachte Encapsulant-Material 7 kurzzeitig getempert, wodurch das ungewollte Austreten einer zu großen Materialmenge verhindert und der nachfolgende Montageschritt vorbereitet wird.
Es kann auch vorgesehen werden, das Encapsulant-Material 7 nach dem ersten Schritt vollständig auszuhärten, was durch einen längeren Temperschritt erreicht werden kann.
Anschließend wird der Bondkanal 1 vollständig mit Encapsulant- Material 7 befüllt, so dass sämtliche Drahtbrücken, die sich durch den Bondkanal erstrecken, mit eingehüllt sind.
Um zu erreichen, dass nach der Fertigstellung des elektroni- sehen Bauteiles auf die Chipkanten eine Druckbelastung ausgeübt wird, wird als Encapsulant-Material 7 ein beim Härten schrumpfendes Material, z.B. ein Epoxy/Silicon-Gemisch, verwendet, welches gute Fließeigenschaften aufweist.
Das Einbringen des Encapsulant-Materiales 7 in den Bondkanal 1 kann durch Drucken oder Dispensen erfolgen, wodurch der Bonkanal 1 schell und effektiv befüllen werden kann, wobei die Menge des im ersten Schritt eingebrachten Encapsulant-Materiales 7 auch bauelementabhängig vorgegeben werden kann.
Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
Bezugszeichenliste
Bondkanal Halbleiterchip Tape Substrat Solder-Ball Zwischenraum Encapsulant-Material Materialkehle untere Chipkante

Claims

Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von ChipkantenPatentansprüche
1. Verfahren zum Herstellen eines Schutzes für Chipkanten bei elektronischen Bauteilen, bei denen mit einem seitlich offenen Bondkanal versehene Halbleiterchips unter Zwischenlage eines Tapes auf einem Substrat montiert sind, dadurch gekennzeichnet, dass für die Montage des
Halbleiterchips (2) auf dem Substrat (4) ein Tape (3) verwendet wird, dessen Umriss kleiner ist, als der Umriss des Halbleiterchips (2) , so dass zwischen dem Halbleiterchip (2) und dem Substrat (4) entlang der Au- ßenkante ein umlaufender Unterstand (6) als Kapillare gebildet wird, dass nach dem Herstellen der elektrischen Verbindungen zwischen dem Halbleiterchip (2) und dem Substrat (4) durch Drahtbonden in einem ersten Schritt ein fliessfähiges Encapsulant-Material (7) in den Bondkanal (1) eingebracht wird, bis das Encapsulant-Material (7) den Rand des Halbleiterchips gleichmäßig umschließt und dass anschließend der Bondkanal (1) in einem zweiten Schritt vollständig mit Encapsulant-Material (7) befüllt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Befüllen des Bondkanales (1) mit dem Encapsulant- Material (7) im ersten Schritt so lange fortgesetzt wird, bis sich um das Halbleiterchip (2) eine gleichmä- ßige Materialkehle (8) ausgebildet hat.
3. Verfahren nach Anspruch 1 und 2 , dadurch gekennzeichnet, dass Encapsulant-Material (7) nach dem ersten Schritt kurzzeitig getempert wird.
4. Verfahren nach den Ansprüchen 1 bis 3 , dadurch gekennzeichnet, dass das Encapsulant-Material (7) nach dem zweiten Schritt ausgehärtet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aushärten des Encapsulant-Materiales (7) durch Tempern erfolgt .
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, dass als Encapsulant-Material (7) ein beim Härten schrumpfendes Material verwendet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Encapsulant-Material (7) aus einem Epoxy/Silicon- Gemisch besteht.
8. Verfahren nach einem der Ansprüche 1 bis 7 , dadurch ge- kennzeichnet, dass das Einbringen des Encapsulant- Materiales (7) in den Bondkanal (1) durch Drucken oder Dispensen erfolgt.
9. Verfahren nach einem der Ansprüche 1 bis 8 , dadurch ge- kennzeichnet, dass die Menge des im ersten Schritt eingebrachten Encapsulant-Materiales (7) bauelementabhängig vorgegeben ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge- kennzeichnet, dass in nachfolgenden Prozessschritten ein Komplettschutz des elektronischen Bauteils durch Drucken oder Molden hergestellt wird.
11. Anordnung zum Schutz von Chipkanten bei elektronischen Bauteilen, bei denen mit einem seitlich offenen Bondkanal versehene Halbleiterchips unter Zwischenlage eines Tapes auf einem Substrat montiert sind, dadurch gekeimzeichnet, dass sich im Bereich des Außenumfanges des Halbleiterchips (2) zwischen diesem und dem Substrat (4) ein Zwischenraum (6) in Form einer Kapillare befindet, der mit einem Encapsulant-Material (7) ausgefüllt ist und dass sich um das Halbleiterchip (2) eine Mate- rialkehle (8) aus dem Encapsulant-Material (7) erstreckt, die wenigstens dessen untere Chipkante (9) einhüllt .
12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass die aus dem Encapsulant-Material (7) bestehende
Materialkehle (8) einen Winkel von ca. 45° gegenüber dem Substrat (2) aufweist.
13. Anordnung nach Anspruch 11 und 12, dadurch gekennzeich- net, dass das Encapsulant-Material (7) aus einem Epo- xy/Silicon-Gemisch mit Schrumpfungs-eigenschaften besteht.
14. Anordnung nach den Ansprüchen 11 bis 13, dadurch ge- kennzeichnet, dass das Encapsulant-Material (7) im Zwischenraum (6) und in der Materialkehle (8) einstückig ausgebildet ist.
EP03702311A 2002-01-14 2003-01-07 Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten Withdrawn EP1444728A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10201204A DE10201204A1 (de) 2002-01-14 2002-01-14 Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE10201204 2002-01-14
PCT/DE2003/000012 WO2003058704A1 (de) 2002-01-14 2003-01-07 Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten

Publications (1)

Publication Number Publication Date
EP1444728A1 true EP1444728A1 (de) 2004-08-11

Family

ID=7712134

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03702311A Withdrawn EP1444728A1 (de) 2002-01-14 2003-01-07 Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten

Country Status (5)

Country Link
US (1) US7229857B2 (de)
EP (1) EP1444728A1 (de)
DE (1) DE10201204A1 (de)
TW (1) TW591727B (de)
WO (1) WO2003058704A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201204A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten
DE102005015036B4 (de) 2004-07-19 2008-08-28 Qimonda Ag Verfahren zur Montage eines Chips auf einer Unterlage
US7265441B2 (en) 2005-08-15 2007-09-04 Infineon Technologies Ag Stackable single package and stacked multi-chip assembly
US8237293B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Semiconductor package with protective tape
JP6368921B2 (ja) * 2013-10-01 2018-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
CN108993835A (zh) * 2018-07-16 2018-12-14 成都捷翼电子科技有限公司 一种新型段差填充方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0585376A4 (en) 1991-05-23 1994-06-08 Motorola Inc Integrated circuit chip carrier
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
KR100248792B1 (ko) * 1996-12-18 2000-03-15 김영환 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
US5923067A (en) * 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
US6124546A (en) * 1997-12-03 2000-09-26 Advanced Micro Devices, Inc. Integrated circuit chip package and method of making the same
SG88747A1 (en) * 1999-03-01 2002-05-21 Motorola Inc A method and machine for underfilling an assembly to form a semiconductor package
US6300166B1 (en) * 1999-08-30 2001-10-09 Advanced Semiconductor Engineering, Inc. Method for packaging a BGA and the structure of a substrate for use with the method
US6309908B1 (en) * 1999-12-21 2001-10-30 Motorola, Inc. Package for an electronic component and a method of making it
US6560108B2 (en) * 2000-02-16 2003-05-06 Hughes Electronics Corporation Chip scale packaging on CTE matched printed wiring boards
MY131961A (en) * 2000-03-06 2007-09-28 Hitachi Chemical Co Ltd Resin composition, heat-resistant resin paste and semiconductor device using them and method for manufacture thereof
DE10201204A1 (de) * 2002-01-14 2003-07-31 Infineon Technologies Ag Verfahren zum Herstellen eines Schutzes für Chipkanten und Anordnung zum Schutz von Chipkanten

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03058704A1 *

Also Published As

Publication number Publication date
US20050064630A1 (en) 2005-03-24
TW200304190A (en) 2003-09-16
TW591727B (en) 2004-06-11
DE10201204A1 (de) 2003-07-31
US7229857B2 (en) 2007-06-12
WO2003058704A1 (de) 2003-07-17

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19813525A1 (de) Integriertes Halbleiterbauelement
DE10154853A1 (de) Flip-Chip-auf-Leiterrahmen
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
WO2003058704A1 (de) Verfahren zum herstellen eines schutzes für chipkanten und anordnung zum schutz von chipkanten
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE102004050178B3 (de) Flip-Chip-Bauelement
DE102013102908A1 (de) Verfahren zum Herstellen einer Halbleiter-Vorrichtung
DE19754372A1 (de) Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
DE19940564C2 (de) Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE10244664A1 (de) Elektronisches Bauteil mit Halbleiterchips in einem Stapel und Verfahren zur Herstellung desselben
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
EP1518270B1 (de) Verfahren zum herstellen einer verpackung für halbleiterbauelemente
DE10325029B4 (de) Substratbasiertes Chip-Package
DE102004029587B4 (de) Substratbasiertes BGA-Gehäuse, insbesondere FBGA-Gehäuse
DE102004029584A1 (de) Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
DE102004006440B4 (de) Sensorbauteil mit einem frei zugänglichen Sensorbereich und Verfahren zur Herstellung desselben
DE102004029586A1 (de) Substratbasiertes Gehäusesbauelement mit einem Halbleiter-Chip
WO1998040912A1 (de) Chipanordnung und verfahren zur herstellung einer chipanordnung
DE102006045415A1 (de) Bauelementanordnung mit einem Träger

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20040529

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT

RIN1 Information on inventor provided before grant (corrected)

Inventor name: ZACHERL, JUERGEN

Inventor name: BLASZCZAK, STEPHAN

Inventor name: REISS, MARTIN

17Q First examination report despatched

Effective date: 20090313

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090724